JPH04160377A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04160377A JPH04160377A JP2284823A JP28482390A JPH04160377A JP H04160377 A JPH04160377 A JP H04160377A JP 2284823 A JP2284823 A JP 2284823A JP 28482390 A JP28482390 A JP 28482390A JP H04160377 A JPH04160377 A JP H04160377A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- semiconductor integrated
- integrated circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000012360 testing method Methods 0.000 abstract description 25
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に内蔵リングオシレ
ータを用いて交流特性が試験できる半導体集積回路に関
する。
ータを用いて交流特性が試験できる半導体集積回路に関
する。
従来の半導体集積回路について、第4図に示す従来例の
回路構成図を用いて説明する。半導体集積回路1上の機
能回路4の動作速度が、P/W(ウェハー状態での半導
体集積回路試験)時に用意することができる試験装置の
測定可能周波数を上回る程速い場合には、間接的な試験
方法として、半導体累積回路1の一部にNOR回路2−
1〜2−7を奇数個縦続且つ連環状に接続したリングオ
シレータを内蔵しておき、その発振周波数を測定すると
いう方法がある。
回路構成図を用いて説明する。半導体集積回路1上の機
能回路4の動作速度が、P/W(ウェハー状態での半導
体集積回路試験)時に用意することができる試験装置の
測定可能周波数を上回る程速い場合には、間接的な試験
方法として、半導体累積回路1の一部にNOR回路2−
1〜2−7を奇数個縦続且つ連環状に接続したリングオ
シレータを内蔵しておき、その発振周波数を測定すると
いう方法がある。
同図において、機能回路4は本来の目的の動作をする回
路部である。NOR回路2(2−1がら2−7)はリン
グオシレータ、即ち発振器を構成し、その発振出力がパ
ッド3−2から取り出される。そしてパッド3−2がら
取り出された信号の周波数を測定することにより、等測
的に半導体集積回路1の交流特性を測定することが可能
である。
路部である。NOR回路2(2−1がら2−7)はリン
グオシレータ、即ち発振器を構成し、その発振出力がパ
ッド3−2から取り出される。そしてパッド3−2がら
取り出された信号の周波数を測定することにより、等測
的に半導体集積回路1の交流特性を測定することが可能
である。
即ち、ゲート回路(NOR回路2)1段当りの遅延時間
をtpo、ゲート回路の段数をN(奇数であることが必
要、第4図の例ではN=7)とすると発振周波数fRo
は、(1)式で示される。
をtpo、ゲート回路の段数をN(奇数であることが必
要、第4図の例ではN=7)とすると発振周波数fRo
は、(1)式で示される。
そして、ゲート1段当りのtpoを(2)式で求めるこ
とができる。
とができる。
tPD” □ ・・・(2)2 N
f RO 即ち、用意できる試験装置で測定可能な周波数fROを
得るべくゲート回路の段数Nを定めれば、機能回路4の
特性を間接的に類推することが可能となる。
f RO 即ち、用意できる試験装置で測定可能な周波数fROを
得るべくゲート回路の段数Nを定めれば、機能回路4の
特性を間接的に類推することが可能となる。
この従来の半導体集積回路1においては、NOR回路2
−1〜2−7で構成されるリングオシレータの発振周波
数fRoは、試験装置が測定可能な値に設定されるため
、実動作周波数よりもがなり低いのが一般的である。従
ってバーンインテスト(一定の環境温度の下で、電源電
圧をかけた状態で一定期間放置しておく加速試験)を実
動作周波数入力で行なうダイナミックバーンインテスト
の信号源としてこのリングオシレータの出力を利用する
ことは出来ない。
−1〜2−7で構成されるリングオシレータの発振周波
数fRoは、試験装置が測定可能な値に設定されるため
、実動作周波数よりもがなり低いのが一般的である。従
ってバーンインテスト(一定の環境温度の下で、電源電
圧をかけた状態で一定期間放置しておく加速試験)を実
動作周波数入力で行なうダイナミックバーンインテスト
の信号源としてこのリングオシレータの出力を利用する
ことは出来ない。
従って、第5図の接続図に示す従来例の半導体集積回路
1のダイナミックバーンインテストにおいては、外部か
ら発振器5の出力を機能回路4の入力パッド3−5に接
続して行なう必要があり、試験方法が複雑となる欠点が
あった。
1のダイナミックバーンインテストにおいては、外部か
ら発振器5の出力を機能回路4の入力パッド3−5に接
続して行なう必要があり、試験方法が複雑となる欠点が
あった。
本発明の目的は、P/W試験およびダイナミックバーン
インテストが簡易な半導体集積回路を提供することにあ
る。
インテストが簡易な半導体集積回路を提供することにあ
る。
本発明の半導体集積回路は、複数個のNOR回路が縦続
接続されたNOR回路列と、前記NOR回路列の第1番
目のNOR回路の入力および最終番目のNOR回路の出
力および中間のNOR回路の出力に設けられた信号入出
力用のパッドとがチップの一部に配置されている。
接続されたNOR回路列と、前記NOR回路列の第1番
目のNOR回路の入力および最終番目のNOR回路の出
力および中間のNOR回路の出力に設けられた信号入出
力用のパッドとがチップの一部に配置されている。
次に本発明について図面を参照して説明する。
第1図は本発明による半導体集積回路の一実施例の回路
構成図である。同図において機能回路4は本来の目的の
動作をする回路部であり、パッド3−5はその入力端子
である。複数個のNOR回路2−1〜2−7が縦続に接
続されており、第1番目のNOR回路2−1の入力にパ
ッド3−1゜最終番目のNOR回路2−7の出力にパッ
ド3−4、縦続接続の中間にあるNOR回路2−3の出
力にパッド3−3が配置されている。パッド3−1とパ
ッド3−4あるいはパッド3−1とパッド3−3を接続
することによりNOR回路が連環接続されたリングオシ
レータが形成され、目的に応じて2種類の異なった発振
周波数の信号をNOR回路2−7の出力に接続された出
力パッド3−2から得ることが可能である。但し、連環
接続されるNOR回路の段数は、外部に接続されても良
いNOR回路を含めて奇数である必要がある。
構成図である。同図において機能回路4は本来の目的の
動作をする回路部であり、パッド3−5はその入力端子
である。複数個のNOR回路2−1〜2−7が縦続に接
続されており、第1番目のNOR回路2−1の入力にパ
ッド3−1゜最終番目のNOR回路2−7の出力にパッ
ド3−4、縦続接続の中間にあるNOR回路2−3の出
力にパッド3−3が配置されている。パッド3−1とパ
ッド3−4あるいはパッド3−1とパッド3−3を接続
することによりNOR回路が連環接続されたリングオシ
レータが形成され、目的に応じて2種類の異なった発振
周波数の信号をNOR回路2−7の出力に接続された出
力パッド3−2から得ることが可能である。但し、連環
接続されるNOR回路の段数は、外部に接続されても良
いNOR回路を含めて奇数である必要がある。
第2図は、本発明の実施例のP/W試験を行なうための
接続図である。即ちP/W試験時には、半導体集積回路
1のパッド3−1とパッド3−4を接続し、試験装置で
測定可能な周波数の信号を出力パッド3−2より出力さ
れて試験する。外部接続線6はプローブカード(P/W
用の測定治具)により構成する。
接続図である。即ちP/W試験時には、半導体集積回路
1のパッド3−1とパッド3−4を接続し、試験装置で
測定可能な周波数の信号を出力パッド3−2より出力さ
れて試験する。外部接続線6はプローブカード(P/W
用の測定治具)により構成する。
第3図は、本発明の実施例のダイナミックバーンインテ
ストを行なうための接続図である。即ち半導体集積回路
1の第1番目から第3番目までのNOR回路2〜1〜2
−3を、パッド3〜1とパッド3−3を外部接続111
6−1によって接続することにより、実動周波数に近い
周波数で発振するリングオシレータを構成する。リング
オシレータの出力信号は、パッド3−2より取り出され
、この信号は外部接続線6〜2により機能回路4の入力
パッド3−5に入力される。そして、このリングオシレ
ータの出力信号により機能回路4を動作させて、ダイナ
ミックバーンインテストを行なうことができる。
ストを行なうための接続図である。即ち半導体集積回路
1の第1番目から第3番目までのNOR回路2〜1〜2
−3を、パッド3〜1とパッド3−3を外部接続111
6−1によって接続することにより、実動周波数に近い
周波数で発振するリングオシレータを構成する。リング
オシレータの出力信号は、パッド3−2より取り出され
、この信号は外部接続線6〜2により機能回路4の入力
パッド3−5に入力される。そして、このリングオシレ
ータの出力信号により機能回路4を動作させて、ダイナ
ミックバーンインテストを行なうことができる。
なおバーンインテストは通常半導体集積回路1をパッケ
ージ入れて行なうため、外部接続線6−1.6−2はパ
ッケージのパッケージリードと外部に接続されるプリン
ト板の配線パターン等で構成される。
ージ入れて行なうため、外部接続線6−1.6−2はパ
ッケージのパッケージリードと外部に接続されるプリン
ト板の配線パターン等で構成される。
以上説明したように本発明は、半導体集積回路の一部に
設けられたNOR回路列の第1段目の入力、最終段目の
出力および中間NOR回路の出力にパッドを設け、パッ
ド間の接続組合せを変えることにより、発振周波数の異
なるリングオシレータを得ることができる。この結果、
外部発振器なしに、P/W試験、ダイナミックバーンイ
ンテストの両方が可能となり′、試験を簡易に行なうこ
とができるという効果を有する。
設けられたNOR回路列の第1段目の入力、最終段目の
出力および中間NOR回路の出力にパッドを設け、パッ
ド間の接続組合せを変えることにより、発振周波数の異
なるリングオシレータを得ることができる。この結果、
外部発振器なしに、P/W試験、ダイナミックバーンイ
ンテストの両方が可能となり′、試験を簡易に行なうこ
とができるという効果を有する。
第1図は本発明による半導体集積回路の一実施例の回路
構成図、第2図は本実施例による半導体集積回路のP/
W試験時の接続図、第3図は本実施例による半導体集積
回路のダイナミックバーンインテスト時の接続図、第4
図は従来の半導体集積回路の回路構成図、第5図は従来
の半導体集積回路のダイナミックバーンインテスト時の
接続図である。 1・・・半導体集積回路、2 (2−1〜2−7)・・
・NOR回路、3 、3−1〜3−5−・・パッド、4
・・・機能回路、5・・・発振器、6.6−1.6−2
・・・外部接続線。
構成図、第2図は本実施例による半導体集積回路のP/
W試験時の接続図、第3図は本実施例による半導体集積
回路のダイナミックバーンインテスト時の接続図、第4
図は従来の半導体集積回路の回路構成図、第5図は従来
の半導体集積回路のダイナミックバーンインテスト時の
接続図である。 1・・・半導体集積回路、2 (2−1〜2−7)・・
・NOR回路、3 、3−1〜3−5−・・パッド、4
・・・機能回路、5・・・発振器、6.6−1.6−2
・・・外部接続線。
Claims (1)
- 【特許請求の範囲】 1、複数個のNOR回路が縦続接続されたNOR回路列
と、前記NOR回路列の第1番目のNOR回路の入力お
よび最終番目のNOR回路の出力および中間のNOR回
路の出力に設けられた信号入出力用のパッドとがチップ
の一部に配置されていることを特徴とする半導体集積回
路。 2、前記NOR回路は奇数個設けられていることを特徴
とする請求項1記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2284823A JPH04160377A (ja) | 1990-10-23 | 1990-10-23 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2284823A JPH04160377A (ja) | 1990-10-23 | 1990-10-23 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04160377A true JPH04160377A (ja) | 1992-06-03 |
Family
ID=17683472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2284823A Pending JPH04160377A (ja) | 1990-10-23 | 1990-10-23 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04160377A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6105153A (en) * | 1995-09-28 | 2000-08-15 | Nec Corporation | Semiconductor integrated circuit and its evaluating method |
US6869808B2 (en) | 2001-08-01 | 2005-03-22 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating property of integrated circuitry |
JP2012023382A (ja) * | 2000-05-15 | 2012-02-02 | Scanimetrics Inc | 集積回路およびウェーハを試験する無線周波数技術構造および方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6415671A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Dynamic burn-in circuit |
JPH01187968A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | 半導体集積回路 |
-
1990
- 1990-10-23 JP JP2284823A patent/JPH04160377A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6415671A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Dynamic burn-in circuit |
JPH01187968A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | 半導体集積回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6105153A (en) * | 1995-09-28 | 2000-08-15 | Nec Corporation | Semiconductor integrated circuit and its evaluating method |
JP2012023382A (ja) * | 2000-05-15 | 2012-02-02 | Scanimetrics Inc | 集積回路およびウェーハを試験する無線周波数技術構造および方法 |
US6869808B2 (en) | 2001-08-01 | 2005-03-22 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating property of integrated circuitry |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2760284B2 (ja) | 半導体集積回路装置 | |
US4712061A (en) | Small propagation delay measurement for digital logic | |
US20040133825A1 (en) | Path delay measuring circuitry | |
JPH04160377A (ja) | 半導体集積回路 | |
US7071710B2 (en) | Extraction of interconnect parasitics | |
US5315242A (en) | Method for measuring AC specifications of microprocessor | |
JP2002350511A (ja) | 半導体集積回路 | |
JP3442226B2 (ja) | ディレー評価回路付き集積回路 | |
JP2002005999A (ja) | 半導体試験装置 | |
JPH01129432A (ja) | 集積回路 | |
JP3039377B2 (ja) | 半導体装置の検査方法 | |
JPH07130803A (ja) | 半導体の電気特性測定方法 | |
JP3052798B2 (ja) | 半導体装置 | |
JPS63177437A (ja) | 半導体集積回路装置の試験方法 | |
KR100224776B1 (ko) | 웨이퍼 번-인 시험 방법 | |
JPH11101852A (ja) | 可変遅延素子試験回路 | |
JPH01165979A (ja) | 論理集積回路 | |
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
JP3086226B2 (ja) | 半導体装置 | |
JPH1172542A (ja) | ヒシテリシス特性を有する電子回路の閾値電圧測定方法 | |
JPH0636580Y2 (ja) | 半導体集積回路 | |
WO1988001060A1 (en) | Integrated circuits and method of testing same | |
JPS63271966A (ja) | 半導体集積回路 | |
JPS6263462A (ja) | 集積回路 | |
JPH0558511B2 (ja) |