JP2002350511A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002350511A JP2002350511A JP2001162652A JP2001162652A JP2002350511A JP 2002350511 A JP2002350511 A JP 2002350511A JP 2001162652 A JP2001162652 A JP 2001162652A JP 2001162652 A JP2001162652 A JP 2001162652A JP 2002350511 A JP2002350511 A JP 2002350511A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- integrated circuit
- measured
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】簡単なテスト回路で内部回路の動作テストを行
うことができる半導体集積回路を提供する。 【解決手段】入力されたシステムクロックＣＬＫに同期
して、データＤINの演算処理を行うシフト回路４３と、
シフト回路４３の最大動作周波数を測定する周波数測定
部５１と、シフト回路４３および被測定回路３との、あ
らかじめ測定した動作周波数間の相関データを記憶する
記憶部５２と、周波数測定部５１で測定されたシフト回
路４３の最大動作周波数に基づいて前記記憶部５２を検
索し、検索した相関データに基づいてシフト回路４３の
動作周波数に対応する被測定回路３の最大動作周波数を
出力する検索部５３とを設ける。
うことができる半導体集積回路を提供する。 【解決手段】入力されたシステムクロックＣＬＫに同期
して、データＤINの演算処理を行うシフト回路４３と、
シフト回路４３の最大動作周波数を測定する周波数測定
部５１と、シフト回路４３および被測定回路３との、あ
らかじめ測定した動作周波数間の相関データを記憶する
記憶部５２と、周波数測定部５１で測定されたシフト回
路４３の最大動作周波数に基づいて前記記憶部５２を検
索し、検索した相関データに基づいてシフト回路４３の
動作周波数に対応する被測定回路３の最大動作周波数を
出力する検索部５３とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置等の内部回路の動作特性の評価を行うことができる半
導体集積回路に関する。
置等の内部回路の動作特性の評価を行うことができる半
導体集積回路に関する。
【０００２】
【従来の技術】近年の半導体集積回路の性能の向上に伴
い、半導体集積回路の動作特性の迅速な評価が要求され
ている。従来の半導体集積回路の動作特性の評価では、
たとえば、ＬＳＩ（ｌａｒｇｅｓｃａｌｅ ｉｎｔｅｇ
ｒａｔｅｄ ｃｉｒｃｕｉｔ）に実際にテスターからテ
ストパターンを入力し、ＬＳＩにより演算処理されて出
力された演算処理結果が所望の演算処理結果と一致する
か否かを評価することにより、動作特性の評価が行われ
ている。
い、半導体集積回路の動作特性の迅速な評価が要求され
ている。従来の半導体集積回路の動作特性の評価では、
たとえば、ＬＳＩ（ｌａｒｇｅｓｃａｌｅ ｉｎｔｅｇ
ｒａｔｅｄ ｃｉｒｃｕｉｔ）に実際にテスターからテ
ストパターンを入力し、ＬＳＩにより演算処理されて出
力された演算処理結果が所望の演算処理結果と一致する
か否かを評価することにより、動作特性の評価が行われ
ている。
【０００３】また、ＬＳＩに入力するクロックの周波数
を上げていき、ＬＳＩの演算処理結果が所望の結果と異
なる動作を行うクロック周波数を計測することでＬＳＩ
の最大動作周波数評価が行われている。
を上げていき、ＬＳＩの演算処理結果が所望の結果と異
なる動作を行うクロック周波数を計測することでＬＳＩ
の最大動作周波数評価が行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
半導体集積回路の動作特性の評価では、データ入力端子
から出力端子に至る論理回路が長大であるために、テス
トパターン自体が長大になり、テストパターンの作成お
よび評価の効率が著しく低下するという問題がある。
半導体集積回路の動作特性の評価では、データ入力端子
から出力端子に至る論理回路が長大であるために、テス
トパターン自体が長大になり、テストパターンの作成お
よび評価の効率が著しく低下するという問題がある。
【０００５】ところで、半導体集積回路の機能ブロック
のレイアウト設計を行う際に、半導体集積回路の機能ブ
ロック毎の電圧降下を評価したい場合がある。
のレイアウト設計を行う際に、半導体集積回路の機能ブ
ロック毎の電圧降下を評価したい場合がある。
【０００６】しかし、このような半導体集積回路の機能
ブロック毎の電圧降下を定量的に、かつ簡単に評価する
方法が知られておらず、強い要望がある。
ブロック毎の電圧降下を定量的に、かつ簡単に評価する
方法が知られておらず、強い要望がある。
【０００７】本発明は、上記実状に鑑みてなされたもの
で、本発明の目的は、簡単なテスト回路で内部回路の動
作テストを行うことができる半導体集積回路を提供する
ことにある。
で、本発明の目的は、簡単なテスト回路で内部回路の動
作テストを行うことができる半導体集積回路を提供する
ことにある。
【０００８】また、本発明の他の目的は、簡単に半導体
集積回路の内部の機能ブロック毎の電圧降下の測定を行
うことができる半導体集積回路を提供することにある。
集積回路の内部の機能ブロック毎の電圧降下の測定を行
うことができる半導体集積回路を提供することにある。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体集積回路は、入力されたシステムク
ロックに同期して、データの演算処理を行う処理回路
と、あらかじめ測定された前記処理回路の処理結果と周
波数相関をとり、当該処理回路の結果に応じて、本集積
回路の動作特性を評価する評価手段とを有する。
に、本発明の半導体集積回路は、入力されたシステムク
ロックに同期して、データの演算処理を行う処理回路
と、あらかじめ測定された前記処理回路の処理結果と周
波数相関をとり、当該処理回路の結果に応じて、本集積
回路の動作特性を評価する評価手段とを有する。
【００１０】好適には、前記評価手段は、前記処理回路
の動作周波数を測定する測定手段と、前記処理回路およ
び当該処理回路と集積化された被測定回路との、あらか
じめ測定した動作周波数間の相関データを記憶する記憶
部と、前記測定手段で測定された前記処理回路の動作周
波数に基づいて前記記憶部を検索し、検索した相関デー
タに基づいて前記処理回路の動作周波数に対応する本集
積回路の動作周波数を出力する検索手段とを含む。
の動作周波数を測定する測定手段と、前記処理回路およ
び当該処理回路と集積化された被測定回路との、あらか
じめ測定した動作周波数間の相関データを記憶する記憶
部と、前記測定手段で測定された前記処理回路の動作周
波数に基づいて前記記憶部を検索し、検索した相関デー
タに基づいて前記処理回路の動作周波数に対応する本集
積回路の動作周波数を出力する検索手段とを含む。
【００１１】また、好適には、前記処理回路は、シフト
回路を含む。
回路を含む。
【００１２】本発明によれば、たとえば、シリコンウエ
ハ上に形成された複数のＬＳＩチップ上にＬＳＩ動作テ
スト用回路として、４段のシフト回路ＴＥＧ（ｔｅｓｔ
ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を形成する。そのシフト
回路は、他のチップ上の素子と同じシリコンウエハ上に
同じプロセスで形成されている。
ハ上に形成された複数のＬＳＩチップ上にＬＳＩ動作テ
スト用回路として、４段のシフト回路ＴＥＧ（ｔｅｓｔ
ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を形成する。そのシフト
回路は、他のチップ上の素子と同じシリコンウエハ上に
同じプロセスで形成されている。
【００１３】シフト回路には、テストデータが入力され
るデータ入力端子、データ出力端子、およびクロック入
力端子が形成されている。データ入力端子からテストデ
ータが入力され、クロック入力端子から４周期ののクロ
ックが入力されると、データ入力端子から入力されたテ
ストデータが、データ出力端子から出力される。
るデータ入力端子、データ出力端子、およびクロック入
力端子が形成されている。データ入力端子からテストデ
ータが入力され、クロック入力端子から４周期ののクロ
ックが入力されると、データ入力端子から入力されたテ
ストデータが、データ出力端子から出力される。
【００１４】測定手段では、入力されたテストデータ、
クロック周波数、およびシフト回路で処理されたテスト
データが入力される。そしてシステムクロックの周波数
を高くしていき、テストデータが所望のデータと異なる
データが出力された周波数を、そのシフト回路の最大動
作周波数とする。
クロック周波数、およびシフト回路で処理されたテスト
データが入力される。そしてシステムクロックの周波数
を高くしていき、テストデータが所望のデータと異なる
データが出力された周波数を、そのシフト回路の最大動
作周波数とする。
【００１５】一方、ＬＳＩ全体の回路の最大動作周波数
を、プローバによりあらかじめ測定しておく。
を、プローバによりあらかじめ測定しておく。
【００１６】具体的には、テストパターンをＬＳＩに入
力し、クロック端子からクロックを入力する。ＬＳＩの
内部回路により処理されたデータが、ＬＳＩのデータ出
力端子から出力される。そして、処理されたデータが所
望のデータである場合にはＬＳＩ内部回路の処理が正常
に行われているとし、また処理されたデータが所望のデ
ータではない場合には、ＬＳＩ内部の回路に何らかの不
良箇所があるとする。また、ＬＳＩに入力するクロック
周波数を高くしていき、所望のデータと異なるデータが
出力される周波数を、そのＬＳＩ全体の最大動作周波数
とする。この最大動作周波数は、ＬＳＩ内の素子の遅延
時間に依存する。このＬＳＩ全体の最大動作周波数の測
定とシフト回路の最大動作周波数の測定を同一チップ上
で行い、この測定を複数のチップについて測定し、ＬＳ
Ｉ全体の最大動作周波数と、前述したシフト回路の最大
動作周波数との相関を求め、相関データとして記憶部に
記憶しておく。
力し、クロック端子からクロックを入力する。ＬＳＩの
内部回路により処理されたデータが、ＬＳＩのデータ出
力端子から出力される。そして、処理されたデータが所
望のデータである場合にはＬＳＩ内部回路の処理が正常
に行われているとし、また処理されたデータが所望のデ
ータではない場合には、ＬＳＩ内部の回路に何らかの不
良箇所があるとする。また、ＬＳＩに入力するクロック
周波数を高くしていき、所望のデータと異なるデータが
出力される周波数を、そのＬＳＩ全体の最大動作周波数
とする。この最大動作周波数は、ＬＳＩ内の素子の遅延
時間に依存する。このＬＳＩ全体の最大動作周波数の測
定とシフト回路の最大動作周波数の測定を同一チップ上
で行い、この測定を複数のチップについて測定し、ＬＳ
Ｉ全体の最大動作周波数と、前述したシフト回路の最大
動作周波数との相関を求め、相関データとして記憶部に
記憶しておく。
【００１７】そして、たとえば製造工程において、測定
手段によりシフト回路の最大周波数が測定される。
手段によりシフト回路の最大周波数が測定される。
【００１８】評価手段では、記憶部に記憶されている、
ＬＳＩ全体の最大周波数およびシフト回路の最大の動作
周波数の相関データに基づいて、測定手段により測定さ
れたシフト回路の最大周波数に対応する、ＬＳＩ全体の
最大周波数が検索され、検索結果のＬＳＩ全体の最大周
波数が出力される。
ＬＳＩ全体の最大周波数およびシフト回路の最大の動作
周波数の相関データに基づいて、測定手段により測定さ
れたシフト回路の最大周波数に対応する、ＬＳＩ全体の
最大周波数が検索され、検索結果のＬＳＩ全体の最大周
波数が出力される。
【００１９】さらに、前記課題を解決するために、本発
明の半導体集積回路は、少なくとも１つの機能ブロック
を有する半導体集積回路であって、前記機能ブロック毎
に設けられた発振器と、前記発振器の発振周波数を測定
する測定手段と、前記測定手段で測定された発振周波数
に基づいて、前記機能ブロック毎の動作周波数特性を評
価する評価手段とを有する。
明の半導体集積回路は、少なくとも１つの機能ブロック
を有する半導体集積回路であって、前記機能ブロック毎
に設けられた発振器と、前記発振器の発振周波数を測定
する測定手段と、前記測定手段で測定された発振周波数
に基づいて、前記機能ブロック毎の動作周波数特性を評
価する評価手段とを有する。
【００２０】好適には、前記評価手段は、前記機能ブロ
ック毎の前記発振器の発振周波数および前記機能ブロッ
ク毎の電圧変化値との、あらかじめ測定された相関デー
タを記憶する記憶部と、前記測定手段で測定された前記
発振器の発振周波数に基づいて、前記記憶部を検索し、
前記検索した相関データに基づいて前記発振器の発振周
波数に対応する前記機能ブロック毎の電圧変化値を出力
する検索手段とを含む。
ック毎の前記発振器の発振周波数および前記機能ブロッ
ク毎の電圧変化値との、あらかじめ測定された相関デー
タを記憶する記憶部と、前記測定手段で測定された前記
発振器の発振周波数に基づいて、前記記憶部を検索し、
前記検索した相関データに基づいて前記発振器の発振周
波数に対応する前記機能ブロック毎の電圧変化値を出力
する検索手段とを含む。
【００２１】また、好適には、前記評価手段により出力
された前記機能ブロック毎の電圧変化値を表示する表示
手段を有する。
された前記機能ブロック毎の電圧変化値を表示する表示
手段を有する。
【００２２】また、好適には、前記発振器は、リングオ
シレータを含む。
シレータを含む。
【００２３】また、本発明によれば、ＬＳＩ内部の機能
ブロック毎にリングオシレータが形成されている。
ブロック毎にリングオシレータが形成されている。
【００２４】あらかじめＬＳＩにテストパターンを入力
した状態での機能ブロック毎のリングオシレータの発振
周波数が測定され記憶部に記憶される。また、テストパ
ターンをＬＳＩに入力しない状態で、機能ブロック毎の
リングオシレータの発振周波数が測定され記憶部に記憶
される。また、上記リングオシレータの発振周波数の測
定と同時にＬＳＩ内部の機能ブロック毎の電圧変化値が
測定され、機能ブロック毎のリングオシレータの発振周
波数との相関が相関データとして記憶される。
した状態での機能ブロック毎のリングオシレータの発振
周波数が測定され記憶部に記憶される。また、テストパ
ターンをＬＳＩに入力しない状態で、機能ブロック毎の
リングオシレータの発振周波数が測定され記憶部に記憶
される。また、上記リングオシレータの発振周波数の測
定と同時にＬＳＩ内部の機能ブロック毎の電圧変化値が
測定され、機能ブロック毎のリングオシレータの発振周
波数との相関が相関データとして記憶される。
【００２５】そして、たとえば製造工程において、測定
手段により機能ブロック毎のリングオシレータの発振周
波数が測定される。検索手段では、記憶部に記憶されて
いるリングオシレータの発振周波数と、機能ブロックの
電圧変化値の相関データに基づいて、測定手段で記憶さ
れたリングオシレータの発振周波数に応じた電圧変化値
が、機能ブロック毎に出力される。
手段により機能ブロック毎のリングオシレータの発振周
波数が測定される。検索手段では、記憶部に記憶されて
いるリングオシレータの発振周波数と、機能ブロックの
電圧変化値の相関データに基づいて、測定手段で記憶さ
れたリングオシレータの発振周波数に応じた電圧変化値
が、機能ブロック毎に出力される。
【００２６】表示手段では、検索手段で検索され出力さ
れた機能ブロック毎の電圧変化値に基づいて、ＬＳＩの
機能ブロック毎に、電圧変化値がチップ面内分布とし
て、たとえば数値や、数値に応じて色分けされて表示さ
れる。
れた機能ブロック毎の電圧変化値に基づいて、ＬＳＩの
機能ブロック毎に、電圧変化値がチップ面内分布とし
て、たとえば数値や、数値に応じて色分けされて表示さ
れる。
【００２７】
【発明の実施の形態】第１の実施の形態 図１は、本発明に係る集積回路の第１の実施の形態を示
すブロック図である。
すブロック図である。
【００２８】集積回路１は、図１に示すように、所望の
機能を実現するための内部回路である被測定回路３およ
び被測定回路３を測定する測定回路４を含むチップ２、
ならびに評価手段である評価部５を有する。
機能を実現するための内部回路である被測定回路３およ
び被測定回路３を測定する測定回路４を含むチップ２、
ならびに評価手段である評価部５を有する。
【００２９】測定回路４は、入力データ入力端子４１、
外部クロック入力端子４２、シフト回路４３、およびデ
ータ出力端子４４を有する。
外部クロック入力端子４２、シフト回路４３、およびデ
ータ出力端子４４を有する。
【００３０】入力データ入力端子４１は、テストデータ
ＤINが入力される端子でありシフト回路４３に接続され
ている。
ＤINが入力される端子でありシフト回路４３に接続され
ている。
【００３１】外部クロック入力端子４２は、同様に、ク
ロックＣＬＫが入力される端子でありシフト回路４３に
接続されている。
ロックＣＬＫが入力される端子でありシフト回路４３に
接続されている。
【００３２】シフト回路４３は、フリップフロップ回路
が４段直列に接続しており、クロックパルスが１個入る
と１ビット分のデータを次段のフリップフロップ回路に
シフトする機能を有する。図２は、シフト回路のタイミ
ングチャートの一例を示した図である。シフト回路４３
は、図２に示すように、入力データ入力端子４１から入
力されたテストデータＤINを、外部クロック入力端子４
２からクロックＣＬＫが入力されると、４周期だけ遅れ
て、データ出力端子４４にデータＤOUT を出力する。ま
た、シフト回路４３は、被測定回路３と同様のプロセス
で形成された素子で構成されている。
が４段直列に接続しており、クロックパルスが１個入る
と１ビット分のデータを次段のフリップフロップ回路に
シフトする機能を有する。図２は、シフト回路のタイミ
ングチャートの一例を示した図である。シフト回路４３
は、図２に示すように、入力データ入力端子４１から入
力されたテストデータＤINを、外部クロック入力端子４
２からクロックＣＬＫが入力されると、４周期だけ遅れ
て、データ出力端子４４にデータＤOUT を出力する。ま
た、シフト回路４３は、被測定回路３と同様のプロセス
で形成された素子で構成されている。
【００３３】具体的には、シフト回路４３は、バッファ
４３１，４３２、フリップフロップ回路４３３−１，
２，３，４、およびバッファ４３４を有する。
４３１，４３２、フリップフロップ回路４３３−１，
２，３，４、およびバッファ４３４を有する。
【００３４】バッファ４３１は、入力端子４１から入力
されたテストデータＤINをフリップフロップ回路４３３
−１に出力する。
されたテストデータＤINをフリップフロップ回路４３３
−１に出力する。
【００３５】バッファ４３２は、外部クロック入力端子
４２から入力されたクロックＣＬＫをフリップフロップ
回路４３３−１，２，３，４に出力する。
４２から入力されたクロックＣＬＫをフリップフロップ
回路４３３−１，２，３，４に出力する。
【００３６】フリップフロップ回路４３３−１は、外部
クロック入力端子４２からバッファ４３２を介して入力
されたクロックＣＬＫに同期して、入力データ入力端子
４１から入力されたテストデータＤINを、次段のフリッ
プフロップ回路４３３−２に出力する。
クロック入力端子４２からバッファ４３２を介して入力
されたクロックＣＬＫに同期して、入力データ入力端子
４１から入力されたテストデータＤINを、次段のフリッ
プフロップ回路４３３−２に出力する。
【００３７】フリップフロップ回路４３３−２は、同様
に、外部クロック入力端子４２からバッファ４３２を介
して入力されたクロックＣＬＫに同期して、前段のフリ
ップフロップ回路４３３−１から入力されたテストデー
タＤINを次段のフリップフロップ回路４３３−３に出力
する。
に、外部クロック入力端子４２からバッファ４３２を介
して入力されたクロックＣＬＫに同期して、前段のフリ
ップフロップ回路４３３−１から入力されたテストデー
タＤINを次段のフリップフロップ回路４３３−３に出力
する。
【００３８】フリップフロップ回路４３３−３は、同様
に、外部クロック入力端子４２からバッファ４３２を介
して入力されたクロックＣＬＫに同期して、前段のフリ
ップフロップ回路４３３−２により入力されたデータＤ
INを次段のフリップフロップ回路４３３−４に出力す
る。
に、外部クロック入力端子４２からバッファ４３２を介
して入力されたクロックＣＬＫに同期して、前段のフリ
ップフロップ回路４３３−２により入力されたデータＤ
INを次段のフリップフロップ回路４３３−４に出力す
る。
【００３９】フリップフロップ回路４３３−４は、外部
クロック入力端子４２からバッファ４３２を介して入力
されたクロックＣＬＫに同期して、前段のフリップフロ
ップ回路４３３−３から入力されたテストデータＤINを
バッファ４３１を出力する。
クロック入力端子４２からバッファ４３２を介して入力
されたクロックＣＬＫに同期して、前段のフリップフロ
ップ回路４３３−３から入力されたテストデータＤINを
バッファ４３１を出力する。
【００４０】バッファ４３４は、フリップフロップ回路
４３３−４から入力されたデータＤ OUT をデータ出力端
子４４に出力する。
４３３−４から入力されたデータＤ OUT をデータ出力端
子４４に出力する。
【００４１】データ出力端子４４は、バッファ４３４か
ら入力されたデータＤOUT を評価部５へ出力する。
ら入力されたデータＤOUT を評価部５へ出力する。
【００４２】評価部５は、被測定回路３の動作特性を評
価する機能を有し、周波数測定部５１、記憶部５２、お
よび検索部５３を有する。
価する機能を有し、周波数測定部５１、記憶部５２、お
よび検索部５３を有する。
【００４３】周波数測定部５１は、テスト入力データＤ
IN、データ出力端子４４から出力されたテストデータＤ
OUT 、および外部クロックＣＬＫの周波数に基づいて、
シフト回路４３の最高周波数を測定する。
IN、データ出力端子４４から出力されたテストデータＤ
OUT 、および外部クロックＣＬＫの周波数に基づいて、
シフト回路４３の最高周波数を測定する。
【００４４】具体的には、クロックＣＬＫの周波数が低
い場合には、シフト回路４３に入力されたデータＤ
INが、４周期のクロックの後に、同じテストデータＤIN
が出力端子からデータＤOUT として出力される。そし
て、クロックの周波数を高くしていき、ある周波数で通
常出力されるべきデータが出力されなくなる、またはタ
イミングがずれてデータが出力される。これは、フリッ
ププロップ回路４３３−１，２，３，４がテストデータ
ＤINを保持するのにクロックＣＬＫが入力されてから次
のクロックＣＬＫが入力されるまでの所定の時間が必要
であるからである。このため、所定の時間よりも短い時
間でクロックＣＬＫが入力されると、フリップフロップ
回路４３３−１，２，３，４は誤動作を起こす。この周
波数をシフト回路４３の最大動作周波数とする。
い場合には、シフト回路４３に入力されたデータＤ
INが、４周期のクロックの後に、同じテストデータＤIN
が出力端子からデータＤOUT として出力される。そし
て、クロックの周波数を高くしていき、ある周波数で通
常出力されるべきデータが出力されなくなる、またはタ
イミングがずれてデータが出力される。これは、フリッ
ププロップ回路４３３−１，２，３，４がテストデータ
ＤINを保持するのにクロックＣＬＫが入力されてから次
のクロックＣＬＫが入力されるまでの所定の時間が必要
であるからである。このため、所定の時間よりも短い時
間でクロックＣＬＫが入力されると、フリップフロップ
回路４３３−１，２，３，４は誤動作を起こす。この周
波数をシフト回路４３の最大動作周波数とする。
【００４５】記憶部５２には、あらかじめ測定しておい
た、被測定回路３の最大動作周波数およびシフト回路４
３の最大動作周波数の相関データが記憶されている。具
体的には、あらかじめシフト回路４３の最大動作周波数
と被測定回路３の最大動作周波数を、ウエハ上に形成さ
れた複数のチップ２に対して測定を行い、その動作周波
数の相関データを記憶しておく。
た、被測定回路３の最大動作周波数およびシフト回路４
３の最大動作周波数の相関データが記憶されている。具
体的には、あらかじめシフト回路４３の最大動作周波数
と被測定回路３の最大動作周波数を、ウエハ上に形成さ
れた複数のチップ２に対して測定を行い、その動作周波
数の相関データを記憶しておく。
【００４６】こうすることで、たとえば量産時には、新
たにシフト回路４３の最大周波数を測定すれば、あらか
じめ明らかにされている動作周波数の相関データと比較
することにより、被測定回路３の最大動作周波数を評価
することができる。
たにシフト回路４３の最大周波数を測定すれば、あらか
じめ明らかにされている動作周波数の相関データと比較
することにより、被測定回路３の最大動作周波数を評価
することができる。
【００４７】検索部５３は、周波数測定部５１で測定さ
れたシフト回路４３の最大動作周波数に基づいて、記憶
部５２に記憶されている被測定回路３の最大動作周波数
およびシフト回路４３の最大動作周波数の相関データか
ら、測定されたシフト回路４３の最大動作周波数に対応
する被測定回路３の最大動作周波数を出力する。
れたシフト回路４３の最大動作周波数に基づいて、記憶
部５２に記憶されている被測定回路３の最大動作周波数
およびシフト回路４３の最大動作周波数の相関データか
ら、測定されたシフト回路４３の最大動作周波数に対応
する被測定回路３の最大動作周波数を出力する。
【００４８】図３は、本発明に係る第１の実施の形態の
集積回路の動作を示す図である。次に、上記構成による
集積回路の動作を図３に関連付けて説明する。
集積回路の動作を示す図である。次に、上記構成による
集積回路の動作を図３に関連付けて説明する。
【００４９】チップ２に形成されている入力データ入力
端子４１にデータＤIN、外部クロック入力端子４２にク
ロックＣＬＫが入力される。シフト回路４３のフリップ
フロップ回路４３３−１では、外部クロック入力端子４
２およびバッファ４３２を介して入力されたクロックＣ
ＬＫに同期して、入力データ入力端子４１およびバッフ
ァ４３１を介して入力されたテストデータＤ INが、次段
のフリップフロップ回路４３３−２に出力される。
端子４１にデータＤIN、外部クロック入力端子４２にク
ロックＣＬＫが入力される。シフト回路４３のフリップ
フロップ回路４３３−１では、外部クロック入力端子４
２およびバッファ４３２を介して入力されたクロックＣ
ＬＫに同期して、入力データ入力端子４１およびバッフ
ァ４３１を介して入力されたテストデータＤ INが、次段
のフリップフロップ回路４３３−２に出力される。
【００５０】フリップフロップ回路４３３−２では、外
部クロックＣＬＫに同期して、前段のフリップフロップ
回路４３３−１から出力されたテストデータが入力され
る。また、記憶していたデータが次段のフリップフロッ
プ回路４３３−３に出力される。
部クロックＣＬＫに同期して、前段のフリップフロップ
回路４３３−１から出力されたテストデータが入力され
る。また、記憶していたデータが次段のフリップフロッ
プ回路４３３−３に出力される。
【００５１】同様に、フリップフロップ回路４３３−３
では、外部クロックに同期して、前段のフリップフロッ
プ回路４３３−２から出力されたテストデータが入力さ
れる。また、記憶していたデータが次段のフリップフロ
ップ回路４３３−４に出力される。
では、外部クロックに同期して、前段のフリップフロッ
プ回路４３３−２から出力されたテストデータが入力さ
れる。また、記憶していたデータが次段のフリップフロ
ップ回路４３３−４に出力される。
【００５２】同様に、フリップフロップ回路４３３−４
では、外部クロックに同期して、前段のフリップフロッ
プ回路４３３−３から出力されたテストデータが入力さ
れる。また、記憶していたデータが、バッファ４３４、
データ出力端子４４を介して、データＤOUT として出力
される。
では、外部クロックに同期して、前段のフリップフロッ
プ回路４３３−３から出力されたテストデータが入力さ
れる。また、記憶していたデータが、バッファ４３４、
データ出力端子４４を介して、データＤOUT として出力
される。
【００５３】そして、周波数測定部５１では、テスト回
路４に入力されたテストデータＤIN、出力されたデータ
ＤOUT 、クロックＣＬＫの周波数に基づいて、シフト回
路４３の最大動作周波数が測定され、検索部５３に出力
される（ＳＴ１）。
路４に入力されたテストデータＤIN、出力されたデータ
ＤOUT 、クロックＣＬＫの周波数に基づいて、シフト回
路４３の最大動作周波数が測定され、検索部５３に出力
される（ＳＴ１）。
【００５４】そして、検索部５３では、周波数測定部５
１により出力されたシフト回路４３の最大動作周波数に
基づいて、記憶部５２に記憶されている、被測定回路３
の最大動作周波数およびシフト回路４３の最大動作周波
数の相関デ−タから、シフト回路４３の最大動作周波数
に対応する被測定回路３の最大動作周波数が検索され
（ＳＴ２）、検索結果の被測定回路３の最大動作周波数
が出力される（ＳＴ３）。
１により出力されたシフト回路４３の最大動作周波数に
基づいて、記憶部５２に記憶されている、被測定回路３
の最大動作周波数およびシフト回路４３の最大動作周波
数の相関デ−タから、シフト回路４３の最大動作周波数
に対応する被測定回路３の最大動作周波数が検索され
（ＳＴ２）、検索結果の被測定回路３の最大動作周波数
が出力される（ＳＴ３）。
【００５５】以上説明したように、本実施の形態では、
入力されたシステムクロックＣＬＫに同期して、データ
ＤINの演算処理を行うシフト回路４３と、シフト回路４
３の最大動作周波数を測定する周波数測定部５１と、シ
フト回路４３および被測定回路３との、あらかじめ測定
した動作周波数間の相関データを記憶する記憶部５２
と、周波数測定部５１で測定されたシフト回路４３の最
大動作周波数に基づいて前記記憶部５２を検索し、検索
した相関データに基づいてシフト回路４３の最大動作周
波数に対応する被測定回路３の最大動作周波数を出力す
る検索部５３とを設けたので、クロック入力数回で集積
回路１の最大動作周波数を判定することができ、従来の
ように長大なテストパターンを用いて集積回路１全体の
動作周波数を測定することなく、また従来よりも短いテ
スト時間で集積回路１のテストを行うことができる。
入力されたシステムクロックＣＬＫに同期して、データ
ＤINの演算処理を行うシフト回路４３と、シフト回路４
３の最大動作周波数を測定する周波数測定部５１と、シ
フト回路４３および被測定回路３との、あらかじめ測定
した動作周波数間の相関データを記憶する記憶部５２
と、周波数測定部５１で測定されたシフト回路４３の最
大動作周波数に基づいて前記記憶部５２を検索し、検索
した相関データに基づいてシフト回路４３の最大動作周
波数に対応する被測定回路３の最大動作周波数を出力す
る検索部５３とを設けたので、クロック入力数回で集積
回路１の最大動作周波数を判定することができ、従来の
ように長大なテストパターンを用いて集積回路１全体の
動作周波数を測定することなく、また従来よりも短いテ
スト時間で集積回路１のテストを行うことができる。
【００５６】第２の実施の形態 図４は、本発明に係る集積回路の第２の実施の形態を示
すブロック図である。集積回路１ａは、被測定回路であ
り所望の機能を実現するための機能ブロック６−１〜６
−５が形成されているチップ２ａ、周波数測定部５１
ａ、記憶部５２ａ、検索部５３ａ、および表示部５４を
有する。
すブロック図である。集積回路１ａは、被測定回路であ
り所望の機能を実現するための機能ブロック６−１〜６
−５が形成されているチップ２ａ、周波数測定部５１
ａ、記憶部５２ａ、検索部５３ａ、および表示部５４を
有する。
【００５７】機能ブロック６−１〜６−５には、発振器
としてのリングオシレータ７−１〜７−５が形成されて
いる。
としてのリングオシレータ７−１〜７−５が形成されて
いる。
【００５８】リングオシレータ７−１は、たとえば奇数
個（Ｎ個）のインバータ７１−１〜７１−Ｎを直列接続
して最終段のインバータ７１−Ｎの出力を初段のインバ
ータ７１−１に帰還して接続されており、リング発振を
起こす。
個（Ｎ個）のインバータ７１−１〜７１−Ｎを直列接続
して最終段のインバータ７１−Ｎの出力を初段のインバ
ータ７１−１に帰還して接続されており、リング発振を
起こす。
【００５９】リングオシレータ７−２〜７−５も同様
に、インバータ７２−１〜７２−Ｎ、インバータ７３−
１〜７３−Ｎ、インバータ７４−１〜７４−Ｎ、インバ
ータ７５−１〜７５−Ｎでそれぞれ構成されている。
に、インバータ７２−１〜７２−Ｎ、インバータ７３−
１〜７３−Ｎ、インバータ７４−１〜７４−Ｎ、インバ
ータ７５−１〜７５−Ｎでそれぞれ構成されている。
【００６０】リングオシレータ７−１の発振周波数ｆ
は、インバータ７１−１〜７１−Ｎの段数Ｎと、集積回
路の平均伝搬遅延時間ｔｐｄとで決まり、数式１で表さ
れる。また、リングオシレータ７−２〜７−５の発振周
波数も同様である。
は、インバータ７１−１〜７１−Ｎの段数Ｎと、集積回
路の平均伝搬遅延時間ｔｐｄとで決まり、数式１で表さ
れる。また、リングオシレータ７−２〜７−５の発振周
波数も同様である。
【００６１】
【数１】ｔｐｄ＝１／２Ｎｆ
【００６２】ここで、平均伝搬遅延時間とは、入力レベ
ル変化が出力のレベル変化に要するまでの時間ｔｐｄで
ある。
ル変化が出力のレベル変化に要するまでの時間ｔｐｄで
ある。
【００６３】また、リングオシレータ７−１〜７−５の
発振周波数ｆは、電源電圧の影響を受け、一般に電源電
圧が低くなると、発振周波数が低くなる。これは、電源
電圧が低くなると集積回路の平均伝搬遅延時間が長くな
るためである。
発振周波数ｆは、電源電圧の影響を受け、一般に電源電
圧が低くなると、発振周波数が低くなる。これは、電源
電圧が低くなると集積回路の平均伝搬遅延時間が長くな
るためである。
【００６４】出力端子８−１〜８−５は、リングオシレ
ータ７−１〜７−５にそれぞれ接続されており、リング
オシレータ７−１〜７−５のリング発振は、出力端子８
−１〜８−５を介して周波数測定部５１ａに出力され
る。
ータ７−１〜７−５にそれぞれ接続されており、リング
オシレータ７−１〜７−５のリング発振は、出力端子８
−１〜８−５を介して周波数測定部５１ａに出力され
る。
【００６５】周波数測定部５１ａは、出力端子８−１〜
８−５から入力されたリングオシレータ７−１〜７−５
のリング発振の発振周波数を測定し、測定した発振周波
数を検索部５３ａに出力する。
８−５から入力されたリングオシレータ７−１〜７−５
のリング発振の発振周波数を測定し、測定した発振周波
数を検索部５３ａに出力する。
【００６６】記憶部５２ａには、機能ブロック６−１か
ら６−５毎のリングオシレータ７−１〜７−５のリング
発振周波数および機能ブロック６−１〜６−５の電圧変
化値の相関データが記憶されている。
ら６−５毎のリングオシレータ７−１〜７−５のリング
発振周波数および機能ブロック６−１〜６−５の電圧変
化値の相関データが記憶されている。
【００６７】具体的には、あらかじめ、機能ブロック６
−１〜６−５にテストパターンＤIN’を入力しない状態
で、機能ブロック６−１〜６−５毎のリング発振周波数
を測定し、測定した発振周波数を記憶する。次に、機能
ブロック６−１〜６−５にテストパターンＤIN’を入力
した状態で、機能ブロック６−１〜６−５毎のリング発
振周波数を測定し、測定した発振周波数を記憶する。ま
た、同時に、機能ブロック６−１〜６−５毎に消費電力
を測定し、電圧変化の値を計算し、上述したリングオシ
レータ７−１〜７−５のリング発振の周波数との相関を
求め、機能ブロック毎６−１〜６−５毎のリングオシレ
ータ７−１〜７−５の周波数および前記機能ブロック毎
の電圧変化値との相関データを記憶する。
−１〜６−５にテストパターンＤIN’を入力しない状態
で、機能ブロック６−１〜６−５毎のリング発振周波数
を測定し、測定した発振周波数を記憶する。次に、機能
ブロック６−１〜６−５にテストパターンＤIN’を入力
した状態で、機能ブロック６−１〜６−５毎のリング発
振周波数を測定し、測定した発振周波数を記憶する。ま
た、同時に、機能ブロック６−１〜６−５毎に消費電力
を測定し、電圧変化の値を計算し、上述したリングオシ
レータ７−１〜７−５のリング発振の周波数との相関を
求め、機能ブロック毎６−１〜６−５毎のリングオシレ
ータ７−１〜７−５の周波数および前記機能ブロック毎
の電圧変化値との相関データを記憶する。
【００６８】機能ブロック６−１〜６−５では、テスト
パターンＤIN’が入力された場合と、テストパターンＤ
IN’が入力されていない場合とでは、消費される電力が
異なる。このため、テストパターンＤIN’が機能ブロッ
ク６−１〜６−５に入力された状態では、論理回路の負
荷が異なるために、リングオシレータ７−１〜７−５の
発振周波数が低下し、機能ブロック６−１〜６−５毎の
電圧降下を検出することができる。
パターンＤIN’が入力された場合と、テストパターンＤ
IN’が入力されていない場合とでは、消費される電力が
異なる。このため、テストパターンＤIN’が機能ブロッ
ク６−１〜６−５に入力された状態では、論理回路の負
荷が異なるために、リングオシレータ７−１〜７−５の
発振周波数が低下し、機能ブロック６−１〜６−５毎の
電圧降下を検出することができる。
【００６９】検索部５３ａは、記憶部５２ａに記憶され
ているリング発振周波数および機能ブロック６−１〜６
−５毎の電圧変化値の相関データに基づいて、周波数測
定部５１ａにより測定されたリングオシレータ７−１〜
７−５の発振周波数に対応する電圧変化値を検索し、検
索結果を表示部５４に出力する。
ているリング発振周波数および機能ブロック６−１〜６
−５毎の電圧変化値の相関データに基づいて、周波数測
定部５１ａにより測定されたリングオシレータ７−１〜
７−５の発振周波数に対応する電圧変化値を検索し、検
索結果を表示部５４に出力する。
【００７０】表示部５４は、検索部５３ａにより入力さ
れた検索結果に基づいて、機能ブロック６−１〜６毎の
電圧変化値をチップ面内の面分布として表示を行う。具
体的には、周波数測定部５１ａにより測定された機能ブ
ロック６−１〜６−５毎のリングオシレータ７−１〜７
−５のリング発振周波数に基づいて、検索部５３ａによ
り記憶部５２ａに記憶されている電圧変化値を、チップ
面内の面分布として、たとえば数値や、数値に応じて色
分けされて画面に表示する。
れた検索結果に基づいて、機能ブロック６−１〜６毎の
電圧変化値をチップ面内の面分布として表示を行う。具
体的には、周波数測定部５１ａにより測定された機能ブ
ロック６−１〜６−５毎のリングオシレータ７−１〜７
−５のリング発振周波数に基づいて、検索部５３ａによ
り記憶部５２ａに記憶されている電圧変化値を、チップ
面内の面分布として、たとえば数値や、数値に応じて色
分けされて画面に表示する。
【００７１】図５は、本発明に係る第２の実施の形態の
集積回路の動作を示す図である。次に、上記構成による
集積回路の評価動作を図５に関連付けて説明する。
集積回路の動作を示す図である。次に、上記構成による
集積回路の評価動作を図５に関連付けて説明する。
【００７２】たとえば、あらかじめリングオシレータ７
−１〜７−５の発振周波数を測定し、機能ブロック６−
１〜６−５にテストパターンＤIN’が入力された場合
と、テストパターンＤIN’が入力されない場合のリング
オシレータ７−１〜７−５の発振周波数を記憶部５２ａ
に記憶する。
−１〜７−５の発振周波数を測定し、機能ブロック６−
１〜６−５にテストパターンＤIN’が入力された場合
と、テストパターンＤIN’が入力されない場合のリング
オシレータ７−１〜７−５の発振周波数を記憶部５２ａ
に記憶する。
【００７３】たとえば、ウエハ上のチップ２ａの機能ブ
ロック６−１〜６−５毎の電圧変化値を測定するため
に、チップ２ａに形成された出力端子８−１〜８−５に
プローブが接続される。プローブは、周波数測定部５１
ａに接続されている。
ロック６−１〜６−５毎の電圧変化値を測定するため
に、チップ２ａに形成された出力端子８−１〜８−５に
プローブが接続される。プローブは、周波数測定部５１
ａに接続されている。
【００７４】周波数測定部５１ａでは、プローブを介し
て入力されたリングオシレータ７−１〜７−５のリング
発振の発振周波数が測定され、測定結果が検索部５３ａ
に出力される（ＳＴ１１）。
て入力されたリングオシレータ７−１〜７−５のリング
発振の発振周波数が測定され、測定結果が検索部５３ａ
に出力される（ＳＴ１１）。
【００７５】そして、検索部５３ａでは、記憶部５２ａ
に記憶されている発振周波数および機能ブロック６−１
〜６−５毎の電圧変化値に基づいて、周波数測定部５１
ａで測定された機能ブロック６−１〜６−５に対応する
電圧変化値を検索し、表示部５４に出力する（ＳＴ１
２）。
に記憶されている発振周波数および機能ブロック６−１
〜６−５毎の電圧変化値に基づいて、周波数測定部５１
ａで測定された機能ブロック６−１〜６−５に対応する
電圧変化値を検索し、表示部５４に出力する（ＳＴ１
２）。
【００７６】そして、表示部５４では、検索部５３ａか
ら入力された機能ブロック６−１〜６−５に対応する電
圧変化の値が、チップ２ａの面内分布として機能ブロッ
ク６−１〜６−５毎に、たとえば数値や、数値に応じて
色分けされて表示される（ＳＴ１３）。
ら入力された機能ブロック６−１〜６−５に対応する電
圧変化の値が、チップ２ａの面内分布として機能ブロッ
ク６−１〜６−５毎に、たとえば数値や、数値に応じて
色分けされて表示される（ＳＴ１３）。
【００７７】以上説明したように、本実施の形態では、
機能ブロック６−１〜６−５に設けられたリングオシレ
ータ７−１〜７−５と、リングオシレータ７−１〜７−
５でリング発振している発振周波数を測定する周波数測
定部５１ａと、機能ブロック６−１〜６−５のリングオ
シレータ７−１〜７−５および機能ブロック６−１〜６
−５の電圧変化値との、あらかじめ測定された相関デー
タを記憶する記憶部５２ａと、周波数測定部５１ａで測
定されたリングオシレータ７−１〜７−５の発振周波数
に基づいて、記憶部５２ａを検索し、検索した相関デー
タに基づいてリングオシレータ７−１〜７−５の発振周
波数に対応する機能ブロック６−１〜６−５毎の電圧変
化値を出力する検索部５３ａと、検索部５３ａにより出
力された機能ブロック６−１〜６−５毎の電圧変化値を
表示する表示部５４を設けたので、集積回路１ａ内部の
電圧変化値を集積回路１ａ外部から定量的に測定するこ
とができる。
機能ブロック６−１〜６−５に設けられたリングオシレ
ータ７−１〜７−５と、リングオシレータ７−１〜７−
５でリング発振している発振周波数を測定する周波数測
定部５１ａと、機能ブロック６−１〜６−５のリングオ
シレータ７−１〜７−５および機能ブロック６−１〜６
−５の電圧変化値との、あらかじめ測定された相関デー
タを記憶する記憶部５２ａと、周波数測定部５１ａで測
定されたリングオシレータ７−１〜７−５の発振周波数
に基づいて、記憶部５２ａを検索し、検索した相関デー
タに基づいてリングオシレータ７−１〜７−５の発振周
波数に対応する機能ブロック６−１〜６−５毎の電圧変
化値を出力する検索部５３ａと、検索部５３ａにより出
力された機能ブロック６−１〜６−５毎の電圧変化値を
表示する表示部５４を設けたので、集積回路１ａ内部の
電圧変化値を集積回路１ａ外部から定量的に測定するこ
とができる。
【００７８】そして、集積回路１ａの動作時における電
圧降下の度合いを確かめることで、集積回路１ａの電源
強化が必要か否かが判別できる。また、歩留りの向上
と、レイアウト設計へのフィードバックが定量的かつ迅
速に行うことができる。また、機能ブロックの数だけリ
ングオシレータを組み込むことで、集積回路１ａ全域で
の電圧降下箇所を面分布として作成することができる。
圧降下の度合いを確かめることで、集積回路１ａの電源
強化が必要か否かが判別できる。また、歩留りの向上
と、レイアウト設計へのフィードバックが定量的かつ迅
速に行うことができる。また、機能ブロックの数だけリ
ングオシレータを組み込むことで、集積回路１ａ全域で
の電圧降下箇所を面分布として作成することができる。
【００７９】なお、本発明は本実施の形態に限られるも
のではなく、任意好適な種々の改変が可能である。たと
えば、第１の実施の形態では、あらかじめシフト回路４
３の最大動作周波数と被測定回路３の最大周波数の相関
を調べその相関を数式化してもよい。そうすることによ
り、シフト回路４３の最大動作周波数を測定すること
で、上述の数式から被測定回路３の最大周波数を評価す
ることができる。
のではなく、任意好適な種々の改変が可能である。たと
えば、第１の実施の形態では、あらかじめシフト回路４
３の最大動作周波数と被測定回路３の最大周波数の相関
を調べその相関を数式化してもよい。そうすることによ
り、シフト回路４３の最大動作周波数を測定すること
で、上述の数式から被測定回路３の最大周波数を評価す
ることができる。
【００８０】また、第２の実施の形態のリングオシレー
タ７−１〜７−５では、制御信号によりリング発振をオ
ンまたはオフすることが可能な素子を設けてもよい。そ
うすることにより、テスト動作時にのみ、リングオシレ
ータを発振させることがでる。
タ７−１〜７−５では、制御信号によりリング発振をオ
ンまたはオフすることが可能な素子を設けてもよい。そ
うすることにより、テスト動作時にのみ、リングオシレ
ータを発振させることがでる。
【００８１】
【発明の効果】このように、本発明の半導体集積回路に
よれば、簡単なテスト回路で内部回路の動作テストを行
うことができるという利点がある。
よれば、簡単なテスト回路で内部回路の動作テストを行
うことができるという利点がある。
【図１】本発明に係る集積回路の第１の実施の形態を示
すブロック図である。
すブロック図である。
【図２】図１のシフト回路のタイミングチャートの一例
を示した図である。
を示した図である。
【図３】本発明に係る第１の実施の形態の集積回路の動
作を示す図である。
作を示す図である。
【図４】本発明に係る集積回路の第２の実施の形態を示
すブロック図である。
すブロック図である。
【図５】本発明に係る第２の実施の形態の集積回路の動
作を示す図である。
作を示す図である。
１…集積回路、２…チップ、３…被測定回路、４…測定
回路、４１…入力データ入力端子、４２…外部クロック
入力端子、４３…シフト回路、４３１，４３２，４３４
…バッファ、４３３−１，２，３，４…フリップフロッ
プ回路、４４…データ出力端子、５…評価部、５１，５
１ａ…周波数測定部、５２，５２ａ…記憶部、５３，５
３ａ…検索部、５４…表示部、６−１〜６−５…機能ブ
ロック、７−１〜７−５…リングオシレータ、７１−１
〜７１−Ｎ，７２−１〜７２−Ｎ，７３−１〜７３−
Ｎ，７４−１〜７４−Ｎ，７５−１〜７５−Ｎ…インバ
ータ、８−１〜８−５…出力端子。
回路、４１…入力データ入力端子、４２…外部クロック
入力端子、４３…シフト回路、４３１，４３２，４３４
…バッファ、４３３−１，２，３，４…フリップフロッ
プ回路、４４…データ出力端子、５…評価部、５１，５
１ａ…周波数測定部、５２，５２ａ…記憶部、５３，５
３ａ…検索部、５４…表示部、６−１〜６−５…機能ブ
ロック、７−１〜７−５…リングオシレータ、７１−１
〜７１−Ｎ，７２−１〜７２−Ｎ，７３−１〜７３−
Ｎ，７４−１〜７４−Ｎ，７５−１〜７５−Ｎ…インバ
ータ、８−１〜８−５…出力端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AB01 AC03 AD04 AK07 5F038 BG02 DT06 DT15 DT17 DT19 EZ20 5F064 BB18 BB19 BB26 BB31 HH10 5J056 AA03 BB51 BB60 CC18 FF01 FF08 KK01
Claims (7)
- 【請求項１】入力されたシステムクロックに同期して、
データの演算処理を行う処理回路と、 あらかじめ測定された前記処理回路の処理結果と周波数
相関をとり、当該処理回路の結果に応じて、本集積回路
の動作特性を評価する評価手段とを有する半導体集積回
路。 - 【請求項２】前記評価手段は、 前記処理回路の動作周波数を測定する測定手段と、 前記処理回路および当該処理回路と集積化された被測定
回路との、あらかじめ測定した動作周波数間の相関デー
タを記憶する記憶部と、 前記測定手段で測定された前記処理回路の動作周波数に
基づいて前記記憶部を検索し、検索した相関データに基
づいて前記処理回路の動作周波数に対応する本集積回路
の動作周波数を出力する検索手段とを含む請求項１に記
載の半導体集積回路。 - 【請求項３】前記処理回路は、シフト回路を含む請求項
１に記載の半導体集積回路。 - 【請求項４】少なくとも１つの機能ブロックを有する半
導体集積回路であって、 前記機能ブロック毎に設けられた発振器と、 前記発振器の発振周波数を測定する測定手段と、 前記測定手段で測定された発振周波数に基づいて、前記
機能ブロック毎の動作周波数特性を評価する評価手段と
を有する半導体集積回路。 - 【請求項５】前記評価手段は、 前記機能ブロック毎の前記発振器の発振周波数および前
記機能ブロック毎の電圧変化値との、あらかじめ測定さ
れた相関データを記憶する記憶部と、 前記測定手段で測定された前記発振器の発振周波数に基
づいて、前記記憶部を検索し、前記検索した相関データ
に基づいて前記発振器の発振周波数に対応する前記機能
ブロック毎の電圧変化値を出力する検索手段とを含む請
求項４に記載の半導体集積回路。 - 【請求項６】前記評価手段により出力された前記機能ブ
ロック毎の電圧変化値を表示する表示手段を有する請求
項５に記載の半導体集積回路。 - 【請求項７】前記発振器は、リングオシレータを含む請
求項４に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162652A JP2002350511A (ja) | 2001-05-30 | 2001-05-30 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162652A JP2002350511A (ja) | 2001-05-30 | 2001-05-30 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002350511A true JP2002350511A (ja) | 2002-12-04 |
Family
ID=19005745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162652A Pending JP2002350511A (ja) | 2001-05-30 | 2001-05-30 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002350511A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228417A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2006003344A (ja) * | 2004-05-20 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の評価方法。 |
| JP2011027462A (ja) * | 2009-07-22 | 2011-02-10 | Tokai Rika Co Ltd | 半導体検査方法 |
| JP2011214896A (ja) * | 2010-03-31 | 2011-10-27 | Kyocera Mita Corp | 半導体装置 |
| JP2012084787A (ja) * | 2010-10-14 | 2012-04-26 | Toppan Printing Co Ltd | 半導体装置 |
| JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| US10088520B1 (en) | 2015-10-27 | 2018-10-02 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164136A (ja) * | 1984-09-05 | 1986-04-02 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法 |
| JPS61149871A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 半導体集積回路 |
| JPH06201769A (ja) * | 1993-01-07 | 1994-07-22 | Nec Corp | テスト回路内蔵半導体集積回路 |
| JPH0964278A (ja) * | 1995-08-24 | 1997-03-07 | Fujitsu Ltd | 半導体集積回路及びその試験方法 |
| JPH11166960A (ja) * | 1997-12-04 | 1999-06-22 | Nec Corp | 半導体集積回路の良品選別方式および半導体集積回路 |
-
2001
- 2001-05-30 JP JP2001162652A patent/JP2002350511A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164136A (ja) * | 1984-09-05 | 1986-04-02 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法 |
| JPS61149871A (ja) * | 1984-12-24 | 1986-07-08 | Toshiba Corp | 半導体集積回路 |
| JPH06201769A (ja) * | 1993-01-07 | 1994-07-22 | Nec Corp | テスト回路内蔵半導体集積回路 |
| JPH0964278A (ja) * | 1995-08-24 | 1997-03-07 | Fujitsu Ltd | 半導体集積回路及びその試験方法 |
| JPH11166960A (ja) * | 1997-12-04 | 1999-06-22 | Nec Corp | 半導体集積回路の良品選別方式および半導体集積回路 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228417A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 半導体集積回路装置 |
| JP4521546B2 (ja) * | 2003-01-24 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2006003344A (ja) * | 2004-05-20 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の評価方法。 |
| JP4731990B2 (ja) * | 2004-05-20 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
| JP2011027462A (ja) * | 2009-07-22 | 2011-02-10 | Tokai Rika Co Ltd | 半導体検査方法 |
| JP2011214896A (ja) * | 2010-03-31 | 2011-10-27 | Kyocera Mita Corp | 半導体装置 |
| JP2012084787A (ja) * | 2010-10-14 | 2012-04-26 | Toppan Printing Co Ltd | 半導体装置 |
| JP2018010005A (ja) * | 2014-10-29 | 2018-01-18 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| US10088520B1 (en) | 2015-10-27 | 2018-10-02 | Innotio Inc. | Apparatus, method, and system for testing IC chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535013B2 (en) | Parameter variation probing technique | |
| US7408371B2 (en) | Apparatus for measuring on-chip characteristics in semiconductor circuits and related methods | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| US6515549B2 (en) | Semiconductor device having critical path connected by feedback ring oscillator | |
| US6888414B2 (en) | Controllable and testable oscillator apparatus for an integrated circuit | |
| JP2002350511A (ja) | 半導体集積回路 | |
| US20040133825A1 (en) | Path delay measuring circuitry | |
| EP1293791B1 (en) | Semiconductor integrated circuit device and device for testing same | |
| JPH11298306A (ja) | 半導体装置および遅延設定方法 | |
| JP2001141784A (ja) | 半導体素子テスト回路 | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| KR20080096479A (ko) | 반도체 집적 회로 및 그 테스트 방법 | |
| JP2001358293A (ja) | 半導体装置 | |
| JP3039377B2 (ja) | 半導体装置の検査方法 | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| JPH11174125A (ja) | 半導体テスト回路 | |
| US20020053055A1 (en) | Semiconductor device having a test mode | |
| US6674301B2 (en) | Method and system of evaluating PLL built-in circuit | |
| JP2001266595A (ja) | 半導体集積回路装置 | |
| JPH04160377A (ja) | 半導体集積回路 | |
| JPH04109183A (ja) | 遅延試験方式 | |
| JPH04361179A (ja) | 半導体集積回路装置 | |
| US20020067196A1 (en) | In and out of phase signal generating circuit | |
| JP2002016226A (ja) | 半導体集積回路装置 | |
| JP2001004720A (ja) | 出力遅延時間測定用テスト方法およびそのテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |