JP4731990B2 - 半導体装置の評価方法 - Google Patents
半導体装置の評価方法 Download PDFInfo
- Publication number
- JP4731990B2 JP4731990B2 JP2005142852A JP2005142852A JP4731990B2 JP 4731990 B2 JP4731990 B2 JP 4731990B2 JP 2005142852 A JP2005142852 A JP 2005142852A JP 2005142852 A JP2005142852 A JP 2005142852A JP 4731990 B2 JP4731990 B2 JP 4731990B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- evaluation
- circuit
- clock signal
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
また、様々なリングオシレータの劣化特性を評価することができる。各論理ゲートの出力負荷や段数の異なるリングオシレータの劣化特性をそれぞれ評価し、より複雑な論理回路の劣化特性と比較することで、リングオシレータを用いて、複雑な論理回路の劣化特性を簡単に評価することが可能となる。
また、第1のクロック信号及び第2のクロック信号間の遅延に対する動作マージンを評価することができる。さらに、n個の回路を用いることでバラツキを考慮した評価を行うことができる。また、第1のクロック信号及び第2のクロック信号間の遅延の限界を知ることで薄膜トランジスタの特性とそのバラツキを考慮したマージンを素早く正確に把握することができ、設計にフィードバックすることができる。
図1(A)は複数の評価回路と選択回路10及び判定回路11とを備えた評価用基板を示している。n個の評価回路からの出力は同じ選択回路10に入力されており、選択回路10からの出力は判定回路11に入力される。評価回路1〜評価回路nは、同じ回路構成としても良いし、異なる回路を混載しても良い。同じ回路構成とした場合には、レジスタンス、キャパシタンス、インダクタンスなどの回路パラメータをそれぞれの回路で異ならせても良い。評価回路を全く同じ回路構成とすると、複数の評価回路の動作を同時に評価することができる。異なる回路パラメータを有する回路構成とすると、複数のテストパラメータを同時に評価することができる。
本実施の形態では、n個の段階的に容量を変化させた同じリングオシレータを用いて、本発明の評価用基板を作成し、出力負荷が異なる(波形の遅延状況などが異なることによって印加されるストレスが異なる)ことの影響を検証する。出力はアナログ出力とし、図2を参照しながら説明する。
本実施の形態では、n個の同じリングオシレータを複数の回路として用いて、本発明の評価用基板を作成し、リングオシレータを構成する半導体素子バラツキによる影響を検証する為の構成である。出力はアナログ出力とし、図2を参照しながら説明する。
本実施の形態ではCPU等の複雑な論理回路をモデリングした回路の動作マージンの評価方法及びその為に用いられる評価用基板、評価システムを図5を参照しながら説明する。
本実施の形態では、本発明の評価方法をフローチャートを参照しながら説明する。
11 判定回路
12 選択判定回路
13 選択回路
100 スイッチ
200 インバータチェイン
Claims (6)
- 同一基板上に形成された複数のリングオシレータに、少なくとも一種の信号を共通して入力して前記複数のリングオシレータを同時に駆動させ、
前記複数のリングオシレータより一のリングオシレータを選択し、
前記選択した一のリングオシレータを測定して、前記測定により得られたデータを出力し、
前記選択から前記出力までを繰り返す半導体装置の評価方法であって、
前記複数のリングオシレータは段階的に容量を変化させたリングオシレータであり、前記リングオシレータの劣化速度よりも短い時間を1単位として前記複数のリングオシレータについての測定を行い、2単位以上の測定を行うことにより、前記測定により得られたデータの変動率を求めて前記複数のリングオシレータの劣化特性を評価することを特徴とする半導体装置の評価方法。 - 請求項1において、
前記入力は、同一の入力部より行い、
前記出力は、同一の出力部より行うことを特徴とする半導体装置の評価方法。 - 同一基板上に形成されたn(nは自然数)個の回路を有する半導体装置の評価方法であって、
前記n個の回路は、第1のクロック信号に同期するn個のレジスタA1〜Anと、第2のクロック信号に同期するn個のレジスタB1〜Bnと、n個のインバータチェーンC1〜Cnとを有し、
前記n個のレジスタA1〜An、前記n個のレジスタB1〜Bn及び前記n個のインバータチェーンC1〜Cnにおいて、レジスタAi(1≦i≦n)とレジスタBiの間にインバータチェーンCiが電気的に接続されており、
前記第1のクロック信号を入力し、前記第1のクロック信号に対して遅延させた前記第2のクロック信号を入力して前記n個のレジスタB1〜Bnの出力信号を測定し、
遅延時間を異ならせて前記第1のクロック信号の入力と前記第2のクロック信号の入力を繰り返して前記n個のレジスタB1〜Bnの出力信号を測定することを特徴とする半導体装置の評価方法。 - 請求項3において、
n個のスイッチD1〜Dnと、前記n個のスイッチD1〜Dnを制御するシフトレジスタとを有し、
前記レジスタBiの出力は、スイッチDiを介して外部に出力されることを特徴とする半導体装置の評価方法。 - 請求項3又は請求項4において、
前記n個の回路それぞれは同じ回路構成を有し、前記第2のクロック信号の前記第1のクロック信号に対する遅延を段階的に変化させて測定を行うことにより、前記第2のクロック信号の遅延許容範囲を求めることを特徴とする半導体装置の評価方法。 - 請求項3又は請求項4において、
前記n個の回路それぞれは、異なる回路構成を有し、前記第2のクロック信号の前記第1のクロック信号に対する遅延の許容範囲を求めることを特徴とする半導体装置の評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005142852A JP4731990B2 (ja) | 2004-05-20 | 2005-05-16 | 半導体装置の評価方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151093 | 2004-05-20 | ||
JP2004151093 | 2004-05-20 | ||
JP2005142852A JP4731990B2 (ja) | 2004-05-20 | 2005-05-16 | 半導体装置の評価方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006003344A JP2006003344A (ja) | 2006-01-05 |
JP2006003344A5 JP2006003344A5 (ja) | 2008-06-19 |
JP4731990B2 true JP4731990B2 (ja) | 2011-07-27 |
Family
ID=35771842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005142852A Expired - Fee Related JP4731990B2 (ja) | 2004-05-20 | 2005-05-16 | 半導体装置の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4731990B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100884983B1 (ko) * | 2007-06-26 | 2009-02-23 | 주식회사 동부하이텍 | 표준 셀 라이브러리의 성능 개선을 위한 측정 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350511A (ja) * | 2001-05-30 | 2002-12-04 | Sony Corp | 半導体集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63186461A (ja) * | 1987-01-29 | 1988-08-02 | Nec Corp | 大規模集積回路 |
JPH02181667A (ja) * | 1989-01-06 | 1990-07-16 | Hitachi Ltd | 劣化診断機能付の電子基板 |
JPH0336760A (ja) * | 1989-07-04 | 1991-02-18 | Fujitsu Ltd | 半導体集積回路 |
JPH04340738A (ja) * | 1991-05-17 | 1992-11-27 | Nec Ic Microcomput Syst Ltd | 論理icの遅延時間測定回路 |
JP3123454B2 (ja) * | 1997-02-25 | 2001-01-09 | 日本電気株式会社 | 半導体集積回路 |
-
2005
- 2005-05-16 JP JP2005142852A patent/JP4731990B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002350511A (ja) * | 2001-05-30 | 2002-12-04 | Sony Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006003344A (ja) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567882B2 (en) | Method for evaluating semiconductor device | |
US9760672B1 (en) | Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling | |
US7475366B2 (en) | Integrated circuit design closure method for selective voltage binning | |
US9536038B1 (en) | Method and algorithm for functional critical paths selection and critical path sensors and controller insertion | |
Agarwal et al. | Optimized circuit failure prediction for aging: Practicality and promise | |
US10725102B2 (en) | Addressable test chip with sensing circuit | |
EP3737953A1 (en) | Integrated circuit workload, temperature and/or sub-threshold leakage sensor | |
US7359811B1 (en) | Programmable logic device with power supply noise monitoring | |
KR101423862B1 (ko) | 동작 전압의 디바이스 특유적 구성 | |
JP2005004268A (ja) | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 | |
US9835680B2 (en) | Method, device and computer program product for circuit testing | |
US20080120065A1 (en) | Accurate Integrated Circuit Performance Prediction Using On-Board Sensors | |
US8196077B2 (en) | Cell-library-for-statistical-timing-analysis creating apparatus and statistical-timing analyzing apparatus | |
US20090187868A1 (en) | Design of integrated circuits less susceptible to degradations in transistors caused due to operational stress | |
US8182141B1 (en) | Method and circuit for providing distributed temperature sensing in an integrated circuit | |
JP2005322860A (ja) | 半導体集積回路およびその試験方法 | |
US20050134351A1 (en) | Delay adjustment circuit, integrated circuit device, and delay adjustment method | |
US7627839B1 (en) | Process corner indicator and estimation circuit | |
JP4731990B2 (ja) | 半導体装置の評価方法 | |
US7768848B2 (en) | On-chip characterization of noise-margins for memory arrays | |
JP2002312410A (ja) | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 | |
US7634746B1 (en) | Process corner estimation circuit with temperature compensation | |
US20090055122A1 (en) | On-Chip Frequency Response Measurement | |
US7487487B1 (en) | Design structure for monitoring cross chip delay variation on a semiconductor device | |
JPH05102831A (ja) | 半導体集積回路の出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4731990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |