JPH11166960A - 半導体集積回路の良品選別方式および半導体集積回路 - Google Patents
半導体集積回路の良品選別方式および半導体集積回路Info
- Publication number
- JPH11166960A JPH11166960A JP9334194A JP33419497A JPH11166960A JP H11166960 A JPH11166960 A JP H11166960A JP 9334194 A JP9334194 A JP 9334194A JP 33419497 A JP33419497 A JP 33419497A JP H11166960 A JPH11166960 A JP H11166960A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- operating frequency
- counting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】クリティカルパスが特定されていない集積回路
や、高速な回路素子を用いた集積回路においても、テス
ト回路を大きくせず周波数分解能の高い高価な機能試験
装置も用いずに最高動作周波数に関する選別を行うこと
を目的とする。 【解決手段】半導体集積回路１０の最高動作周波数との
間に発振周波数が相関関係を有するリングオシレータ１
１と、リングオシレータ１１の出力パルス数を計数する
計数手段１２と、計数手段１２から出力された計数値と
閾値設定手段２２から出力された閾値とを比較する比較
手段１３と、計数手段１２の計数値を初期化する初期化
手段２１と、最高動作周波数の良否判定を行うための閾
値を設定する閾値設定手段２２と、計数手段１２の計数
値の初期化から所定時間後に比較手段１３の出力を観測
することにより半導体集積回路１０の良否を判定する良
否判定手段２３とを有する。
や、高速な回路素子を用いた集積回路においても、テス
ト回路を大きくせず周波数分解能の高い高価な機能試験
装置も用いずに最高動作周波数に関する選別を行うこと
を目的とする。 【解決手段】半導体集積回路１０の最高動作周波数との
間に発振周波数が相関関係を有するリングオシレータ１
１と、リングオシレータ１１の出力パルス数を計数する
計数手段１２と、計数手段１２から出力された計数値と
閾値設定手段２２から出力された閾値とを比較する比較
手段１３と、計数手段１２の計数値を初期化する初期化
手段２１と、最高動作周波数の良否判定を行うための閾
値を設定する閾値設定手段２２と、計数手段１２の計数
値の初期化から所定時間後に比較手段１３の出力を観測
することにより半導体集積回路１０の良否を判定する良
否判定手段２３とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
良品選別方式および半導体集積回路に関し、特に最高動
作周波数についての良品選別試験を行う半導体集積回路
の良品選別方式および半導体集積回路に関する。
良品選別方式および半導体集積回路に関し、特に最高動
作周波数についての良品選別試験を行う半導体集積回路
の良品選別方式および半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路の最高動作周波数は、順
序回路の出力から組合わせ回路を経由して順序回路の入
力に至る信号伝達経路の内、集積回路内で最も大きな伝
達時間を有する経路によって決定される。この経路はク
リティカルパスと呼ばれる。伝達遅延時間は、回路素子
のゲート酸化膜厚やゲート幅等の製造ばらつきにより半
導体集積回路ごとに異なっている。製造した半導体集積
回路の動作周波数が設計値を満足しているか否かは、ク
リティカルパスの伝達遅延時間が設計値を満たしている
か否かを調べることによって検査できる。しかし、絶縁
保護膜等で覆われた集積回路の内部に存在するクリティ
カルパスの信号波形を、集積回路を破壊せずに測定して
伝達遅延時間の良否を判定することは困難である。
序回路の出力から組合わせ回路を経由して順序回路の入
力に至る信号伝達経路の内、集積回路内で最も大きな伝
達時間を有する経路によって決定される。この経路はク
リティカルパスと呼ばれる。伝達遅延時間は、回路素子
のゲート酸化膜厚やゲート幅等の製造ばらつきにより半
導体集積回路ごとに異なっている。製造した半導体集積
回路の動作周波数が設計値を満足しているか否かは、ク
リティカルパスの伝達遅延時間が設計値を満たしている
か否かを調べることによって検査できる。しかし、絶縁
保護膜等で覆われた集積回路の内部に存在するクリティ
カルパスの信号波形を、集積回路を破壊せずに測定して
伝達遅延時間の良否を判定することは困難である。
【０００３】この問題に対して、クリティカルパスをル
ープの一部として構成したリングオシレータ回路と分周
回路とを半導体集積回路上に備え、リングオシレータ回
路の出力を分周した信号の周波数を機能試験装置で測定
する方法が、特開昭６２−１１３０７４号公報の集積回
路（以下、第１の従来の技術と記す）で開示されてい
る。しかし、近年のサブミクロンの集積回路製造プロセ
スにおいては、配線容量に起因する遅延時間が伝達遅延
時間に占める割合が大きくなっており、回路の配置配線
設計が終了するまでクリティカルパスを特定出来ない。
従って、それを用いたリングオシレータの発振周波数
や、回路設計時点で決定されるべき分周比も配置配線設
計が終わるまで定まらず、実現が困難な状況になってい
る。
ープの一部として構成したリングオシレータ回路と分周
回路とを半導体集積回路上に備え、リングオシレータ回
路の出力を分周した信号の周波数を機能試験装置で測定
する方法が、特開昭６２−１１３０７４号公報の集積回
路（以下、第１の従来の技術と記す）で開示されてい
る。しかし、近年のサブミクロンの集積回路製造プロセ
スにおいては、配線容量に起因する遅延時間が伝達遅延
時間に占める割合が大きくなっており、回路の配置配線
設計が終了するまでクリティカルパスを特定出来ない。
従って、それを用いたリングオシレータの発振周波数
や、回路設計時点で決定されるべき分周比も配置配線設
計が終わるまで定まらず、実現が困難な状況になってい
る。
【０００４】また、同じクロックで動作する複数のラッ
チ回路の出力と入力とを直列に接続し、所定の期間内に
ラッチ回路の状態変化が何段に渡って伝播するかを測定
することで最高動作周波数を間接的に測定する方法が、
特開平６−２０１７６９号公報のテスト回路内蔵半導体
集積回路（以下、第２の従来の技術と記す）で開示され
ている。しかし、近年の半導体集積回路の回路素子の高
速化により、高性能・高速機能試験装置を使用せず従来
の機能試験装置を使用する為には多数のラッチ回路が必
要となり、テスト回路自体が大規模化してコスト上昇の
要因になるという欠点を有している。
チ回路の出力と入力とを直列に接続し、所定の期間内に
ラッチ回路の状態変化が何段に渡って伝播するかを測定
することで最高動作周波数を間接的に測定する方法が、
特開平６−２０１７６９号公報のテスト回路内蔵半導体
集積回路（以下、第２の従来の技術と記す）で開示され
ている。しかし、近年の半導体集積回路の回路素子の高
速化により、高性能・高速機能試験装置を使用せず従来
の機能試験装置を使用する為には多数のラッチ回路が必
要となり、テスト回路自体が大規模化してコスト上昇の
要因になるという欠点を有している。
【０００５】
【発明が解決しようとする課題】上述した第１の従来の
技術においては、集積回路の配置配線設計が終了するま
でクリティカルパスを特定出来ず、一度配置配線を行っ
てクリティカルパスを求めた後に最高動作周波数の選別
回路を回路図に加えて再度配置配線を行っても、測定対
象の回路が再びクリティカルパスになるとは限らず、目
的の選別回路を得るためには回路設計と配置配線の試行
錯誤が必要となるため、選別回路の実現に問題がある。
技術においては、集積回路の配置配線設計が終了するま
でクリティカルパスを特定出来ず、一度配置配線を行っ
てクリティカルパスを求めた後に最高動作周波数の選別
回路を回路図に加えて再度配置配線を行っても、測定対
象の回路が再びクリティカルパスになるとは限らず、目
的の選別回路を得るためには回路設計と配置配線の試行
錯誤が必要となるため、選別回路の実現に問題がある。
【０００６】また、第２の従来の技術においては、半導
体集積回路の回路素子の急激な高速化により、従来の機
能試験装置を用いて最高動作周波数の選別を行おうとす
ると多数のラッチ回路が必要となり、テスト回路自体が
大規模化してしまうという問題がある。さらに、ラッチ
回路の段数を少なくしてテスト回路を小さくするには、
周波数分解能が高い高性能・高速機能試験装置を使用す
る必要があり、これもコストアップを招くという問題が
ある。
体集積回路の回路素子の急激な高速化により、従来の機
能試験装置を用いて最高動作周波数の選別を行おうとす
ると多数のラッチ回路が必要となり、テスト回路自体が
大規模化してしまうという問題がある。さらに、ラッチ
回路の段数を少なくしてテスト回路を小さくするには、
周波数分解能が高い高性能・高速機能試験装置を使用す
る必要があり、これもコストアップを招くという問題が
ある。
【０００７】本発明は、クリティカルパスが特定されて
いなくても最高動作周波数に関する選別を行うととも
に、高速な回路素子を用いた集積回路においても、テス
ト回路を大きくせず周波数分解能の高い高価な機能試験
装置も用いることなく最高動作周波数に関する選別を行
うことを目的とする。
いなくても最高動作周波数に関する選別を行うととも
に、高速な回路素子を用いた集積回路においても、テス
ト回路を大きくせず周波数分解能の高い高価な機能試験
装置も用いることなく最高動作周波数に関する選別を行
うことを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の半導体集
積回路の良品選別方式は、半導体集積回路の最高動作周
波数との間に発振周波数が相関関係を有するオシレータ
の所定時間内の出力パルス数を計数し、前記計数値と最
高動作周波数の良否判定を行うための閾値とを比較して
前記半導体集積回路の良否を判定することを特徴とす
る。
積回路の良品選別方式は、半導体集積回路の最高動作周
波数との間に発振周波数が相関関係を有するオシレータ
の所定時間内の出力パルス数を計数し、前記計数値と最
高動作周波数の良否判定を行うための閾値とを比較して
前記半導体集積回路の良否を判定することを特徴とす
る。
【０００９】本発明の第２の半導体集積回路の良品選別
方式は、半導体集積回路に、前記半導体集積回路の最高
動作周波数との間に発振周波数が相関関係を有するオシ
レータと、前記オシレータの出力パルス数を計数する計
数手段と、前記計数手段から出力された計数値と試験装
置の閾値設定手段から出力された閾値とを比較する比較
手段と、を有し、試験装置に、前記半導体集積回路の計
数手段の計数値を初期化する初期化手段と、最高動作周
波数の良否判定を行うための閾値を設定する閾値設定手
段と、前記計数手段の計数値の初期化から所定時間後に
前記半導体集積回路の比較手段の出力を観測することに
より前記半導体集積回路の良否を判定する良否判定手段
と、を有することを特徴とする。
方式は、半導体集積回路に、前記半導体集積回路の最高
動作周波数との間に発振周波数が相関関係を有するオシ
レータと、前記オシレータの出力パルス数を計数する計
数手段と、前記計数手段から出力された計数値と試験装
置の閾値設定手段から出力された閾値とを比較する比較
手段と、を有し、試験装置に、前記半導体集積回路の計
数手段の計数値を初期化する初期化手段と、最高動作周
波数の良否判定を行うための閾値を設定する閾値設定手
段と、前記計数手段の計数値の初期化から所定時間後に
前記半導体集積回路の比較手段の出力を観測することに
より前記半導体集積回路の良否を判定する良否判定手段
と、を有することを特徴とする。
【００１０】本発明の第３の半導体集積回路の良品選別
方式は、本発明の第２の半導体集積回路の良品選別方式
において、前記良否判定手段による良否判定結果を表示
する表示手段を前記半導体集積回路または前記試験装置
にさらに有することを特徴とする。
方式は、本発明の第２の半導体集積回路の良品選別方式
において、前記良否判定手段による良否判定結果を表示
する表示手段を前記半導体集積回路または前記試験装置
にさらに有することを特徴とする。
【００１１】本発明の第４の半導体集積回路の良品選別
方式は、本発明の第１または第２の半導体集積回路の良
品選別方式において、前記最高動作周波数の良否判定を
行うための閾値は、可変に設定されることを特徴とす
る。
方式は、本発明の第１または第２の半導体集積回路の良
品選別方式において、前記最高動作周波数の良否判定を
行うための閾値は、可変に設定されることを特徴とす
る。
【００１２】本発明の第１の半導体集積回路は、半導体
集積回路の最高動作周波数との間に発振周波数が相関関
係を有するオシレータと、前記オシレータの出力パルス
数を計数する計数手段と、前記計数手段の計数値と最高
動作周波数の良否判定を行うための閾値とを比較して比
較結果を外部に出力する比較手段とを有することを特徴
とする。
集積回路の最高動作周波数との間に発振周波数が相関関
係を有するオシレータと、前記オシレータの出力パルス
数を計数する計数手段と、前記計数手段の計数値と最高
動作周波数の良否判定を行うための閾値とを比較して比
較結果を外部に出力する比較手段とを有することを特徴
とする。
【００１３】本発明の第２の半導体集積回路は、半導体
集積回路の最高動作周波数との間に発振周波数が相関関
係を有するオシレータと、前記オシレータの出力パルス
数を計数する計数手段と、前記計数手段の計数値を初期
化する初期化手段と、最高動作周波数の良否判定を行う
ための閾値を設定する閾値設定手段と、前記計数手段か
ら出力された計数値と前記閾値設定手段から出力された
閾値とを比較する比較手段と、前記計数手段の計数値の
初期化から所定時間後に前記比較手段の出力を観測する
ことにより前記半導体集積回路の良否を判定する良否判
定手段とを有することを特徴とする。
集積回路の最高動作周波数との間に発振周波数が相関関
係を有するオシレータと、前記オシレータの出力パルス
数を計数する計数手段と、前記計数手段の計数値を初期
化する初期化手段と、最高動作周波数の良否判定を行う
ための閾値を設定する閾値設定手段と、前記計数手段か
ら出力された計数値と前記閾値設定手段から出力された
閾値とを比較する比較手段と、前記計数手段の計数値の
初期化から所定時間後に前記比較手段の出力を観測する
ことにより前記半導体集積回路の良否を判定する良否判
定手段とを有することを特徴とする。
【００１４】本発明の第３の半導体集積回路は、本発明
の第２の半導体集積回路において、前記良否判定手段に
よる良否判定結果を表示する表示手段を半導体集積回路
にさらに有することを特徴とする。
の第２の半導体集積回路において、前記良否判定手段に
よる良否判定結果を表示する表示手段を半導体集積回路
にさらに有することを特徴とする。
【００１５】本発明の第４の半導体集積回路は、本発明
の第１または第２の半導体集積回路において、前記最高
動作周波数の良否判定を行うための閾値は、可変に設定
されることを特徴とする。
の第１または第２の半導体集積回路において、前記最高
動作周波数の良否判定を行うための閾値は、可変に設定
されることを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１７】最初に、本発明の第１の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の第
１の実施の形態の構成を示すブロック図であり、本発明
の半導体集積回路１０は、周波数選別用検査回路を構成
するリングオシレータ１１と、リングオシレータ１１の
出力パルスの数を計数する計数手段１２と、計数手段１
２の出力する計数値と閾値とを比較する比較手段１３と
から構成される。機能試験装置２０は、計数手段１２に
初期化指示を出す初期化手段２１と、比較手段１３に閾
値を与える閾値設定手段２２と、比較手段１３の出力を
期待値と照合して良否を判定する良否判定手段２３と、
良否判定手段２３による良否判定結果を表示する表示手
段２４とを備えている。
て図面を参照して詳細に説明する。図１は、本発明の第
１の実施の形態の構成を示すブロック図であり、本発明
の半導体集積回路１０は、周波数選別用検査回路を構成
するリングオシレータ１１と、リングオシレータ１１の
出力パルスの数を計数する計数手段１２と、計数手段１
２の出力する計数値と閾値とを比較する比較手段１３と
から構成される。機能試験装置２０は、計数手段１２に
初期化指示を出す初期化手段２１と、比較手段１３に閾
値を与える閾値設定手段２２と、比較手段１３の出力を
期待値と照合して良否を判定する良否判定手段２３と、
良否判定手段２３による良否判定結果を表示する表示手
段２４とを備えている。
【００１８】図２は、本発明の第１および第２の実施の
形態の動作を示すフローチャートである。
形態の動作を示すフローチャートである。
【００１９】次に、本発明の第１の実施の形態の動作に
ついて図１および図２を用いて詳細に説明する。本発明
の半導体集積回路は、図２に示すフローチャートに従っ
て最高動作周波数の選別試験を行う。
ついて図１および図２を用いて詳細に説明する。本発明
の半導体集積回路は、図２に示すフローチャートに従っ
て最高動作周波数の選別試験を行う。
【００２０】最初に、機能試験装置２０の閾値設定手段
２２は、信号線Ｌ５によって比較手段１３に最高動作周
波数の良否判定の閾値を指示する。比較手段１３が閾値
を保持するための検査用レジスタを有する場合は閾値を
このレジスタに設定するが、レジスタが存在しない場合
には以降の検査期間中、閾値設定手段２２は継続して最
高動作周波数の良否判定の閾値を出力する（ステップＳ
１）。
２２は、信号線Ｌ５によって比較手段１３に最高動作周
波数の良否判定の閾値を指示する。比較手段１３が閾値
を保持するための検査用レジスタを有する場合は閾値を
このレジスタに設定するが、レジスタが存在しない場合
には以降の検査期間中、閾値設定手段２２は継続して最
高動作周波数の良否判定の閾値を出力する（ステップＳ
１）。
【００２１】次に、機能試験装置２０の初期化手段２１
は、信号線Ｌ４によって計数手段１２に計数値の初期化
を指示する。計数手段１２は、初期化手段２１からの指
示により計数値を初期化する（ステップＳ２）。
は、信号線Ｌ４によって計数手段１２に計数値の初期化
を指示する。計数手段１２は、初期化手段２１からの指
示により計数値を初期化する（ステップＳ２）。
【００２２】そして、計数手段１２は、初期化された
後、リングオシレータ１１の出力信号Ｌ１のパルスの計
数を１から開始する。リングオシレータ１１は、計数値
の初期化動作に関係なく、製造過程で定まる固有の発振
周波数でパルスを出力し続けている（ステップＳ３）。
後、リングオシレータ１１の出力信号Ｌ１のパルスの計
数を１から開始する。リングオシレータ１１は、計数値
の初期化動作に関係なく、製造過程で定まる固有の発振
周波数でパルスを出力し続けている（ステップＳ３）。
【００２３】比較手段１３は、計数手段１２の出力Ｌ２
の計数値と、閾値設定手段２２から指示された閾値とを
随時比較し、何れの値が大きいかを信号線Ｌ３で半導体
集積回路１０の外へと出力する（ステップＳ４）。
の計数値と、閾値設定手段２２から指示された閾値とを
随時比較し、何れの値が大きいかを信号線Ｌ３で半導体
集積回路１０の外へと出力する（ステップＳ４）。
【００２４】パルスを計数するための所定時間の経過後
（ステップＳ５）、機能試験装置２０の良否判定手段２
３は、信号線Ｌ３の値を期待値と照合し、半導体集積回
路１０の良否を判定する。半導体集積回路１０の最高動
作周波数は設計値よりも高い必要があるが、設計値に較
べて高すぎる場合にも製造不良が疑われる。そこで、最
高動作周波数の下限を検査する場合は、パルスの計数値
が閾値を越えたものを期待値として良品と判定する。反
対に最高動作周波数の上限を検査する場合は、パルスの
計数値が閾値を越えないものを期待値として良品と判定
する（ステップＳ６）。
（ステップＳ５）、機能試験装置２０の良否判定手段２
３は、信号線Ｌ３の値を期待値と照合し、半導体集積回
路１０の良否を判定する。半導体集積回路１０の最高動
作周波数は設計値よりも高い必要があるが、設計値に較
べて高すぎる場合にも製造不良が疑われる。そこで、最
高動作周波数の下限を検査する場合は、パルスの計数値
が閾値を越えたものを期待値として良品と判定する。反
対に最高動作周波数の上限を検査する場合は、パルスの
計数値が閾値を越えないものを期待値として良品と判定
する（ステップＳ６）。
【００２５】ステップＳ６における良否判定の結果を表
示手段２４に表示する（ステップＳ７）。
示手段２４に表示する（ステップＳ７）。
【００２６】次に、上述した本発明の第１の実施の形態
について、より詳細な実施例を図面を参照して説明す
る。
について、より詳細な実施例を図面を参照して説明す
る。
【００２７】図３は、本発明の第１の実施の形態の一実
施例を示す回路図であり、図４は、リングオシレータの
構成を示す回路図である。図３を参照すると本発明の一
実施例の集積回路１００は、リングオシレータ１０１
と、８ビットカウンタ１０２と、８ビット比較回路１０
３とから構成される。リングオシレータ１０１は、図４
に示すように、奇数個のインバーターを円環状に接続し
て構成する。
施例を示す回路図であり、図４は、リングオシレータの
構成を示す回路図である。図３を参照すると本発明の一
実施例の集積回路１００は、リングオシレータ１０１
と、８ビットカウンタ１０２と、８ビット比較回路１０
３とから構成される。リングオシレータ１０１は、図４
に示すように、奇数個のインバーターを円環状に接続し
て構成する。
【００２８】機能試験装置２０は、信号線Ｌ１４で８ビ
ットカウンタ１０２の初期化を指示し、信号線Ｌ１５で
最高動作周波数の良否判定の閾値を８ビット比較回路１
０３に与える。また、機能試験装置２０は、比較回路１
０３の出力信号Ｌ１３の値を期待値と比較し、半導体集
積回路１００の最高動作周波数の良否判定を行う。
ットカウンタ１０２の初期化を指示し、信号線Ｌ１５で
最高動作周波数の良否判定の閾値を８ビット比較回路１
０３に与える。また、機能試験装置２０は、比較回路１
０３の出力信号Ｌ１３の値を期待値と比較し、半導体集
積回路１００の最高動作周波数の良否判定を行う。
【００２９】この一実施例に示すカウンタおよび比較回
路のビット数は本発明の一例であり、実施にあたってそ
の数は半導体集積回路のスイッチング性能と、使用する
機能試験装置の周波数分解能を考慮して適切な値を選ぶ
ものである。
路のビット数は本発明の一例であり、実施にあたってそ
の数は半導体集積回路のスイッチング性能と、使用する
機能試験装置の周波数分解能を考慮して適切な値を選ぶ
ものである。
【００３０】次に、本発明の第１の実施の形態の一実施
例の動作について図３および図４を用いて詳細に説明す
る。
例の動作について図３および図４を用いて詳細に説明す
る。
【００３１】リングオシレータ１０１は、図４に示すよ
うに、奇数個のインバーターで構成される。インバータ
ーの段数を２Ｎ＋１段（Ｎは０以上の整数）、インバー
ターの入力がＬレベルに変化した際に出力がＨレベルに
スイッチする遅延時間をTpLH、逆に入力がＨレベルに変
化した際に出力がＬレベルにスイッチする遅延時間をTp
HLとすると、リングオシレータの発振周波数ｆoは、 ｆo ＝ １／（（２Ｎ＋１）（TpLH＋TpHL）） で与えられる。
うに、奇数個のインバーターで構成される。インバータ
ーの段数を２Ｎ＋１段（Ｎは０以上の整数）、インバー
ターの入力がＬレベルに変化した際に出力がＨレベルに
スイッチする遅延時間をTpLH、逆に入力がＨレベルに変
化した際に出力がＬレベルにスイッチする遅延時間をTp
HLとすると、リングオシレータの発振周波数ｆoは、 ｆo ＝ １／（（２Ｎ＋１）（TpLH＋TpHL）） で与えられる。
【００３２】標準でTpLH＝TpHL＝0.2nSの半導体プロセ
スを仮定し、インバーターの段数を１５段とすると、リ
ングオシレータ１０１の発振周波数の標準値は166.6MH
z、１周期は6nSになる。リングオシレータ１０１の発振
周波数はリングオシレータ１０１を構成する回路素子の
伝達遅延時間に依存し、標準値からの偏差は半導体集積
回路１００の最高動作周波数と同じ傾向を有する。リン
グオシレータ１０１は、製造過程で定まる固有の発振周
波数で発振し、そのパルスを信号線Ｌ１１に出力する。
スを仮定し、インバーターの段数を１５段とすると、リ
ングオシレータ１０１の発振周波数の標準値は166.6MH
z、１周期は6nSになる。リングオシレータ１０１の発振
周波数はリングオシレータ１０１を構成する回路素子の
伝達遅延時間に依存し、標準値からの偏差は半導体集積
回路１００の最高動作周波数と同じ傾向を有する。リン
グオシレータ１０１は、製造過程で定まる固有の発振周
波数で発振し、そのパルスを信号線Ｌ１１に出力する。
【００３３】８ビットカウンタ１０２は、信号線Ｌ１４
で機能試験装置２０から初期化を指示されるとカウンタ
の計数値を０にリセットする。その直後から信号線Ｌ１
１のパルス数を計数し、その値を信号線Ｌ１２に出力す
る。
で機能試験装置２０から初期化を指示されるとカウンタ
の計数値を０にリセットする。その直後から信号線Ｌ１
１のパルス数を計数し、その値を信号線Ｌ１２に出力す
る。
【００３４】８ビット比較回路１０３は、機能試験装置
２０から信号線Ｌ１５で与えられた最高動作周波数の良
否判定の閾値と、信号線Ｌ１２の８ビットカウンタ１０
２の計数値を比較してその結果を信号線Ｌ１３に出力す
る。
２０から信号線Ｌ１５で与えられた最高動作周波数の良
否判定の閾値と、信号線Ｌ１２の８ビットカウンタ１０
２の計数値を比較してその結果を信号線Ｌ１３に出力す
る。
【００３５】機能試験装置２０が１μSの周波数分解能
を有し、リングオシレータ１０１の発振周波数が166.6M
Hz以上を最高動作周波数に関して良品と判定するなら
ば、 １μS／（１／166.6MHz）≒１６７ より、良否判定の閾値を１６７として検査すればよい。
を有し、リングオシレータ１０１の発振周波数が166.6M
Hz以上を最高動作周波数に関して良品と判定するなら
ば、 １μS／（１／166.6MHz）≒１６７ より、良否判定の閾値を１６７として検査すればよい。
【００３６】機能検査装置２０は、信号線Ｌ１４で８ビ
ットカウンタ１０２の初期化を指示してから１μS後
に、カウンタの計数値が良否判定の閾値を越えているか
を確認するために、信号線Ｌ１３の出力を取込み期待値
と照合する。
ットカウンタ１０２の初期化を指示してから１μS後
に、カウンタの計数値が良否判定の閾値を越えているか
を確認するために、信号線Ｌ１３の出力を取込み期待値
と照合する。
【００３７】以上、本発明の第１の実施の形態について
説明したが、以下に本発明の第２の実施の形態について
図５を用いて説明する。図５は、本発明の第２の実施の
形態の構成を示すブロック図であり、本発明の第１の実
施の形態の構成を示すブロック図の図１と異なる点は、
図１において機能試験装置２０に含まれる初期化手段２
１，閾値設定手段２２および良否判定手段２３をも半導
体集積回路１０に含めた点である。本発明の第２の実施
の形態の動作および実施例は、上述の本発明の第１の実
施の形態の動作および実施例に同じである。
説明したが、以下に本発明の第２の実施の形態について
図５を用いて説明する。図５は、本発明の第２の実施の
形態の構成を示すブロック図であり、本発明の第１の実
施の形態の構成を示すブロック図の図１と異なる点は、
図１において機能試験装置２０に含まれる初期化手段２
１，閾値設定手段２２および良否判定手段２３をも半導
体集積回路１０に含めた点である。本発明の第２の実施
の形態の動作および実施例は、上述の本発明の第１の実
施の形態の動作および実施例に同じである。
【００３８】
【発明の効果】本発明による第１の効果は、半導体集積
回路の設計が完了してクリティカルパスが確定していな
くても最高動作周波数に関する試験回路を集積回路に組
込むことができ、従来のように試験回路の試行錯誤によ
る再設計が不要になることである。
回路の設計が完了してクリティカルパスが確定していな
くても最高動作周波数に関する試験回路を集積回路に組
込むことができ、従来のように試験回路の試行錯誤によ
る再設計が不要になることである。
【００３９】第２の効果は、高速な回路素子を用いた半
導体集積回路においても、小規模な検査用回路を集積回
路内部に組込むだけでシンクロスコープや周波数カウン
タ等の特別な試験装置を用いず、また周波数分解能が高
い高価な機能試験装置も用いることなく最高動作周波数
に関する選別を行うことを可能にしたため、試験の工程
を簡略化するとともに、選別を低コストで行うことがで
きることである。
導体集積回路においても、小規模な検査用回路を集積回
路内部に組込むだけでシンクロスコープや周波数カウン
タ等の特別な試験装置を用いず、また周波数分解能が高
い高価な機能試験装置も用いることなく最高動作周波数
に関する選別を行うことを可能にしたため、試験の工程
を簡略化するとともに、選別を低コストで行うことがで
きることである。
【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図２】本発明の第１および第２の実施の形態の動作を
示すフローチャートである。
示すフローチャートである。
【図３】本発明の第１の実施の形態の一実施例を示す回
路図である。
路図である。
【図４】リングオシレータの構成を示す回路図である。
【図５】本発明の第２の実施の形態の構成を示すブロッ
ク図である。
ク図である。
１０ 半導体集積回路 １１ リングオシレータ １２ 計数手段 １３ 比較手段 ２０ 機能試験装置 ２１ 初期化手段 ２２ 閾値設定手段 ２３ 良否判定手段 ２４ 表示手段 Ｌ１〜Ｌ５ 信号線 １００ 半導体集積回路 １０１ リングオシレータ １０２ ８ビットカウンタ １０３ ８ビット比較回路 Ｌ１１〜Ｌ１５ 信号線
Claims (8)
- 【請求項１】 半導体集積回路の最高動作周波数との間
に発振周波数が相関関係を有するオシレータの所定時間
内の出力パルス数を計数し、前記計数値と最高動作周波
数の良否判定を行うための閾値とを比較して前記半導体
集積回路の良否を判定することを特徴とする半導体集積
回路の良品選別方式。 - 【請求項２】 半導体集積回路に、前記半導体集積回路
の最高動作周波数との間に発振周波数が相関関係を有す
るオシレータと、前記オシレータの出力パルス数を計数
する計数手段と、前記計数手段から出力された計数値と
試験装置の閾値設定手段から出力された閾値とを比較す
る比較手段と、を有し、 試験装置に、前記半導体集積回路の計数手段の計数値を
初期化する初期化手段と、最高動作周波数の良否判定を
行うための閾値を設定する閾値設定手段と、前記計数手
段の計数値の初期化から所定時間後に前記半導体集積回
路の比較手段の出力を観測することにより前記半導体集
積回路の良否を判定する良否判定手段と、を有すること
を特徴とする半導体集積回路の良品選別方式。 - 【請求項３】 前記良否判定手段による良否判定結果を
表示する表示手段を前記半導体集積回路または前記試験
装置にさらに有することを特徴とする請求項２記載の半
導体集積回路の良品選別方式。 - 【請求項４】 前記最高動作周波数の良否判定を行うた
めの閾値は、可変に設定されることを特徴とする請求項
１または２記載の半導体集積回路の良品選別方式。 - 【請求項５】 半導体集積回路の最高動作周波数との間
に発振周波数が相関関係を有するオシレータと、前記オ
シレータの出力パルス数を計数する計数手段と、前記計
数手段の計数値と最高動作周波数の良否判定を行うため
の閾値とを比較して比較結果を外部に出力する比較手段
とを有することを特徴とする半導体集積回路。 - 【請求項６】 半導体集積回路の最高動作周波数との間
に発振周波数が相関関係を有するオシレータと、前記オ
シレータの出力パルス数を計数する計数手段と、前記計
数手段の計数値を初期化する初期化手段と、最高動作周
波数の良否判定を行うための閾値を設定する閾値設定手
段と、前記計数手段から出力された計数値と前記閾値設
定手段から出力された閾値とを比較する比較手段と、前
記計数手段の計数値の初期化から所定時間後に前記比較
手段の出力を観測することにより前記半導体集積回路の
良否を判定する良否判定手段とを有することを特徴とす
る半導体集積回路。 - 【請求項７】 前記良否判定手段による良否判定結果を
表示する表示手段を半導体集積回路にさらに有すること
を特徴とする請求項６記載の半導体集積回路。 - 【請求項８】 前記最高動作周波数の良否判定を行うた
めの閾値は、可変に設定されることを特徴とする請求項
５または６記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334194A JPH11166960A (ja) | 1997-12-04 | 1997-12-04 | 半導体集積回路の良品選別方式および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334194A JPH11166960A (ja) | 1997-12-04 | 1997-12-04 | 半導体集積回路の良品選別方式および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11166960A true JPH11166960A (ja) | 1999-06-22 |
Family
ID=18274605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9334194A Pending JPH11166960A (ja) | 1997-12-04 | 1997-12-04 | 半導体集積回路の良品選別方式および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11166960A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002350511A (ja) * | 2001-05-30 | 2002-12-04 | Sony Corp | 半導体集積回路 |
| US6515549B2 (en) | 2000-03-01 | 2003-02-04 | Nec Corporation | Semiconductor device having critical path connected by feedback ring oscillator |
| US6869808B2 (en) | 2001-08-01 | 2005-03-22 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating property of integrated circuitry |
| WO2009019743A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | リングオシレータ、遅延測定装置及び遅延測定方法並びに遅延測定プログラム |
-
1997
- 1997-12-04 JP JP9334194A patent/JPH11166960A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515549B2 (en) | 2000-03-01 | 2003-02-04 | Nec Corporation | Semiconductor device having critical path connected by feedback ring oscillator |
| JP2002350511A (ja) * | 2001-05-30 | 2002-12-04 | Sony Corp | 半導体集積回路 |
| US6869808B2 (en) | 2001-08-01 | 2005-03-22 | Matsushita Electric Industrial Co., Ltd. | Method for evaluating property of integrated circuitry |
| WO2009019743A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | リングオシレータ、遅延測定装置及び遅延測定方法並びに遅延測定プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784907A (en) | Method of propagation delay testing a functional logic system | |
| US4495628A (en) | CMOS LSI and VLSI chips having internal delay testing capability | |
| EP0476871B1 (en) | Process monitor circuit and method | |
| KR100849208B1 (ko) | 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법 | |
| JP5296352B2 (ja) | Ｐｄ−ｓｏｉテクノロジにおけるスイッチング遅延ヒストリ効果のインライン計測の方法及び装置 | |
| JPH01117053A (ja) | 超大規模集積回路のｉ／ｏセル | |
| JP2007108172A (ja) | 半導体回路のオンチップ特性を測定するための装置及びそれに関する方法 | |
| US3781670A (en) | Ac performance test for large scale integrated circuit chips | |
| US20010019291A1 (en) | Semiconductor integrated circuit and semiconductor device | |
| JP3116618B2 (ja) | テスト回路内蔵半導体集積回路 | |
| KR100381515B1 (ko) | 반도체 집적 회로 | |
| JPH11166960A (ja) | 半導体集積回路の良品選別方式および半導体集積回路 | |
| JPH0989980A (ja) | 半導体集積回路およびその評価方法 | |
| US6408410B1 (en) | Method and apparatus for built in self-test of buffer circuits for speed related defects | |
| JP2000081466A (ja) | 半導体集積装置 | |
| JPH08201481A (ja) | 半導体集積回路 | |
| JPH0329871A (ja) | 論理集積回路 | |
| JPH10160804A (ja) | スキャンセル | |
| JP2002350509A (ja) | 半導体装置 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH04361179A (ja) | 半導体集積回路装置 | |
| JP2002171157A (ja) | 半導体集積回路 | |
| JP2943307B2 (ja) | 半導体集積回路 | |
| JP2885126B2 (ja) | 入力試験回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |