DE10361719A1 - Drain-Pumpe für Flash-Speicher - Google Patents
Drain-Pumpe für Flash-Speicher Download PDFInfo
- Publication number
- DE10361719A1 DE10361719A1 DE10361719A DE10361719A DE10361719A1 DE 10361719 A1 DE10361719 A1 DE 10361719A1 DE 10361719 A DE10361719 A DE 10361719A DE 10361719 A DE10361719 A DE 10361719A DE 10361719 A1 DE10361719 A1 DE 10361719A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- pmos transistor
- flash memory
- current
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005086 pumping Methods 0.000 claims abstract description 4
- 230000001105 regulatory effect Effects 0.000 claims abstract description 4
- 230000001419 dependent effect Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
Die vorliegende Erfindung liefert eine Drain-Pumpe für einen Flash-Speicher, welche aufweist: eine Vorrichtung zum Erzeugen einer variablen Spannung, abhängig von der Anzahl von Bits, welche zu programmieren sind; eine Pumpe zum Pumpen einer Eingangsspannung derselben und einen Regler zum Regeln einer Ausgangsspannung der Pumpe, abhängig von der variablen Spannung.
Description
- Hintergrund der Erfindung
- 1. Bereich der Erfindung
- Die vorliegende Erfindung bezieht sich auf eine Drain-Pumpe für Flash-Speicher, und speziell auf eine Drain-Pumpe für Flash-Speicher, bei welcher eine Ausgangsspannung abhängig von der Anzahl von Bits, welche zu programmieren sind, variiert wird.
- Wenn bei einem Code-Flash-Speicher eine Stacked- bzw. geschichtete Gate-Zelle angewendet wird, wird eine Spannung von ungefähr 9 V an ein Gate angelegt und eine Spannung von ungefähr 5 V wird an einem Drain angelegt, um ein Programm auszuführen, wodurch hot carriers bzw. heiße Ladungsträger erzeugt werden, und in einem schwebenden Gate gespeichert werden.
- 2. Diskussion des Standes der Technik
- Wenn allgemein ein Programm in einem Wortmodus (z.B. X16) betrieben wird, können alle der 16 Bits parallel programmiert werden. Zu dieser Zeit ist ein Strom, welcher von einem Drain zu einer Quelle fließt, signifikant größer als dies im Falle des Programmierens mit einer geringeren Anzahl von Bits ist. Da elektrische Ladungen in heißen Ladungsträgern, welche durch den Strom erzeugt werden, gespeichert werden, ist es tatsächlich nicht möglich, wenn ein Vorgang restriktiv ist, den Strom zu erniedrigen, um die Zeit für das Verbessern der Programmleistungsfähigkeit und das Erhöhen einer gebräuchlichen Schwellwertspannung zu reduzieren. Wenn ein Strom pro Bit 500 μA beträgt und alle Bits in dem Word-Modus programmiert werden, fließt ein Strom von 8 mA. Zu dieser Zeit kann eine Drain-Pumpe zum Erzeugen einer Spannung von 5 V, welche an den Drain anzulegen ist, nicht die Anzahl der Bits wissen, die gerade programmiert werden, wobei die Drain-Pumpe immer eine Vorspannung an die Zellen liefern muss, mit der Fähigkeit, einen Strom von 800 mA oder mehr zu liefern. Da die Anzahl der Bits, welche zu programmieren sind, zwischen 1 bis 16 Bits ist, jedoch eine konstante Spannung ungeachtet der Anzahl von Bits geliefert wird, gibt es das Problem, dass der Stromverlust ansteigt.
- Zusammenfassung der Erfindung
- Entsprechend bezieht sich die vorliegende Erfindung darauf, eine Drain-Pumpe für einen Flash-Speicher zur Verfügung zu stellen, welche in der Lage ist, obige Probleme zu lösen, indem eine Spannung, welche an die Zellen anzulegen ist, abhängig von der Anzahl von Bits variiert wird.
- Ein Gesichtspunkt der vorliegenden Erfindung ist es, eine Drain-Pumpe für einen Flash-Speicher bereitzustellen, welche aufweist: eine Vorrichtung zum Erzeugen einer variablen Spannung, abhängig von der Anzahl von Bits, welche zu programmieren sind; eine Pumpe zum Pumpen einer Eingangsspannung; und ein Regelglied zum Regeln einer Ausgangsspannung der Pumpe, abhängig von der variablen Spannung.
- In der vorgenannten Drain-Pumpe für einen Flash-Speicher entsprechend einer anderen Ausführungsform der vorliegenden Erfindung weist der binäre Digital-/Analogwandler auf: eine Vielzahl von Stromdurchgangsvorrichtungen auf, welche ein Paar von Transistoren besitzen, welche einen ersten Strom und einen zweiten Strom jeweils von dem Operationsverstärker OP-Amp empfangen und welche abhängig von jeweils ex ternen Eingangsdaten und invertierten externen Eingangsdaten angeschaltet sind und deren Quellanschlüsse miteinander verbunden sind; und eine Vielzahl von Transistoren, welche jeweils zwischen den Stromdurchlaufvorrichtungen und einem Erdanschluss angeschlossen sind, welche abhängig von einer ersten Referenzspannung angeschaltet sind.
- Bei der oben genannten Drain-Pumpe für einen Flash-Speicher entsprechend einer anderen Ausführungsform der vorliegenden Erfindung weist der Operationsverstärker OP-Amp auf: einen ersten PMOS-Transistor, welcher zwischen einer Spannungsversorgung und einem ersten Knoten angeschlossen ist, einen ersten Stromspiegel, welcher zwischen dem ersten Knoten und einem ersten Ausgangsanschluss angeschlossen ist, um den ersten Strom zu verstärken, einen zweiten PMOS-Transistor, welcher zwischen der Spannungsversorgung und einem zweiten Knoten angeschlossen ist, und einen zweiten Stromspiegel, welcher zwischen dem zweiten Knoten und einem zweiten Ausgangsanschluss angeschlossen ist, um den zweiten Strom zu verstärken.
- Bei einer oben genannten Drain-Pumpe für einen Flash-Speicher entsprechend einer anderen Ausführungsform der vorliegenden Erfindung weist diese ferner auf: Widerstände, welche jeweils zwischen dem ersten Ausgangsanschluss und einem Erdanschluss und zwischen dem zweiten Ausgangsanschluss und dem Erdanschluss angeschlossen sind.
- Bei der oben genannten Drain-Pumpe für einen Flash-Speicher entsprechend einer anderen Ausführungsform der vorliegenden Erfindung weist der erste Stromspiegel auf: einen dritten PMOS-Transistor, welcher zwischen dem ersten Knoten und dem ersten Ausgangsanschluss angeschlossen ist, und einen vierten PMOS-Transistor, dessen Drain-Anschluss und ein Gate-Anschluss mit einem Drain-Anschluss und einem Gate-Anschluss des dritten PMOS-Transistors jeweils angeschlossen sind und dessen Gate-Anschluss mit seinem eigenen Quellanschluss verbunden ist.
- Bei der oben genannten Drain-Pumpe für einen Flash-Speicher entsprechend einer anderen Ausführungsform der vorliegenden Erfindung weist der zweite Stromspiegel auf: einen fünften PMOS-Transistor, welcher zwischen dem ersten Knoten und dem ersten Ausgangsanschluss angeschlossen ist, und einen sechsten PMOS-Transistor, dessen Drain-Anschluss und ein Gate-Anschluss jeweils an einen Drain-Anschluss und einen Gate-Anschluss des fünften PMOS-Transistors angeschlossen sind und dessen Gate-Anschluss mit seinem eigenen Quellanschluss verbunden ist.
- Kurze Beschreibung der Zeichnungen
- Die vorher genannten Gesichtspunkte und andere Merkmale der vorliegenden Erfindung werden in der folgenden Beschreibung erklärt, welche in Verbindung mit den beigefügten Zeichnungen gegeben wird, wobei:
-
1 ein Blockschaltbild ist, welches ein Beispiel einer Drain-Pumpe für einen Flash-Speicher darstellt, -
2 ein Blockschaltbild ist, welches eine Drain-Pumpe entsprechend der vorliegenden Erfindung darstellt, -
3 ein detailliertes Schaltbild ist, welches einen binären Digital-zu-Analog-Wandler der2 darstellt, -
4 ein detailliertes Schaltbild eines Operationsverstärkers OPAmp der2 ist, und -
5 ein Wellenformdiagramm ist, welches ein Ergebnis des Simulierens des binären Digital-zu-Analog-Wandlers der3 darstellt. - Detaillierte Beschreibung der bevorzugten Ausführungsformen
- Nun wird die vorliegende Erfindung im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
-
1 ist ein Blockschaltbild, welches ein Beispiel einer Drain-Pumpe für einen Flash-Speicher darstellt. - Die herkömmliche Drain-Pumpe
100 beinhaltet eine Pumpe10 für das Pumpen einer Eingangsspannung auf einen vorher festgelegten Pegel und einen Regler 20 zum Regeln der gepumpten Spannung auf einen vorher festgelegten Spannungspegel, abhängig von einer Referenzspannung Vref. Ein Ausgang des Reglers20 wird an die Bitleitungen b1 bis b15 geliefert, welche mit Zellen über die Schalter SW1 bis SW15 verbunden sind. Die Speicherzellen N0.......N5, welche durch Wortleitungen Word line<0> bis Word line<n> auszuwählen sind, sind an die jeweiligen Bitleitungen angeschlossen. Die Schalter SW1 bis SW15 sind eingeschaltet, abhängig von externen Eingangsdaten D<0> bis D<15>. Mit anderen Worten, wenn die externen Eingangsdaten D<0> bis D<15> Programmdaten sind, sind die Schalter eingeschaltet, um eine Programmierspannung von dem Regler20 an die Bitleitungen b1 bis b15 zu liefern, wodurch die relevanten Zellen programmiert werden. Wenn z.B. die Wortleitung Word line<0> ausgewählt ist und die externen Eingangsdaten D<0> Programmdaten darstellen, wird die Speicherzelle N0 programmiert. -
2 ist ein Blockschaltbild, welches eine Drain-Pumpe für einen Flash-Speicher entsprechend der vorliegenden Erfindung darstellt. - Die Drain-Pumpe entsprechend der vorliegenden Erfindung weist auf: einen Digital-zu-Analog-Wandler
30 , einen Operationsverstärker OP Amp40 , eine Pumpe10 und einen Regler20 . - Der binäre Digital-/Analogwandler 30 verändert erste und zweite Stromgrößen ISUM, ISLTMb, abhängig von den externen Eingangsdaten D<0> bis D<15>. Die ersten und zweiten Ströme ISUM, ISUMb werden in einem Operationsverstärker (OP Amp)
40 verstärkt, und die verstärkte Spannung wird zu einer Referenzspannung Vref, welche dem Regler20 zuzuführen ist. Die Pumpe pumpt die Eingangsspannung auf einen vorher festgelegten Pegel, und der Regler reguliert den Ausgang der Pumpe10 abhängig von der Referenzspannung Vref. -
3 ist ein detailliertes Schaltbild eines binären Digital-/Analogwandlers der2 . - Die NMOS-Transistoren Q33 bis Q48 behalten ihre eigenen Zustände auf der Basis einer Referenzspannung VREF1. Wenn z.B. in diesem Fall die externen Eingangsdaten D<8> Programmdaten sind, ist D<8> hoch, während Db<8> niedrig ist, wobei der NMOS-Transistor Q15 eingeschaltet ist, während der NMOS-Transistor Q16 ausgeschaltet ist. Zusätzlich, da die anderen externen Eingangsdaten D<0> bis D<7>, D<9> bis D<15> niedrig sind, sind die NMOS-Transistoren Q1, Q3, Q5, Q7, Q9, Q11, Q13, Q17, Q19, Q21, Q23, Q25, Q27, Q29, Q31 ausgeschaltet, während, da die invertierten externen Eingangsdaten Db<0> bis Db<7>, Db<9> bis Db<15> auf hohem Zustand sind, die NMOS-Transistoren Q2, Q4, Q6, Q8, Q10, Q12, Q14, Q18, Q20, Q22, Q24, Q26, Q28, Q30, Q32 angeschaltet sind. Deshalb ist der erste Strom ISUM klein, während der erste Strom ISUMb groß ist.
- Wenn z.B. die externen Eingangsdaten D<0> bis D<14> Programmdaten sind, sind die NMOS-Transistoren Q3, Q5, Q7, Q9, Q11, Q13, Q15, Q17, Q19, Q21, Q23, Q25, Q27, Q29, Q31 angeschaltet, während die NMOS-Transistoren Q2, Q4, Q6, Q8, Q10, Q12, Q14, Q16, Q18, Q20, Q22, Q24, Q26, Q28, Q30, Q32 abgeschaltet sind. Deshalb wird der erste Strom ISUM größer als der zweiten Strom ISUMb.
- Als Ergebnis werden die Ströme ISUM, ISUMb abhängig von den externen Eingangsdaten variiert. Mit anderen Worten, die Ströme können abhängig von den externen Eingangsdaten, d.h. von der Anzahl der Bits, welche zu programmieren sind, erhöht oder erniedrigt werden. Wenn die Anzahl von Bits, welche zu programmieren sind, groß ist, werden die Ströme erhöht, und wenn die Anzahl der Bits, die zu programmieren sind, klein ist, werden die Ströme erniedrigt.
-
4 ist ein detailliertes Schaltbild eines Operationsverstärkers OP Amp der2 . - Mit Bezug auf
4 wird ein PMOS-Transistor P2 abhängig von einer Referenzspannung VREF2 gesteuert. Die PMOS-Transistoren PO, P1 sind so aufgebaut, dass sie einen Stromspiegel bilden, wobei eine Kanalbreite und eine Kanallänge des PMOS-Transistors P2 doppelt so groß ist wie diejenige des PMOS-Transistors P1. Mit anderen Worten, der erste Strom ISUM wird durch einen Widerstand R1 verdoppelt. - Außerdem sind die PMOS-Transistoren P3, P4 so aufgebaut, dass sie einen Stromspiegel bilden, wobei eine Kanalbreite und eine Kanallänge des PMOS-Transistors P3 doppelt so groß ist wie diejenige des PMOS-Transistors P4. Mit anderen Worten, der zweite Strom ISUM wird durch einen Widerstand R2 verdoppelt.
- Eine Spannung an einem Anschlusspunkt K1 des Widerstands R1 und des PMOS-Transistors P1 oder eine Spannung an einem Anschlusspunkt K2 des Widerstands R2 und des PMOS-Transistors P3 wird als Referenzspannung Vref des Reglers
20 der2 verwendet. Da die erzeugte Referenzspannung Vref abhängig von der Anzahl von Bits, welche zu programmieren sind, variiert wird, wird die Ausgangsspannung des Reglers20 abhängig von der Anzahl von Bits, welche zu programmieren sind, variiert. Mit anderen Worten, durch Steuern einer Ausgangsspannung des Operationsverstärkers OP Amp z.B. auf 16 Pegel, wird, wenn die Anzahl von Bits, welche zu programmieren ist, sich erhöht, die Ausgangsspannung des Reglers gesteuert, dass sie sich erhöht, wodurch ein Programmstrom erhöht wird, um die Programmleistungsfähigkeit beizubehalten. Auf der anderen Seite, wenn die Anzahl von Bits, welche zu programmieren ist, abnimmt, wird die Ausgangsspannung des Reglers so gesteuert, dass sie abnimmt, wodurch ein Programmstrom abnimmt, um die Programmleistungsfähigkeit beizubehalten. Entsprechend der vorliegenden Erfindung ist es möglich, die Programmleistungsfähigkeit zu verbessern und eine Spannung zwischen einem Drain und einer Quelle einer Speicherzelle daran zu hindern, eine Durchbruchspannung zu überschreiten, mit anderen Worten, die Variation der elektrischen Charakteristik zu minimieren. -
5 ist ein Wellenformdiagramm, welches ein Ergebnis des Simulierens des binären Digital-/Analogwandlers entsprechend der vorliegenden Erfindung darstellt. - Wie in
5 gezeigt wird, werden die ersten und zweiten Ströme ISUM, ISUMb abhängig von der Anzahl von Bits, welche zu programmieren sind, variiert. - Wie oben beschrieben, ist es entsprechend der vorliegenden Erfindung möglich, das Problem des Überprogrammierens, welches durch übermäßige Drain-Spannung verursacht wird, durch Steuern eines Pegels einer Drain-Pumpe abhängig von der Anzahl von Bits, welche zu programmieren sind, zu lösen, und eine Prozessgrenze durch Sichern einer Grenze der Durchbruchspannung zwischen einem Drain und einer Quelle einer Speicherzelle zu verbessern. Zusätzlich ist es möglich, die Zuverlässigkeit der Speicherzelle durch wiederholten Programmbetrieb zu verbessern.
- Obwohl in der obigen Beschreibung die vorliegende Erfindung im Detail durch Benutzen der spezifischen Ausführungsformen beschrieben wurde, ist die vorliegende Erfindung nicht auf die Ausführungsformen beschränkt, es können jedoch Verbesserungen und Modifikationen von Fachleuten durchgeführt werden, ohne vom Geist der vorliegenden Erfindung abzuweichen, und der Umfang der vorliegenden Erfindung ist durch die Ansprüche wie folgt eingegrenzt.
Claims (11)
- Drain-Pumpe für einen Flash-Speicher, welche aufweist: eine Vorrichtung zum Erzeugen einer variablen Spannung, abhängig von der Anzahl von Bits, welche zu programmieren sind; eine Pumpe zum Pumpen einer Eingangsspannung; und einen Regler zum Regeln einer Ausgangsspannung der Pumpe, abhängig von der variablen Spannung.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 1, wobei die Vorrichtung aufweist: einen binären Digital-/Analogwandler zum Erzeugen eines Stromes, welcher abhängig von der Anzahl von Bits, welche zu programmieren sind, variiert und einen Operationsverstärker OP Amp zum Verstärken der Ausgangsspannung des binären Digital-/Analogwandlers, um die variable Spannung zu erzeugen.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 2, wobei der binäre Digital-/Analogwandler eine Vielzahl von Stromdurchlaufvorrichtungen aufweist, welche ein Paar von Transistoren besitzen, welche einen ersten Strom und einen zweiten Strom von dem Operationsverstärker OP Amp jeweils empfangen und abhängig von jeweiligen externen Eingangsdaten und invertierten externen Eingangsdaten angeschaltet werden und deren Quellanschlüsse miteinander verbunden sind; und eine Vielzahl von Transistoren zwischen den Stromdurchlaufvorrichtungen und einem Erdanschluss angeschlossen sind, um jeweils abhängig von einer ersten Referenzspannung eingeschaltet zu werden.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 3, wobei der Operationsverstärker OP Amp aufweist: einen ersten PMOS-Transistor, welcher zwischen einer Spannungsversorgung und einem ersten Knoten angeschlossen ist, einen ers ten Stromspiegel, welcher zwischen dem ersten Knoten und einem ersten Ausgangsanschluss angeschlossen ist, um den ersten Strom zu verstärken, einen zweiten PMOS-Transistor, welcher zwischen der Spannungsversorgung und einem zweiten Knoten angeschlossen ist, und einen zweiten Stromspiegel, welcher zwischen dem zweiten Knoten und einem zweiten Ausgangsanschluss angeschlossen ist, um den zweiten Strom zu verstärken.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 4, welcher ferner aufweist: Widerstände, welche jeweils zwischen dem ersten Ausgangsanschluss und einem Erdanschluss und zwischen dem zweiten Ausgangsanschluss und dem Erdanschluss angeschlossen sind.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 4, wobei der erste Stromspiegel aufweist: einen dritten PMOS-Transistor, welcher zwischen dem ersten Knoten und dem ersten Ausgangsanschluss angeschlossen ist, und einen vierten PMOS-Transistor, dessen Drain-Anschluss und dessen Gate-Anschluss jeweils mit einem Drain-Anschluss und einem Gate-Anschluss des dritten PMOS-Transistors angeschlossen sind und dessen Gate-Anschluss mit seinem eigenen Quellanschluss verbunden ist.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 4, wobei der zweite Stromspiegel aufweist: einen fünften PMOS-Transistor, welcher zwischen dem ersten Knoten und dem zweiten Ausgangsanschluss angeschlossen ist, und einen sechsten PMOS-Transistor, dessen Drain-Anschluss und dessen Gate-Anschluss jeweils an einem Drain-Anschluss und einem Gate-Anschluss des fünften PMOS-Transistors angeschlossen sind und dessen Gate-Anschuss mit seinem eigenen Quellanschluss verbunden ist.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 2, wobei der Operationsverstärker OP Amp aufweist: einen ersten PMOS-Transistor, welcher zwischen einer Spannungsversorgung und einem ersten Knoten angeschlossen ist, einen ersten Stromspiegel, welcher zwischen dem ersten Knoten und einem ersten Ausgangsanschluss angeschlossen ist, um einen ersten Strom zu verstärken, einen zweiten PMOS-Transistor, welcher zwischen der Spannungsversorgung und einem zweiten Knoten angeschlossen ist und einen zweiten Stromspiegel, welcher zwischen dem zweiten Knoten und einem zweiten Ausgangsanschluss angeschlossen ist, um einen zweiten Strom zu verstärken.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 8, welcher ferner aufweist: Widerstände, welche jeweils zwischen dem ersten Ausgangsanschluss und einem Erdanschluss und zwischen dem zweiten Ausgangsanschluss und dem Erdanschluss angeschlossen sind.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 8, wobei der erste Stromspiegel aufweist: einen dritten PMOS-Transistor, welcher zwischen den ersten Knoten und den ersten Ausgangsanschluss geschaltet ist, und einen vierten PMOS-Transistor, dessen Drain-Anschluss und dessen Gate-Anschluss jeweils an einen Drain-Anschluss und einen Gate-Anschluss des dritten PMOS-Transistors angeschlossen sind und dessen Gate-Anschluss mit seinem eigenen Quellanschluss verbunden ist.
- Drain-Pumpe für einen Flash-Speicher nach Anspruch 8, wobei der zweite Stromspiegel aufweist: einen fünften PMOS-Transistor, welcher zwischen den ersten Knoten und den ersten Ausgangsanschluss geschaltet ist, und einen sechsten PMOS-Transistor, dessen Drain-Anschluss und dessen Gate-Anschluss jeweils an einem Drain-Anschluss und einem Gate-Anschluss des fünften PMOS-Transistors angeschlossen sind und dessen Gate-Anschluss mit seinem eigenen Quellanschluss verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR200314254 | 2003-03-07 | ||
KR1020030014254A KR100550790B1 (ko) | 2003-03-07 | 2003-03-07 | 플래시 메모리용 드레인 펌프 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10361719A1 true DE10361719A1 (de) | 2004-09-16 |
DE10361719B4 DE10361719B4 (de) | 2012-02-23 |
Family
ID=32866977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10361719A Expired - Fee Related DE10361719B4 (de) | 2003-03-07 | 2003-12-30 | Drain-Pumpe für Flash-Speicher |
Country Status (5)
Country | Link |
---|---|
US (1) | US6922360B2 (de) |
JP (1) | JP2004273096A (de) |
KR (1) | KR100550790B1 (de) |
DE (1) | DE10361719B4 (de) |
TW (1) | TWI239011B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100672984B1 (ko) * | 2004-12-14 | 2007-01-24 | 삼성전자주식회사 | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 |
KR101333503B1 (ko) * | 2006-02-03 | 2013-11-28 | 삼성전자주식회사 | 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법 |
KR100744133B1 (ko) * | 2006-02-25 | 2007-08-01 | 삼성전자주식회사 | 안정적인 전압레벨을 제공하는 승압전압 발생회로 |
JP5250254B2 (ja) * | 2007-12-26 | 2013-07-31 | 三星電子株式会社 | 不揮発性半導体メモリ装置 |
US7936617B2 (en) * | 2007-12-26 | 2011-05-03 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device |
KR101391362B1 (ko) | 2008-07-23 | 2014-05-07 | 삼성전자주식회사 | 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 |
CN102301426A (zh) * | 2009-02-06 | 2011-12-28 | 松下电器产业株式会社 | 非易失性半导体存储器 |
US8391094B2 (en) | 2009-02-10 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and operating methods thereof |
US9704581B2 (en) * | 2014-12-27 | 2017-07-11 | Intel Corporation | Voltage ramping detection |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263000A (en) * | 1992-10-22 | 1993-11-16 | Advanced Micro Devices, Inc. | Drain power supply |
JPH06303137A (ja) * | 1992-12-29 | 1994-10-28 | Hitachi Ltd | D/a変換器、オフセット調整回路及びこれを用いた携帯通信端末装置 |
US5537350A (en) * | 1993-09-10 | 1996-07-16 | Intel Corporation | Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
JP2705585B2 (ja) * | 1994-09-08 | 1998-01-28 | 日本電気株式会社 | 直並列型アナログ/ディジタル変換器 |
US5798966A (en) * | 1997-03-31 | 1998-08-25 | Intel Corporation | Flash memory VDS compensation techiques to reduce programming variability |
US5835420A (en) * | 1997-06-27 | 1998-11-10 | Aplus Flash Technology, Inc. | Node-precise voltage regulation for a MOS memory system |
JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
JP2003109389A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ltd | 半導体記憶装置 |
-
2003
- 2003-03-07 KR KR1020030014254A patent/KR100550790B1/ko active IP Right Grant
- 2003-12-15 TW TW092135386A patent/TWI239011B/zh not_active IP Right Cessation
- 2003-12-18 US US10/739,244 patent/US6922360B2/en not_active Expired - Lifetime
- 2003-12-26 JP JP2003434676A patent/JP2004273096A/ja active Pending
- 2003-12-30 DE DE10361719A patent/DE10361719B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004273096A (ja) | 2004-09-30 |
US20040174745A1 (en) | 2004-09-09 |
KR100550790B1 (ko) | 2006-02-08 |
TW200428398A (en) | 2004-12-16 |
US6922360B2 (en) | 2005-07-26 |
DE10361719B4 (de) | 2012-02-23 |
TWI239011B (en) | 2005-09-01 |
KR20040079464A (ko) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE3340567A1 (de) | Spannungswandlerschaltung | |
DE2458848C2 (de) | Speicheranordnung | |
DE2932020C2 (de) | Speicheranordnung | |
DE3424765A1 (de) | Integrierter mikrocomputer mit nichtfluechtigem ram-speicher | |
DE10157997A1 (de) | Ladungspumpschaltung und zugehöriges Betriebsverfahren | |
DE102005061375A1 (de) | NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren | |
DE10361719B4 (de) | Drain-Pumpe für Flash-Speicher | |
DE19654577B4 (de) | Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE102019129096A1 (de) | Ladungspumpensystem | |
DE19813707C2 (de) | Spannungspegelumformschaltung | |
DE10034230A1 (de) | Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement | |
DE60102041T2 (de) | Halbleitervorrichtug | |
DE2738187C2 (de) | Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen | |
DE19724277B4 (de) | Interne Quellenspannungserzeugungsschaltung | |
DE3430972A1 (de) | Integrierte schaltung | |
DE60126877T2 (de) | D/A-Wandler | |
DE3717758C2 (de) | Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-Schaltungen | |
DE2739110A1 (de) | Dynamische vorladeschaltungsanordnung | |
DE3323284C2 (de) | Verzögerungsschaltung | |
DE102004045207B3 (de) | Verfahren und Schaltungsanordnung zum Auslesen einer Flash-/EEPROM-Speicherzelle | |
DE3404335A1 (de) | Schaltungsanordnung zur leitungsspeisung von zusatzeinrichtungen eines fernsprechapparates | |
DE2747376A1 (de) | Differenzverstaerker mit hoher verstaerkung | |
DE69931524T2 (de) | Verbesserte spannungserhöhungsschaltung für wortleitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120524 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |