KR20040079464A - 플래시 메모리용 드레인 펌프 - Google Patents

플래시 메모리용 드레인 펌프 Download PDF

Info

Publication number
KR20040079464A
KR20040079464A KR1020030014254A KR20030014254A KR20040079464A KR 20040079464 A KR20040079464 A KR 20040079464A KR 1020030014254 A KR1020030014254 A KR 1020030014254A KR 20030014254 A KR20030014254 A KR 20030014254A KR 20040079464 A KR20040079464 A KR 20040079464A
Authority
KR
South Korea
Prior art keywords
voltage
pmos transistor
terminal
current
pump
Prior art date
Application number
KR1020030014254A
Other languages
English (en)
Other versions
KR100550790B1 (ko
Inventor
류필상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030014254A priority Critical patent/KR100550790B1/ko
Priority to TW092135386A priority patent/TWI239011B/zh
Priority to US10/736,731 priority patent/US7301375B2/en
Priority to US10/739,244 priority patent/US6922360B2/en
Priority to JP2003434676A priority patent/JP2004273096A/ja
Priority to DE10361719A priority patent/DE10361719B4/de
Publication of KR20040079464A publication Critical patent/KR20040079464A/ko
Application granted granted Critical
Publication of KR100550790B1 publication Critical patent/KR100550790B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

프로그램할 비트 수에 따라 가변 전압을 생성하기 위한 수단과; 입력되는 전압을 펌프하기 위한 펌프와; 상기 펌프의 출력 전압을 상기 가변 전압에 따라 레귤레이션 하여 출력하기 위한 레귤레이터를 포함하여 구성된 플래시 메모리용 드레인 펌프가 개시된다.

Description

플래시 메모리용 드레인 펌프{Drain pump for a flash memory}
본 발명은 플래시 메모리용 드레인 펌프에 관한 것으로, 특히 프로그램 하고자 할 비트의 수에 따라 출력 전압이 가변되는 플래시 메모리용 드레인 펌프에 관한 것이다.
코드 플래시 메모리에 있어서, 스택 게이트 셀을 사용할 경우에 프로그램 동작을 위하여 게이트에는 약 9V, 드레인에는 약 5V를 각각 인가하면 핫 캐리어가 발생되어 플로팅 게이트에 저장된다.
일반적으로 워드 모드(예를 들어 X16)로 동작하는 경우에 모든 16비트를 동시에 프로그램 할 경우가 발생한다. 이 때에는 적은 수의 비트를 프로그램하는 경우에 비해서 드레인에서 소스로 흐르는 전류가 매우 크게 된다. 실제로 이 전류로 인한 핫 캐리어에 의해 전하가 저장되므로 프로세스가 제한적이라면 프로그램 효율과 적정한 문턱 전압 증가를 위한 시간을 줄이기 위하여 전류를 줄일 수는 없다. 비트당 흐르는 전류를 500㎂라 가정하고 워드 모드에서 모든 비트를 프로그램한다면, 8mA의 전류가 흐르게 된다. 이때 드레인에 가해주는 5V의 전압을 생생하는 드레인 펌프에서는 현재 프로그램 해야할 비트의 수를 알 수 없으므로 항상 최소한 800mA 이상의 전류를 공급할 수 있는 능력을 가지고 셀에 바이어스 전압을 공급하고 있다. 그러나 프로그램할 비트의 수는 최대 16비트에서 1 비트까지 다양한데 비트 수에 관계없이 일정한 전압이 공급되므로 전류 소모가 많아지는 단점이 있다.
따라서, 본 발명은 비트의 수에 따라 셀에 공급되는 전압이 가변되게 하여 상술한 단점을 해소할 수 있는 플래시 메모리용 드레인 펌프를 제공하는데 그 목적이 있다.
도 1 은 플래시 메모리용 드레인 펌프 사용예를 도시한 블록도이다.
도 2 는 본 발명에 따른 드레인 펌프의 블록도이다.
도 3 은 도 2의 바이너리 디지탈 아날로그 카운터의 상세회로도이다.
도 4는 도 3의 OP 앰프의 상세회로도이다.
도 5 는 도3의 바이너리 디지털 아날로그 카운터의 시뮬레이션 결과를 나타내는 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명
10: 펌프 20: 레귤레이터
30: 바이너리 디지털 아날로그 컨버터
40: OP 앰프
상술한 목적을 달성하기 위한 본 발명에 따른 드레인 펌프는 프로그램할 비트 수에 따라 가변 전압을 생성하기 위한 수단과;
입력되는 전압을 펌프하기 위한 펌프와;
상기 펌프의 출력 전압을 상기 가변 전압에 따라 레귤레이션 하여 출력하기 위한 레귤레이터를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 플래시 메모리용 드레인 펌프의 사용예를 도시한 블록도이다.
종래의 드레인 펌프(100)는 입력되는 전압을 소정의 레벨로 펌핑하기 위한 펌프(10)와 기준 전압(Vref)에 따라 펌핑 전압을 소정의 전압 레벨로 레귤레이팅 하기 위한 레귤레이터(20)로 구성된다. 레귤레이터(20)의 출력은 스위치(SW1 내지 SW15)를 경유해 셀이 접속된 비트라인(b1 내지 b15)에 공급된다. 각 비트 라인에는 워드라인(Word line<0> 내지 Word line<n>)에 의해 선택되는 메모리 셀(N0.......N5)이 접속되어 있다. 스위치(SW1 내지 SW15)는 외부 입력 데이터(D<0> 내지 D<15>)에 따라 턴온된다. 즉, 외부 입력 데이터(D<0> 내지 D<15>)가 프로그램 데이터이면 스위치를 열어 비트라인(b1 내지 b15)에 레귤레이터(20)로 부터의 프로그램 전압이 제공되어 해당 셀이 프로그램 된다. 예를 들어,워드라인(Word line<0>이 선택되고, 외부 데이터 입력(D<0>)이 프로그램 데이터이면 메모리 셀(N0)가 프로그램된다.
도 2 는 본 발명에 따른 플래시 메모리용 드레인 펌프의 블록도이다.
본 발명에 따른 드레인 펌프는 바이너리 디지털 아날로그 컨버터(30), OP앰프(40), 펌프(10) 및 레귤레이터(20)를 포함하여 이루어 진다.
디지털 아날로그 펌프(30)는 외부 입력 데이터(D<0> 내지 D<15>)에 따라 제 1 및 제 2 전류(ISUM 및 ISUMb)의 양이 변화된다. 제 1 및 제 2 전류(ISUM 및 ISUMb)는 OP앰프(40)에서 증폭되고 증폭된 전압이 레귤레이터(20)에 공급되는 기준 전압(Vref)으로 된다. 펌프는 입력되는 전압을 소정의 레벨로 펑핑하게 되고, 레귤레이터는 기준 전압(Vref)에 따라 펌프(10)의 출력을 레귤레이션 하게 된다.
도 3 은 도2 의 바이너리 디지털 아날로그 컨버터(30)의 상세 회로도이다.
기준 전압(VREF1)에 의해 NMOS트랜지스터(Q33 내지 Q48)이 턴온 상태를 유지한다. 이 상태에서 예를 들어 외부 데이터 입력(D<8>)이 프로그램 상태이면 D<8>은 하이상태인 반면에 Db<8>은 로우 상태가 되어 NMOS트랜지스터(Q15)는 턴온되는 반면에 NMOS트랜지스터(Q16)은 턴오프된다. 또한, 나머지 외부 데이터 입력(D<0> ~ D<7>, D<9> ~ D<15>)은 로우 상태이므로 이들을 입력으로 하는 NMOS트랜지스터(Q1, Q3, Q5, Q7, Q9, Q11, Q13, Q17, Q19, Q21, Q23, Q25, Q27, Q29, Q31)가 턴오프 되는 반면에 반전된 외부 데이터 입력 (Db<0> ~ Db<7>, Db<9> ~ Db<15>)은 하이 상태이므로 이들을 입력으로 하는 NMOS트랜지스터(Q2, Q4, Q6, Q8, Q10, Q12, Q14, Q18, Q20, Q22, Q24, Q26, Q28, Q30, Q32)가 턴온된다. 그러므로, 제 1 전류(ISUM)는 적게 흐르는 반면 제 2 전류(ISUMb)는 많이 흐르게 된다.
다른 예로, 외부 입력 데이터(D<0> 내지 D<14>)가 프로그램 데이터이면, NMOS트랜지스터(Q3, Q5, Q7, Q9, Q11, Q13, Q15, Q17, Q19, Q21, Q23, Q25, Q27, Q29, Q31)가 턴온되는 반면에, NMOS트랜지스터(Q2, Q4, Q6, Q8, Q10, Q12, Q14, Q16, Q18, Q20, Q22, Q24, Q26, Q28, Q30, Q32)가 턴오프된다. 그러므로 제 1전류(ISUM)는 제 2 전류(ISUMb)보다 큰 전류가 된다.
이와 같이 외부 입력 데이터에 따라 전류(ISUM 및 ISUMb)값이 변화하게 된다. 즉, 외부 입력 데이터 즉, 프로그램할 비트 수에 따라 전류값을 증감할 수 있다. 프로그램할 비트 수가 많으면 전류를 증가시키고, 반면에 프로그램할 비트 수가 적으면 전류를 감소시키게 된다.
도 4 는 도 2의 OP 앰프의 상세회로도이다.
제 2 레퍼런스 전압(VREF2)에 의해 PMOS트랜지스터(P2)가 제어된다. 전류미러 구조로 접속된 PMOS트랜지스터(P0 및 P1)가 제공되는데, PMOS트랜지스터(P2)의 채널 폭 및 채널길이는 PMOS트랜지스터(P1)의 약 두배이다. 즉, 제 1 전류(ISUM)는 저항 (R1)을 통해 2배로 증폭되어 흐르게 된다.
또한, 전류미러 구조로 접속된 PMOS트랜지스터(P3 및 P4)가 제공되는데, PMOS트랜지스터(P3)의 채널 폭 및 채널길이는 PMOS트랜지스터(P4)의 약 두배이다. 즉, 제 2 전류(ISUM)는 저항(R2)을 통해 2배로 증폭되어 흐르게 된다.
저항(R1)과 PMOS트랜지스터(P1)의 접속점(K1)의 전압 또는 저항(R2)과 PMOS트랜지스터(P3)의 접속점(K2)의 전압을 도 2의 레귤레이터(20)의 기준전압(Vref)으로 사용한다. 이러한 동작에 의해 생성된 기준 전압(Vref)은 프로그램할 비트 수에 따라 가변되게 되므로 레귤레이터(20)의 출력은 프로그램할 비트 수에 따라 가변된다. 즉, OP 앰프의 출력 전압을 예를 들어 16개의 레벨로 조정하여, 프로그램할 비트 수가 많아지면 레귤레이터의 출력 전압을 상향 조정하여 프로그램 전류를 증가시켜 프로그램 효율을 유지시키고, 반대로 프로그램 할 비트의 수가 적으면 레귤레이터의 출력 전압을 하향 조정하여 프로그램 효율을 유지시키게 된다. 본 발명에 의하면 프로그램 효율의 개선을 물론 메모리 셀의 드레인과 소스간의 브레이크 다운 전압을 넘어서지 않게, 즉 전기적 특성 변화를 최소화 할 수 있다.
도 5 는 본 발명에 따른 바이너리 디지털 아날로그 컨버터의 시뮬레이션 결과를 나타내는 파형도이다.
도면에 도시된 바와 같이 제 1 전류 및 제 2 전류(ISUM 및 ISUMb)는 프로그램할 비트의 수에 따라 가변되게 된다.
상술한 바와 같이 본 발명에 의하면, 프로그램 할 비트의 수에 따라 드레인 펌프의 레벨을 제어함으로써 과잉 드레인 전압으로 인한 오버 프로그램 문제를 방지할 수 있으며, 메모리 셀의 드레인 소스간의 브레이크 다운 전압 마진을 확보할 수 있으므로 프로세스 마진도 개선할 수 있다. 또한 반복적인 프로그램 동작으로 인한 메모리 셀의 신뢰성을 개선할 수 있다.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.

Claims (7)

  1. 프로그램할 비트 수에 따라 가변 전압을 생성하기 위한 수단과;
    입력되는 전압을 펌프하기 위한 펌프와;
    상기 펌프의 출력 전압을 상기 가변 전압에 따라 레귤레이션 하여 출력하기 위한 레귤레이터를 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  2. 제 1 항에 있어서,
    상기 수단은
    프로그램할 비트의 수에 따라 가변되는 전류를 생성하기 위한 바이너리 디지털 아날로그 컨버터와;
    상기 바이너리 디지털 아날로그 컨버터의 출력을 증폭하여 상기 가변 전압을 생성하기 위한 OP 앰프를 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  3. 제 2 항에 있어서,
    상기 바이너리 디지털 아날로그 컨버터는
    상기 OP 앰프로부터의 제 1 및 제 2 전류를 각기 공급받으며 외부데이터 입력 및 반전된 외부 데이터 입력에 따라 각기 턴온되고 소스 단자가 서로 접속된 한쌍의 트랜지스터로 이루어지는 다수의 전류 패스 수단과;
    상기 각각의 전류패스 수단과 접지간에 각기 접속되며 제 1 기준 전압에 따라 턴온되는 다수의 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  4. 제 2 또는 제 3 항에 있어서,
    상기 OP 앰프는
    전원과 제 1 노드 간에 접속된 제 1 PMOS트랜지스터와;
    상기 제 1 노드와 제 1 출력 단자 간에 접속되며 상기 제 1 전류를 증폭하기 위한 제 1 커런트 미러와;
    전원과 제 2 노드 간에 접속된 제 2 PMOS트랜지스터와;
    상기 제 2 노드와 제 2 출력 단자 간에 접속되며 상기 제 2 전류를 증폭하기 위한 제 2 커런트 미러를 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  5. 제 4 항에 있어서,
    상기 제 1 출력 단자와 접지간 및, 상기 제 2 출력 단자와 접지간에 각기 접속되는 저항을 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  6. 제 4 항에 있어서,
    상기 제 1 커런트 미러는 상기 제 1 노드와 제 1 출력 단자간에 접속된 제 3 PMOS트랜지스터와;
    드레인 단자 및 게이트 단자가 상기 제 3 PMOS트랜지스터의 드레인 단자 및 게이트 단자에 각기 접속되고, 상기 게이트 단자가 자신의 소스 단자에 접속되는 제 4 PMOS트랜지스터를 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
  7. 제 4 항에 있어서,
    상기 제 2 커런트 미러는 상기 제 1 노드와 제 1 출력 단자간에 접속된 제 5 PMOS트랜지스터와;
    드레인 단자 및 게이트 단자가 상기 제 5 PMOS트랜지스터의 드레인 단자 및 게이트 단자에 각기 접속되고, 상기 게이트 단자가 자신의 소스 단자에 접속되는 제 6 PMOS트랜지스터를 포함하여 구성된 것을 특징으로 하는 플래시 메모리용 드레인 펌프.
KR1020030014254A 2003-03-07 2003-03-07 플래시 메모리용 드레인 펌프 KR100550790B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030014254A KR100550790B1 (ko) 2003-03-07 2003-03-07 플래시 메모리용 드레인 펌프
TW092135386A TWI239011B (en) 2003-03-07 2003-12-15 Drain pump for flash memory
US10/736,731 US7301375B2 (en) 2003-03-07 2003-12-16 Off-chip driver circuit and data output circuit using the same
US10/739,244 US6922360B2 (en) 2003-03-07 2003-12-18 Drain pump for flash memory
JP2003434676A JP2004273096A (ja) 2003-03-07 2003-12-26 フラッシュメモリ用ドレインポンプ
DE10361719A DE10361719B4 (de) 2003-03-07 2003-12-30 Drain-Pumpe für Flash-Speicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030014254A KR100550790B1 (ko) 2003-03-07 2003-03-07 플래시 메모리용 드레인 펌프

Publications (2)

Publication Number Publication Date
KR20040079464A true KR20040079464A (ko) 2004-09-16
KR100550790B1 KR100550790B1 (ko) 2006-02-08

Family

ID=32866977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030014254A KR100550790B1 (ko) 2003-03-07 2003-03-07 플래시 메모리용 드레인 펌프

Country Status (5)

Country Link
US (1) US6922360B2 (ko)
JP (1) JP2004273096A (ko)
KR (1) KR100550790B1 (ko)
DE (1) DE10361719B4 (ko)
TW (1) TWI239011B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672984B1 (ko) * 2004-12-14 2007-01-24 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
KR100744133B1 (ko) * 2006-02-25 2007-08-01 삼성전자주식회사 안정적인 전압레벨을 제공하는 승압전압 발생회로
US8125827B2 (en) 2008-07-23 2012-02-28 Samsung Electronics Co., Ltd. Flash memory systems and operating methods using adaptive read voltage levels
KR101333503B1 (ko) * 2006-02-03 2013-11-28 삼성전자주식회사 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250254B2 (ja) * 2007-12-26 2013-07-31 三星電子株式会社 不揮発性半導体メモリ装置
US7936617B2 (en) * 2007-12-26 2011-05-03 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
WO2010089815A1 (ja) * 2009-02-06 2010-08-12 パナソニック株式会社 不揮発性半導体メモリ
US8391094B2 (en) 2009-02-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and operating methods thereof
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263000A (en) * 1992-10-22 1993-11-16 Advanced Micro Devices, Inc. Drain power supply
JPH06303137A (ja) * 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
US5537350A (en) * 1993-09-10 1996-07-16 Intel Corporation Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JP2705585B2 (ja) * 1994-09-08 1998-01-28 日本電気株式会社 直並列型アナログ／ディジタル変換器
US5798966A (en) * 1997-03-31 1998-08-25 Intel Corporation Flash memory VDS compensation techiques to reduce programming variability
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
JP3497708B2 (ja) * 1997-10-09 2004-02-16 株式会社東芝 半導体集積回路
JP2003109389A (ja) * 2001-09-28 2003-04-11 Fujitsu Ltd 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672984B1 (ko) * 2004-12-14 2007-01-24 삼성전자주식회사 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
US7417896B2 (en) 2004-12-14 2008-08-26 Samsung Electronics Co., Ltd. Flash memory device capable of reduced programming time
US7492642B2 (en) 2004-12-14 2009-02-17 Samsung Electronics Co., Ltd. Flash memory device capable of reduced programming time
KR101333503B1 (ko) * 2006-02-03 2013-11-28 삼성전자주식회사 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
KR100744133B1 (ko) * 2006-02-25 2007-08-01 삼성전자주식회사 안정적인 전압레벨을 제공하는 승압전압 발생회로
US8125827B2 (en) 2008-07-23 2012-02-28 Samsung Electronics Co., Ltd. Flash memory systems and operating methods using adaptive read voltage levels

Also Published As

Publication number Publication date
TWI239011B (en) 2005-09-01
KR100550790B1 (ko) 2006-02-08
JP2004273096A (ja) 2004-09-30
US6922360B2 (en) 2005-07-26
DE10361719B4 (de) 2012-02-23
US20040174745A1 (en) 2004-09-09
TW200428398A (en) 2004-12-16
DE10361719A1 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
KR100383769B1 (ko) 펌핑 전압 레귤레이션 회로
US6774712B2 (en) Internal voltage source generator in semiconductor memory device
US20050231265A1 (en) Voltage generating circuit
US20080238530A1 (en) Semiconductor Device Generating Voltage for Temperature Compensation
JPWO2007017926A1 (ja) 半導体装置およびその制御方法
US7446683B2 (en) Digital current source
KR100550790B1 (ko) 플래시 메모리용 드레인 펌프
JP2008270732A (ja) 半導体装置
KR100660875B1 (ko) 트리밍전압 발생회로를 구비하는 반도체 메모리 장치 및반도체 메모리 장치에서의 트리밍전압 발생방법
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
TW202034317A (zh) 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置
JP2018148304A (ja) 増幅回路
KR100495854B1 (ko) 부스팅 회로
KR20030057885A (ko) 전압 레귤레이션 회로
KR20030079200A (ko) 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 전압 발생회로
JP2004145703A (ja) 電源回路装置
KR20020056204A (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
US20020122333A1 (en) Reading circuit for a memory cell
KR100631936B1 (ko) 내부전압 발생회로
KR100616218B1 (ko) 출력신호의 슬루율을 제어할 수 있는 연산증폭기
KR0174508B1 (ko) 기준전압 발생회로
KR100307526B1 (ko) 첨두전류제한회로
TW202205043A (zh) 電壓調整器
KR20000044911A (ko) 워드라인 부트스트랩 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 13