DE10315028A1 - Backupspeichersteuereinheit mit reduziertem Stromverbrauch - Google Patents

Backupspeichersteuereinheit mit reduziertem Stromverbrauch

Info

Publication number
DE10315028A1
DE10315028A1 DE10315028A DE10315028A DE10315028A1 DE 10315028 A1 DE10315028 A1 DE 10315028A1 DE 10315028 A DE10315028 A DE 10315028A DE 10315028 A DE10315028 A DE 10315028A DE 10315028 A1 DE10315028 A1 DE 10315028A1
Authority
DE
Germany
Prior art keywords
power supply
circuit
backup
mode
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10315028A
Other languages
English (en)
Other versions
DE10315028B4 (de
Inventor
Chikara Yokoyama
Kyoji Higasa
Kazuyoshi Ohtsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10315028A1 publication Critical patent/DE10315028A1/de
Application granted granted Critical
Publication of DE10315028B4 publication Critical patent/DE10315028B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

Eine Backupspeichersteuereinheit kann den Stromverbrauch reduzieren, wenn ein Speicher (SDRAM (6)) inaktiv ist, durch Versehen des Speichers mit einem unbestimmten Modus, in dem dem Speicher keine Energie zugeführt wird. Sie versieht den Speicher mit dem unbestimmten Modus und stoppt die Energieversorgung von einer Backupenergieversorgung (4) zu dem SDRAM (6) in dem unbestimmten Modus, in dem der SDRAM nicht in Betrieb ist, wodurch eine Erhöhung in dem Stromverbrauch begrenzt wird. Die Funktionen werden durch eine Hardwareschaltung ohne Verwendung eines Backupmikrocomputers ausgeführt.

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Backupspeichersteuereinheit, die vorzugsweise als ein Backup für einen SDRAM (synchroner DRAM) dient.
    • Beschreibung des Stands der Technik
  • Eine konventionelle Backupspeichersteuereinheit unter Verwendung eines DRAM (dynamischer Speicher mit wahlfreiem Zugriff, dynamic random access memory) als ein Backupspeicher wird z. B. in der offengelegten japanischen Patentanmeldung Nr. 11-53271 offengelegt. In diesem System steuert eine normal erregte CPU wie ein Backupmikrocomputer den Betriebszustand des DRAM und führt verschiedene Typen einer Steuerung aus.
  • Mit der vorangehenden Konfiguration muss die konventionelle Backupspeichersteuereinheit, die den DRAM als einen Backupspeicher verwendet, neben der Haupt-CPU den Backupmikrocomputer umfassen. Außerdem wächst das Ausreißerrisiko wegen Programmfehlern. Wenn außerdem die Energieversorgung zum ersten Mal verbunden wird, ist es notwendig, die Hauptenergieversorgung zuerst einzuschalten, um den DRAM in den Selbstauffrischungsmodus zu platzieren, bevor in den Backupzustand eingetreten wird. Dies geschieht deswegen, weil eine Zuführung der Backupenergie vor einer Platzierung des DRAM in den Selbstauffrischungsmodus ein Problem einer Erhöhung des nutzlosen Stromverbrauchs des DRAM vorsieht.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird implementiert, um das vorangehende Problem zu lösen. Es ist deshalb ein Ziel der vorliegenden Erfindung, eine Backupspeichersteuereinheit vorzusehen, die zum Reduzieren des Stromverbrauchs von einem inaktiven Backupspeicher durch Beseitigung der Notwendigkeit zum Einstellen des Backupspeichers in den Selbstauffrischungsmodus fähig ist, wenn die Energieversorgung zum ersten Mal verbunden wird, sondern durch Einstellen eines unbestimmten Modus des Backupspeichers, in dem die Energie dem Backupspeicher nicht zugeführt wird.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, eine Backupspeichersteuereinheit vorzusehen, die zum Beseitigen des Ausreißerrisikos wegen Programmfehlern fähig ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Backupspeichersteuereinheit vorgesehen, die umfasst: eine flüchtige Speicherschaltung mit einem unbestimmten Modus, in dem keine Energie zugeführt wird, einem normalen Betriebsmodus und einem Selbstauffrischungsmodus; eine Spannungserfassungsschaltung zum Erfassen eines Zustands einer Versorgungsspannung, die einer Hauptenergieversorgung und einer Backupenergieversorgung zugeführt wird; einen Energieversorgungsschaltkreis zum Schalten einer Energieversorgung zu der Speicherschaltung zwischen diesen Energieversorgungen; und ein Steuermittel zum Steuern des Energieversorgungsschaltkreises als Reaktion auf die Versorgungsspannung, die durch die Spannungserfassungsschaltung erfasst wird, und zum Halten der Energieversorgung zu der Speicherschaltung in dem unbestimmten Modus. Somit kann sie die Speicherschaltung bei dem unbestimmten Modus einstellen, in dem der Speicherschaltung keine Energie zugeführt wird. Sie bietet einen Vorteil darin, dass sie in der Lage ist, den Stromverbrauch zu reduzieren, wenn die Speicherschaltung in einem inaktiven Zustand ist.
    • KURZE BESCHRETBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Blockdiagramm, das eine Konfiguration einer Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 2 ist ein Schaltungsdiagramm, das eine Konfiguration der Hardware-Timerschaltung 1A in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 3 ist ein Schaltungsdiagramm, das eine Konfiguration des Energieversorgungsschaltkreises 1B in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 4 ist ein Schaltungsdiagramm, das eine Konfiguration der Backupenergieversorgung 4 in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 5 ist ein Schaltungsdiagramm, das eine Konfiguration der Hauptenergieversorgungs-Ein/Aus-Schaltung 1C in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 6 ist ein Schaltungsdiagramm, das eine Konfiguration der CKE-Steuerschaltung 7 in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 7 ist ein Zeiteinstellungsdiagramm, das die Operation der CKE-Steuerschaltung 7 in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt;
  • Fig. 8 ist ein Modusübergangsdiagramm von dem SDRAM 8 in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung;
  • Fig. 9 ist ein Flussdiagramm, das die Operation beim Hochfahren des Systems der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt;
  • Fig. 10 ist ein Flussdiagramm, das die Operation beim Verlassen des Systems in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt; und
  • Fig. 11 ist ein Flussdiagramm, das die Operation beim Hochfahren des Systems einer Ausführungsform 2 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Erfindung wird nun mit Bezug auf die begleitenden Zeichnungen beschrieben.
    • AUSFÜHRUNGSFORM 1
  • Die vorliegende Ausführungsform 1 wird als ein Beispiel einer Backupspeichersteuereinheit für einen flüchtigen Speicher, insbesondere einen synchronen DRAM (von nun an "SDRAM" genannt); einer Fahrzeugsteuerschaltung zum Steuern verschiedener Abschnitte, die an einem Fahrzeug befestigt sind, beschrieben.
  • In der vorliegenden Ausführungsform 1 der Backupspeichersteuereinheit hat der SDRAM drei Operationsmodi: einen unbestimmten Modus; einen normalen Operationsmodus; und einen Selbstauffrischungsmodus. Der unbestimmte Modus bezieht sich auf einen Modus vor einer Initialisierung. Der normale Modus bezieht sich auf einen Modus, der dem Steuerprogramm ermöglicht, das von einer CD-ROM durch ein CD-ROM-Laufwerk gelesen wird, normal in dem SDRAM geschrieben zu werden. Der Selbstauffrischungsmodus bezieht sich auf einen Modus, in dem der SDRAM die Selbstauffrischungsoperation ausführt.
  • In dem unbestimmten Modus des SDRAM, in dem der SDRAM inaktiv ist, wird die Zuführung der Backupenergie gestoppt, um eine Erhöhung des Stromverbrauchs wegen der Zuführung der Backupenergie in dem unbestimmten Modus zu verhindern. Diese Funktion wird durch eine Hardwareschaltung anstatt durch einen Backupmikrocomputer ausgeführt.
  • Fig. 1 ist ein Blockdiagramm, das eine Konfiguration der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung zeigt. In Fig. 1 bezeichnet das Bezugszeichen 1 eine Steuerschaltung einschließlich einer Hardware-Timerschaltung 1A, einem Energieversorgungsschaltkreis 1B und einer Hauptenergieversorgungs-Ein-/Aus- Schaltung 1C: Die Steuerschaltung, die stets mit Energie von einer Backupenergieversorgung 4 versorgt wird, gibt ein 3 V-Haupt-EIN-Signal von einem "niedrigen" Pegel aus, wenn die Versorgung der Hauptenergie begonnen wird. Das Bezugszeichen 2 bezeichnet einen Mikrocomputer, und 3 bezeichnet eine Spannungserfassungsschaltung zum Erfassen des Spannungspegels der Hauptenergieversorgung. Das Bezugszeichen 4 bezeichnet eine Backupenergieversorgung zum Ausgeben eines Backuprücksetzsignals und eines 3 V Backup, und 5 bezeichnet eine erste Energieversorgung zum Generieren einer 3 V-Hauptenergie aus einer +B Energie, die mit einer nicht gezeigten Batterie verbunden ist. Das Bezugszeichen 6 bezeichnet einen flüchtigen Speicher, den SDRAM in der vorliegenden Ausführungsform 1. Der SDRAM 6 speichert das Steuerprogramm, das ein CD-ROM-Laufwerk von einer CD-ROM liest, wie nachstehend beschrieben wird. Das Bezugszeichen 7 bezeichnet eine CKE- (Taktfreigabe-, clock enabling) Steuerschaltung, 8 bezeichnet einen ersten Schaltkreis zum Ein- und Ausschalten der 3 V-Hauptenergieversorgung, 9 bezeichnet einen zweiten Schaltkreis zum Ein- und Ausschalten der 3 V-Backupenergieversorgung, 11 bezeichnet einen Hauptschaltkreis, 12 bezeichnet eine zweite Energieversorgung zum Zuführen von Energie zu dem CD-ROM-Laufwerk und dergleichen und 13 bezeichnet eine Menge von Komponenten, die die Energieversorgung erfordern, wie etwa das CD-ROM-Laufwerk und andere mechanische Komponenten. Das Bezugszeichen 14 bezeichnet einen Systembus zum Verbinden des Mikrocomputers 2 mit der Steuerschaltung 1, SDRAM 6 und Schaltung 13.
  • In Fig. 1 bezeichnet das Symbol ACC ein Signal, das als Reaktion auf einen Zustand eines Zusatzschalters des Fahrzeugs ausgegeben wird, das in einem Energie-Ein-Zustand einen "hohen" Pegel annimmt. Der Eingang +B ist ein Eingang von einer Batterie.
  • Fig. 2 ist ein Schaltungsdiagramm, das eine Konfiguration der Hardware-Timerschaltung 1A, wie in Fig. 1 gezeigt, zeigt. In Fig. 2 bezeichnet das Bezugszeichen 21 eine Einmalimpuls-Generierungsschaltung und 22 bezeichnet einen analogen Timer.
  • Das Signal ACC_ON nimmt den "niedrigen" Pegel an, wenn das Signal ACC als Reaktion auf ACC EIN (ACC ON) (Einschalten des Zusatzschalters) auf einen "hohen" Pegel kommt. In der Hardware-Timerschaltung 1A beginnt der analoge Timer 22 seine Operation als Reaktion auf einen Startimpuls, den die Einmalimpuls-Generierungsschaltung 21 in Synchronismus zu einer steigenden Flanke zu dem "hohen" Pegel des Signals ACC_ON, das erzeugt wird, wenn das Signal ACC abgeschaltet wird (ACC AUS) (ACC OFF), ausgibt. Der analoge Timer 23 generiert ein Timer-Aus-Signal nach der Verzögerungszeit, die durch seinen Widerstand und Kondensator bestimmt wird.
  • Fig. 3 ist ein Schaltungsdiagramm, das eine Konfiguration des Energieversorgungsschaltkreises 1B zeigt. In Fig. 3 werden die gleichen oder ähnliche Abschnitte zu jenen von Fig. 1 durch die gleichen Bezugszeichen bezeichnet, und deren Beschreibung wird hier weggelassen. In Fig. 3 bezeichnet das Bezugszeichen 31 einen D-Flip-Flop mit einem Einstellanschluss 5 und einem Rücksetzanschluss R. Er hat seinen D-Eingangsanschluss mit der Ausgabe von einem spezifizierten Port (Bit30) von dem Mikroprozessor 2 versorgt, und seinen Takteingangsanschluss mit einem Schreibsignal von dem Mikrocomputer 2 versorgt. Außerdem hat er seinen Einstelleingangsanschluss mit dem Backup 3 V von der Backupenergieversorgung 4 versorgt und seinen Rücksetzeingangsanschluss mit einem Backuprücksetzsignal von der in Fig. 4 gezeigten Backupenergieversorgung oder mit dem 3 V-Haupt-EIN-Signal, das durch eine Verzögerungsschaltung 36 verzögert wird, versorgt. Das Bezugszeichen 32 bezeichnet einen Inverter und 33 bezeichnet einen Transistor zum Steuern des 3 V-Haupt-EIN-Signals, das die Steuerschaltung 1 ausgibt, wenn die Haupt 3 V in den EIN- Zustand eintritt. Dioden 34 und 35 ermöglichen das Rücksetzen des D-Flip-Flops 31 durch das Backuprücksetzsignal oder 3 V- Haupt-EIN-Signal. Das Bezugszeichen 36 bezeichnet die Verzögerungsschaltung und 37 bezeichnet eine Pufferschaltung mit einem Steueranschluss. Die Pufferschaltung 37 wird in der Ausführungsform 2 verwendet, die nachstehend beschrieben wird. Sie versorgt den Port (Bit30) des Mikrocomputers 2 mit einem Signal +B_DOWN*, sodass der Mikrocomputer 2 eine Entscheidung bezüglich dessen trifft, ob das Backup bis zu diesem Zeitpunkt in der Hochfahroperation des Systems als Reaktion auf das ACC EIN normal ausgeführt wurde.
  • Fig. 4 ist ein Schaltungsdiagramm, das eine Konfiguration der Backupenergieversorgung 4 zeigt. In Fig. 4 bezeichnet das Bezugszeichen 41 einem Regler zum Generieren der 3 V-Backupenergieversorgung von der 12 V-Energieversorgung, die aus der im Fahrzeug befestigten Batterie besteht. Das Bezugszeichen 42 bezeichnet einen Rücksetz-IC zum Generieren des Backuprücksetzsignals von der 3 V-Backupenergieversorgung. Der Rücksetz- IC 42 generiert das Backuprücksetzsignal, das auf den "niedrigen" Pegel fällt, wenn der Wert des 3 V-Backup 3 V wird, ein Backupschwellwert von dem SDRAM 6, und steigt auf den "hohen Pegel" bei 3,2 V.
  • Die Backupenergieversorgung 4 generiert die 3 V-Backupenergie, die als das Backup für den Energieversorgungsschaltkreis 1B und den SDRAM 6 dient. Der Rücksetz-IC 42 führt die Anfangseinstellung des Energieversorgungsschaltkreises 1B aus. Die Rücksetzspannung wird auf den Backupschwellwert von dem SDRAM 6 eingestellt, um den Programmausreißer zu verhindern, der durch unsachgemäßes Wiederbeschreiben des SDRAM 6 wegen dem Spannungsabfall von der 3 V-Backupenergieversorgung verursacht wird.
  • Fig. 5 ist ein Blockdiagramm, das eine Konfiguration der Hauptenergieversorgungs-Ein/Aus-Schaltung 1C zeigt. In Fig. 5 werden die gleichen oder ähnliche Abschnitte zu jenen von Fig. 1 durch die gleichen Bezugszeichen bezeichnet und deren Beschreibung wird hier weggelassen. In Fig. 5 bezeichnet das Bezugszeichen 51 einen D-Flip-Flop mit einem Einstellanschluss und einem Rücksetzanschluss. Der D-Flip-Flop hat seinen D-Eingangsanschluss mit der Ausgabe von dem spezifizierten Port (Bit31) des Mikrocomputers 2 versorgt, und hat seinen Takteingangsanschlüss mit einem Schreibsignal versorgt, das von dem Mikrocomputer 2 ausgegeben wird. Außerdem hat er seinen Einstelleingangsanschluss mit dem Signal ACC_ON versorgt und den Rücksetzeingangsanschluss mit dem Backuprücksetzsignal oder Timer-Aus-Signal versorgt. Bezugszeichen 52 und 53 bezeichnen jedes eine Diode zum Ermöglichen des Rücksetzens von dem D-Flip-Flop 51 durch das Backuprücksetzsignal oder Timer-Aus-Signal.
  • Wenn die Energieversorgung des Fahrzeugs eingeschaltet wird, kommt das Signal ACC_ON auf den "niedrigen" Pegel und der D- Flip-Flop 51 wird eingestellt. Somit kommt sein Q-Ausgang zum "hohen" Pegel und der Hauptschaltkreis 11 wird leitend gemacht, wodurch die Hauptenergie durch die Hauptenergieversorgungs-Ein/Aus-Schaltung 1C zugeführt wird.
  • Wenn im Gegensatz dazu die Energieversorgung des Fahrzeugs abgeschaltet wird, kommt das Signal ACC_ON auf den "hohen" Pegel, wodurch Schreiben der Portausgabe (Bit31) des Mikrocomputers 2 zu dem D-Flip-Flop 51 ermöglicht wird. Wenn die Portausgabe (Bit31) durch das Schreibsignal geschrieben ist, kommt der Q-Ausgang zu dem "niedrigen" Pegel. Dies beendet die Leitung des Hauptschaltkreises 11, wodurch die Hauptenergieversorgung gestoppt wird. Wenn die Portausgabe (Bit31) während der Zeit nicht geschrieben wird, wenn das Signal ACC_ON auf den "hohen" Pegel ansteigt, bis zu der Zeit, wenn die Hardware-Timerschaltung 1A ihre vorbestimmte verstrichene Zeit abschließt, wird in diesem Fall auch der D-Flip-Flop 51 durch das Timer-Aus-Signal zurückgesetzt, das die Hardware- Timerschaltung 1A ausgibt, wenn sie die vorbestimmte verstrichene Zeit abschließt. Somit wird die Leitung des Hauptschaltkreises 11 beendet und die Hauptenergieversorgung wird zwangsweise gestoppt. Die Schaltungskonfiguration, in der das Backuprücksetzsignal den D-Flip-Flop 51 zurücksetzt, kann eine zufällige Leitung des Hauptschaltkreises 11 durch positives Rücksetzen des D-Flip-Flops 51 beim Hochfahren des Systems verhindern, wodurch auch verhindert werden kann, dass die Hauptenergie zugeführt wird.
  • Fig. 6 ist ein Schaltungsdiagramm, das eine Konfiguration der CKE-Steuerschaltung 7 zeigt. Sie bestimmt den CKE- (Taktfreigabe-)Zustand des SDRAM 6 gemäß dem Zustand des CKE-Anschlusses und dem Zustand eines Ports (Bit29) der Speichersteuervorrichtung (Mikrocomputer 2). Außerdem ermöglicht sie der CKE des SDRAM 6 unabhängig von dem Zustand des CKE-Anschlusses in dem unbestimmten Zustand der Speichersteuervorrichtung fixiert zu sein. In Fig. 6 bezeichnet das Bezugszeichen 61 einen D-Flip-Flop mit einem Einstellanschluss und einem Rücksetzanschluss, 62 bezeichnet eine UND-Schaltung und 63 bestimmt eine ODER-Schaltung. Der D-Flip-Flop 61 hat seinen D-Eingangsanschluss mit der Ausgabe des spezifizierten Ports (Bit29) des Mikrocomputers 2 versorgt und seinen Takteingangsanschluss mit dem Schreibsignal des Mikrocomputers 2 versorgt. Außerdem hat er seinen Einstelleingangsanschluss mit der Speicherenergieversorgung versorgt, und seinen Rücksetzeingangsanschluss mit der Ausgabe der ODER-Schaltung 63 versorgt.
  • Fig. 7 ist ein Zeiteinstellungsdiagramm, das die Operation der CKE-Steuerschaltung 7 darstellt. Von einem Zeitpunkt t0 bis unmittelbar vor einem Zeitpunkt t1 ist eine Systemrücksetzperiode nach dem Hochfahren, in der das Signal CKE des SDRAM 6, das die CKE-Steuerschaltung 7 ausgibt, den "niedrigen" Pegel beibehält, da der D-Flip-Flop 61 durch das Systemrücksetzsignal eines "niedrigen" Pegels zurückgesetzt wird. Diese Periode von dem Zeitpunkt t0 bis unmittelbar vor dem Zeitpunkt t1 ist eine Periode, während der der Selbstauffrischungsmodus aufrechterhalten wird.
  • Zum Zeitpunkt t1 steigt das Systemrücksetzsignal auf den "hohen" Pegel, da die Systemrücksetzung freigegeben wird. Somit wird der Rücksetzzustand des D-Flip-Flops 61 freigegeben.
  • Von dem Zeitpunkt t1 bis unmittelbar vor Zeitpunkt t2 hält der D-Flip-Flop 61 den Rücksetzzustand, wodurch der Selbstauffrischungsmodus des SDRAM 6 aufrechterhalten wird.
  • Nachdem der Speichersteuervorrichtungsmodus eingestellt ist, wird zu dem Zeitpunkt t2 der Selbstauffrischungsmodus des SDRAM 6 als Reaktion auf die Ausgabe des Ports (Bit29) freigegeben. Zu dem Zeitpunkt t2 nehmen sowohl die Speichersteuervorrichtungs-CKE als auch die Ausgabe des Ports (Bit29) den "hohen" Pegel an. Entsprechend wird der "hohe" Pegel der Ausgabe des Ports (Bit29) durch die steigende Kante des Schreibsignals gelesen, sodass der Q-Ausgang des D-Flip-Flops 61 auf den "hohen" Pegel ansteigt. Da die Speichersteuervorrichtungs-CKE zu diesem Zeitpunkt auf dem "hohen" Pegel platziert ist, steigt das Signal CKE des SDRAM 6, die Ausgabe der UND- Schaltung 62, auf den "hohen" Pegel zu dem Zeitpunkt, wenn der Q-Ausgang von dem D-Flip-Flop 61 auf den "hohen" Pegel steigt.
  • Von dem Zeitpunkt t2 zu dem Zeitpunkt t3 ist die Selbstauffrischungsmodus-Freigabeperiode des SDRAM 6. Zum Zeitpunkt t3 fällt die Speichersteuervorrichtungs-CKE auf den "niedrigen" Pegel. Somit macht die Ausgabe der UND-Schaltung 62, d. h. das Signal CKE des SDRAM 6, einen Übergang auf den "niedrigen" Pegel, sodass das Signal CKE des SDRAM 6 maskiert ist. Zum Zeitpunkt t4, zu dem die Ausgabe des Ports (Bit29) der "niedrige" Pegel ist, steigt das Schreibsignal, als Reaktion dazu wird der "niedrige" Pegel der Ausgabe des Ports (Bit29) gelesen, sodass sich der Q-Ausgang des D-Flip-Flops 61 auf den "niedrigen" Pegel verlagert.
  • Als nächstes wird die Operation der vorliegenden Ausführungsform 1 beschrieben.
  • Wie in dem Modusübergangsdiagramm von Fig. 8 gezeigt, hat die vorliegende Ausführungsform drei Modi von dem SDRAM 6: den unbestimmten Modus M1; den normalen Operationsmodus M2; und den Selbstauffrischungsmodus M3. Wenn die Energieversorgung in dem unbestimmten Moduszustand M1 eingeschaltet wird (ACC EIN), verlagert der SDRAM 6 seinen Modus zu dem normalen Operationsmodus M2. Wenn im Gegensatz dazu die Energieversorgung abgeschaltet wird (ACC AUS) und die Zeit der Hardware-Timerschaltung 1A in dem normalen Operationsmodus M2 abgelaufen ist, kehrt der SDRAM 6 zu dem unbestimmten Modus M1 zurück, in dem dem SDRAM 6 keine Energie zugeführt wird.
  • Wenn während der Zeitdauer von dem Abschalten der Energieversorgung (ACC AUS) bis zu dem Zeitablauf der Hardware-Timerschaltung 1A in dem normalen Operationsmodus M2 ein Interrupt ACC_INT* auftritt, verlagert der SDRAM 6 seinen Modus zu dem Selbstauffrischungsmodus M3.
  • In dem Selbstauffrischungsmodus sichert die Backupenergieversorgung 4 den SDRAM 6. Wenn die Energieversorgung in dem Selbstauffrischungsmodus M3 eingeschaltet wird (ACC EIN), verlagert der SDRAM 6 seinen Modus zu dem normalen Operationsmodus M2. Wenn die Spannung der Backupenergieversorgung 4, die den SDRAM 6 sichert, in dem Selbstauffrischungsmodus M3 abfällt, stoppt der Microcomputer 2 seine Operation und der SDRAM 6 verlagert seinen Modus zu dem unbestimmten Modus M1, in dem die Energie nicht zugeführt wird.
  • Als nächstes wird die Operation der vorliegenden Ausführungsform 1 der Backupspeichersteuereinheit unter den folgenden drei Phasen beschrieben: eine Anfangsenergieversorgungsverbindungsphase, in der die Backupspeichersteuereinheit mit dem Eingang B+ zum ersten Mal verbunden wird; eine Systemhochfahrphase gemäß dem ACC EIN; und eine Systembeendigungsphase gemäß dem ACC AUS.
  • Zuerst wird die Operation in der Anfangsenergieversorgungsverbindungsphase beschrieben.
  • In der Anfangsenergieversorgungsverbindungsphase, in der das System mit der 12 V-Energieversorgung der Batterie des Fahrzeugs zum ersten Mal verbunden wird, steigt das 3 V-Backup von OV auf 3 V an. Somit wird das Backuprücksetzsignal generiert, wie in Fig. 4 gezeigt. Als ein Ergebnis wird der D-Flip-Flop 31 über die Diode um 34 des Energieversorgungsschaltkreises 1B zurückgesetzt, wie in Fig. 3 gezeigt, und der zweite Schaltkreis 9 wird bei dem AUS-Zustand fixiert. Außerdem ist auch der Hauptschaltkreis 11 in dem AUS-Zustand, und das 3 V- Haupt- und 3 V-Haupt-EIN-Signal werden nicht ausgegeben. Somit wird die 3 V-Speicherenergieversorgung nicht ausgegeben, sodass der SDRAM 6 in dem unbestimmten Modus ist.
  • Als nächstes wird die Operation beim Hochfahren des Systems als Reaktion auf das ACC EIN beschrieben.
  • Fig. 9 ist ein Flussdiagramm, das die Operation beim Hochfahren des Systems in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt. Beim Hochfahren des Systems ist der SDRAM 6 in dem Selbstauffrischungsmodus M3 oder unbestimmten Modus M1. In dem Selbstauffrischungsmodus M3 wird der SDRAM 6 durch die 3 V-Backupenergie gesichert, die von der Backupenergieversorgung 4 zugeführt wird. In dem unbestimmten Modus M1 wird dem SDRAM 6 keine Energie zugeführt. Die Operation zum Hochfahren des Systems in diesen Fällen wird in Fig. 8 als der Modusübergang von dem Selbstauffrischungsmodus M3 zu dem normalen Operationsmodus M2 oder von dem unbestimmten Modus M1 zu dem normalen Operationsmodus M2 gezeigt.
  • Zuerst wird der Übergang von dem Selbstauffrischungsmodus M3 zu dem normalen Operationsmodus M2 beschrieben. Als Reaktion auf das ACC EIN (Einschalten des Zusatzschalters des Fahrzeugs) wird das Signal ACC ausgegeben. Das Signal ACC mit dem "niedrigen" Pegel zeigt den EIN-Zustand an. Als Reaktion auf das Signal ACC wird das Signal ACC_ON des "niedrigen" Pegels ausgegeben. Entsprechend wird der D-Flip-Flop 51 der Hauptenergieversorgungs-Ein-/Aus-Schaltung 1C, wie in Fig. 5 gezeigt, eingestellt, und gibt von seinem Q-Ausgangsanschluss das Signal mit "hohem" Pegel aus. Somit wird der Hauptschaltkreis 11 in den EIN-Zustand gebracht, sodass die Hauptenergie von dem Eingang B+ zugeführt wird (Schritt ST1). Als Reaktion auf die Hauptenergieversorgung wird das Systemrücksetzsignal für eine feste Periode ausgegeben, gefolgt durch die Freigabe der Systemrücksetzung (Schritt ST2) und durch die Operation des Mikrocomputers 2.
  • Außerdem versorgt die Steuerschaltung 1 als Reaktion auf das Einschalten der Hauptenergieversorgung den Energieversorgungsschaltkreis 1B mit dem 3 V-Haupt-EIN-Signal des "niedrigen" Pegels. Entsprechend wird der erste Schaltkreis 8 durch das 3 V-Haupt-EIN-Signal in den EIN-Zustand gebracht, sodass die 3 V-Hauptenergie dem SDRAM 6 als die 3 V-Speicherenergie zugeführt wird. Das 3 V-Haupt-EIN-Signal wird auch dem Rücksetzanschluss des D-Flip-Flops 31 über die Verzögerungsschaltung 36 und die Diode 35 zugeführt, um den D-Flip-Flop 31 in den Rücksetzzustand zu bringen. Somit wird ein Signal mit einem "hohen" Pegel von seinem QN-Ausgangsanschluss ausgegeben, sodass der zweite Schaltkreis 9 in den AUS-Zustand gebracht wird. Somit wird die Energieversorgung der 3 V-Backupenergie von der Backupenergieversorgung 4 zu dem SDRAM 6 unterbrochen (Schritt ST3). Da der D-Flip-Flop 31 von seinem Q-Ausgangsanschluss ein Signal mit "niedrigen " Pegel ausgibt, wird in diesem Fall der Transistor 33 in den EIN-Zustand gebracht.
  • Seine Operation bei Schritt ST2 startend beginnt der Microcomputer 2 seine Softwareoperation und trifft eine Entscheidung bezüglich des Interruptsignals BATT_NMI*, das als ein Ergebnis der Spannung generiert wird, die durch die Spannungserfassungsschaltung 3 erfasst wird (Schritt ST4). Das Interruptsignal BATT_NMI*, das ein resultierendes Signal der Entscheidung durch die Spannungserfassungsschaltung 3 bezüglich dessen ist, ob der Spannungspegel des Eingangs +B einen spezifizierten Wert überschreitet oder nicht, wird "1", wenn er den spezifizierten Wert überschreitet, aber "0", wenn er ihn nicht überschreitet. Wenn der Spannungspegel des Eingangs +B den spezifizierten Wert überschreitet, ist die Ausgabe des Ports (Bit29) des Mikrocomputers 2, die dem D-Eingangsanschluss des D-Flip-Flops 61 der CKE-Steuerschaltung 7 zugeführt wird, wie in Fig. 6 gezeigt, bei dem "hohen" Pegel fixiert, wie in Fig. 7 (c) gezeigt, und das Schreibsignal wird dem Takteingangsanschluss des D-Flip-Flops 61 zu dem Zeitpunkt t2 zugeführt, wie in Fig. 7 (d) gezeigt. Als ein Ergebnis wird der Selbstauffrischungsmodus des SDRAM 6 freigegeben (Schritt ST5), der von dem Zeitpunkt t0, bei dem die Hauptenergieversorgung bei Schritt ST1 eingeschaltet wird, aufrechterhalten wird. Anschließend wird eine Vorladung aller Bänke ausgeführt (Schritt ST6), gefolgt durch eher kurzes Einstellen eines Auffrischungszählers (Schritt ST7), durch eine automatische Auffrischung (Schritt ST8), durch Einstellen eines Modusregisters (Schritt ST9) und durch Einstellen des Auffrischungszählers bei einem normalen Zustand (Schritt ST10). Somit verlagert sich der SDRAM 6 zu dem normalen Operationsmodus M2.
  • Übrigens wird der Interrupt während der Bearbeitung von Schritt ST5 bis Schritt ST10 verhindert.
  • Wenn der Spannungspegel von dem Eingang +B den spezifizierten Wert bei Schritt ST4 nicht überschreitet, wird der Abfall in der Energieversorgungsspannung von dem Eingang +B angenommen und die Bearbeitung fährt zu Schritt ST32 von Fig. 10 fort, ohne den Selbstauffrischungsmodus M3 freizugeben. Bei Schritt ST32 setzt der Microcomputer 2 ein Backupregister auf "1" und führt die Steuerung aus, um das Backup unter Verwendung der 3 V-Backupenergieversorgung der Backupenergieversorgung 4 zu ermöglichen. Spezieller platziert der Mikrocomputer 2 seinen Port (Bit30) auf den "hohen" Pegel, führt ihn dem D-Eingangsanschluss des D-Flip-Flops 31 in dem Energieversorgungsschaltkreis 1B zu, wie in Fig. 3 gezeigt, und führt das Schreibsignal dem Takteingangsanschluss dem D-Flip-Flops 31 zu. Dann bringt der Microcomputer 2 den zweiten Schaltkreis 9 in den EIN-Zustand, um den SDRAM 6 mit der 3 V-Speicherenergie nicht nur von der 3 V-Hauptenergieversorgung 5 zu versorgen, sondern auch von der 3 V-Backupenergieversorgung 4. Anschließend 6 setzt er ein Abschaltregister auf "0" (Schritt ST33) und tritt in einen Wartemodus ein, um auf den abgesenkten Spannungspegel des Eingangs +B zu warten, um zurückzukehren (Schritt ST34). Dann führt er die Systemwiederherstellungsbearbeitung aus (Schritt ST35), wobei er zu Schritt ST4 von Fig. 9 zurückkehrt.
  • Als nächstes wird der Modusübergang von dem unbestimmten Modus M1 zu dem normalen Operationsmodus M2 beschrieben. Die Operation fährt auch entlang dem gleichen Flussdiagramm wie in Fig. 9 gezeigt fort, das zum Erläutern des Modusübergangs von dem Selbstauffrischungsmodus M3 zu dem normalen Operationsmodus M2 verwendet wird.
  • Wenn der Spannungspegel des Eingangs +B beim Hochfahren des Systems durch das ACC EIN normal ist, wird der Selbstauffrischungsmodus M3 somit unabhängig davon freigegeben, ob der gegenwärtige Modus der unbestimmte Modus M1 oder der Selbstauffrischungsmodus M3 ist. Dann wird die Bearbeitung von Schritt ST6 bis Schritt ST10 ausgeführt, sodass der SDRAM 6 einen Übergang zu dem normalen Operationsmodus M2 vornimmt und dann mit der 3 V-Hauptenergie versorgt wird. Wenn im Gegensatz dazu der Spannungspegel des Eingangs +B nicht normal ist, wie etwa, dass er zeitweilig abfällt, wartet der Mikrocomputer 2 bei Schritt ST34 auf den Spannungspegel, zu dem normalen Pegel zurückzukehren und gibt dann den Selbstauffrischungsmodus M3 frei, gefolgt durch die Bearbeitung von Schritt ST6 bis Schritt ST10. Somit verlagert sich der SDRAM 6 zu dem normalen Operationsmodus M2.
  • Auf diesem Weg macht der SDRAM 6 beim Hochfahren des Systems als Reaktion auf das ACC EIN einen Übergang zu dem normalen Modus M2 durch die Bearbeitung, die in Fig. 9 dargestellt wird, und die Bearbeitung von Schritt ST32 bis Schritt ST35, die in Fig. 10 dargestellt wird, unabhängig davon, ob der SDRAM 6 in dem unbestimmten Modus M1 oder dem Selbstauffrischungsmodus M3 ist.
  • Als nächstes wird die Operation beschrieben, wenn der Spannungspegel des Eingangs +B beim Hochfahren des Systems als Reaktion auf das ACC EIN für eine eher lange Zeit abfällt. In diesem Fall wird auch die Versorgung des 3 V-Backup von der Backupenergieversorgung 4 bei Schritt ST3 von Fig. 9 unabhängig davon gestoppt, ob der SDRAM 6 in dem unbestimmten Modus M1 oder dem Selbstauffrischungsmodus M3 ist. Von Schritt ST4 zu Schritt ST32 von Fig. 10 fortfahrend wartet die Software anschließend auf die Wiederherstellung des Pegels der Spannung, die von der Backupenergieversorgung 4 zugeführt wird. Wenn jedoch der Spannungspegel des Eingangs +B nur fällt, fällt auch der Spannungspegel des 3 V-Backup, der von der Backupenergieversorgung 4 zugeführt wird, sodass der SDRAM 6 einen Übergang zu dem unbestimmten Modus M1 vornimmt. Die Operation wird in Fig. 8 als der Modusübergang von dem Selbstauffrischungsmodus M3 zu dem unbestimmten Modus M1 wegen dem Spannungsabfall in der Backupenergieversorgung dargestellt.
  • Fig. 10 ist ein Flussdiagramm, das die Operation beim Verlassen des Systems als Reaktion auf das ACC AUS in der Ausführungsform 1 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt. Beim Verlassen des Systems ist der SDRAM 6 in dem normalen Operationsmodus M2. Die Operation beim Verlassen des Systems wird in Fig. 8 als der Modusübergang von dem normalen Operationsmodus M2 zu dem Selbstauffrischungsmodus M3 oder zu dem unbestimmten Modus M1 dargestellt.
  • Der Übergang von dem normalen Operationsmodus M2 zu dem Selbstauffrischungsmodus M3 oder zu dem unbestimmten Modus M1 wird mit Bezug auf das Flussdiagramm von Fig. 10 beschrieben. Die Hardware-Timerschaltung 1A beginnt ihr Zählen, wenn das Signal ACC abgeschaltet wird, d. h. in Synchronisation zu der steigenden Flanke zu dem "hohen" Pegel des Signals ACC_ON als Reaktion auf das ACC AUS. Dann generiert sie das Timer-Aus- Signäl, nachdem die vorbestimmte Verzögerungszeit abgelaufen ist, die durch ihren Widerstand und Kondensator bestimmt wird. Wenn in diesem Fall ein Interruptsignal ACC_INT* auftritt, bevor die Hardware-Timerschaltung 1A das Timer-Aus- Signal ausgibt, startet der Microcomputer 2 seine Softwareoperation (Schritt ST21).
  • Selbst wenn das Interruptsignal ACC_INT* nicht auftritt, wenn die Zeit der Hardware-Timerschaltung 1A abgelaufen ist (Schritt ST22), bringt die Hardware-Timerschaltung 1A den Hauptschaltkreis 11 in den AUS-Zustand durch Zwang, die Hauptenergieversorgung abzuschalten (Schritt ST23). Der Modusübergang, in dem die Hardware-Timerschaltung 1A die Energieversorgung zwangsweise abgeschaltet, wenn das Interruptsignal ACC INT* nicht auftritt, wird in Fig. 8 als der Modusübergang von dem normalen Operationsmodus M2 zu dem unbestimmten Modus M1 dargestellt.
  • Die Softwareoperation als Reaktion auf das Interruptsignal ACC_INT* startend sichert der Mikroprozessor 2 die Daten, die in den Registern und Speichern einschließlich des SDRAM 6 gespeichert sind (Schritt ST24). Um eine Fehlfunktion wegen einer momentanen Energieunterbrechung zu verhindern, überprüft der Mikroprozessor 2 außerdem das Interruptsignal ACC_INT*, nachdem 10 msek seit dem Zeitpunkt verstrichen sind, zu dem es aufgetreten ist (Schritt ST26). Wenn es noch vorhanden ist, setzt der Mikroprozessor 2 den Auffrischungszähler auf eine eher kurze Zeit (Schritt ST27), führt die automatische Auffrischung aus (Schritt ST28), nimmt die Vorladung aller Bänke vor (Schritt ST29), stellt den Selbstauffrischungsmodus ein (Schritt ST30), stellt den Selbstauffrischungsmodus her (Schritt ST31), setzt das Backupregister auf "1", um die 3 V- Backup dem SDRAM 6 zuzuführen (Schritt ST32), startet das Backup zu dem SDRAM 6, setzt das Abschaltregister auf "0", um die Hauptenergieversorgung abzuschalten, wenn das ACC AUS ist (Schritt ST33), führt das Warten aus (Schritt ST34) und führt die Systemwiederherstellungsbearbeitung aus (Schritt ST35).
  • Wenn der Microcomputer 2 bei Schritt ST25 das Interruptsignal ACC_INT* nicht verifizieren kann, fährt er zu einer Adresse zum Ausführen einer spezifizierten Bearbeitung nach Stoppen der Sicherungsbearbeitung bei Schritt ST24 aus (Schritt ST36).
  • Wenn im Gegensatz dazu der Abfall in dem Spannungspegel von dem Eingang +B das Interruptsignal BATT_NMI* verursacht, fährt die Bearbeitung zu Schritt ST27 fort und weiter: sie setzt den Auffrischungszähler auf einen kürzeren Wert, um ein Backup so schnell wie möglich vorzunehmen (Schritt ST27), gefolgt durch die Bearbeitung bei Schritten ST28, ST29 und ST30, wodurch der Selbstauffrischungsmodus M3 hergestellt wird (Schritt ST31). Als ein Ergebnis tritt der SDRAM 6 in den Backupmodus ein, in dem die 3 V-Backupenergie von der Backupenergieversorgung 4 zugeführt wird. Wenn der Spannungspegel der 3 V-Backupenergie fällt, verlagert sich der SDRAM 6 von dem Selbstauffrischungsmodus M3 zu dem unbestimmten Modus M1.
  • In Fig. 8 wird der Modusübergang wegen dem Interruptsignal BATT_NMI* wegen dem Abfall in dem Spannungspegel von dem Eingang +B in dem normalen Operationsmodus M2 als der Modusübergang von dem normalen Operationsmodus M2 zu dem Selbstauffrischungsmodus M3 und dann zu dem unbestimmten Modus M1 dargestellt.
  • Wie oben beschrieben, hat die vorliegende Ausführungsform 1 drei Modi des SDRAM 6, den unbestimmten Modus M1, den normalen Operationsmodus M2 und den Selbstauffrischungsmodus M3, und die Energieversorgung wird in dem unbestimmten Modus M1 gestoppt. Außerdem kann sich beim Hochfahren des Systems als Reaktion auf das ACC EIN der SDRAM 6 zu dem normalen Operationsmodus M2 unabhängig davon verlagern, ob der SDRAM 6 in dem unbestimmten Modus M1 oder dem Selbstauffrischungsmodus M3 ist, ohne den Modus vor dem Hochfahren des Systems zu halten. Die Bearbeitung wird durch die in dem Flussdiagramm von Fig. 9 dargestellte Prozedur und Schritte ST32-ST35 von Fig. 10, die dem unbestimmten Modus M1 und dem Selbstauffrischungsmodus M3 gemeinsam sind, ausgeführt.
  • Selbst wenn das Ausreißen oder Einfrieren des Mikrocomputers 2 auftritt und das Programm beim Verlassen des Systems durch das ACC AUS nicht normal arbeiten kann, ermöglicht die Bearbeitung außerdem durch die Hardware, d. h. das Auslaufen der Zeit von der Hardware-Timerschaltung 1A, dem SDRAM 6, einen sicheren Übergang von dem normalen Operationsmodus M2 zu dem Selbstauffrischungsmodus M3 oder dem unbestimmten Modus M1 zu machen. Somit kann die Energieversorgung für den SDRAM 6 in dem unbestimmten Modus M1 gestoppt werden.
    • Ausführungsform 2
  • Fig. 11 ist ein Flussdiagramm, das die Operation bei dem Hochfahren des Systems einer Ausführungsform 2 der Backupspeichersteuereinheit in Übereinstimmung mit der vorliegenden Erfindung darstellt. In Fig. 11 werden die gleichen oder ähnliche Abschnitte wie jene von Fig. 9 durch die gleichen Bezugszeichen bezeichnet, und deren Beschreibung wird hier weggelassen. In der vorliegenden Ausführungsform 2 wird das Signal +B_DOWN* von dem Puffer 37 zu dem Port (Bit30) des Mikrocomputers 2 (siehe Fig. 3) durch das Lesesignal bereitgestellt, das dem Steueranschluss der Pufferschaltung 37 beim Hochfahren des Systems als Reaktion auf das ACC EIN zugeführt wird. Als Reaktion auf das Signal +B_DOWN* wird eine Entscheidung bezüglich dessen getroffen, ob das Backup bisher normal vorgenommen wurde oder nicht (Schritt ST41). Wenn die Entscheidung getroffen wird, dass die Energieversorgung gestoppt ist, wird die Herstellung des Selbstauffrischungsmodus freigegeben (Schritt ST42), gefolgt durch Warten von 200 µs in Anbetracht der Charakteristika des SDRAM 6, der als der Speicher verwendet wird (Schritt ST43), durch die Bearbeitung von Schritt ST6 bis ST10 und durch den Übergang zu der normalen Operation.
  • Somit trifft die vorliegende Ausführungsform 2 eine Entscheidung bezüglich dessen, ob beim Hochfahren des Systems als Reaktion auf das ACC EIN das Backup bis zu diesem Zeitpunkt normal vorgenommen wird oder nicht, und wenn sie entscheidet, dass das Backup des SDRAM 6 nicht normal vorgenommen wird, veranlasst sie den SDRAM, sich durch Freigabe der Herstellung des Selbstauffrischungsmodus zu dem normalen Operationsmodus M2 zu verlagern. Als ein Ergebnis bietet die vorliegende Ausführungsform 2 der Backupspeichersteuereinheit einen Vorteil dadurch, dass sie in der Lage ist, die Zuverlässigkeit von den Daten zu verbessern, die in dem SDRAM 6 beim Hochfahren des Systems äls Reaktion auf das ACC EIN gespeichert werden.

Claims (6)

1. Backupspeichersteuereinheit umfassend:
eine Speicherschaltung (6) mit einem unbestimmten Modus, in dem keine Energie zugeführt wird, einem normalen Operationsmodus und einem Selbstauffrischungsmodus, wobei die Speicherschaltung ein flüchtiger Speicher ist;
eine Hauptenergieversorgung (5) zum Versorgen der Speicherschaltung mit Hauptenergie;
eine Backupenergieversorgung (4) zum Versorgen der Speicherschaltung mit Backupenergie;
eine Spannungserfassungsschaltung (3) zum Erfassen eines Zustands einer Versorgungsspannung, die durch die Hauptenergieversorgung und die Backupenergieversorgung eingespeist wird;
einen Energieversorgungsschaltkreis (1B) zum Umschalten einer Energieversorgung zu der Speicherschaltung zwischen der Hauptenergieversorgung und der Backupenergieversorgung; und
Steuermittel (1 und 2) zum Steuern des Energieversorgungsschaltkreises als Reaktion auf die Versorgungsspannung, die durch die Spannungserfassungsschaltung erfasst wird, und zum Halten der Energieversorgung zu der Speicherschaltung in dem unbestimmten Modus.
2. Backupspeichersteuereinheit nach Anspruch 1, wobei das Steuermittel umfasst:
eine Anfangseinstellschaltung (42) zum Initialisieren des Energieversorgungsschaltkreises, wenn die Energieversorgung zum ersten Mal vorgenommen wird; und
eine Anfangseinstellzeit-Ausbesserungsschaltung für den unbestimmten Modus (34 und 51) zum Einstellen der Speicherschaltung auf den unbestimmten Modus, wenn die Anfangseinstellschaltung den Energieversorgungsschaltkreis initialisiert.
3. Backupspeichersteuereinheit nach Anspruch 1, wobei das Steuermittel umfasst:
eine Backupenergieversorgungshalteschaltung (31, 35 und 36) zum Halten der Energieversorgung von der Backupenergieversorgung zu der Speicherschaltung, wenn ein spezifiziertes Manipulationssignal in einem von dem unbestimmten Modus und dem Selbstauffrischungsmödus eingeschaltet wird; und
Softwaresteuermittel (2) zum Treffen einer Entscheidung bezüglich eines Spannungsabfalls in der Energieversorgung als Reaktion auf den Zustand der Hauptenergieversorgung, der durch die Spannungserfassungsschaltung erfasst wird, wenn das spezifizierte Manipulationssignal eingeschaltet wird, und zum Ausführen eines von einem Modusübergang und einer Energieversorgung als Reaktion auf das Entscheidungsergebnis, wobei der Modusübergang den Modus der Speicherschaltung zu dem Selbstauffrischungsmodus verlagert und die Energieversorgung Energie von der Backupenergieversorgung zu der Speicherschaltung durch eine Schaltsteuerung des Energieversorgungsschaltkreises einspeist.
4. Backupspeichersteuereinheit nach Anspruch 3, wobei das Steuermittel umfasst:
eine Hauptenergieversorgungsunterbrechungsschaltung in normaler Operationszeit (1A) zum zwangsweisen Unterbrechen der Hauptenergie, die der Speicherschaltung zugeführt wird, nachdem eine vorbestimmte Zeit verstrichen ist, wenn das spezifizierte Manipulationssignal in dem normalen Operationsmodus der Speicherschaltung abgeschaltet wird, und wobei
das Softwaresteuermittel die Backupenergie steuert, die von der Backupenergieversorgung zu der Speicherschaltung zugeführt wird, durch Steuern des Energieversorgungsschaltkreises, wenn das spezifizierte Manipulationssignal abgeschaltet wird.
5. Backupspeichersteuereinheit nach Anspruch 1, wobei das Steuermittel umfasst:
eine Backupzeitübergangschaltung im unbestimmten Modus (31, 34, 42 und 51) zum Vornehmen eines Übergangs der Speicherschaltung von dem Selbstauffrischungsmodus zu dem unbestimmten Modus durch Unterbrechen der Backupenergieversorgung, wenn ein Spannungsabfall in der Backupenergie, die der Speicherschaltung zugeführt wird, in dem Selbstauffrischungsmodus der Speicherschaltung auftritt.
6. Backupspeichersteuereinheit nach einem beliebigen der Ansprüche 1-5, wobei das Steuermittel ferner umfasst Mittel (2 und 37) zum Treffen einer Entscheidung bezüglich dessen, ob das Backup der Speicherschaltung bis zu diesem Zeitpunkt normal ausgeführt wird, wenn die Hauptenergieversorgung eingeschaltet wird.
DE10315028.5A 2002-04-05 2003-04-02 Backupspeichersteuereinheit mit reduziertem Stromverbrauch Expired - Fee Related DE10315028B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/104319 2002-04-05
JP2002104319A JP4152660B2 (ja) 2002-04-05 2002-04-05 メモリバックアップ制御装置

Publications (2)

Publication Number Publication Date
DE10315028A1 true DE10315028A1 (de) 2003-10-30
DE10315028B4 DE10315028B4 (de) 2014-08-21

Family

ID=28672281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10315028.5A Expired - Fee Related DE10315028B4 (de) 2002-04-05 2003-04-02 Backupspeichersteuereinheit mit reduziertem Stromverbrauch

Country Status (4)

Country Link
US (1) US7085946B2 (de)
JP (1) JP4152660B2 (de)
CN (1) CN100412757C (de)
DE (1) DE10315028B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3958546B2 (ja) * 2001-10-01 2007-08-15 フリースケール セミコンダクター インコーポレイテッド バッファ制御システムおよびバッファ制御可能なメモリー
JP2005115771A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
KR20050120344A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법
JP4770283B2 (ja) * 2005-06-17 2011-09-14 富士ゼロックス株式会社 メモリ制御装置及びメモリ制御方法
US7962787B2 (en) * 2008-01-29 2011-06-14 Robert Bosch Gmbh System and method for preserving processor memory during power loss
CN101403945B (zh) * 2008-11-03 2010-10-27 成都市华为赛门铁克科技有限公司 存储系统及其节能方法
DE102009020731A1 (de) * 2009-05-11 2010-11-25 Continental Automotive Gmbh Verfahren und Steuereinheit zum Betreiben eines flüchtigen Speichers, Schaltungsanordnung und Fahrtenschreiber
US8812889B2 (en) * 2010-05-05 2014-08-19 Broadcom Corporation Memory power manager
US9292426B2 (en) 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
CN104881375B (zh) * 2014-05-28 2018-02-09 陈杰 存储系统掉电数据保护方法和装置
US11074960B2 (en) * 2019-06-17 2021-07-27 Micron Technology, Inc. Interrupt-driven content protection of a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271695A (ja) * 1985-05-27 1986-12-01 Mitsubishi Electric Corp メモリ装置
JPH08129511A (ja) * 1994-09-05 1996-05-21 Canon Inc メモリのバックアップ方法及びメモリのバックアップ回路並びに該回路を有するファクシミリ装置
JPH09147554A (ja) * 1995-11-24 1997-06-06 Nec Corp ダイナミックメモリ装置及びその駆動方法
JP3477689B2 (ja) * 1995-12-07 2003-12-10 株式会社日立製作所 磁気ディスク制御装置
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
JP3500919B2 (ja) 1997-07-30 2004-02-23 株式会社デンソー 車両用ナビゲーション装置
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
JPH11306752A (ja) * 1998-04-27 1999-11-05 Nec Corp Ｄｒａｍ混載電子回路装置
JP4136076B2 (ja) 1998-06-04 2008-08-20 キヤノン株式会社 メモリバックアップ制御装置およびメモリバックアップ制御方法
US6084813A (en) * 1998-06-04 2000-07-04 Canon Kabushiki Kaisha Apparatus and method for controlling memory backup using main power supply and backup power supply
US6088762A (en) * 1998-06-19 2000-07-11 Intel Corporation Power failure mode for a memory controller
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2001202165A (ja) * 2000-01-18 2001-07-27 Yamatake Building Systems Co Ltd Ｄｒａｍのバッテリ・バックアップ・システム

Also Published As

Publication number Publication date
CN1450434A (zh) 2003-10-22
JP2003296201A (ja) 2003-10-17
DE10315028B4 (de) 2014-08-21
JP4152660B2 (ja) 2008-09-17
CN100412757C (zh) 2008-08-20
US7085946B2 (en) 2006-08-01
US20030189862A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
DE102004012487B4 (de) Strom sparende Steuerschaltung einer elektronischen Vorrichtung und Betriebsverfahren davon
DE10159247B4 (de) Vorrichtung und Verfahren zur Durchführung eines Stromversorgungsmanagements von Kraftfahrzeugmultimediasystemen
DE60016528T2 (de) Leistungssteuerung für Kraftfahrzeug-Rechnersysteme während des Anlassens des Motors
DE60121720T2 (de) Halbleiterspeicheranordnung mit einer Vielzahl von Moden für geringen Stromverbrauch
DE69727355T2 (de) Anordnung und Verfahren zur Taktsequenzierung in einem Datenverarbeitungssystem
DE10315028A1 (de) Backupspeichersteuereinheit mit reduziertem Stromverbrauch
DE102005037635B4 (de) Hardwaresteuerung für den Wechsel des Betriebsmodus eines Speichers
DE69628265T2 (de) Magnetplattensteuerung zur Sicherung eines Cache-Speichers
DE102006048856B4 (de) Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung und IC-Halbleiterspeichervorrichtung
US4979143A (en) Recovery from power-down mode
EP0750312B1 (de) Steuerschaltung für einen Speicher
DE102006004596A1 (de) Verfahren und Vorrichtungen zum Implementieren einer Leistungsreduzierung bei einer Speichervorrichtung
DE60315651T2 (de) Halbleiterspeicher
DE69817114T2 (de) Verfahren und Vorrichtung zur Reduzierung des Vorspannungsstromes in einem Referenzspannungkonstanter
DE69925569T2 (de) Speichersteuerungsvorrichtung und -verfahren
DE69938019T2 (de) Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs
DE10338980B4 (de) Rücksetzsignalgenerator, Halbleiterspeicherbaustein und Rücksetzverfahren
DE102006043007B4 (de) Speicherbauelement, Speichersteuereinheit und Speichersystem
DE69832007T2 (de) Steuerschaltung für Computerspeicher
DE102005035079B4 (de) Speichersystem, synchrones Speicherbauelement und Betriebsverfahren
DE4411874C2 (de) Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis
DE19829288C2 (de) Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung
DE3003524C2 (de) Auffrischschaltung für einen dynamischen Speicher
EP1627470B1 (de) Integrierte schaltung mit stromsparmodus und verfahren zum betreiben der integrierten schaltung
DE10219652B4 (de) Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee