CN1450434A - 谋求减少消耗电流的存储器备用控制装置 - Google Patents

谋求减少消耗电流的存储器备用控制装置 Download PDF

Info

Publication number
CN1450434A
CN1450434A CN03110303A CN03110303A CN1450434A CN 1450434 A CN1450434 A CN 1450434A CN 03110303 A CN03110303 A CN 03110303A CN 03110303 A CN03110303 A CN 03110303A CN 1450434 A CN1450434 A CN 1450434A
Authority
CN
China
Prior art keywords
power supply
circuit
supply
standby
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03110303A
Other languages
English (en)
Other versions
CN100412757C (zh
Inventor
横山主税
日笠恭司
大塚和宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1450434A publication Critical patent/CN1450434A/zh
Application granted granted Critical
Publication of CN100412757C publication Critical patent/CN100412757C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

本发明的目的在于得到通过设置存储器的未设定模式，使得在所述未设定模式时不提供电源，谋求减少存储器不工作时的消耗电流的存储器备用控制装置。解决手段是，在SDRAM(6)设置未设定模式，在SDRAM(6)未工作的未设定模式时，停止由备用电源(4)提供的电源供给，抑制在所述SDRAM(6)的未设定模式时备用电源(4)提供的电源供给引起的消耗电流的增加，另外，不利用备用微型计算机，而利用硬件电路结构实现所述备用微型计算机产生的功能。

Description

谋求减少消耗电流的存储器备用控制装置
技术领域
本发明涉及适于使用于例如SDRAM的备用的存储器备用控制装置。
背景技术
作为已有的存储器备用控制装置，日本专利特开平11-53271号公报所揭示的使用DRAM作为备用存储器的系统中，用备用微型计算机等通常通电的CPU来管理上述DRAM的工作状态，使用该备用微型计算机进行各种控制。
已有的使用DRAM作为备用存储器的系统的存储器备用控制装置如上所述构成，因此除了主CPU以外，必须设置备用微型计算机，而且可能因程序的错误等而增加引起失控的危险，再者，在最初接通电源时，由于使DRAM处于自刷新模式，因此必须在主电源接通、处于自刷新模式之后，转移至备用状态。这是因为采用这样的存储器备用方法，若不将DRAM的工作模式设定为自刷新模式，在未进行初始设定的状态下提供备用电源，则在上述DRAM中存在无谓增加消耗电流的问题。
本发明是为解决上述问题而提出的，其目的在于得到一种存储器备用控制装置，该存储器备用控制装置在最初接通电源时，不需要将存储器的工作模式设定为自刷新模式，通过设置上述存储器的未设定模式，使得在上述未设定模式时不提供电源，以谋求减少存储器在不工作时的消耗电流。
本发明的另一目的在于，得到能够消除因程序的错误等而引起失控的危险性的存储器备用控制装置。
发明内容
本发明的存储器备用控制装置具备：具有不供给电源的未设定模式、通常工作模式及自刷新模式的易失性存储手段、对存储手段供给主电源的主电源供给电路、对存储手段供给备用电源的备用电源供给电路、检测由主电源供给电路及备用电源供给电路供给的电源电压状态的电压检测电路、切换由主电源供给电路或备用电源供给电路对存储手段提供的电源供给的电源供给切换电路、以及根据电压检测电路检测出的由备用电源供给电路及主电源供给电路供给的电源电压的状态来切换控制电源供给切换电路，并在未设定模式时切断对存储手段的电源供给的控制手段。
本发明的存储器备用控制装置，其控制手段具有设定初次进行电源供给时的电源供给切换电路的初始状态的初始设定电路、以及在利用初始设定电路设定电源供给切换电路初始状态时，使存储手段的状态为停止对存储手段的电源供给的未设定模式的，初始设定时未设定模式固定电路。
本发明的存储器备用控制装置，其控制手段具有备用电源供给停止电路及软件控制手段，所述备用电源供给停止电路在存储手段的未设定模式或自刷新模式中，在规定的操作信号接通时，停止从备用电源供给电路对存储手段进行的电源供给；所述软件控制手段在规定的操作信号接通时，根据由电压检测电路检测出的主电源的状态，判断主电源的电压下降，并根据判断结果使存储手段转移至自刷新模式，或者切换控制电源供给切换电路，从备用电源供给电路对存储手段进行电源供给。
本发明的存储器备用控制装置，其控制手段具有在存储手段的通常工作模式，在规定的操作信号断开时即起动，并在经过规定时间后强制性切断供给存储手段的主电源的通常工作时主电源切断电路；软件控制手段在规定的操作信号断开时，即控制电源供给切换电路，控制利用备用电源供给电路对存储手段的备用电源供给。
本发明的存储器备用控制装置，其控制手段具有备用时未设定模式转移电路，所述备用时未设定模式转移电路在存储手段的自刷新模式中，若将存储手段作为备用的备用电源发生电压低下的情况，则切断备用电源，使存储手段从自刷新模式向停止电源供给的未设定模式转移。
本发明的存储器备用控制装置，其控制手段具有在规定的操作信号接通时判断迄今为止存储手段的备用是否正常进行工作的功能。
附图说明
图1为本发明实施形态1的存储器备用控制装置的构成方框图。
图2为本发明实施形态1的存储器备用控制装置的硬件定时器电路构成的电路图。
图3为表示本发明实施形态1的存储器备用控制装置的电源供给切换电路构成的电路图。
图4为表示本发明实施形态1的存储器备用控制装置的备用电源构成的电路图。
图5为表示本发明实施形态1的存储器备用控制装置的主电源接通/切断电路的构成的电路图。
图6为表示本发明实施形态1的存储器备用控制装置的CKE控制电路的构成的电路图。
图7为表示本发明实施形态1的存储器备用控制装置的CKE控制电路的工作的时序图。
图8为本发明实施形态1的存储器备用控制装置的SDRAM的模式转移图。
图9为本发明实施形态1的存储器备用控制装置在系统起动时的工作流程图。
图10为本发明实施形态1的存储器备用控制装置在利用ACC OFF使系统停止时的工作流程图。
图11所示为本发明实施形态1的存储器备用控制装置在系统起动时的工作流程图。
符号说明
1控制电路(控制手段)，1A硬件定时器电路(通常动作时主电源切断电路)，1B电源供给切换电路，1C主电源接通/切断电路，2微型计算机(控制手段、软件控制手段)，3电压检测电路，4备用电源(备用电源供给电路)，5第一电源(主电源供给电路)，6 SDRAM(存储手段)，31 D触发器(备用电源供给停止电路、备用时未设定模式转移电路)，34二极管(初始设定时未设定模式固定电路、备用时未设定模式转移电路)，35二极管(备用电源供给停止电路)，36延迟电路(备用电源供给停止电路)，42复位IC(初始设定电路、备用时未设定模式转移电路)、51 D触发器(初始设定时未设定模式固定电路、备用时未设定模式转移电路)。
具体实施方式
下面对本发明一实施形态加以说明。
实施形态1
在本实施形态中，作为存储器备用控制装置说明的是适用于车载的控制车辆各部分的车辆控制电路中的易失性存储器，特别是适用于同步DRAM(下面称为“SDRAM”)的存储器备用控制装置。
在本实施形态1的存储器备用控制装置中，SDRAM其工作模式存在未设定模式、通常工作模式及自刷新模式等三种状态。所谓未设定模式是初始化前的模式状态，所谓通常工作模式是为了使得利用CD-ROM驱动器装置从CD-ROM读出的控制程序能够正常写入SDRAM而进行模式设定的模式状态，所谓自刷新模式是SDRAM进行自刷新动作的模式状态。
另外，本实施形态1的存储器备用控制装置对SDRAM设置未设定模式，在上述SDRAM未工作的未设定模式时，停止备用电源供给，抑制上述SDRAM在未设定模式时因备用电源供给而引起的消耗电流增加。另外，不利用备用微型计算机，而利用硬件电路构成来实现上述备用微型计算机的功能。
图1为本发明实施形态1的存储器备用控制装置的构成方框图。在图中，1为包含硬件定时器电路(通常工作时主电源切断电路)1A、电源供给切换电路1B及主电源接通/切断电路1C等的控制电路(控制手段)，利用备用电源4始终提供电源。另外，对该控制电路1若提供主电源，则输出“Low”电平的主3VON信号。2为微型计算机(控制手段、软件控制手段)，3为检测主电源状态即电压电平的电压检测电路。4为输出备用复位信号及备用3V的备用电源(备用电源供给电路)，5为从与未图示的电池连接的+B输入生成主3V电源的第一电源(主电源供给电路)。6为易失性存储器，在本实施形态1中是SDRAM(存储手段)。在该SDRAM6存储有后述的CD-ROM驱动器装置从CD-ROM读入的控制程序。7为CKE控制电路，8为将上述主3V电源接通/切断的第一开关电路，9为将备用3V电源接通/切断的第二开关电路，11为主开关电路，12为对CD-ROM驱动器装置等供给电源的第二电源，13为必须要电源供给的上述CD-ROM驱动器装置及各种机构等各种电路。14为将微型计算机2、控制电路1、SDRAM6及各种电路13之间加以连接的系统总线。
ACC信号为根据车辆附属开关的状态输出的信号，该ACC信号在通电状态下是形成“High”电平的信号。+B输入为从电池来的输入。
图2所示为图1所示的硬件定时器电路1A的构成电路图，在图中，21为单稳态脉冲发生电路，22为模拟定时器。在ACC ON(附属开关接通)时，若ACC信号在通电状态下成为“High”电平，则ACC ON信号为“Low”电平的信号。在该硬件定时器电路1A中，与ACC信号变成断开(ACC OFF)时的向ACC ON信号的“High”电平上升的上升沿同步，由单稳态脉冲发生电路21输出开始脉冲，利用该开始脉冲，模拟定时器22开始工作。该模拟定时器22在利用RC设定的延迟时间之后，产生定时器时间到信号。
图3所示为电源供给切换电路1B的电路构成图，在图3中对于与图1相同或相当的部分，附加相同的符号，并省略说明。在图中，31为具有置位端及复位端的D触发器(备用电源供给停止电路、备用时未设定模式转移电路)，微型计算机2的规定端口输出(Bit30)提供给D输入端，来自微型计算机2的写入信号输入至时钟信号输入端。再有，来自备用电源4的备用3V提供给置位输入端，图4所示的备用电源的备用复位信号或利用延迟电路(备用电源供给停止电路)36延迟的主3V ON信号提供给复位输入端。32为反相器，33为主3V处于通电状态时控制由控制电路1输出的主3V ON信号用的晶体管。二极管(初始设定时未设定模式固定电路、备用时未设定模式转移电路)34以及二极管(备用电源供给停止电路)35用来分别使备用复位信号及主3V ON信号引起的D触发器31的复位有效。36为延迟电路，37为具有控制端的缓冲器电路。该缓冲器电路37在后述的实施形态2中，在利用ACC ON进行系统起动时，用来将判断迄今为止是否正常进行备用的信号+B_DOWN*输出给端口(Bit30)。
图4所示为备用电源4的电路结构图，在图中，41为利用车载电池供给的12V电源生成3V的备用3V电源的稳压器，42为由上述备用3V电源生成备用复位信号的复位IC(初始设定电路、备用时未设定模式转移电路)。复位IC42产生备用复位信号，该备用复位信号在备用3V的值为SDRAM6的备用保证界限值3V时向“Low”电平下降，而在3.2V时向“High”电平上升。
该备用电源4生成电源供给切换电路1B及SDRAM6的备用的备用3V电源。复位IC42是用来设定电源供给切换电路1B的初始状态的，该复位电压预先设定为SDRAM6的备用保证界限值，通过这样防止因备用3V电源的电压降低引起SDRAM6不必要的重写而导致的程序失控。
图5所示为主电源接通/切断电路1C的构成方框图，在图5中对于与图1相同或相当的部分，附加相同的符号，并省略说明。在图中，51为具有置位端及复位端的D触发器(初始设定时未设定模式固定电路、备用时未设定模式转移电路)，微型计算机2的规定端口输出(Bit31)提供给D输入端，上述微型计算机2输出的写入信号提供给时钟信号输入端。再有，ACC_ON信号提供给置位输入端，备用复位信号或定时器时间到信号提供给复位输入端。52及53是用来使备用复位信号或定时器时间到信号引起的上述D触发器51的复位有效的二极管。
在该主电源接通/切断电路1C中，在车辆的电源接通时，ACC_ON信号为“Low”电平，D触发器51被置位，因此Q输出为“High”电平，主开关电路11为导通状态，就提供主电源。
另外，在电源断开时，ACC_ON信号为“High”电平，D触发器51允许将端口输出(Bit31)写入，利用上述写入信号将端口输出(Bit31)写入，这样Q输出即为“Low”电平，主开关电路11变成不导通状态，主电源停止供给。另外，在这种情况下，在从ACC_ON信号为“High”电平的时候起经过硬件定时器电路1A的设定时间为止的期间不进行上述端口输出(Bit31)的写入的情况下，利用从上述硬件定时器电路1A在经过上述设定时间后输出的定时器时间到信号使D触发器51复位，主开关电路11成为非导通状态，强制性停止主电源的供给。另外，之所以采用由备用复位信号使D触发器51复位的电路结构，是因为在对该系统开始接通电源时，通过可靠地将D触发器51复位，避免在不注意的情况下使主开关电路11导通从而供给主电源的状态。
图6所示为CKE控制电路7的电路结构图，该CKE控制电路7根据存储器控制器(微型计算机2)的CKE端子状态及端口状态决定SDRAM6的CKE状态，不管存储器控制器未设定状态的CKE端子状态如何，能够固定SDRAM6的CKE。在图中，61为具有置位端及复位端的D触发器，62为AND电路，63为OR电路。来自微型计算机2的规定端口输出(Bit29)提供给D触发器61的D输入端，来自微型计算机2的写入信号输入至时钟信号输入端，再有，存储器电源提供给置位输入端，OR电路63的输出提供给复位输入端。
图7所示为该CKE控制电路7的工作时序图，在从时刻t0至时刻t1之前瞬间的期间是电源接通后的系统复位期间，该CKE控制电路7输出的SDRAM6的CKE信号，由于利用“Low”电平的系统复位信号使D触发器61处于复位的状态，因此保持“Low”电平。从该时刻t0到t1前瞬间的期间是维持自刷新模式的期间。
一到时刻t1，由于系统复位被解除，系统复位信号上升至“High”电平，因此；D触发器61的复位状态被解除。
在从时刻t1至时刻t2前瞬间的期间，D触发器61保持上述复位状态，维持SDRAM6的自刷新模式。
时刻t2是存储器控制器模式设定后利用端口输出(Bit29)解除SDRAM6的自刷新模式的时刻。在该时刻t2，存储器控制器CKE为“High”电平，而端口输出(Bit29)为“High”电平，利用写入信号的上升沿读入上述端口输出(Bit29)的“High”电平，D触发器61的Q输出向“High”电平上升。然后，这时的存储器控制器CKE为“High”电平，因此AND电路62的输出即SDRAM6的CKE信号与D触发器61的Q输出向“High”电平的上升同时，上升为“High”电平。
在从时刻t2至时刻t3的期间是SDRAM6的自刷新模式解除期间，一到时刻t3，存储器控制器CKE向“Low”电平下降，因此AND电路62的输出向“Low”电平变化，SDRAM6的CKE信号变为“Low”电平，SDRAM6的CKE信号被屏蔽。时刻t4是端口输入(Bit29)为“Low”电平，写入信号上升的时刻，在该写入信号的上升时刻，将端口输入(Bit29)的“Low”电平写入，D触发器61的Q输出向“Low”电平变化。
下面对工作情况进行说明。
如图8的模式转移图所示，在本实施形态中，SDRAM6中存在未设定模式M1、通常工作模式M2及自刷新模式M3等三种模式。SDRAM6在未设定模式状态M1中若电源接通(ACC ON)，就向通常工作模式M2转移，另外，在该通常工作模式M2中，若电源断开(ACC OFF)，一旦硬件定时器电路1A的时间到，就返回未设定模式M1。在该未设定模式M1，对SDRAM6不提供给电力供应。
另外，在通常工作模式M2，若电源断开(ACC OFF)，在硬件定时器电路1A的时间到之前的期间产生ACC_INT*中断，就向自刷新模式M3转移。
在该自刷新模式M3，SDRAM6利用备用电源4作为备用，又，在该自刷新模式M3，一旦电源接通(ACC ON)，就向通常工作模式M2转移。在该自刷新模式M3，若将SDRAM6作为备用的备用电源4的电压低下，则微型计算机2也停止工作，SDRAM6向未供给电源的未设定模式M1转移。
下面分别就初次与+B输入连接时的初次电源连接时、利用ACC ON进行系统起动时、以及利用ACC OFF使系统停止时的各种情况，分别说明本实施形态的存储器备用控制装置的工作。
首先说明初次电源连接时的工作情况。
所述初次电源连接时是指初次将该系统与车辆的蓄电池的12V电源连接时，备用3V从0V上升为3V，因此如图4所示，产生备用复位信号。结果，经由图3所示的电源供给切换电路1B的二极管34，使D触发器31复位，第二开关电路9固定在非导通状态。另外，主开关电路11也变成不导通状态，主3V及主3V ON信号也不输出，作为存储器3V电源是处于无电压状态，SDRAM6为未设定模式状态。
下面说明利用ACC ON进行系统起动时的工作情况。
图9所示为本发明实施形态1的存储器备用控制装置在系统起动时的工作流程图。另外，在该系统起动时，SDRAM6为自刷新模式M3或未设定模式M1，在自刷新模式M3的情况下，SDRAM6利用来自备用电源4的备用3V电源作为备用。另外，在是未设定模式M1时，电源不提供给SDRAM6。在这些情况下的系统起动时的动作是表示在图8中从自刷新模式M3向通常工作模式M2的模式状态转移，或从未设定模式M1向通常工作模式M2的模式状态转移。
下面首先说明从自刷新模式M3向通常工作模式M2的转移。利用ACC ON(车辆附属开关的接通操作)输出ACC信号。该ACC信号表示“Low”电平的通电状态。根据该ACC信号，输出“Low”电平的ACC_ON信号，以此将图5所示的主电源接通/切断电路1C的D触发器51置位。通过将D触发器51置位，D触发器51的Q输出端输出“High”电平，主开关电路11变成导通状态，由+B输入提供主电源，主电源变为接通(步骤ST1)。通过提供该主电源，在一定期间输出系统复位信号，然后系统复位被解除(步骤ST2)，以此使微型计算机2开始工作。
另外，通过接通主电源，从控制电路1向电源供给切换电路1B供给“Low”电平的主3V ON信号。第一开关电路8利用上述主3V ON信号，成为导通状态，主3V电源作为存储器3V电源提供给SDRAM6。另一方面，上述主3V ON信号通过延迟电路36及二极管35，提供给D触发器31的复位端，使D触发器31为复位状态，由ON输出端输出“High”电平，使第二开关电路9为不导通状态，处于停止利用来自备用电源4的备用3V电源对SDRAM6的电源供给(步骤ST3)。另外，这时由D触发器31的Q输出端输出“Low”电平，晶体管33为导通状态。
在上述步骤ST2中，微型计算机2-开始工作，软件就开始工作，微型计算机2判断电压检测电路3输出的电压检测结果即中断信号BATT_NMI*(步骤ST4)。该中断信号BATT NMI*是与电压检测电路3的判断+B输入的电压电平是否超过规定值的判断结果相应的信号，若超过上述规定值则为“1”，若未超过则为“0”。结果，若+B输入的电压电平超过规定值，则将微型计算机2提供给图6所示的CKE控制电路7的D触发器61的D输入端的端口输出(Bit29)如图7(C)所示固定在“High”电平，同时如图7(d)所示，在时刻t2将写入信号输入至D触发器61的时钟信号输入端。结果，在步骤ST1中从主电源接通的时刻t0起维持的SDRAM6的自刷新模式在时刻t2被解除(步骤ST5)。接着，进行全部存储单元预充电(步骤ST6)，将刷新计数器设定得较短，(步骤ST7)，进行自动刷新(步骤ST8)，再对模式寄存器进行设定(步骤ST9)，通常对刷新计数器进行设定(步骤ST10)，向通常工作模式M2转移。
另外，在从步骤ST5至步骤ST10的处理期间禁止中断。
在步骤ST4中，若+B输入的电压电平未超过规定值，则视为+B输入的电压电压低下，不解除自刷新模式M3，就进入图10所示的步骤ST32。在步骤ST32，对备用寄存器设定“1”，微型计算机2进行控制，使得能够利用备用电源4的备用3V电源作为备用。这时的微型计算机2的工作是对端口输出(Bit30)输出“High”电平，提供给图3的电压供给切换电路1B中的D触发器31的D输入端，同时将写入信号提供给上述D触发器31的时钟信号输入端。然后，使第二开关电路9为导通状态，与主3V电源一起，由备用3V电源向SDRAM6提供存储器3V电源。接着，对电源降低寄存器设定“0”(步骤ST33)，再执行等待电源电压降低的+B输入的电压电平恢复的等待处理(步骤ST34)，执行系统恢复处理(步骤ST35)，返回图9所示的步骤ST4。
其次说明从未设定模式M1向通常工作模式M2的模式状态转移。该情况下的工作也根据与上述从自刷新模式M3向通常工作模式M2的模式状态转移说明中使用的与图9相同的流程图进行。
结果，若利用ACC ON进行系统起动时+B输入的电压电平正常，则不管是未设定模式M1，还是自刷新模式M3，都解除自刷新模式M3，进行从步骤ST6至步骤ST10的处理，转移至通常工作模式M2，对SDRAM6由主3V进行电源供给，另外，若因ACC ON而+B输入的电源电平暂时降低等+B输入的电压电平不正常，则利用上述步骤ST34的等待处理，等待上述电压电平达到正常之后，解除自刷新模式M3，进行从步骤ST6至步骤ST10的处理，转移至通常工作模式M2。
这样，在利用ACC ON进行系统起动时，不管SDRAM6处于未设定模式M1，还是处于自刷新模式M3，都利用执行图9的流程图及图10的流程图中的从步骤ST32至步骤ST35的处理，向通常工作模式M2转移。
接着说明在利用ACC ON进行系统启动时+B输入的电压电平单方面降低的情况。在这种情况下，也不管SDRAM6是未设定模式M1，还是自刷新模式M3，都在图9的步骤ST3中，停止利用来自备用电源4的备用3V进行电源供给，另外，利用软件运行，从步骤ST4进入图10的流程图所示的步骤ST32，以此由备用电源4进行电源供给，等待电源电压电平恢复，但是在+B输入的电压电平单方面降低的情况下，来自备用电源4的备用3V的电压电平也降低，SDRAM6向未设定模式M1转移。该状态是表示图8的从自刷新模式M3向因备用电源电压降低造成的未设定模式M1的模式转移。
图10所示为本发明实施形态1的存储器备用控制装置在利用AC OFF使系统停止时的工作的流程图。另外，在该系统停止时，SDRAM6为通常工作模式M2。这种情况下的系统停止时的工作在图8中表示为从通常工作模式M2向自刷新模式M3的模式状态转移、或从通常工作模式M2向未设定模式M1的模式状态转移。
通常工作模式M2向自刷新模式M3或未设定模式M1的转移若用图10所示的流程图进行说明，即硬件定时器电路1A与ACC信号断开、即成为ACC OFF时ACC_ON信号向“High”电平的上升同步开始工作，经过由RC设定的延迟时间后，产生定时器时间到信号。若在该定时器时间到信号从硬件定时器电路1A输出之前的期间产生中断信号ACC_INT*，则转移至利用微型计算机2的软件运行(步骤ST21)。
另外，即使在上述中断信号ACC_INT*不产生的情况下，若硬件定时器电路1A时间到(步骤ST22)，则硬件定时器电路1A强制性控制主开关电路11于不导通状态，强制性切断利用主开关电路11进行供给的主电源(步骤ST23)。在该中断信号ACC_INT*不产生的情况下，硬件定时器电路1A强制性切断电源供给的模式转移在图8中表示为从通常工作模式M2向未设定模式M1的模式转移。
若中断信号ACC_INT*产生，转移至利用微型计算机2的软件运行，则对包含SDRAM6的各种存储器及寄存器存储的数据进行保存处理(步骤ST24)，还为了防止因瞬时断开而引起的误动作，在中断信号ACC_INT*产生经过10msec后，进行中断信号ACC_INT*的确认(步骤ST26)，结果，在能够确认时，将自刷新计数器设定得较短(步骤ST27)，进行自刷新(步骤ST28)，进行全部存储单元预充电(步骤ST29)，设定自刷新模式(步骤ST30)，进行自刷新模式固定设定(步骤ST31)，对备用寄存器设定“1”，将备用3V提供给SDRAM6(步骤ST32)，开始对SDRAM6的备用，对电源降低寄存器设定“0”，在ACC OFF的情况下，切断主电源(步骤ST33)，进行等待处理(步骤ST34)，进行系统恢复处理(步骤ST35)。
另外，在步骤ST25中不能确认中断信号ACC_TNT*时，将步骤ST24的保存处理中断后(步骤ST36)，进入进行规定处理用的地址。
另外，如由于+B输入电压电平降低使中断信号BATT_NMI*产生，则进入步骤ST27以后的处理，为了尽可能快地进行备用，将刷新计数器设定得较短(步骤ST27)，进行步骤ST28、步骤ST29及步骤ST30的处理，固定设定自刷新模式M3(步骤ST31)。结果，SDRAM6利用备用电源4的备用3V电源变成备用状态。然后，若备用3V电源的电压电平也降低，则从自刷新模式M3向未设定模式M1转移。
在该通常工作模式M2中，在于+B输入的电压电平降低而产生中断信号BATT NMI*时的模式转移时图8中表示为从通常工作模式M2向自刷新模式M3转移，并再进一步向未设定模式M1转移的模式转移。
如上所述，在本实施形态1中，作为SDRAM6的模式有未设定模式M1、通常工作模式M2及自刷新模式M3，在未设定模式M1时，处于停止电源供给的状态。另外，在利用ACC ON进行系统起动时，不管SDRAM6的模式是未设定模式M1，还是自刷新模式M3，都不保持上述系统起动时以前的模式状态，而利用未设定模式M1及自刷新模式M3通用的图9的流程图及图10的流程图的从步骤ST32至步骤ST35所示的处理，能够向通常工作模式M2转移。
另外，在利用ACC OFF使系统停止时，即使由于微型计算机2的失控或冻结，而陷于程序不正常工作的状态，也能够利用硬件定时器电路1A的时间到即所谓的硬件处理，从通常工作模式M2可靠地向自刷新模式M3或未设定模式M1转移，在未设定模式M1能够停止对SDRAM6的电源供给。
实施形态2
图11所示为本发明实施形态2的存储器备用控制装置在系统起动时的工作流程图。另外，在图11中对于与图9相同或相当的处理，附加相同的符号，并省略说明。在本实施形态2中，在利用ACC ON进行系统起动时，利用对缓冲器电路37的控制端供给的读出信号，对端口(Bit30)输出信号+B DOWN*，利用该信号判断迄今为止是否正常进行备用(步骤ST41)，在判断为电源供给停止的情况下，执行自刷新模式固定解除(步骤ST42)，作为存储器使用的SDRAM6在特性上等待200μs(步骤ST43)，再在执行从步骤ST6至步骤ST10的处理执行后，转移至通常工作。
因而，采用本实施形态2，由于在利用ACC ON进行系统起动时，判断迄今为止是否正常进行备用，根据该判断的结果，若判断为SDRAM6的备用未正常进行，则进行自刷新模式固定解除，向通常工作模式M2转移，因此具有的效果是，能得到在利用ACC ON进行系统起动时对于SDRAM6存储的数据提高可靠性的存储器备用控制装置。
如上所示，采用本发明，由于其构成包括具有不供给电源的未设定模式、通常工作模式及自刷新模式的易失性存储手段、对存储手段供给主电源的主电源供给电路、对存储手段供给备用电源的备用电源供给电路、检测由主电源供给电路及备用电源供给电路供给的电源电压的状态的电压检测电路、切换由主电源供给电路或备用电源供给电路对存储手段的电源供给的电源供给切换电路、以及根据电压检测电路检测出的由备用电源供给电路及主电源供给电路供给的电源电压状态来切换控制电源供给切换电路并在未设定模式时切断对存储手段的电源供给的控制手段，因此具有的效果是，能够使存储手段成为未设定模式，在未设定模式时，对存储手段不供给电源，谋求减少存储手段在不工作时的消耗电流。
采用本发明，由于其构成的控制手段具有设定初次进行电源供给时的电源供给切换电路初始状态的初始设定电路、以及在利用初始设定电路设定电源供给切换电路初始状态时使存储手段的状态为停止对存储手段电源供给的未设定模式的初始设定时未设定模式固定电路，因此具有的效果是，能够使初次与电源连接时的存储手段状态为停止对存储手段电源供给的未设定模式，谋求减少存储手段在不工作时的消耗电流。
采用本发明，由于其构成具有备用电源供给停止电路及软件控制手段，所述备用电源供给停止电路在存储手段的未设定模式或自刷新模式中，在规定的操作信号接通时，则停止从备用电源供给电路对存储手段进行的电源供给，所述软件控制手段在规定的操作信号接通时，根据利用电压检测电路检测的主电源的状态，判断主电源的电压降低，并根据判断结果，使存储手段转移至自刷新模式，或者切换控制电源供给切换电路，从备用电源供给电路对存储手段进行电源供给，因此具有的效果是在规定的操作信号接通时，能够利用备用电源供给停止电路实现停止存储手段的备用电源供给，不需要另外具有备用微型计算机。
采用本发明，由于其构成的控制手段具有在存储手段的通常工作模式时若规定的操作信号断开则起动，并在经过规定时间后强制性切断供给存储手段的主电源的通常工作时至电源切断电路，软件控制手段在规定的操作信号断开时控制电源供给切换电路，控制利用备用电源供给电路对存储手段的备用电源供给，因此具有的效果是，即使在规定信号断开时陷于软件控制手段未正常结束工作的异常状态，也能够利用通常工作时主电源切断电路排除因异常状态而产生的影响，提高系统的可靠性。
采用本发明，由于其构成的控制手段具有备用时未设定模式转移电路，所述备用时未设定模定转移电路在存储手段的自刷新模式中，若将存储手段作为备用的备用电源发生电压降低，则切断备用电源，使存储手段从自刷新模式向停止电源供给的未设定模式转移，因此具有的效果是，不另外具有备用微型计算机，若备用电源电压降低，则能够利用备用时未设定模式转移电路使存储手段转移至未设定模式，谋求减少存储手段在不工作时的消耗电流。
采用本发明，由于其构成的控制手段具有在固定的操作信号接通时判断至今存储手段的备用是否正常进行的功能，因此具有的效果是，在规定的操作信号接通、系统起动时，能够提高存储手段中存储的数据的可靠性。

Claims (6)

1.一种存储器备用控制装置，其特征在于，具备
具有不供给电源的未设定模式、通常工作模式及自刷新模式的易失性存储手段、
对所述存储手段供给主电源的主电源供给电路、
对所述存储手段供给备用电源的备用电源供给电路、
检测由所述主电源供给电路及所述备用电源供给电路供给的电源电压的状态的电压检测电路、
切换由所述主电源供给电路或所述备用电源供给电路对所述存储手段的电源供给的电源供给切换电路、以及
根据所述电压检测电路检测出的由所述备用电源供给电路及所述主电源供给电路供给的电源电压的状态，切换控制所述电源供给切换电路，并在所述未设定模式时切断对所述存储手段的电源供给的控制手段。
2.如权利要求1所述的存储器备用控制装置，其特征在于，控制手段具有
设定初次进行电源供给时的电源供给切换电路初始状态的初始设定电路、以及
在利用所述初始设定电路设定电源供给切换电路的初始状态时使所述存储手段为未设定模式的，初始设定时未设定模式固定电路。
3.如权利要求1所述的存储器备用控制装置，其特征在于，控制手段具有
在存储手段的未设定模式或自刷新模式中，一旦规定的操作信号接通，就停止从备用电源供给电路对所述存储手段进行的电源供给的备用电源供给停止电路、以及一旦所述规定的操作信号接通，就根据利用电压检测电路检测出的主电源的状态，判断所述主电源的电压低下，并根据所述判断结果，使所述存储手段转移至自刷新模式，或者切换控制电源供给切换电路，从所述备用电源供给电路对所述存储手段进行电源供给的软件控制手段。
4.如权利要求3所述的存储器备用控制装置，其特征在于，
控制手段具有在存储手段的通常工作模式时若规定的操作信号断开则起动，并在经过规定时间后强制性切断供给所述存储手段的主电源的通常工作时主电源切断电路；
软件控制手段一旦所述规定的操作信号断开，就控制电源供给切换电路，控制利用备用电源供给电路对所述存储手段进行的备用电源供给。
5.如权利要求1所述的存储器备用控制装置，其特征在于，控制手段具有在存储手段的自刷新模式中，一旦向所述存储手段提供备用电源的备用电源发生电压下降，就切断备用电源，使所述存储手段从自刷新模式向未设定模式转移的备用时未设定模式转移电路。
6.如权利要求1至5中的任一项所述的存储器备用控制装置，其特征在于，控制手段具有在主电源接通时判断迄今为止存储手段的备用是否正常进行工作的功能。
CNB031103030A 2002-04-05 2003-04-04 谋求减少消耗电流的存储器备用控制装置 Expired - Fee Related CN100412757C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002104319A JP4152660B2 (ja) 2002-04-05 2002-04-05 メモリバックアップ制御装置
JP2002104319 2002-04-05

Publications (2)

Publication Number Publication Date
CN1450434A true CN1450434A (zh) 2003-10-22
CN100412757C CN100412757C (zh) 2008-08-20

Family

ID=28672281

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031103030A Expired - Fee Related CN100412757C (zh) 2002-04-05 2003-04-04 谋求减少消耗电流的存储器备用控制装置

Country Status (4)

Country Link
US (1) US7085946B2 (zh)
JP (1) JP4152660B2 (zh)
CN (1) CN100412757C (zh)
DE (1) DE10315028B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327311C (zh) * 2004-06-18 2007-07-18 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
WO2010060290A1 (zh) * 2008-11-03 2010-06-03 成都市华为赛门铁克科技有限公司 存储系统及其节能方法
CN102306046A (zh) * 2010-05-05 2012-01-04 美国博通公司 在存储控制器中进行功率控制的方法及存储控制器
CN104881375A (zh) * 2014-05-28 2015-09-02 陈杰 存储系统掉电数据保护方法和装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3958546B2 (ja) * 2001-10-01 2007-08-15 フリースケール セミコンダクター インコーポレイテッド バッファ制御システムおよびバッファ制御可能なメモリー
JP2005115771A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
JP4770283B2 (ja) * 2005-06-17 2011-09-14 富士ゼロックス株式会社 メモリ制御装置及びメモリ制御方法
US7962787B2 (en) * 2008-01-29 2011-06-14 Robert Bosch Gmbh System and method for preserving processor memory during power loss
DE102009020731A1 (de) * 2009-05-11 2010-11-25 Continental Automotive Gmbh Verfahren und Steuereinheit zum Betreiben eines flüchtigen Speichers, Schaltungsanordnung und Fahrtenschreiber
US9292426B2 (en) 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US11074960B2 (en) * 2019-06-17 2021-07-27 Micron Technology, Inc. Interrupt-driven content protection of a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271695A (ja) * 1985-05-27 1986-12-01 Mitsubishi Electric Corp メモリ装置
JPH08129511A (ja) * 1994-09-05 1996-05-21 Canon Inc メモリのバックアップ方法及びメモリのバックアップ回路並びに該回路を有するファクシミリ装置
JPH09147554A (ja) * 1995-11-24 1997-06-06 Nec Corp ダイナミックメモリ装置及びその駆動方法
JP3477689B2 (ja) * 1995-12-07 2003-12-10 株式会社日立製作所 磁気ディスク制御装置
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
JP3500919B2 (ja) 1997-07-30 2004-02-23 株式会社デンソー 車両用ナビゲーション装置
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
JPH11306752A (ja) * 1998-04-27 1999-11-05 Nec Corp Ｄｒａｍ混載電子回路装置
JP4136076B2 (ja) 1998-06-04 2008-08-20 キヤノン株式会社 メモリバックアップ制御装置およびメモリバックアップ制御方法
US6084813A (en) * 1998-06-04 2000-07-04 Canon Kabushiki Kaisha Apparatus and method for controlling memory backup using main power supply and backup power supply
US6088762A (en) * 1998-06-19 2000-07-11 Intel Corporation Power failure mode for a memory controller
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2001202165A (ja) * 2000-01-18 2001-07-27 Yamatake Building Systems Co Ltd Ｄｒａｍのバッテリ・バックアップ・システム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327311C (zh) * 2004-06-18 2007-07-18 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
WO2010060290A1 (zh) * 2008-11-03 2010-06-03 成都市华为赛门铁克科技有限公司 存储系统及其节能方法
CN102306046A (zh) * 2010-05-05 2012-01-04 美国博通公司 在存储控制器中进行功率控制的方法及存储控制器
CN102306046B (zh) * 2010-05-05 2015-01-21 美国博通公司 在存储控制器中进行功率控制的方法及存储控制器
CN104881375A (zh) * 2014-05-28 2015-09-02 陈杰 存储系统掉电数据保护方法和装置
CN104881375B (zh) * 2014-05-28 2018-02-09 陈杰 存储系统掉电数据保护方法和装置

Also Published As

Publication number Publication date
DE10315028A1 (de) 2003-10-30
JP2003296201A (ja) 2003-10-17
DE10315028B4 (de) 2014-08-21
JP4152660B2 (ja) 2008-09-17
CN100412757C (zh) 2008-08-20
US7085946B2 (en) 2006-08-01
US20030189862A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
CN1450434A (zh) 谋求减少消耗电流的存储器备用控制装置
CN1095111C (zh) 网络休眠系统及其方法
EP0860052B1 (en) An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
EP0859975B1 (en) A core section having asynchronous partial reset
US5898232A (en) Input/output section of an integrated circuit having separate power down capability
EP1742143B1 (en) Method and system for power consumption management, and corresponding computer program product
CN1763714A (zh) 多功能电源按钮的计算机及控制计算机的电源转换的方法
CN104021093A (zh) 一种基于nvdimm的存储设备的掉电保护方法
CN103777537A (zh) 一种低功耗控制电路及存储装置
CN1160610C (zh) 用于多部件系统的复位系统
US20100332864A1 (en) Power supply unit, processing system, and control method
JP2001158310A (ja) 自動車用コンピューター・システムにおけるエンジン始動管理
US8243085B2 (en) Boosting graphics performance based on executing workload
CN105487638B (zh) 电子电路系统及其降低功耗的方法
CN103150288B (zh) 一种快速开机的soc芯片及其实现方法
EP0167322A2 (en) Shadow memory system
JP4411014B2 (ja) コンピュータおよびその電源バックアップ方法
CN101436097A (zh) 电子装置及其唤醒方法
JP2002041189A (ja) 無停電電源装置
CN1643614A (zh) 复合存储电路及具有该电路的半导体器件
CN111917399B (zh) 一种增强异常掉电可靠性的时序控制电路及控制方法
CN111301313B (zh) 一种用于车载电子设备的保护装置及车载电子设备
CN112732068A (zh) 待机低功耗芯片、芯片进入及退出待机低功耗模式的方法
CN112363608B (zh) 一种fpga卡的光口供电方法、系统及相关组件
CN100437434C (zh) 控制多ide装置的启动电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20170404

CF01 Termination of patent right due to non-payment of annual fee