DE3003524C2 - Auffrischschaltung für einen dynamischen Speicher - Google Patents

Auffrischschaltung für einen dynamischen Speicher

Info

Publication number
DE3003524C2
DE3003524C2 DE19803003524 DE3003524A DE3003524C2 DE 3003524 C2 DE3003524 C2 DE 3003524C2 DE 19803003524 DE19803003524 DE 19803003524 DE 3003524 A DE3003524 A DE 3003524A DE 3003524 C2 DE3003524 C2 DE 3003524C2
Authority
DE
Germany
Prior art keywords
control circuit
refresh
memory
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19803003524
Other languages
English (en)
Other versions
DE3003524A1 (de
Inventor
Shigeru Kitano
Daisuke Nara Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3003524A1 publication Critical patent/DE3003524A1/de
Application granted granted Critical
Publication of DE3003524C2 publication Critical patent/DE3003524C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

gekennzeichnet durch
— eine erste (24), eine zweite (25) und dritte (26) Steoeischaltung, wobei
— die erste Steuerschaltung (24) bei Spannungsversorgung durch die Hauptspannungsquelle auf ein Steuersignal (L 3) von der Zentraleinheit unter anderem ein Speicherauffrisch-Taktsignal (L2) abgibt und bei Ausfall der Haiotspannungsquellc kein Signal abgibt,
— die zweite Steuerschaltung (25) bei Spannungsversorgung durch die Hauptspannungsquelle nur ein Speicherauffrisch-AJreßsteuersignal (L 6) abgibt und bei Spannungsversorgung durch die Batterie zusätzlich pin Speichcrauffrisch-Signal (L 7) an den dynamischen Speicher und ein Speicherauffrisch-Taktsignal (L 5) abgibt und
— die dritte Steuerschaltung (26) bei Versorgung durch die Hauptspannungsquelle das Steuersignal (L 3) von der Zentraleinheit, das Speicherauffrisch-Taktsignal (L 2) von der ersten Steuereinheit und das Auffrisch-Adreßsteuersignal (L 6) von der zweiten Steuereinheit empfängt, bei Versorgung durch die Batterie aber das Speicherauffrisch-Taktsignal (LS) von der zweiten Steuerschaltung und nach wie vor das Auffrisch-Adreßsteuersignal (L 6) von der zweiten Steuereinheit empfängt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Stromversorgungs-Steuerschaltung (28) die dritte Steuerschaltung (26) mit der Batterie (3) verbindet und über das Speicherauffrisch-Taktsignal (L 5) von der zweiten Steuerschaltung (25) freigebbar ist.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Detektorschaltung (4) bei Spannungsversorgung durch die Hauptspannungsquelle (2) ein erstes Detektor-Ausgangssignal erzeugt, so daß die erste, zweite und dritte Steuerschaltung (24, 25, 26) mit Spannung von der Hauptspannungsquelle versorgt werden, und daß die Detektorschaltung bei Ausfall der Hauptspannungsquelle ein zweites Detektor-Ausgangssignal erzeugt, wobei die zweite und dritte Steuerschaltung (25, 26) mit einer von der Balleric (29) bereitgestellten Spannung versorgt werden.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß das zweite Detektor-Ausgangssignal als Rücksetzsignal an den Zentralprozessor (5) gelangt
Die Erfindung betrifft eine Auffrischschaltung für einen dynamischen Speicher gemäß dem Oberbegriff des Hauptanspruchs.
ίο Eine solche Auffrischschaltung ist zum Beispiel aus der Zeitschrift »Elektronik« 1972. Heft 9. S. 296 und 297. Abschn. 4 bekannt. Der Speicher ist mit einer Notstrombattcrie gepuffert, die automatisch bei Ausfall der Hauptspannungsversorgung die Versorgung der Speicherbausteine übernimmt. In solchen Fällen besteht das Problem, Auffrischverfahren und Auffrischschaltungen zu verwenden, die möglichst wenig Leistung verbrauchen, damit auch bei der Notversorgung der Speicherinhalt über längere Zeit mit nur einer kleineren Batterie aufrecht erhalten bleiben kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Auffrischschaltung für einen dynamischen Speicher anzugeben, die im Fall der Versorgung durch eine Batterie beim Ausfall der Hauptspannungsquelle noch weniger Leistung verbraucht als bisherige Auffrrechschaltungen. Die erfindungsgemäße Lösung dieser Aufgabe ist kurz gefaßt im Hauptanspruch wiedergegeben. Vorteilhafte Ausführungsformen sind in Unteransprüchen gekennzeichnet.
Die erfindungsgemäße Lösung zeichnet sich dadurch aus, daß insgesamt drei Steuerschaltungen vorhanden sind. Die zur Auffrischung erforderlichen Signale sind so auf die drei Steuerschaltungen aufgeteilt, daß bei Versorgung der Gesamtschaltung nur noch über die Batteric die Auffrischung durch Betreiben ausschließlich von zweien der drei Steuerschaltungcn erfolgen kann, während bei Versorgung durch die Hauptspannungsquclle alle drei Steuerschaltungen und auch die Zentraleinheit betrieben werden müssen. Durch die Dreiteilung der Steuerschaltung ist es also möglich, bei Ausfall der Hauptspannungsversorgung die Auffrischung des dynamischen Speichers mit insgesamt weniger Schaltungsbauteilen durchführen zu können als bisher. Dadurch ist die Leistungsaufnahme abgesenkt, und es kann entweder mit einer Batterie der herkömmlichen Kapazität die Auffrischung über längere Zeit erfolgen oder es kann eine Batterie kleinerer Kapazität verwendet werden, um die herkömmliche Zeit ohne Verlust des Speicherinhalts zu gewährleisten.
so Die Auffrischschaltung für den dynamischen Random-Speicher umfaßt eine erste Steuerschaltung, die auf von der Zentraleinheit bereitgestellte Steuersignale anspricht, um Daten in den dynamischen Speicher einzuschreiben und aus ihm auszulesen, und um ein Speicherauffrisch-Taktsignal zu erzeugen. Die Auffrischschaltung besitzt weiterhin eine zweite Steuerschaltung, die ein Speicherauffrisch-Adressensteuersignal erzeugt. Bei Normalbetrieb werden die erste und zweite Steuerschaltung sowie die Zentraleinheit von einer Haupt· Spannungsquelle der elektronischen Einrichtung mit Spannung versorgt. Wenn die Hauptspannungsversorgung unterbrochen wird, wird die zweite Steuerschaltung von einer in der elektronischen Einrichtung vorgesehenen Batterie mit Strom versorgt und erzeugt ein Speicherauffrisch-Adrcssensignal sowie ein Speicherauffrisch-Taktsignal. um die im dynamischen Random-Speicher gespeicherten Daten zu sichern bzw. aufrechtzuerhalten.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 eine schematische Darstellung einer herkömmlichen Auffrischschaltung für einen dynamischen Random-Speicher,
F i g. 2 eine schematische Darstellung einer Ausführungsform der erfindungsgemäßen Auffrischschaltung,
Fig.3 eine ins Einzelne gehende Darstellung eines Teils der in F i g. 2 dargestellten Auffrischschaltung, und
Fig.4 verschiedene Signalverläufe, die bei der in F i g. 3 dargestellten Schaltung vorkommen.
F i g. 1 zeigt eine herkömmliche Auffrischschaltung für einen dynamischen Random-Speicher, bei der eine leistungsstarke Batterie zur Versorgung des gesamten Systems mit elektrischem Strom verwendet wird, wenn die Hauptspannungsversorgung ausfällt bzw. abgeschaltet wird.
Eine elektronische Einrichtung 1 wird von einer Gleichspannungsquelle 2 gespeist. Eine Detektorschaltung 4 stellt den Betriebszustand der Gleichspannungsquelle 2 fest Die elektronische Einrichtung 1 umfaBt eine Zentraleinheit (CPU) 5, die die Arbeitsweise der elektronischen Einrichtung 1 steuert, einen dynamischen Randcm-Speicher (RAM) 7, sowie eine Steuerschaltung 6, die die Adressenwahl des dynamischen Random-Speichers 7 und die Speicherauffrischung des dynamischen Random-Speichers 7 steuert. Wenn die Gleichspannungsquelle 2 abgeschaltet wird, gibt die Detektorschaltung 4 ein Steuersignal ab, das eine Batterie 3 anschaltet, die dann das gesamte System der elektronischen Einrichtung 1 mit Strom versorgt.
F i g. 2 zeigt schematisch eine Ausführungsform der anmeldungsgemäßen Auffrischschaltung.
Die in Fig.2 dargestellte Schaltung umfaßt im wesentlichen eine Zentraleinheit (CPU) 5, die verschiedene, in der elektronischen Einrichtung benötigte Steuersignale erzeugt. Die Zentraleinheit 5 wird von einer Hauptspannungsquelle 2 mit Strom versorgt. Eine Detektorschaltung 4 ist mit der Hauptspannungsquelle 2 verbunden und stellt deren Betriebszustand fest. Die Zentraleinheit 5 erzeugt für eine erste Steuerschaltung 24 und eine dritte Steuerschaltung 26 Steuersignale.
Die erste Steuerschaltung 24 wird von der Hauptspannungsquelle 2 gespeist und von der Zentraleinheit 5 gesteuert, sn daß der Einschreib-Aus'ese- und Wiederauffrischungsvorgang für einen dynamischen Random-Speicher 7 durchgeführt wird. Oder genauer ausgedrückt, erzeugt die erste Steuerschaltung 24 Taktsteuersignale auf der Leitung Lr für den Speicherzugriff und die Speicherauffrischung, sowie Befehlssignale auf der Leitung L\ für den Auslese-, den Einschreib- und den Auffrischungsvorgang. Die dritte Steuerschaltung 26 erhält Steuersignale über eine Leitung L3 von der Zentraleinheit 5, über die Leitung Z-2 von der ersten Steuerschaltung 24 und über eine Leitung Ln, von einer zweiten Steuerschaltung 25 zugeleitet, wenn die dritte Steuerschaltung 26 von der Hauptstromquelle 2 mit Strom versorgt wird, Oder genauer ausgedrückt, erzeugt die dritte Steuerschaltung 26 in Abhängigkeit von den Steuersignalen, wie dem Speieherzugriff-Taktsignal, dem Speicherauffrisch-Taktsignal und dem Speicherauffrisch-Adressensteuersignal, die an der Steuerschaltung 26 anliegen, ein Speicherzugriff-Adressensignal oder ein Speicherauffrisch-Adressensignal an der Leitung L 4.
Im Notbetrieb (Sicherungsbetrieb) wird die dritte Steuerschaltung 26 von e:ner Batterie 3 mit Gleichstrom versorgt und spricht auf das über die Leitung L*, von der zweiten Steuerschaltung 25 kommende Speicherauffrisch-Taktsignal und das über die Leitung U von der zweiten Steuerschaltung 25 kommende Spcicherauffrisch-Adressensteuersignal an und stellt auf der Leitung L 4 das Speicherauffrisch-Adressensignal bereit. Die Batterie 3 versorgt die dritte Steuerschaltung 26 nur dann mit Strom, wenn die zweite Steuerschaltung 25 das Speicherauffrisch-Taktsigna! bereitstellt. Oder genauer ausgedrückt, es befindet sich zwischen der Batterie 3 und der dritten Steuerschaltung 26 eine Stromversorgungs-Steuerschaltung 28. Die Stromversorgungs-Steuerschaltung 28 spricht auf das über die Leitung L5 von der zweiten Steuerschaltung 25 kommende Speicherauffrisch-Taktsignal an.
Die zweite Steuerschaltung 25 wird wirksam, wenn die Hauptspannungsquelle 2 oder die Batterie 3 Strom abgibt. Wenn Strom von der Hauptspannungsquelle 2 zu der elektronischen Einrichtung gelangt, stellt die zweite Steuerschaltung auf der Leitung Lt nur das Speicherauffrisch-Adressensteuersignal bereit. Beim Notbetrieb erzeugt die zweite Steuerschalter 25 auf der Leitung L·, das Speicherauifrisch-Taktsignal, auf der Leitung Lb das Speicherauffrisch-Adressensteuersignal und auf der Leitung Li, die mit dem dynamischen Random-Speicher 7 verbunden ist, das Speicherauffrischsignal.
Bei ein r tatsächlichen Ausführungsform des Systems ist die Batterie 3 wiederaufladbar und liegt zwischen der Hauptspannungsquelle 2 und einem Gleichstrom-Gleichstrom-Umsetzer, der Betriebsstrom an die dritte Steuerschaltung 26 über die Stromversov gungs-Steuerschaltung 28 und an die zweite Steuerschaltung 25 abgibt. Die Batterie 3 gibt also nur Strom ab, wenn eine Unterbrechung, etwa eine Wartung, auftritt.
Die Detektorschaltung 4 erzeugt in Abhängigkeit vom Betriebszustand der Hauptspannungsquelle 22 ein Detektorsignal RES. Das Detektorsignal RES gelangt an die Zentraleinheit 5, um sie bei nicht normalem Betrieb, beispielsweise bei Unterbrechung während der Wartung, rückzusetzen, und um sie aus dem Rückietzzustand freizugeben, wenn das System in den normalen Betrieb zurückkehrt. Das Detcktorsignal RES gelangt auch zur zweiten Steuerschaltung 25, um deren Betriebsweise umzuschalten.
Wenn die Hauptspannungsquelle 2 eingeschaltet ist, werden die Zentraleinheit 5, die erste Steuerschaltung 24, die zweite Steuerschaltung 25 und die dritte Steuerschaltung 26 mit Strom von der Hauptspannungsquelle 2 versorgt, um Daten in den dynamischen Randomspeicher 7 einzuschreiben, Daten aus diesem auszulesen oder in diesem gespeicherte Daten aufzufrischen. Wenn die Hauptquelle 2 abgeschaltet ist, werden nur die zweite Steuerschaltung 25 und die dritte Steuerschaltung 26 von der Batterie 3 mit Strom versorgt, um die im dynamijchtii Random-Speicher 7 gespeicherten Speicherdaten aufzufrischen.
F i g. 3 zeigt einen genaueren Aufbau eines wesentlichen Teils der erfindungsgemäßen Auffrischschaltung und F i g. 4 zeigt Steuersignale, die in der in F i g. 3 dargestellten Auffräsch-jchaltung auftreten. In F i g. 3 ist V die Hauptspannung, die von der in F i g. 2 dargestellten
to Haupt=Gleichstromquelle 2 bereitgestellt wird, und Vß ist die Notfallspannung, die von der in F i g. 2 dargestellten Batterie 3 abgegeben wird.
Beim normalen Betrieb werden die Zentraleinheit 5, eine CS-Steuerschalti.ng 32 der ersten Steuerschaltung
b? (24), eine Auffrischsteuerschaltung 33 der zweiten Steuerschaltung (25), und ein Adressen-Multiplexer 34 der dritten Steuerschaltung (26) mit der von der Hauptspannungsquelle 2 (F i g. 2) abgegebenen Hauptspannung V
versorgt. In Fig.4stellt Fig.4(1)die Hauptspannung V, F i g. 4(2) die von der Batterie 3 bereitgestellte Notfallspannung Vb, Fig.4(4) die Spannungsversorgung für die CS-Steuerschaltung 32, F i g. 4(5) die Spannungsversorgung für die Auffrischsteuerschaltung 33 und F i g. 4(7) die Spannungsversorgung für den Adressen-Multiplexer 34 dar.
Eine einen nicht normalen Zustand bei der Spannungsversorgung feststellende Detektorschaltung 4 setzt die Zentraleinheit 5 zurück, wenn eine nicht normale Spannungsversorgung, beispielsweise bei Unterbrechung während der Wartung, auftritt. Bei Normalbctrieb erzeugt eine Detektorschaltung 36(4) das Dctektorsignal RES mit hohem Binärwert, wie dies in Fig.4(3) dargestellt ist. Das auf diese Weise erzeugte Detektorsignal RES gelangt zur Zentraleinheit 5, zur Auffrisch-Steuerschaitung 33, zur CS-Steucrschaitung 32 und zu einem UND-Glied 37. Dss Deiekicrsi^na! RES gibt die Zentraleinheit 5 aus ihrem rückgesetzten Zustand frei bzw. setzt sie in den Rücksetzzustand. Die Auffrisch-Steuerschaitung 33 umfaßt einen Oszillator, sowie einen Taktzähler, der auf ein vom Oszillator erzeugtes Taktsignal anspricht. Wenn das Detcktorsignal RES einen hohen Binärwert aufweist, spricht der Taktzähler in der Auffrisch-Steuerschaitung 33 auf ein von 2r> der CS-Steuerschaltung 32 erzeugtes Taktsignal an.
Entsprechend dem von der Zentraleinheit 5 bereitgestellten Steuersignal erzeugt die CS-Steuerschaltung 32 bei Normalbetri^b ein Auffrisch-Steuersignal, das zum UND-Glied 37 gelangt. Bei Auftreten des von der CS-Steuerschaltung 32 erzeugten Auffrisch-Steuersignals gibt ein NOR-Glied 38 ein Auffrischsignal RAS an den dynamischen Random-Speicher (7) ab. Zu diesem Zeitpunkt bzw. mit dieser Zeitsteuerung treten an der Leitung Z-i das Einschreib/Auslese-Befehlssignal, an der Leitung Li das Taktsignal und an der Leitung Li das Speicherauffrisch-ZSpeicherzugriffs-Taktsignalauf.
Die Auffrisch-Steuerschaitung 33 erzeugt auf der Leitung Lt in Abhängigkeit des von der CS-Stcuerschaltung 32 kommenden Taktsignals das Speicherauffrisch-Adressensteuersignal. Der Adressen-Multiplexer 34 stellt auf der Leitung L, in Abhängigkeit vom auf der Leitung Lj liegenden Speicherauffrisch- oder Speicherzugriffs-Taktsignal das Speicherzugriff-Adrcssensignal oder das Speicherauffrisch-Adressensignal, auf der Leitung Lt das Speicherauffrisch-Adressensteuersignal und auf der Leitung L=, das Speicherzugriff-Adressensteucrsignai bereit.
Beim Notbetrieb, d. h.. wenn die Hauptspannung V abgeschaltet ist ist die Spannungsversorgung der CS-Steuerschaltung 32 unterbrochen, wie dies in Fig.4(4) dargestellt ist. Und die Auffrischsteuerschaltung 33 und der Adressen-Multiplexer 34 erhalten die Sicherungsbzw. Hilfsspannung VB zugeleitet. Oder genauer ausgedrückt, wenn die Versorgungsspannung auf einen vorgegebenen Wert absinkt, erzeugt die einen nicht normalen Zustand bei der Spannungsversorgung feststellende Schaltung 35 für die Zentraleinheit 5 ein Steuersignal, um der Detektorschaltung 36 einen Haltebefehl bereitzustellen. Die Detektorschaltung 36 erzeugt das Detek- ω tonsignal RES mit niederem Binärwert in Abhängigkeit vom Haltebefehl, wie dies in Fig.4(3) dargestellt ist. Das in dieser Weise erzeugte Detektorsignal RES mit niederem Binänvert gelangt an die Zentraleinheit 5. um diese r-Jckzusetzen. In Abhängigkeit von der Erzeugung des Detektorsignals RES mit niederem Binärwert wird der Zählvorgang in der Auffrisch-Steuerschaitung 33 von dem Taktsignal gesteuert, das vom Oszillator in der Auffrisch-Steuerschaitung 33 erzeugt wird.
Die Auffrisch-Steuerschaitung 33 erzeugt auf der Leitung La das Speicherauffrisch-Adressensteuersignal, auf der Leitung Li das in F i g. 4(6) dargestellte Speicherauffrisch-Taktsignal und auf der Leitung das Speicherauffrisch-Steuersignal. Das auf der Leitung U auftretende Speicherauffrisch-Steuersignal gelangt zum NOR-Glied 38, das dem dynamischen Random-Speicher (27) das Speichcrauffrischsignal RAS bereitstellt. Der Adressen-Multiplexer 34 erhält nur dann die Sicherungs- bzw. Hilfsspannung V« zugeleitet, wenn das Speichcrauffrisch-Taktsignal von der Auffrisch-Steuerschaitung 33 bereitgestellt wird (vgl. Fig.4(7)). Der Adressen-Multiplcxer 34 erzeugt auf der Leitung Lt, entsprechend dem von der AufFrisch-Steuerschaltung 33 kommenden Speicherauffrisch-Adressensteuersignal das Spcicherauffrisch-Adressensignal. Das in dieser Weise *»r*7pitatc» AHrpccpncjanal ιιπΗ Hac Δ nffricphcionaj 77~Λν liegen am dynamischen Random-Speicher an und halten die im dynamischen Random-Speicher gespeicherten Speicherdalen aufrecht. Beim Notbetrieb werden nur die Auffrisch-Steuerschaitung 33 und der Adressen-Multiplexer 34 mit Spannung versorgt. Dementsprechend reicht eine leistungsschwache NotfaHspannung aus.
Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Auffrischschaltung für einen dynamischen Speicher (7). der mit einer Zentraleinheit (5) zusammenarbeitet, mit
— einer Hauptspannungsquelle (2),
— einer Batterie (3) und
— einer Detektorschaltung (4), die bei Ausfall der Hauptspannungsquelle dafür sorgt, daß für die Auffrischung des dynamischen Speichers erforderliche Schaltungseinrichtungen durch die Batterie mit Spannung versorgt werden,
DE19803003524 1979-01-31 1980-01-31 Auffrischschaltung für einen dynamischen Speicher Expired DE3003524C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1116579A JPS55105893A (en) 1979-01-31 1979-01-31 Driving unit of dynamic memory

Publications (2)

Publication Number Publication Date
DE3003524A1 DE3003524A1 (de) 1980-08-07
DE3003524C2 true DE3003524C2 (de) 1985-01-17

Family

ID=11770423

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803003524 Expired DE3003524C2 (de) 1979-01-31 1980-01-31 Auffrischschaltung für einen dynamischen Speicher

Country Status (2)

Country Link
JP (1) JPS55105893A (de)
DE (1) DE3003524C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271694A (ja) * 1985-05-27 1986-12-01 Mitsubishi Electric Corp メモリ装置
JPS63285372A (ja) * 1987-05-14 1988-11-22 Hitachi Metals Ltd 流体制御弁
JPH03130987A (ja) * 1989-10-16 1991-06-04 Matsushita Graphic Commun Syst Inc 画像通信装置
JP3302847B2 (ja) * 1994-12-02 2002-07-15 富士通株式会社 記憶装置
JPH1115742A (ja) 1997-06-19 1999-01-22 Kofu Nippon Denki Kk メモリ・リフレッシュ制御回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568435B2 (de) * 1972-09-19 1981-02-24
DE2415029B2 (de) * 1974-03-28 1977-01-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Gegen spannungsausfall gesichertes speichersystem

Also Published As

Publication number Publication date
JPS6259396B2 (de) 1987-12-10
JPS55105893A (en) 1980-08-13
DE3003524A1 (de) 1980-08-07

Similar Documents

Publication Publication Date Title
DE69031716T2 (de) Verfahren und Vorrichtung zum Schutz gegen Energieversorgungsfehler
DE3876415T2 (de) Dynamischer direktzugriffsspeicher.
DE69315549T2 (de) Datenverarbeitungssystem mit netzausfallgeschütztem Speichermodul
DE69905180T2 (de) Verfahren zur energieeinsparung ohne leistungsverminderung
DE69332007T2 (de) Kontrollvorrichtung einer Zentraleinheit (CPU) bei plötzlichem Spannungsabfall
DE2932653A1 (de) Verfahren zum steuern von mehrere spinneinheiten enthaltenden offend-end- spinnmaschinen
DE2932831C2 (de) Wettscheinverkaufs- und -sammelsystem
DE2746064A1 (de) Datenspeicher mit auffrischung
DE3882576T2 (de) Betriebsanzeigesystem für eine elektronische Einrichtung.
DE3003103C2 (de) Elektronisches Gerät mit Auffrischanordnung für einen dynamischen Speicher
DE102015204696A1 (de) Steuervorrichtungs-Schaltsystem
DE3003524C2 (de) Auffrischschaltung für einen dynamischen Speicher
DE3605152A1 (de) Ablaufsteuerungsgeraet und ablaufsteuerungsverfahren
DE10315028B4 (de) Backupspeichersteuereinheit mit reduziertem Stromverbrauch
DE3619709C2 (de)
DE69026487T2 (de) Kartenartige Halbleiteranordnung
DE69724867T2 (de) Verfahren zur Verringerung des Stromverbrauchs in einem Monitor
EP0572019B1 (de) Verfahren zum Betreiben einer Datenverarbeitungsanlage
DE69128695T2 (de) Verbesserung in mikroprozessorbetriebenen Systemen
EP0064574A2 (de) Anordnung zum Auslesen eindeutiger Informationen aus einem digitalen Schaltwerk bei zueinander asynchronen Steuersignalen für das Weiterschalten des Schaltwerkes und das Übernehmen der Informationen
EP0225466B1 (de) Batteriebetriebenes elektronisches Gerät
DE4429633C2 (de) Verfahren und Vorrichtung zur Überwachung von Speicherzellen eines Speichers
DE3047802A1 (de) System zum festhalten von daten in digitalen schaltungen waehrend kurzzeitiger speisespannungsausfaelle
WO1994022084A1 (de) Netzausfallüberbrückung
DE102010011749B4 (de) Elektronische Vorrichtung und Verfahren zur FRAM-Spannungsversorgungsverwaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN