DE69332007T2

DE69332007T2 - Kontrollvorrichtung einer Zentraleinheit (CPU) bei plötzlichem Spannungsabfall

Info

Publication number: DE69332007T2
Application number: DE69332007T
Authority: DE
Inventors: Masayuki Makino; Hidetoshi Takenaka
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-04-01
Filing date: 1993-03-31
Publication date: 2003-01-30
Anticipated expiration: 2013-04-01
Also published as: EP0563924A1; AU3562693A; US5400341A; AU664734B2; JPH05282079A; EP0563924B1; DE69332007D1

Description

Die Erfindung betrifft eine Kontroll- bzw. Steuervorrichtung zum Steuern einer Zentraleinheit (CPU) bei plötzlichem bzw. momentanem Spannungsabfall.
Eine CPU kann unter einem Spannungsabfall leiden, der in einer Stromquellenspannung bei ihrem Betrieb auftritt. In einem Normalzustand wird die CPU nicht durch eine Steuervorrichtung gesteuert und hält ihren Betrieb aufrecht, wenn die Stromquellenspannung einen Normalpegel hat. Andererseits kann die CPU durch eine Steuervorrichtung nur während eines momentanen Spannungsabfalls gesteuert werden. Sinkt oder fällt die Stromquellenspannung insbesondere auf einen ersten Pegel, der kleiner als der Normalpegel ist, wird die CPU durch die Steuervorrichtung so gesteuert, daß sie in einen Wartezustand versetzt wird. Reduziert sich die Stromquellenspannung weiter auf einen zweiten Pegel, der kleiner als der erste Pegel ist, wird die CPU durch die Steuervorrichtung so gesteuert, daß sie in einen Rücksetz- oder Anfangszustand versetzt wird.
Eine herkömmliche Steuervorrichtung dieser Art weist einen Eingangsspannungs-Anlegeabschnitt auf, der mit einer Stromquelle, die eine Stromquellenspannung liefert, sowie mit der CPU über einen Stützkondensator verbunden ist. Der Eingangsspannungs-Anlegeabschnitt beliefert die CPU mit einer Eingangsspannung, die sich aus der Stromquellenspannung ergibt. Ferner weist die herkömmliche Vorrichtung einen ersten und zweiten Detektionsabschnitt auf, die später beschrieben werden.
Die CPU hat einen Interruptanschluß und einen Rücksetzanschluß, denen ein Wartesignal und ein Rücksetzsignal vom ersten bzw. zweiten Detektionsabschnitt zugeführt werden. Beim Empfang des Wartesignals über den Interruptanschluß wird die CPU in den Wartezustand versetzt, während beim Empfang des Rücksetzsignals über den Rücksetzanschluß die CPU in den Rücksetzzustand versetzt wird.
Der erste Detektionsabschnitt detektiert, ob ein Pegel der Eingangsspannung kleiner als der erste Pegel ist. Ist der Pegel der Eingangsspannung kleiner als der erste Pegel, führt der erste Detektionsabschnitt das Wartesignal zum Interruptanschluß der CPU, um die CPU in den Wartezustand zu versetzen. Der zweite Detektionsabschnitt detektiert, ob ein Pegel der Eingangsspannung kleiner als der zweite Pegel ist. Ist der Pegel der Eingangsspannung kleiner als der zweite Pegel, führt der zweite Detektionsabschnitt das Rücksetzsignal zum Rücksetzanschluß der CPU, um die CPU in den Rücksetzzustand zu versetzen.
In A. Kropf "Betriebsspannungskontrolle für Einchip-Mikrorechner", Radio Fernsehen Elektronik, Band 38, Nr. 8, 1989, Seiten 498-499 ist eine Steuervorrichtung offenbart, die mit einer Stromquelle verbunden ist und aufweist: eine mit der Stromquelle verbundene Eingangsspannungs-Anlegeeinrichtung, eine erste Detektionseinrichtung zum Detektieren, ob die Stromquellenspannung kleiner als eine erste Spannung ist, um ein erstes Signal zu einem ersten Anschluß zu führen, wenn die Stromquellenspannung kleiner als die erste Spannung ist; und eine zweite Detektionseinrichtung zum Detektieren, ob die Eingangsspannung kleiner als eine zweite Spannung ist, die kleiner als die erste Spannung ist, wobei die zweite Detektionseinrichtung ein zweites Signal zu einem zweiten Anschluß führt, wenn die Eingangsspannung kleiner als die zweite Spannung ist.
Allerdings steuert die herkömmliche Steuervorrichtung die CPU so, daß die CPU auch dann in den Wartezustand versetzt wird, wenn ein geringer Spannungsabfall in der Stromquellenspannung auftritt. Dadurch wird die CPU sehr häufig in den Wartezustand versetzt.
Außerdem ist bei diesem Aufbau eine große Kapazität des Stützkondensators erforderlich, um den momentanen Spannungsabfall der Eingangsspannung zu kompensieren.
Eine Aufgabe der Erfindung ist, eine Steuervorrichtung bereitzustellen, die eine CPU ohne häufiges Auftreten eines Wartezustands in der CPU vorteilhaft steuern kann.
Eine weitere Aufgabe der Erfindung besteht darin, eine Steuervorrichtung der beschriebenen Art bereitzustellen, die auf eine große Kapazität eines Stützkondensators verzichtet, um den momentanen Spannungsabfall der Eingangsspannung zu kompensieren.
Weitere Aufgaben der Erfindung gehen im Verlauf der Beschreibung hervor.
Bei der Beschreibung des Hauptpunkts der Erfindung ist verständlich, daß eine Steuervorrichtung mit einer Stromquelle verbunden ist, die eine Stromquellenspannung hat, und zum Steuern einer CPU in Übereinstimmung mit einer Eingangsspannung dient, die an der CPU anliegt und sich aus der Stromquellenspannung ergibt. Die CPU hat einen ersten Anschluß zum Empfangen eines ersten Signals, um die CPU einen ersten Zustand einnehmen zu lassen, sowie einen zweiten Anschluß zum Empfangen eines zweiten Signals, um die CPU einen zweiten Zustand einnehmen zu lassen.
Die Erfindung ist im beigefügten Vorrichtungsanspruch 1 dargelegt.
Fig. 1 ist ein Blockschaltbild zur Beschreibung einer herkömmlichen Steuervorrichtung;
Fig. 2 ist ein Zeitdiagramm zur Beschreibung des Betriebs bei momentanem Spannungsabfall in Fig. 1;
Fig. 3 ist ein Blockschaltbild zur Beschreibung einer Steuervorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig. 4 ist ein Schaltbild einer Verzögerungsschaltung gemäß Fig. 3; und
Fig. 5 ist ein Zeitdiagramm zur Beschreibung des Betriebs bei momentanem Spannungsabfall in Fig. 3.
Anhand von Fig. 1 wird zum besseren Verständnis der Erfindung zunächst eine herkömmliche Steuervorrichtung 10 beschrieben. Die Steuervorrichtung 10 dient zum Steuern einer Zentraleinheit (CPU) 11 in Übereinstimmung mit einer Eingangsspannung, die an der CPU 11 anliegt. Die Steuervorrichtung 10 weist einen ersten und zweiten Eingangsanschluß 12 und 13 auf, die mit einer Stromquelle (nicht gezeigt) verbunden sind, die eine Stromquellenspannung Vin hat. Insbesondere erscheint die Stromquellenspannung Vin zwischen dem ersten Eingangsanschluß 12 und dem zweiten Eingangsanschluß 13, da der zweite Eingangsanschluß 13 an Masse gelegt ist.
Ferner verfügt die Steuervorrichtung 10 über eine Diode 14, einen Kondensator 15, eine erste Detektionsschaltung 16, eine zweite Detektionsschaltung 17 und eine Verzögerungsschaltung 18. Die CPU 11 hat einen mit "VDD" bezeichneten CPU-Eingangsanschluß, der mit der Kathode der Diode 14 über eine erste Spannungsanlegeleitung 19a verbunden ist. Die Anode der Diode 14 ist mit dem ersten Eingangsanschluß 12 über eine zweite Spannungsanlegeleitung 19b verbunden. Der Kondensator 15 ist mit der ersten Spannungsanlegeleitung 19a an einem mit "FL" bezeichneten Verbindungspunkt verbunden und ist an Masse gelegt.
Die erste und die zweite Detektionsschaltung 16 und 17 sind mit der ersten Spannungsanlegeleitung 19a zwischen dem Verbindungspunkt FL und dem CPU-Eingangsanschluß VDD verbunden. Ferner hat die CPU 11 einen mit "RESET" bezeichneten Rücksetzanschluß und einen mit "INT" bezeichneten Interruptanschluß. Die erste Detektionsschaltung 16 ist mit dem Interruptanschluß INT der CPU 11 verbunden. Die zweite Detektionsschaltung 17 ist mit dem Rücksetzanschluß RESET der CPU 11 über die Verzögerungsschaltung 18 verbunden.
Die CPU 11 ist betreibbar, wenn eine Betriebsspannung VSTD als Eingangsspannung am CPU-Eingangsanschluß VDD anliegt. Allgemein darf die Betriebsspannung VSTD nicht kleiner als eine vorbestimmte Spannung V1 sein, um die CPU 11 zu betreiben. Die CPU 11 kann mehrere Direktzugriffspeicher haben. Zur Wahrung der Inhalte in den Direktzugriffspeichern muß am CPU-Eingangsanschluß VDD eine vorgeschriebene Spannung V2 anliegen, die kleiner als die vorbestimmte Spannung V1 ist.
Angenommen sei, daß die Diode 14 eine Durchlaßspannung VF hat. Da es notwendig ist, am CPU-Eingangsanschluß VDD die Betriebsspannung VSTD zum Betreiben der CPU 11 anzulegen, ergibt die zur Betriebsspannung VSTD addierte Durchlaßspannung VF die Stromquellenspannung Vin.
Gemäß Fig. 2 neben Fig. 1 wird die Betriebsspannung VSTD als Eingangsspannung zum CPU-Eingangsanschluß VDD geführt, wenn die Stromquellenspannung Vin zum ersten Eingangsanschluß 12 der Steuervorrichtung geführt wird, was auf einer mit (a) bezeichneten ersten Zeile in Fig. 2 gezeigt ist. In Fig. 2(a) repräsentiert eine Strichlinie die Stromquellenspannung Vin, und eine Vollinie stellt die Betriebsspannung VSTD dar. Bei Zuführung der Betriebsspannung VSTD beginnt die CPU 11 zu arbeiten.
Die erste Detektionsschaltung 16 hat einen ersten Schwellwertpegel VINT, der gleich einem Pegel der vorbestimmten Spannung V1 sein kann. Die zweite Detektionsschaltung 17 hat einen zweiten Schwellwertpegel VRES, der gleich einem Pegel der vorgeschriebenen Spannung V2 sein kann. Ist ein Pegel der Betriebsspannung VSTD nicht größer als der erste Schwellwertpegel VINT, erzeugt die erste Detektionsschaltung 16 ein Tiefpegelsignal, das als Wartesignal gemäß der späteren Beschreibung dient. Ist ein Pegel der Betriebsspannung VSTD nicht größer als der zweite Schwellwertpegel VRES, erzeugt die zweite Detektionsschaltung 17 ein Tiefpegelsignal, das als Rücksetzsignal gemäß der späteren Beschreibung dient. Im dargestellten Beispiel weist die zweite Detektionsschaltung 17 einen Feldeffekttransistor auf, der eine Struktur mit offenem Drain hat.
Angenommen sei, daß ein momentaner Spannungsabfall in der Stromquellenspannung Vin im Betrieb der CPU 11 auftritt. Zu einem ersten Zeitpunkt t1 in Fig. 2 sei angenommen, daß die Betriebsspannung VSTD die vorbestimmten Spannung V1 wird. Zum ersten Zeitpunkt t1 beginnt der Kondensator 15, eine elektrische Ladung zu entladen, mit der er durch die Stromquellenspannung Vin aufgeladen ist, um den momentanen Spannungsabfall zu kompensieren. Dadurch ist die Betriebsspannung VSTD höher als die Stromquellenspannung Vin, was auf der ersten Zeile (a) in Fig. 2 gezeigt ist. Da die zweite Detektionsschaltung 17 die Struktur mit offenem Drain hat, folgt die Ausgabe der zweiten Detektionsschaltung 17 einer Änderung der Betriebsspannung VSTD, bis die Betriebsspannung VSTD die vorgeschriebene Spannung V2 wird, was auf einer mit (b) bezeichneten zweiten Zeile in Fig. 2 gezeigt ist.
Zum ersten Zeitpunkt t1 läßt die erste Detektionsschaltung 16 ihre Ausgabe von einem Hochpegel auf einen Tiefpegel wechseln, was auf einer mit (c) bezeichneten dritten Zeile in Fig. 2 gezeigt ist. Das heißt, die erste Detektionsschaltung 16 erzeugt das Tiefpegelsignal als erstes Detektionssignal. Das erste Detektionssignal wird als Wartesignal von der ersten Detektionsschaltung 16 zum Interruptanschluß INT der CPU 11 geführt. Als Reaktion auf das Wartesignal wird die CPU 11 aus einem Betriebszustand in einen Wartezustand versetzt.
Bevor die Betriebsspannung VSTD die vorgeschriebene Spannung V2 wird, sei angenommen, daß die Stromguellenspannung Vin von einem Abfall zu einem Anstieg übergeht. Mit steigender Stromquellenspannung steigt die Betriebsspannung VSTD. Wird die Betriebsspannung VSTD die vorbestimmte Spannung V1 zu einem zweiten Zeitpunkt t2 in Fig. 2, läßt die erste Detektionsschaltung 16 ihre Ausgabe vom Tiefpegel auf den Hochpegel wechseln, was auf der dritten Zeile (c) in Fig. 2 gezeigt ist. Das heißt, die erste Detektionsschaltung 16 stoppt die Zufuhr des Wartesignals zum Interruptanschluß INT der CPU 11. Dadurch wird die CPU 11 aus dem Wartezustand in den Betriebszustand versetzt.
Bei erneutem Auftreten des momentanen Spannungsabfalls in der Stromguellenspannung Vin zu einem dritten Zeitpunkt t3 in Fig. 2 führt die erste Detektionsschaltung 16 das Wartesignal zum Interruptanschluß INT der CPU 11, um die CPU 11 aus dem Betriebszustand in den Wartezustand gemäß der vorstehenden Beschreibung wechseln zu lassen. Hält der momentane Spannungsabfall lange Zeit an, wird die Betriebsspannung VSTD die vorgeschriebene Spannung V2, auch wenn der Kondensator 15 den momentanen Spannungsabfall kompensiert.
Wird die Betriebsspannung VSTD die vorgeschriebene Spannung V2 zu einem vierten Zeitpunkt t4 in Fig. 2, führt die zweite Detektionsschaltung 17 ein Tiefpegelsignal als zweites Detektionssignal zur Verzögerungsschaltung 18. Die Verzögerungsschaltung 18 hat eine Verzögerungszeit TRES und verzögert das zweite Detektionssignal um die Verzögerungszeit TRES, um ein verzögertes Signal als Rücksetzsignal zum Rücksetzanschluß RESET der CPU 11 zu führen. Als Reaktion auf das Rücksetzsignal wird die CPU 11 aus dem Wartezustand in einen Rücksetz- oder einen Anfangszustand versetzt.
Geht die Stromquellenspannung Vin von einem Abfall zu einem Anstieg über und wird die Betriebsspannung VSTD die vorgeschriebene Spannung V2 zu einem fünften Zeitpunkt t5 in Fig. 2, läßt die zweite Detektionsschaltung 17 ihre Ausgabe der Betriebsspannung VSTD folgen. Das heißt, die zweite Detektionsschaltung 17 stoppt die Zufuhr des zweiten Detektionssignals zur Verzögerungsschaltung 18. Als Ergebnis stoppt die Verzögerungsschaltung die Zufuhr des Rücksetzsignals zum Rücksetzanschluß RESET der CPU 11, nachdem die Verzögerungszeit TRES abläuft. Wird die Betriebsspannung VSTD die vorbestimmte Spannung V1 zu einem sechsten Zeitpunkt t6 in Fig. 2, stoppt die erste Detektionsschaltung 16 die Zufuhr des Wartesignals zum Interruptanschluß INT der CPU 11. Dadurch kann die CPU 11 ihren Betrieb durchführen.
Wie zuvor beschrieben wurde, weist die Steuervorrichtung 10 die Diode 14 auf, die zur Verwendung beim Verbinden der ersten Anlegeleitung 19a mit der zweiten Anlegeleitung 19b dient. Daher muß die Stromguellenspannung Vin um die Durchlaßspannung VF der Diode 14 höher als die Betriebsspannung VSTD sein. Zusätzlich ist eine Spannungsdifferenz zwischen der Betriebsspannung VSTD und der vorbestimmten Spannung V1 sehr klein. Folglich wird die CPU 11 auch dann in den Wartezustand versetzt, wenn ein geringer Spannungsabfall in der Stromquellenspannung Vin auftritt. Das heißt, die CPU 11 wird sehr oft in den Wartezustand versetzt. Ferner muß der Kondensator 15 eine hohe Kapazität haben, um die Betriebsspannung VSTD auf einer höheren Spannung als die vorgeschriebene Spannung V2 zu halten, nachdem die CPU 11 in den Wartezustand versetzt ist.
Anhand von Fig. 3 fährt die Beschreibung mit einer Steuervorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung fort. Die gezeigte Steuervorrichtung unterscheidet sich von der Steuervorrichtung 10 in Fig. 1 und ist daher mit der Bezugszahl 20 neu bezeichnet. Die Steuervorrichtung 20 weist ähnliche Teile auf, die mit gleichen Bezugszahlen bezeichnet und mit gleich benannten Signalen betreibbar sind.
Die Steuervorrichtung 20 weist eine Umschaltschaltung 21 auf, die zur Verwendung beim Verbinden der ersten Spannungsanlegeleitung 19a mit der zweiten Spannungsanlegeleitung 19b dient. In Fig. 3 ist die erste Detektionsschaltung 16 mit der zweiten Spannungsanlegeleitung 19b verbunden und detektiert, ob die Stromguellenspannung Vin kleiner als die vorbestimmte Spannung V1 ist. Ist die Stromquellenspannung Vin kleiner als die vorbestimmte Spannung V1, läßt die erste Detektionsschaltung 16 ihre Ausgabe von einem Hochpegel auf einen Tiefpegel wechseln. Das heißt, die erste Detektionsschaltung 16 führt das erste Detektionssignal zur Umschaltschaltung 21 und einer Verzögerungsschaltung 22, wenn die Stromquellenspannung Vin kleiner als die vorbestimmte Spannung V1 ist.
Gemäß Fig. 4 weist die Verzögerungsschaltung 22 einen Eingangs- und einen Ausgangsanschluß 22a und 22b auf. Ferner verfügt die Verzögerungsschaltung 22 über einen Widerstand 22c, eine Diode 22d und einen Kondensator 22e. Der Widerstand 22c ist mit dem Eingangs- und dem Ausgangsanschluß 22a und 22b verbunden. Die Diode 22d ist mit dem Widerstand 22c parallel verbunden. Der Kondensator 22e ist mit dem Ausgangsanschluß 22b und Masse verbunden.
Gemäß Fig. 5 zusammen mit Fig. 3 und 4 wird die Betriebsspannung VSTD als Eingangsspannung zum CPU-Eingangsanschluß VDD geführt, wenn die Stromquellenspannung Vin zum ersten Eingangsanschluß 12 der Steuervorrichtung geführt wird, was auf einer mit (a) bezeichneten ersten Zeile in Fig. 5 gezeigt ist. In Fig. 5(a) repräsentiert eine Strichlinie die Stromguellenspannung Vin, und eine Vollinie stellt die Betriebsspannung VSTD dar. Bei Zuführung der Betriebsspannung VSTD beginnt die CPU 11 zu arbeiten.
Angenommen sei, daß ein momentaner Spannungsabfall in der Stromquellenspannung Vin im Betrieb der CPU 11 auftritt. Zu einem ersten Zeitpunkt t1 in Fig. 5 sei angenommen, daß die Stromquellenspannung Vin die vorbestimmten Spannung V1 wird. Zum ersten Zeitpunkt t1 beginnt der Kondensator 15, eine elektrische Ladung zu entladen, mit der er durch die Stromquellenspannung Vin aufgeladen ist, um den momentanen Spannungsabfall zu kompensieren. Dadurch ist die Betriebsspannung VSTD höher als die Stromquellenspannung Vin, was auf der ersten Zeile (a) in Fig. 5 gezeigt ist. Da die zweite Detektionsschaltung 17 die Struktur mit offenem Drain hat, folgt die Ausgabe der zweiten Detektionsschaltung 17 einer Änderung der Betriebsspannung VSTD, bis die Betriebsspannung VSTD die vorgeschriebene Spannung V2 wird, was auf einer mit (b) bezeichneten zweiten Zeile in Fig. 5 gezeigt ist.
Zum ersten Zeitpunkt t1 in Fig. 5 läßt die erste Detektionsschaltung 16 ihre Ausgabe von einem Hochpegel auf einen Tiefpegel wechseln, was auf einer mit (c) bezeichneten dritten Zeile in Fig. 5 gezeigt ist. Das heißt, die erste Detektionsschaltung 16 erzeugt das Tiefpegelsignal, um das Tiefpegelsignal als erstes Detektionssignal zur Umschaltschaltung 21 und Verzögerungsschaltung 22 zu führen.
Wie im Zusammenhang mit Fig. 4 beschrieben wurde, ist die Anode der Diode 22d mit dem Ausgangsanschluß 22b verbunden, und die Kathode der Diode 22d ist mit dem Eingangsanschluß 22a verbunden. Daher wird die Ausgabe der Verzögerungsschaltung 22 in dem Moment tiefpeglig, in dem die Ausgabe der ersten Detektionsschaltung 16 tiefpeglig wird. Das heißt, die Verzögerungsschaltung 22 führt ein Tiefpegelsignal als Wartesignal zum Interruptanschluß INT der CPU 11, sobald die Verzögerungsschaltung 22 das erste Detektionssignal empfängt. Als Reaktion auf das Wartesignal wird die CPU 11 aus dem Betriebszustand in den Wartezustand versetzt.
Ferner wird das erste Detektionssignal zur Umschaltschaltung 21 geführt. Als Reaktion auf das erste Detektionssignal trennt die Umschaltschaltung 21 die erste Spannungsanlegeleitung 19a von der zweiten Spannungsanlegeleitung 19b. Das heißt, die Umschaltschaltung 21 wird geöffnet.
Bevor die Betriebsspannung VSTD die vorgeschriebene Spannung V2 wird, sei angenommen, daß die Stromguellenspannung Vin von einem Abfall zu einem Anstieg übergeht. Mit steigender Stromquellenspannung steigt die Betriebsspannung VSTD. Wird die Betriebsspannung VSTD die vorbestimmte Spannung V1 zu einem zweiten Zeitpunkt t2 in Fig. 5, läßt die erste Detektionsschaltung 16 ihre Ausgabe vom Tiefpegel auf den Hochpegel wechseln, was auf der dritten Zeile (c) in Fig. 5 gezeigt ist. Das heißt, die erste Detektionsschaltung 16 stoppt die Zufuhr des ersten Detektionssignals zur Umschaltschaltung 21 und Verzögerungsschaltung 22.
Beim Stoppen der Zufuhr des ersten Detektionssignals wird die Umschaltschaltung 21 geschlossen, nachdem eine Umschaltverzögerungszeit TSW abläuft.
Da gemäß der Beschreibung im Zusammenhang mit Fig. 4 die Anode der Diode 22d mit dem Ausgangsanschluß 22b verbunden ist und die Kathode der Diode 22d mit dem Eingangsanschluß 22a verbunden ist, wird die Ausgabe der Verzögerungsschaltung 22 nach Ablauf einer vorbestimmten Verzögerungszeit TINT hochpeglig, was auf einer mit (d) bezeichneten vierten Zeile in Fig. 5 gezeigt ist. Die vorbestimmte Verzögerungszeit TINT richtet sich nach einem Widerstandswert des Widerstands 22c und einer Kapazität des Kondensators 22e. Die vorbestimmte Verzögerungszeit TINT kann kürzer als die Verzögerungszeit TRES sein. Daher stoppt die Verzögerungsschaltung 22 die Zufuhr des Wartesignals zum Interruptanschluß INT der CPU 11, nachdem die vorbestimmte Verzögerungszeit TINT abläuft. Die CPU 11 wird aus dem Wartezustand in den Betriebszustand versetzt.
Bei erneutem Auftreten des momentanen Spannungsabfalls in der Stromguellenspannung Vin zu einem dritten Zeitpunkt t3 in Fig. 5 führt die erste Detektionsschaltung 16 das erste Detektionssignal zur Umschaltschaltung 21 und Verzögerungsschaltung 22. Wie zuvor beschrieben wurde, wird die Umschaltschaltung 21 als Reaktion auf das erste Detektionssignal geöffnet. Die Verzögerungsschaltung 22 führt das Wartesignal zum Interruptanschluß INT der CPU 11, sobald die Verzögerungsschaltung 22 das erste Detektionssignal empfängt.
Als Reaktion auf das Wartesignal wechselt die CPU 11 vom Betriebszustand zum Wartezustand gemäß der vorstehenden Beschreibung. Hält der momentane Spannungsabfall lange Zeit an, wird die Betriebsspannung VSTD die vorgeschriebene Spannung V2, obwohl der Kondensator 15 den momentanen Spannungsabfall kompensiert.
Wird die Betriebsspannung VSTD die vorgeschriebene Spannung V2 zu einem vierten Zeitpunkt t4 in Fig. 5, führt die zweite Detektionsschaltung 17 ein Tiefpegelsignal als zweites Detektionssignal zur Verzögerungsschaltung 18. Die Verzögerungsschaltung 18 verzögert das zweite Detektionssignal um die Verzögerungszeit TRES, um ein verzögertes Signal als Rücksetzsignal zum Rücksetzanschluß RESET der CPU 11 zu führen. Als Reaktion auf das Rücksetzsignal wird die CPU 11 aus dem Wartezustand in den Rücksetzzustand versetzt.
Geht die Stromquellenspannung Vin von einem Abfall zu einem Anstieg über und wird die Stromquellenspannung Vin die vorgeschriebene Spannung V1 zu einem fünften Zeitpunkt t5 in Fig. 5, stoppt die erste Detektionsschaltung 16 die Zufuhr des ersten Detektionssignals zur Umschaltschaltung 21 und Verzögerungsschaltung 22. Die Umschaltschaltung 21 wird nach Ablauf der Umschaltverzögerungszeit TSW geschlossen. Dadurch steigt die Betriebsspannung VSTD und wird eine Spannung, die gleich der Stromquellenspannung Vin ist.
Daher läßt die zweite Detektionsschaltung 17 ihre Ausgabe der Betriebsspannung VSTD folgen. Das heißt, die zweite Detektionsschaltung 17 stoppt die Zufuhr des zweiten Detektionssignals zur Verzögerungsschaltung 18. Die Verzögerungsschaltung 18 stoppt die Zufuhr des Rücksetzsignals zum Rücksetzanschluß RESET der CPU 11 nach Ablauf der Verzögerungszeit TRES.
Andererseits stoppt die Verzögerungsschaltung 22 die Zufuhr des Wartesignals zum Interruptanschluß INT der CPU 11 nach Ablauf der Verzögerungszeit TINT.
Im dargestellten Beispiel ist die Verzögerungszeit TINT kürzer als die Verzögerungszeit TRES der Verzögerungsschaltung 18. Außerdem ist die vorbestimmte Verzögerungszeit TINT länger als eine Zeit, in der die Stromquellenspannung Vin zur vorbestimmten Spannung V1 zurückkehrt. Das heißt, die vorbestimmte Verzögerungszeit TINT ist länger als die Umschaltverzögerungszeit TSW. Daher wird das Rücksetzsignal von der Verzögerungsschaltung 18 zum Rücksetzanschluß RESET der CPU 11 geführt, wenn die Verzögerungsschaltung 22 die Zufuhr des Wartesignals zum Interruptanschluß INT der CPU 11 stoppt. Stoppt die Verzögerungsschaltung 18 die Zufuhr des Rücksetzsignals zum Rücksetzanschluß RESET der CPU 11, ist die Betriebsspannung VSTD bereits eine Spannung geworden, die höher als die vorbestimmte Spannung V1 ist. Dadurch startet die CPU 11 den Betrieb im Anfangszustand, wenn die Verzögerungsschaltung 18 die Zufuhr des Rücksetzsignals zum Rücksetzanschluß RESET der CPU 11 stoppt.

Claims

1. Steuervorrichtung zum Steuern einer Zentraleinheit (11) in Übereinstimmung mit einer Eingangsspannung, die zur Zentraleinheit (11) geführt wird und die durch eine Stromquelle mit einer Stromquellenspannung (Vin) zugeführt wird, wobei die Zentraleinheit (11) einen ersten Anschluß (INT) zum Empfangen eines ersten Signals, um die Zentraleinheit (11) einen ersten Zustand annehmen zu lassen, und einen zweiten Anschluß (RESET) zum Empfangen eines zweiten Signals hat, um die Zentraleinheit (11) einen zweiten Zustand annehmen zu lassen, mit:

einer Eingangsspannungs-Anlegeeinrichtung (21), die mit der Stromquelle verbunden ist, zum Anlegen der Eingangsspannung an der Zentraleinheit (11), wobei die Eingangsspannungs-Anlegeeinrichtung auf ein erstes Detektionssignal zum Stoppen des Anlegens der Eingangsspannung an der Zentraleinheit (11) reagiert;

einer ersten Detektionseinrichtung (16) zum Detektieren, ob die Stromquellenspannung kleiner als eine erste Spannung (V1) ist, um das erste Detektionssignal zu erzeugen, wenn die Stromquellenspannung (Vin) kleiner als die erste Spannung (V1) ist;

einer ersten Verzögerungseinrichtung (22) zum Verzögern des ersten Detektionssignals um eine erste Verzögerungszeit, um das erste Signal zum ersten Anschluß (INT) zu führen;

einer zweiten Detektionseinrichtung (17) zum Detektieren, ob die Eingangsspannung kleiner als eine zweite Spannung (V2) ist, die kleiner als die erste Spannung (V1) ist, wobei die zweite Detektionseinrichtung (17) das zweite Signal zum zweiten Anschluß (RESET) führt, wenn die Eingangsspannung kleiner als die zweite Spannung (V2) ist; und

einer Ladeeinrichtung (15), die mit der Stromquelle und der Zentraleinheit (11) gekoppelt ist, zum Aufladen mit einer elektrischen Ladung, wobei die Ladeeinrichtung (15) die elektrische Ladung entlädt, um eine Entladungsspannung an der Zentraleinheit (11) anzulegen, wenn die Eingangsspannungs-Anlegeeinrichtung das Anlegen der Eingangsspannung an der Zentraleinheit (11) stoppt.

2. Steuervorrichtung nach Anspruch 1, wobei die zweite Detektionseinrichtung aufweist:

eine zweite Detektionsschaltung (17) zum Detektieren, ob die Eingangsspannung kleiner als die zweite Spannung (V2) ist, um ein zweites Detektionssignal zu erzeugen, wenn die Eingangsspannung kleiner als die zweite Spannung (V2) ist; und

eine zweite Verzögerungsschaltung (18) zum Verzögern des zweiten Detektionssignals um eine zweite Verzögerungszeit, um das zweite Signal zum zweiten Anschluß zu führen.

3. Steuervorrichtung nach Anspruch 2, wobei die erste Verzögerungszeit kürzer als die zweite Verzögerungszeit ist.

4. Steuervorrichtung nach Anspruch 3, wobei die Eingangsspannungs-Anlegeeinrichtung (21) das Anlegen der Eingangsspannung an der Zentraleinheit (11) nach Ablauf einer dritten Verzögerungszeit wieder aufnimmt, die beginnt, wenn die erste Detektionseinrichtung (16) die Zuführung des ersten Detektionssignals einstellt.

5. Steuervorrichtung nach Anspruch 4, wobei die erste Verzögerungszeit länger als die dritte Verzögerungszeit ist.