DE69938019T2 - Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs - Google Patents

Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs Download PDF

Info

Publication number
DE69938019T2
DE69938019T2 DE69938019T DE69938019T DE69938019T2 DE 69938019 T2 DE69938019 T2 DE 69938019T2 DE 69938019 T DE69938019 T DE 69938019T DE 69938019 T DE69938019 T DE 69938019T DE 69938019 T2 DE69938019 T2 DE 69938019T2
Authority
DE
Germany
Prior art keywords
voltage
circuits
generating
signals
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69938019T
Other languages
English (en)
Other versions
DE69938019D1 (de
Inventor
Oliver Wappingers Falls Weinfurtner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE69938019D1 publication Critical patent/DE69938019D1/de
Application granted granted Critical
Publication of DE69938019T2 publication Critical patent/DE69938019T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

  • Querverweis zu verwandten Anmeldungen
  • Die vorliegende Anmeldung ist mit der am 27. März 1998 eingereichten vorläufigen Anmeldung Serien-Nr. 60/079,717 verwandt und ihr entnommen und weist die gleiche Erfinderin und Rechtsnachfolgerin auf.
  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft eine Anordnung zur Steuerung der Funktionsweise verschiedener Phasen eines in Chips wie beispielsweise DRAM-Chips (Dynamic Random Access Memory) benutzten Mehrspannungs-Generatorsystems.
  • Stand der Technik
  • Moderne Chips wie beispielsweise DRAM-Chips (Dynamic Randon Access Memory) weisen viele unterschiedliche Spannungen auf, die auf dem Chip durch eine Mehrzahl von Generatoren erzeugt werden müssen, die hinsichtlich ihrer Reihenfolge von Startzeiten usw. während verschiedener Betriebsphasen gesteuert werden müssen.
  • In dem am 7. Juni 1994 ausgegebenen US-Patent-Nr. 5,319,601 (Kawata et al.) ist eine Stromversorgungs-Startschaltung für einen DRAM offenbart, wobei eine Anstiegszeit eines Zwischenpotentials kurz nach Einschalten des Stroms hergestellt wird und der Stromverbrauch niedrig gehalten wird. Die Stromversorgungsschaltung umfasst sowohl eine Einschalt-Erkennungsschaltung, die erkennt wenn ein externes Stromversorgungspotential ein vorbestimmtes Potential erreicht und erste und zweite Erkennungssignale erzeugt, und eine interne Stromversorgungsschaltung, die ein internes Stromversorgungspotential erzeugt. Die Stromversorgungsschaltung umfasst weiterhin eine erste Zwischenpotentialerzeugungsschaltung, die ein erstes Zwischenpotential aus dem externen Stromversorgungspotential erzeugt und es einem Zwischenpotential versorgungsknoten zuführt. Wenn das erste Erkennungssignal erzeugt wird, und das erste Zwischenpotential ein vorbestimmtes Potential erreicht, stoppt die erste Zwischenpotentialerzeugungsschaltung sowohl die Zuführung des ersten Zwischenpotentials zum Zwischenpotentialszuführungsknoten als auch die Zwischenpotentialerzeugungsfunktion. Von einer zweiten Zwischenpotentialerzeugungsschaltung wird ein zweites Zwischenpotential aus dem internen Stromversorgungspotential erzeugt und wenn das zweite Erkennungssignal erzeugt wird, das zweite Zwischenpotential zum Zuführungsknoten zugeführt. Die erste Zwischenpotentialerzeugungsschaltung besitzt eine größere Antriebsfähigkeit als die der zweiten Zwischenerzeugungsschaltung, was eine Verkürzung der Anstiegszeit des Zwischenpotentials nach Einschalten des Stroms und die Verringerung des Gesamtstromverbrauchs ermöglicht.
  • Nunmehr auf 1 bezugnehmend ist dort ein Blockschaltbild einer Generatorsteuerungsanordnung 10 des Standes des Technik zum Steuern von Generatoren dargestellt, die Spannungen in beispielsweise einem DRAM-Chip (Dynamic RAM) erzeugen. Die Anordnung 10 umfasst eine Einschaltschaltung 20, ein Generatorsystem (GENERATOREN) 22, das Bezugsspannungsgeneratoren (REF. VOLT.) 23 und eine Mehrzahl von (nicht gezeigten) Spannungsgeneratoren, Initialisierungsschaltungen 24, Pull-Up-Schaltungen 26 und erste und zweite ODER-Gatteranordnungen 28 bzw. 30 umfasst. Es versteht sich, dass die Pull-Up-Schaltungen 26 und die erste und die zweite ODER-Gatteranordnung 28 und 30 in Abhängigkeit von der Anzahl von parallel von den Pull-Up-Schaltungen 26 und ODER-Gatteranordnungen 28 und 30 empfangenen und verarbeiteten Signalen eine oder mehrere solcher Schaltungen oder Gatter umfassen.
  • Signale von Kontaktstellen und Prüfstellen auf dem zugehörigen Chip werden in den Pull-Up-Schaltungen 26 empfangen. In den Pull-Up-Schaltungen 26 wird ein Ausgangssignal standardmäßig auf einen logischen Hochpegel (logische "1") hochgezo gen, wenn eine Eingangs-Anschlussstelle nicht verbunden ist, und es wird eine logische "0" ausgegeben, wenn das Eingangssignal aktiv von der Anschlussstelle oder Verbindung heruntergezogen wird. Die Ausgangssignale von den Pull-Up-Schaltungen 26 werden in der ersten ODER-Gatteranordnung 28 mit Testmode-Register-Signalen logisch kombiniert, die in zugehörigen Initialisierungsschaltungen 24 initialisiert worden sind. Die Ausgaben aus den ersten ODER-Gattern 28 sind an erste Eingänge der Einschaltschaltung 20 und das Generatorsystem 22 angekoppelt. Die Testmode-Register-Signale werden auch in zugehörigen Initialisierungsschaltungen 24 initialisiert und dann an das Generatorsystem 22 angekoppelt. Signale von (nicht gezeigten) Sicherungen auf dem zugehörigen Chip werden in zugehörigen Initialisierungsschaltungen 24 initialisiert und in die Bezugsgeneratoren 23 des Generatorsystems 22 eingekoppelt. Die Sicherungssignale werden auch der zweiten ODER-Gatteranordnung 30 logisch mit den Eingangs-Testmode-Register-Signalen kombiniert und dann an das Generatorsystem 22 angekoppelt. Die Einschaltschaltung 20 empfängt die Ausgangssignale von der ersten ODER-Gatteranordnung 28 und verschiedene Signale von den Initialisierungsschaltungen 24 und erzeugt Ausgangs-Steuersignale sowohl für die Initialisierungsschaltungen 24 als auch die Generatoren des Generatorsystems 22. Das Generatorsystem 22 umfasst eine Mehrzahl von Spannungsgeneratoren einschließlich der Bezugsgeneratoren 23 und empfängt eine externe Spannung (VEXT), Systemsignale (SYS. SIGS.) und die Signale von jeder der ersten und zweiten ODER-Gatteranordnung 28 und 30, den Initialisierungsschaltungen 24 und der Einschaltschaltung 20 und erzeugt Ausgangssignale zu den Initialisierungsschaltungen 24 und die verschiedenen, von den entfernten Schaltungen auf dem zugehörigen Chip erforderlichen (nicht gezeigten) Spannungen.
  • Zur Steuerung der Funktionsweise dieser Generatoren sind viele Logiksteuerungsschaltungen an den Generatorfunktionen beteiligt, die herkömmlicherweise durch die im gesamten Generatorsystem 22 innerhalb der (nicht gezeigten) einzelnen Gene ratorblöcke verteilt angeordneten (nicht gezeigten) örtlichen Logikschaltungen durchgeführt werden. Das herkömmliche Generatorsystem 22 ist das Ergebnis eines Wachstumsvorgangs, wozu jedesmal wenn neue Spannungspegel und die zugehörigen Generatorblöcke hinzugefügt wurden oder jedesmal wenn Steuerungsfunktionalität geändert werden musste zusätzliche Logikschaltungen örtlich hinzugefügt wurden.
  • Es ist wünschenswert, eine Anordnung bereitzustellen, bei der durch Steuerung von Spannungsgeneratoren auf einem Chip die Notwendigkeit der verteilten Anordnung von Logikschaltungen im gesamten Generatorsystem vermieden wird und eine Flexibilität zur Berücksichtigung aller Änderungen ermöglicht wird, die für zukünftige Abänderungen des Generatorsystems oder Chips benötigt werden könnten.
  • Kurze Beschreibung der Erfindung
  • Die vorliegende Erfindung richtet sich auf eine Anordnung zum Steuern der verschiedenen Betriebsarten eines im DRAM (Dynamic Randon Access Memory) und sonstigen Modulen mit einer Mehrzahl von Generatorblöcken zum Erzeugen verschiedener durch das Modul erforderlicher Spannungen benutzten Spannungsgeneratorsystems.
  • Aus einem Gesichtspunkt betrachtet richtet sich die vorliegende Erfindung auf ein Chip mit einem Generatorsystem mit einer Mehrzahl von Spannungserzeugungsschaltungen und einer zentralen Generatorsteuerungsanordnung. Die zentrale Generatorsteuerungsanordnung umfasst eine an jede der Mehrzahl von Spannungserzeugungsschaltungen und an vorbestimmte Bauelemente auf dem Chip angekoppelte Steuerung. Die Steuerung reagiert auf Signale von den vorbestimmten Bauelementen auf dem Chip zum Erzeugen einer vorbestimmten Folge von Ausgangssteuersignalen zu den einzelnen Erzeugungsschaltungen für jede von mindestens zwei getrennten Betriebsphasen des Generatorsystems. Jede vorbestimmte Folge von Ausgangssteuersignalen steuert die logische Betriebsfolge der Mehrzahl von Erzeugungsschaltungen und die vorbestimmten Bauelemente auf dem Chip in definierten Zeitperioden zum Erzeugen erforderlicher stabiler Spannungsausgaben von der Mehrzahl von Erzeugungsschaltungen zu vorbestimmten Schaltungen auf dem Chip.
  • Aus einem anderen Gesichtspunkt betrachtet richtet sich die vorliegende Erfindung auf einen DRAM-Chip (Dynamic Randon Access Memory) mit einem Generatorsystem mit einer Mehrzahl von Spannungserzeugungsschaltungen und zum Erzeugen von Spannungen zu vorbestimmten anderen Erzeugungsschaltungen und zu anderen Bauelementen auf dem Chip und eine zentrale Generatorsteuerungsanordnung. Die zentrale Generatorsteuerungsanordnung umfasst eine an jede der Mehrzahl von Spannungserzeugungsschaltungen und an vorbestimmte der anderen Bauelemente auf dem Chip angekoppelte Steuerung. Die Steuerung reagiert auf Vorkommnisse in der Mehrzahl von Spannungserzeugungsschaltungen und Signale von den vorbestimmten der anderen Bauelemente auf dem Chip zum Erzeugen einer vorbestimmten Folge von Ausgangssteueuerungssignalen zu den einzelnen Erzeugungsschaltungen für jede von mindestens zwei getrennten Betriebsphasen des Generatorsystems. Die vorbestimmte Folge von Ausgangssteuersignalen steuert die logische Betriebsfolge der Mehrzahl von Erzeugungsschaltungen und die vorbestimmten Bauelemente auf dem Chip in definierten Zeitperioden zum Erzeugen erforderlicher stabiler Spannungsausgaben von der Mehrzahl von Erzeugungsschaltungen zu vorbestimmten Schaltungen auf dem Chip.
  • Die Erfindung wird aus der nachfolgenden ausführlicheren Beschreibung in Verbindung mit den beiliegenden Zeichnungen und Ansprüchen besser verständlich.
  • Kurze Beschreibung der Zeichnung
  • 1 ist ein Blockschaltbild einer Generatorsteuerungsanordnung des Standes der Technik zum Steuern von Spannungen in Mehrgeneratorchips wie beispielsweise Dynamischen RAM Chips;
  • 2 ist ein Blockschaltbild einer beispielhaften zentralen Generatorsteuerungsanordnung zum Steuern verschiedener Spannungsgeneratoren auf Mehrgeneratorchips wie beispielsweise einem Dynamischen RAM-Chip gemäß der vorliegenden Erfindung;
  • 3 ist ein Blockschaltbild eines beispielhaften Spannungsgeneratorssystems gemäß der vorliegenden Erfindung mit einer Mehrzahl von Spannungsgeneratoren auf einem Mehrgeneratorchip wie beispielsweise einem Dynamischen RAM, die durch die zentrale Generatorsteuerungsanordnung der 2 gesteuert werden;
  • 4a und 4b zeigen eine Einschaltfolge-Tabelle zur Darstellung einer beispielhaften Einschaltfolge zum Steuern der Generatoranordnung der 3 durch die beispielhafte zentrale Generatorsteuerungsanordnung der 2; und
  • 5 zeigt eine beispielhafte Anordnung für einen Zustandsautomaten in der beispielhaften zentralen Generatorsteuerungsanordnung der 2.
  • Ausführliche Beschreibung
  • Nunmehr auf 2 bezugnehmend ist dort ein Blockschaltbild einer (innerhalb eines Rechtecks mit gestrichelter Linie gezeigten) beispielhaften zentralen Generatorsteuerungsanordnung 40 zum Steuern verschiedener (in 3 gezeigter) Spannungserzeugungsschaltungen auf einem integrierten Schaltungschip mit mehreren Spannungsgeneratorschaltungen wie beispielsweise einem Dynamischen RAM-Chip gemäß der vorliegenden Erfindung dargestellt. Die zentrale Generatorsteuerungsanordnung 40 umfasst eine (innerhalb eines Rechtecks mit gestrichelter Linie gezeigte) Steuerung 50, einen Oszillator 42 zur Bereitstellung von Taktsignalen für die Steuerung 50 und eine Spannungsdetektorschaltung 44, die Signale von der Steuerung 50 empfängt und erzeugte Steuersignale zur Steuerung 50 zurücküberträgt. Die Steuerung 50 umfasst einen Zustandsautomat 52 und ein UND-Gatter 54. Der Zustandsautomaten 52 ist eine wohlbekannte Vorrichtung, die einen Prozessor umfasst, der einen (nicht gezeigten) Speicher benützt, der Pogrammanweisungen zum Betreiben des Prozessors auf vorbestimmte Weise speichert.
  • Nunmehr auf 5 bezugnehmend kann der Zustandsautomat 52 als Alternative Eingangslogikschaltungen 70, Ausgangslogikschaltungen 72 und Zustandsspeicherschaltungen 74 umfassen. Die Eingangslogikschaltungen 70 und Ausgangslogikschaltungen 72 empfangen allgemein alle logischen Eingangssignale zur Steuerung (z. B. Signale von Kontaktstellen/Prüfstelle, Testmode-Register, Sicherungen und Spannungsdetektorschaltungen 44) und stellen notwendige Logikfunktionen über die Verwendung verschiedener Gatter zur Erzeugung zutreffender Ausgangssteuersignale bereit. Die Zustandsspeicherschaltungen 74 können (nicht gezeigte) Flip-Flops umfassen, die Signale von den Eingangslogikschaltungen 70 und sonstige Signale wie beispielsweise Rücksetzsignale und Taktsignale empfangen und zutreffende Ausgangssignale zu den Eingangs- und Ausgangslogikschaltungen 70 und 72 erzeugen.
  • Nunmehr zu 2 zurückkehrend empfängt der Zustandsautomat 52 die Taktsignale vom Oszillator 42, Steuersignale von der Spannungsdetektorschaltung 44 und Signale von verschiedenen Sicherungen, Kontaktstellen und Prüfstellen und Testmode-Registern und erzeugt auf Grundlage der in seinem Speicher anzutreffenden ProgrammanweisungenAusgangssignale. Vom UND-Gatter 54 werden Taktfreigabesignale und vorbestimmte Ausgangssignale vom Zustandsautomaten 52 empfangen und Ausgangssignale erzeugt, die mit anderen vorbestimmten Ausgangssignalen vom Zustandsautomaten 52 kombiniert werden, um statische Freigabe- und Konfigurationsausgabesignale "C" von der zent ralen Generatorsteuerungsanordnung 40 zu bilden, die zu den verschiedenen zu steuernden Spannungserzeugungsschaltungen übertragen werden. Hiernach wird eine beispielhafte Funktionsweise der Steuerung 50 in Verbindung mit einer Beschreibung der 4A und 4B beschrieben.
  • Von der Spannungsdetektorschaltung 44 wird eine externe Versorgungsspannung (in 3 gezeigt VEXT) und gewisse der durch vorbestimmte einer Mehrzahl von (in 3 gezeigten) Erzeugungsschaltungen erzeugten Spannungen gemessen und entsprechende Signale zur Steuerung 50 gesendet, sobald diese Spannungen ihre bestimmten Schwellwerte erreicht haben. Es versteht sich, dass zur Durchführung dieser Funktionen beliebige geeignete wohlbekannte Spannungserkennungsschaltungen benutzt werden können.
  • Nunmehr auf 3 bezugnehmend ist dort ein Blockschaltbild eines (innerhalb eines Rechtecks mit gestrichelter Linie gezeigten) beispielhaften zentralen Spannungsgeneratorsystems 100 gemäß der vorliegenden Erfindung dargestellt. Das System 100 umfasst eine Mehrzahl von Spannungserzeugungsschaltungen 111124 (GEN. 1 bis GEN. 14) auf einem Mehrgeneratorchip wie beispielsweise einem Dynamischen RAM-Chip, die durch die zentrale Generatorsteuerungsanordnung 40 der 2 gesteuert werden. In dem beispielhaften Spannungsgeneratorsystem 100 empfängt jede der Spannungserzeugungsschaltungen 111124 ein getrenntes Steuersignal "C" von der Steuerung 50 der 2 und eine vorbestimmte externe Spannung (VEXT). Es versteht sich, dass zur Vereinfachung der Zeichnung das Steuersignal "C" und die vorbestimmte externe Spannung (VEXT) als an jede der Spannungserzeugungsschaltungen 111124 über einen einzelnen Eingangsleiter angelegt dargestellt sind. In Wirklichkeit werden diese Eingaben für jede der Spannungserzeugungsschaltungen 111124 über einen getrennten Leiter bereitgestellt. Zusätzlich zu dem Steuersignal "C" und der vorbestimmten externen Spannung (VEXT) wird gezeigt, dass eine Ausgabe (V3) von der Spannungserzeugungsschaltung 113 an jede der Spannungserzeugungsschaltungen 115124 angelegt wird und eine Ausgabe (V6) von der Spannungserzeugungsschaltung 116 als Eingabe für die Spannungserzeugungsschaltung 123 bereitgestellt wird.
  • In dem beispielhaften Spannungsgeneratorsystem 100 reagiert die Spannungserzeugungsschaltung 111 (GEN. 1) auf das dafür bestimmte Steuersignal "C" von der Steuerung 50 und die vorbestimmte externe Spannung (VEXT) zum Erzeugen von sowohl einer ersten Ausgangsspannung (V1A), die an beide erste Eingänge jeder der Spannungserzeugungsschaltungen 112 (GEN. 2) und 113 (GEN. 3) angekoppelt ist, als auch einer zweiten Ausgangsspannung (V1B), die an einen zweiten Eingang der Spannungserzeugungsschaltung 112 angekoppelt ist. Die Spannungserzeugungsschaltung 112 reagiert auf die erste und zweite Spannung V1A und V1B von der Spannungserzeugungsschaltung 111, das dafür bestimmte Steuersignal "C" und die vorbestimmte externe Spannung (VEXT) zum Erzeugen einer Ausgangsspannung (V2), die an einen zweiten Eingang der Spannungserzeugungsschaltung 113 und Eingänge jeder der Spannungserzeugungsschaltungen 114 (GEN. 4) und 115 (GEN. 5) angekoppelt ist. Die Spannungserzeugungsschaltung 113 reagiert auf das dafür bestimmte Steuersignale "C", die vorbestimmte externe Spannung (VEXT) und die von Spannungserzeugungsschaltungen 111 und 112 empfangenen Spannungen V1A bzw. V12 zum Erzeugen einer Ausgangsspannung (V3), die als Eingaben zu Spannungserzeugungsschaltungen 115124 und als Ausgangssignal vom Spannungsgeneratorsystem 100 bereitgestellt werden.
  • Die Spannungserzeugungsschaltung 114 reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT) und die von der Spannungserzeugungsschaltung 112 empfangene Spannung V2 zum Erzeugen einer Ausgangsspannung (V4), die als Ausgangssignal vom Spannungsgeneratorsystem 100 bereitgestellt wird. Die Spannungserzeugungsschaltung 115 reagiert auf das dafür bestimmte Steuersignal "C", die vorbe stimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 112 und 113 empfangenen Spannungen V2 bzw. V3 zum Erzeugen einer Ausgangsspannung (V5), die als Eingangssignal zur Spannungserzeugungsschaltung 116 (GEN. 6) bereitgestellt wird. Die Spannungserzeugungsschaltung 116 reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 115 empfangenen Spannungen V3 bzw. V5 zum Erzeugen einer Ausgangsspannung (V6), die als Eingangssignal zu den Spannungserzeugungsschaltungen 117 (GEN. 7) und 123 (GEN. 13) bereitgestellt wird. Die Spannungserzeugungsschaltung 117 reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 116 empfangenen Spannungen V3 bzw. V6 zum Erzeugen einer Ausgangsspannung (V7), die als Eingangssignal zu den Spannungserzeugungsschaltungen 118, 121, 122, 123 und 124 bereitgestellt wird.
  • Die Spannungserzeugungsschaltung 118 (GEN. 8) reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 117 empfangenen Spannungen V3 bzw. V7 zum Erzeugen einer Ausgangsspannung (V8), die als Eingangssignal zu den Spannungserzeugungsschaltungen 119 (GEN. 9) und 120 (GEN. 10) bereitgestellt wird. Die Spannungserzeugungsschaltung 119 reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 118 empfangenen Spannungen V3 bzw. V8 zum Erzeugen einer Ausgangsspannung (V9), die als Ausgangssignal von dem Spannungsgeneratorsystem 100 bereitgestellt wird. Die Spannungserzeugungsschaltung 120 reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 118 empfangenen Spannungen V3 bzw. V8 zum Erzeugen einer Ausgangsspannung (V10), die als Ausgangssignal vom Spannungsgeneratorsystem 100 bereitgestellt wird. Die Spannungserzeugungsschaltungen 121 (GEN. 11), 122 (GEN. 12) und 124 (GEN. 14) reagieren jeweils auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113 und 117 empfangenen Spannungen V3 bzw. V7 zum Erzeugen von Ausgangsspannung V11, V12, V13 bzw. V14, die als Ausgangssignale vom Spannungsgeneratorsystem 100 bereitgestellt werden. Die Spannungserzeugungsschaltung 123 (GEN. 13) reagiert auf das dafür bestimmte Steuersignal "C", die vorbestimmte externe Spannung (VEXT), die von den Spannungserzeugungsschaltungen 113, 116 und 117 empfangenen Spannungen V3, V6 bzw. V7 zum Erzeugen der Ausgangsspannung V13, die als Ausgangssignale vom Spannungsgeneratorsystem 100 bereitgestellt wird.
  • Das Spanungsgeneratorsystem 100 kann Generatorsystemen auf modernen DRAM-Chips und synchronen DRAM-Chips gleichgestellt werden, die mehr als 10 Spannungen aufweisen, die auf dem Chip durch viele Spannungserzeugungsschaltungen erzeugt werden. Diese Spannungen umfassen mehrere Bezugsspannungen (z. B. für Ein-/Ausgangsempfänger und für Vorstromerzeugung in Analogschaltungen) wie auch mehrere Spannungen, die unterschiedliche (nicht gezeigte) Funktionsblöcke des DRAMs mit hohem oder niedrigem Betriebsstrom (z. B. für Leseverstärker oder Wortleitungstreiber) versorgen. Im Grunde finden drei verschiedene Betriebsphasen für die verschiedenen Erzeugungsschaltungen in den Spannungsgeneratorsystemen 22 der 1 und 100 der 3 statt, die als (a) eine Normalbetriebsphase, (b) eine Prüf- und Einbrennphase und (c) eine Einschaltphase angezeigt werden können.
  • Während einer "Normalbetriebs-"Phase in einem der Generatorsysteme 22 der 1 oder 100 der 3 müssen die Erzeugungsschaltungen (z. B. Erzeugungsschaltungen 111124 der 3) garantieren, dass alle auf dem Chip bereitgestellten Spannungen stabil sind und dass alle erforderlichen, von mehreren (nicht gezeigten) Stromnetzen entnommenen Ströme auf dem Chip geführt werden. Weiterhin muss sichergestellt wer den, dass die Erzeugungsschaltungen selbst nicht zuviel Strom verbrauchen (z. B. Vorstrom in Differenzverstärkern und Strom durch Widerstandsteiler). Stromnetze, die Spitzenströme (z. B. für Leseoperationen) zuführen müssen, werden daher gewöhnlich von einer oder mehreren mehrerer Arten von Erzeugungsschaltungen wie beispielsweise einer Bereitschafts-Erzeugungsschaltung, einer aktiven Erzeugungsschaltung und einer Spitzenstrom-Erzeugungsschaltung gespeist. Die Bereitschafts-Erzeugungsschaltung ist stets eingeschaltet und kann nur wenig Strom liefern, verbraucht aber auch selbst nur wenig Strom. Ihr Zweck besteht in der Unterhaltung des Spannungspegels während der Zeiten und Phasen, wenn der Chip nicht aktiv ist. Eine aktive Erzeugungsschaltung wird nur aktiviert, wenn der Chip eine Funktion durchführt, die Strom von einem entsprechenden Stromnetz erfordert. Die aktive Erzeugungsschaltung kann einen großen Strom liefern, verbraucht aber auch einen größeren Strom. Zur Aktivierung einer aktiven Erzeugungsschaltung werden auch von dem Generatorsystem 22 der 1 oder der Steuerung 50 der 2 Signale von anderen Chipfunktionen (z. B. die Leseverstärker-Freigabesignale, die die Leseverstärker aktivieren) (nicht in den Figuren gezeigt) ausgewertet, um die aktive Erzeugungsschaltung zu aktivieren. Zeitweilig wird eine Spitzenstromerzeugungsschaltung dazu benutzt, hohe Spitzen von Strom zu liefern, der aus einem Stromnetz entnommen wird. Eine Spitzenstromerzeugungsschaltung könnte beispielsweise nur aus einem Transistorschalter zwischen einem entsprechenden Stromnetz und entweder einer externen Spannungsversorgung (VEXT) oder einer Stromquelle für dieses Stromnetz bestehen. Spitzenstromerzeugungsschaltungen werden kurzzeitig in genau dem Augenblick eingeschaltet, wenn der Spitzenstrom aus dem Stromnetz entnommen wird. Die Spitzenstromerzeugungsschaltungen besitzen gewöhnlich selbst keine Regelungsfunktion, sondern die Endregelung der Spannung daraus wird durch eine oben erwähnte aktive Erzeugungsschaltung durchgeführt. Zum Einschalten der Spitzenstrom-Erzeugungsschaltungen im richtigen Moment werden Signale von anderen Chipfunktionen mit dem Generatorsystem verbunden (z. B. die Leseverstärker-Freigabesignale).
  • Weiterhin gibt es eine Wechselwirkung zwischen den Spannungserzeugungsschaltungen für unterschiedliche Stromnetze. Wenn beispielsweise eine erste der Spannungserzeugungsschaltungen (z. B. Erzeugungsschaltung 123), die eine Spannung für Wortleitungsverstärkung auf dem DRAM-Chip bereitstellt, zur Wiederherstellung eines vollen Spannungspegels aktiv ist, dann sendet diese Spannungserzeugungsschaltung ein Signal zu einer zweiten der vorbestimmten Spannungserzeugungsschaltungen (z. B. Erzeugungsschaltung 116). Dieses Signal wird verhindern, dass die zweite der vorbestimmten Spannungserzeugungsschaltungen abgeschaltet wird, da die erste der Spannungserzeugungsschaltungen selbst Strom von der zweiten der Spannungserzeugungsschaltungen verbraucht. Da ein DRAM-Chip oft für Speichervorrichtungen mit unterschiedlichen Konfigurationen benutzt werden kann, die unterschiedliche Antriebsfähigkeiten gewisser Spannungserzeugungsschaltungen erfordern, müssen die Spannungserzeugungsschaltungen für diese Situationen konfiguriert sein. Dies geschieht durch Kontaktstellen oder durch Sicherungen, wo die Informationen von den Kontaktstellen und/oder Sicherungen zum herkömmlichen Generatorsystem 22 der 1 oder zu der Steuerung 50 der 2 übertragen werden.
  • Zur Steuerung dieser Erzeugungsschaltungen während der unterschiedlichen Betriebsphasen im herkömmlichen Spannungsgeneratorsystem 22 der 1 sind viele Logiksteuerungsschaltungen an den Erzeugungsschaltungsfunktionen beteiligt, die durch im gesamten Generatorsystem 22 verteilt und innerhalb der einzelnen (nicht gezeigten) Erzeugungsschaltungsblöcke angeordnete (nicht gezeigte) lokale Logikschaltungen durchgeführt werden. Als Ergebnis umfasst das herkömmliche Spannungsgeneratorsystem 22 eine komplexes Steuerungsschema. Gemäß der vorliegenden Erfindung sind Logiksteuerungsschaltungen nicht länger über alle Erzeugungsschaltungen 111124 verteilt. Statt dessen empfängt der Zustandsautomat 52 der Steuerung 50 alle Eingangssignale und ist zur Bereitstellung von Einzelsteuersignalen für jede der Erzeugungsschaltungen 111124 programmiert, um die zutreffenden Erzeugungsschaltungen 111124 zu vorbestimmten Zeiten während jeder der möglichen Betriebsphasen ein- oder auszuschalten. Es versteht sich, dass das Programm für den Zustandsautomaten 52 für jede Betriebsphase insofern willkürlich ist, dass ein Konstrukteur eine gewünschte Betriebsfolge für jede mögliche Betriebsphase definieren muss. Sobald eine solche Betriebsphase bestimmt ist, kann sie leicht in eine entsprechende Programmanweisungsfolge für den Zustandsautomaten 52 umgewandelt werden, die die entsprechende Funktion des Generatorsystems 100 als Reaktion auf durch den Zustandsautomaten 50 empfangene vorbestimmte Eingangssignale veranlasst.
  • In einer Prüf- und Einbrennphase müssen von den Erzeugungsschaltungen viele über ihren Normalbetrieb hinausgehende zusätzliche Funktionen durchgeführt werden. Beispielsweise kann eine Funktion sein, dass gewisse oder alle Erzeugungsschaltungen für Prüfzwecke gesperrt werden können. Eine zweite Funktion kann sein, dass gewisse Spannungen im Vergleich zum Normalbetrieb auf einen anderen Wert eingestellt werden. Eine dritte Funktion kann sein, dass gewisse Zeitkonstanten in den Erzeugungsschaltungen, die ihr dynamisches Verhalten bestimmen, zur Bestimmung des besten Wertes für optimale Chipfunktionen geändert werden können. Eine vierte Funktion kann sein, dass zur Beanspruchung des Chips (Einbrenn-Prüfung) die meisten internen Spannungen auf einen höheren Wert als im Normalbetrieb eingestellt werden müssen, was durch Einstellen von VEXT auf einen höheren Wert und Zulassen, dass eine interne Bezugsspannung diesem Anstieg der externen Spannung folgt, durchgeführt werden kann.
  • Eine Einschaltphase wird als ein Übergangszustand definiert, während dem die externe Spannung VEXT bereits an den Chip angelegt worden ist, aber die internen Spannungen nicht herge stellt worden sind. Für die Einschaltphase gibt es zwei Haupterfordernisse. Diese Erfordernisse sind, dass sie kurz sein muss (z. B. 100 Mikrosekunden), und dass sie auf wohldefinierte Weise stattfinden muss. Um die Einschaltphase kurz zu halten müssen mehrere zusätzliche Funktionen vom Generatorsystem 100 durchgeführt werden. Da alle Stromnetze in einer kurzen Zeit von Null Volt auf ihren jeweiligen Pegel aufgeladen werden müssen, ist die Antriebsfähigkeit mehrerer Erzeugungsschaltungsblöcke nicht ausreichend. Es gibt mehrere mögliche Lösungen, um dieses Problem zu überwinden. Als erstes werden während einer ersten Phase der Einschaltphase Stromnetze durch Transistorschalter auf VEXT kurzgeschlossen, bis sie beinahe ihren Soll-Wert erreicht haben. Dann werden diese Schalter wieder geöffnet und die Regelung dieser Spannung wird von dem jeweiligen Erzeugungsschaltungsblock übernommen. Als zweites ist die Antriebsfähigkeit einiger Erzeugungsschaltungen (z. B. Pumpschaltungen) von der Frequenz von diese Pumpschaltungen treibenden Oszillatoren abhängig. Während der Einschaltphase sind Hochfrequenzoszillatoren mit den Pumpschaltungen verbunden, um eine schnelle Pumpoperation zu ermöglichen, und dann werden nach der Einschaltphase langsamere Oszillatoren zum Treiben dieser Pumpschaltungen benutzt und die schnellen Oszillatoren werden ausgeschaltet, um Strom zu sparen. Im Allgemeinen wird ein am Ausgang der Steuerung 50 bereitgestelltes statisches Freigabesignal zur Freigabe eines Erzeugungsschaltungsblocks (z. B. in der Einschaltphase, oder zum Ausschalten desselben während einer Prüfmodusphase) benutzt und dieses Signal ist nicht zeitkritisch. Zur Änderung des Verhaltens eines oder mehrere vorbestimmter Erzeugungsschaltungsblöcke auf spezifische Weise wie beispielsweise durch Änderung seines Spannungspegels (Trimmen), Ändern seiner Antriebsfähigkeit, Ändern seiner internen Zeitkonstanten oder spezifischer Funktionen für Testmodi werden Konfigurationssignale am Ausgang der Steuerung 50 benutzt. Diese Signale sind ebenfalls nicht zeitkritisch und ändern sich nicht während des Normalbetriebs des Chips. Es versteht sich, dass innerhalb des Generatorsystems 100 dynamische Freigabesignale und Nachrichtensignale erzeugt werden. Dynamische Freigabesignale werden zum Aktivieren einer Erzeugungsschaltung benutzt, wenn sie mit der Regelung ihrer Ausgangsspannung beginnen muss, oder beginnen muss, Strom zu erzeugen (z. B. Spitzenerzeugungsschaltungen). Diese Signale sind zeitkritisch und nicht jede Erzeugungsschaltung erfordert ein solches Eingangssignal (z. B. eine Bereitschafts-Erzeugungsschaltung). Nachrichtensignale sind zum Kommunizieren zwischen Erzeugungsschaltungsblöcken benutzte Signale, die beispielsweise einer Erzeugungsschaltung mitteilen können, dass ihr Eingangspumpspannungspegel noch nicht hergestellt ist und dass die die Pumpspannung liefernde Pumperzeugungsschaltung noch läuft. Dadurch wird bewirkt, dass die eine Erzeugungsschaltung ihre Abschaltung verzögert, obwohl ein dynamisches Freigabesignal dafür bereits abgeschaltet worden ist. Diese Signale sind ebenfalls zeitkritisch und nicht jede Erzeugungsschaltung erfordert ein solches Eingangssignal.
  • Nunmehr bezugnehmend auf 4A und 4B ist dort eine Einschaltfolge-Tabelle zur Darstellung einer beispielhaften Folge zur Steuerung des Generatorsystems 100 der 3 für eine Einschaltbetriebsphase durch die beispielhafte zentrale Generatorsteuerungsanordnung 40 der 2 dargestellt. Im Abschnitt 200 der Tabelle wird die externe Spannung (VEXT) an den Chip angelegt, um die Abfolge zu beginnen. Durch Anlegen von VEXT an den Chip wird bewirkt, dass der Zustandsautomat 52 in der Steuerung 50 vorbestimmte (in 2 nicht gezeigte) Flip-Flops in der Steuerung 50 rücksetzt und ein Signal "V6on" in den niedrigen Zustand versetzt, so dass Schaltungen, die das Signal "V6on" von der Steuerung 50 empfangen, inaktiv bleiben. Zu dieser Zeit wird die Erzeugungsschaltung 111 aktiviert, um mit der Erzeugung der Spannungen V1A und V1B zu beginnen, die Erzeugungsschaltung 112 wird aktiviert, um mit der Erzeugung der Spannung V2 zu beginnen, die Erzeugungsschaltung 113 wird aktiviert, um mit der Erzeugung der Spannung V3 zu beginnen, die Erzeugungsschaltung 114 wird aktiviert, um mit der Erzeugung der Spannung V4 zu beginnen, die Erzeugungsschaltung 115 wird zum Erzeugen von V5 und zum Veranlassen eines anfänglichen Pull-Downs eines (nicht gezeigten) Knotens aktiviert, die Erzeugungsschaltung 117 wird zum Erzeugen von V7 und Bereitstellen einer anfänglichen Aktivierung eines (nicht gezeigten) Verstärkungsschalters aktiviert, die Erzeugungsschaltung 116 wird aktiviert und in den Bereitschaftsmodus versetzt, um ein Signal V6acc (V6 aktiv) und V6sbm (V6 Bereitschaftsmodus) zu erzeugen, die Erzeugungsschaltung 118 wird aktiviert, um die Erzeugung der Spannung V8 zu beginnen, das Signal V6osb (V6 an standby/V6 auf Bereitschaft) begonnen, die Erzeugungsschaltung 119 beginnt mit der Erzeugung der Spannung V9 und die Erzeugungsschaltung 120 beginnt mit der Erzeugung der Spannung V10. In der Steuerung 50 wird ein Sicherungsspeichersignal "bFINIT" (bFuse Initialize-Initialisierung b-Sicherung) in einen niedrigen Zustand versetzt, während ein Signal "bFSET" (bFuse Set-Setzen b-Sicherung) in einen hohen Zustand versetzt wird. Die Signale "bFINIT" und "bFSET" sind beispielhafte Signale für Sicherungen auf dem Chip. Die Informationen dieser Sicherungen werden nicht an den Chip angelegt, aber in der beispielhaften Einschaltphase könnten diese Sicherungsinformationen in vorbestimmte (nicht gezeigte) Flip-Flop beispielsweise in der Steuerung 50 eingespeichert werden. Dies sind zwei Sicherungssignale, die eine gewisse Zeitgebung bezüglich ihres Hoch- oder Niedriggehens erfordern, um die Einspeicherung der Sicherungsinformationen in die vorbestimmten Flip-Flops zu organisieren oder zu steuern. Da Sicherungen über einen gesamten Chip verteilt angeordnet sind, ist es wichtig, zu wissen, dass die Spannung V6 bereits über dem gesamten Chip gut aufgebaut ist, ehe die Sicherungsinformationen eingespeichert werden, ansonsten könnte eine logische "0" eingespeichert werden, wenn es eigentlich eine logische "1" ist, da die Schaltungen und die diese Schaltungen versorgende Spannung noch nicht stabil sind.
  • Im Abschnitt 201 der Tabelle wartet die Steuerung 50 eine vorbestimmte Anzahl von X Taktzyklen lang (z. B. X = 10), zu welchem Zeitpunkt bekannt ist, dass die Spannung V6 aus der Erzeugungsschaltung 116 (die im Abschnitt 200 aktiviert und in den Bereitschaftsmodus versetzt worden ist) einen vorbestimmten Pegel erreicht haben sollte. Im Abschnitt 202 der Tabelle wird vom Spannungsdetektor 44 erkannt, dass V13 (Steuerung aus Erzeugungsschaltung 123) auf einem erforderlichen Pegel (niedrig oder hoch) liegt und der Spannungsdetektor 44 erkennt, dass die Spannung V6 einen vorbestimmten hohen Schwellwertpegel erreicht hat, der Spannungsdetektor 44 überträgt ein Signal V6DET zur Steuerung 50, was anzeigt, dass die Spannung V6 über den gesamten Chip hinweg gut aufgebaut ist. Im Abschnitt 203 der Tabelle, wenn die Steuerung weiß, dass die Spannung V6 auf ihrem richtigen Pegel liegt, wartet sie weitere X-Taktzyklen, ehe sie mit Abschnitt 204 beginnt. Im Abschnitt 204 der Tabelle geht das Signal "V6on" in der Steuerung 50 hoch und die Antriebsfähigkeit der Spannung V3 wird verringert, die Spannung V5 befindet sich nicht länger im Pull-Down-Zustand und die Aktivierung der Spannung V7 des Verstärkungsschalters wird abgeschaltet. Zu Beginn der Einschaltphase wird angenommen, dass die Erzeugungsschaltung 117 eine große V7-Antriebsfähigkeit erfordert, die durch ihren Verstärkungsschalter im Abschnitt 200 aktiviert wird und dann im Abschnitt 204 verringert wird, wenn die große Antriebsfähigkeit nicht länger erforderlich ist.
  • Im Abschnitt 205 der Tabelle erzeugt die Steuerung 50 ein Signal "V14sbct" (V12 stand-by circuit – Bereitschaftschaltung) und die Erzeugungsschaltung 124 beginnt mit der Erzeugung der Spannung V14. Im Abschnitt 206 der Tabelle erzeugt die Steuerung 50 Signale "V13acct" (V13 active circuit – Aktivierungsschaltung) und "V13sbct" (V13 stand-by circuit – Bereitschaftsschaltung), wodurch die Erzeugungsschaltung 123 aktiviert und in den Bereitschaftsmodus versetzt wird. Im Abschnitt 207 der Tabelle erzeugt die Steuerung Sicherungsspeichersignale und das Signal bFINIT geht auf Hoch. Im Abschnitt 208211 der Tabelle durchläuft die Steuerung eine Wartefolge für Y Taktzyklen (Abschnitt 208), indem sie bFSET auf Niedrig setzt (Abschnitt 209), und Z Taktzyklen lang wartet (Abschnitt 210), ehe sie bFSET auf Hoch setzt (Abschnitt 211). Es versteht sich, dass die Signale bFINIT und bFSET zu anderen Schaltungen auf dem Chip gehen und nicht zu irgendwelchen der Erzeugungsschaltungen 111124, da nicht dargestellt ist, dass Erzeugungsschaltungen irgendwelche Handlungen in der Spalte mit der Bezeichnung "Generatorschaltungen" durchführen. Die durch die Signale bFINIT und bFSET gesteuerten Flip-Flops werden allgemein durch Zwischenschaltungen gesteuert und diese Schaltungen erfordern eine besondere Taktung der Signale bFINIT und bFSET.
  • Bei der gegenwärtigen, in 3 gezeigten Generatoranordnung 100 wird angenommen, dass die Erzeugungsschaltung 123 ein Pumpgenerator mit einem zugehörigen Stromnetzwerk ist, der die VEXT-Spannung empfängt (die standardgemäß nur einen vorbestimmten Höchstwert aufweisen kann) und diese Eingangsspannung pumpt, um ein negatives Ausgangssignal V13 (z. B. –0,5 Volt) bereitzustellen. Auf ähnliche Weise wird angenommen, dass die Erzeugungsschaltung 122 ein Pumpgenerator ist, der die VEXT-Spannung empfängt und diese Eingangsspannung pumpt, um ein positives Ausgangssignal V15 (z. B. 3,5 Volt) bereitzustellen. Im Abschnitt 212 der Tabelle erreicht die Spannung V13 aus der Erzeugungsschaltung 123 ihren vorbestimmten Pegel und es wird ein Erkennungssignal V13LMT (V13 Limit-Grenze) erzeugt, das veranlasst, dass die Steuerung 50 aus "V13acct" (aus Abschnitt 206) auf Niedrig geht und das Aktivierungssignal "V13ac" in der Erzeugungsschaltung 123 ausgeschaltet wird. Im Abschnitt 213 der Tabelle erzeugt die Steuerung 50 ein Steuersignal "V12poct" (V12 Power-On Circuit-Einschaltschaltung), das auf Hoch geht, und das der Erzeugungsschaltung 122 zugeordnete (nicht gezeigte) Stromnetzwerk wird gestartet. Im Abschnitt 214 der Tabelle wurde festgestellt, dass die Spannung V12 einen vorbestimmten Pegel (85%) des Wertes der Spannung V6 erreicht hat und ein Signal V12DET (V12 Detektion) vom Spannungsdetektor 44 geht auf einen vorbestimmten hohen Wert. Dadurch erzeugt die Steuerung 50 das Signal V12poct (vom Abschnitt 213), das auf Niedrig geht und veranlasst, dass das Stromnetzwerk der Erzeugungsschaltung 122 abgeschaltet wird. Im Abschnitt 215 der Tabelle wird von der Steuerung ein "V12acct" und "V12sbct" erzeugt, das auf Hoch geht, was wiederum bewirkt, dass die Erzeugungsschaltung 122 aktiviert und in den Bereitschaftszustand versetzt wird. Der Grund für Abschnitte 212215 der Tabelle besteht darin, dass Pumperzeugungsschaltungen 122 und 213 nicht eingeschaltet werden und sofort von 0 Volt auf ihre zutreffende Ausgangsspannung gehen können, die viel höher oder niedriger als die angelegte VEXT-Spannung ist. Das erfordert daher ein Verlängern des Einschaltens dieser Arten von Erzeugungsschaltungen. Beispielsweise muss das der Erzeugungsschaltung 123 zugeordnete (nicht gezeigte) Stromnetzwerk auf einen gewissen Pegel hochgezogen werden, der beispielsweise 85% der Spannung V6 von der Erzeugungsschaltung 116 beträgt, und nur dann kann die Pumperzeugungsschaltung 123 richtig zu funktionieren beginnen. Dies geschieht durch Einschalten einer (nicht gezeigten) Vorrichtung mit der Bezeichnung "V13-Strom-"Schaltung, die selbst eine Pumpe ist und das Stromnetzwerk der Erzeugungsschaltung 123 auf einen hohen Zustand zieht. Sobald das Netzwerk einen vorbestimmten Pegel erreicht hat, wird das Netzwerk abgeschaltet und die Pumperzeugungsschaltung 113 beginnt den Betrieb.
  • Im Abschnitt 216 der Tabelle erzeugt die Steuerung ein Steuersignal "V8frct" (V8 feedback regulator circuit – Rückkopplungsreglerschaltung), das auf Hoch geht und bewirkt, dass eine Rückkopplungsreglerschaltung der Erzeugungsschaltung 118 den Betrieb beginnt und die Erzeugung der Spannung V8 veranlasst. In Abschnitten 217220 wartet die Steuerung 50 × Taktzyklen lang (Abschnitt 217), erzeugt dann ein Steuersignal "V11acct", das bewirkt, dass die Erzeugungsschaltung 121 die Erzeugung der Spannung V11 beginnt (Abschnitt 118), die Steuerung 50 wartet wieder X Taktzyklen lang, ehe sie ein Steuersignal "Vdet" (Voltage Detektor – Spannungsdetektor) erzeugt, das den Spannungsdetektor 44 abschaltet, da er nicht länger benötigt wird, und um Vorspannungsstrom zu sparen, der darin benutzt werden würde. In Abschnitten 221 und 222 der Tabelle wird von der Steuerung 50 ein Steuersignal "PWRon" (Power On-Strom Ein) aktiviert, das anzeigt, dass alle Spannungen aus Erzeugungsschaltungen 111124 stabil sind (121) und die Einschaltphase abgeschlossen ist (Abschnitt 122), da die Erzeugungsschaltungen gestartet worden sind und die richtigen Einschaltpegel erreicht haben.
  • Es versteht sich, dass von einem Konstrukteur ähnliche Abfolgetabellen für eine beliebige der auf einem Chip erforderlichen Betriebsphasen veranlasst werden können und dann in entsprechende Programmanweisungen zur Verwendung durch den Zustandsautomaten 52 der Steuerung 50 umgewandelt werden können, um die Erzeugungsschaltungen 111124 für jede der unterschiedlichen erforderlichen Betriebsphasen zu steuern.
  • Vorteile der gegenwärtigen zentralen Generatorsteuerungsanordnung 40 bestehen darin, dass die Logiksteuerungsfunktionen und die Spannungserzeugungsfunktionen deutlich getrennt sind. Das Gesamtsystem kann daher leicht überprüft werden, da alle Funktionen einzeln überprüft werden können und Änderungen mit großer Flexibilität durchgeführt werden können, indem Signalaspekte seiner Funktion ohne Nebenwirkungen auf andere Funktionen geändert oder ersetzt werden können. Insbesondere wird das Logikverhalten des Systems durch die Spezifikation des Zustandsautomaten 52 bestimmt und Änderungen im Logikverhalten werden einfach durchgeführt und beeinflussen nicht die Spannungserzeugungsschaltungen. Weiterhin benötigt die Abfolgesteuerung für die Einschalt-Betriebsphase keine zusätzlichen Verzögerungsschaltungen, da alle Verzögerungen im Zustandsautomaten 52 durchgeführt werden, da der Zustandsautomat 52 naturgemäß eine "Folgesteuerung" ist. Zusätzlich benötigt die Initialisierung von Prüfmodussignalen und Sicherungssignalen keine zusätzlichen Schaltungen, da dies naturgemäß im Zustandsautomaten 52 durchgeführt wird, da nur angegeben werden muss, dass diese Signale während der Einschaltfolge nicht ausgewertet werden.
  • Es ist zu erkennen und zu verstehen, dass die oben beschriebenen bestimmten Ausführungsformen der vorliegenden Erfindung nur beispielhaft für die allgemeinen Grundsätze der Erfindung sind. Vom Fachmann können verschiedene Abänderungen durchgeführt werden, die den aufgeführten Grundsätzen entsprechen. Beispielsweise versteht es sich, dass ähnliche Abfolgetabellen für jede der auf einem Chip erforderlichen Betriebsphasen veranlasst und dann in entsprechende Programmanweisungen zur Verwendung durch den Zustandsautomaten 52 der Steuerung 50 zur Steuerung der Erzeugungsschaltungen 111124 für jede der unterschiedlichen Betriebsphasen umgewandelt werden können. Weiterhin ist die Abfolgetabelle der 4A und 4B nur eine beispielhafte Abfolge, die für die Einschaltphase benutzt werden kann, und kann durch jede andere beliebige gewünschte Abfolge ersetzt werden.

Claims (11)

  1. Anordnung zur Steuerung von Spannungsgeneratoren in einem Mehrspannungsgeneratorchip, mit Folgendem: einem Generatorsystem (100) mit einer Mehrzahl von Spannungserzeugungsschaltungen (111124) zum Erzeugen von Spannungen (V1A, V1B, V2–V14) zu vorbestimmten anderen Spannungserzeugungsschaltungen und zu anderen Bauelementen auf dem Chip; und einer zentralen Generatorsteuerungsanordnung (40) mit einer an jede der Mehrzahl von Spannungserzeugungsschaltungen (111124) und an vorbestimmte Bauelemente auf dem Chip angekoppelten Steuerung (50), wobei die Steuerung auf Signale von den vorbestimmten Bauelementen auf dem Chip zum Erzeugen einer vorbestimmten Folge von Ausgangssteuersignalen (C) zu den einzelnen Erzeugungsschaltungen (111124) für jede von mindestens zwei getrennten Betriebsphasen des Generatorsystems (100) reagiert, dadurch gekennzeichnet, dass die getrennten Phasen eine Prüf- und Einbrennphase, eine Einschaltphase und eine Normalbetriebsphase einschließen.
  2. Anordnung nach Anspruch 1, wobei die zentrale Generatorsteuerungsanordnung (40) weiterhin eine Spannungserkennungsanordnung (44) zum Erkennen von Spannungsschwellwertpegeln in vorbestimmten der Mehrzahl von Spannungserzeugungsschaltungen (111124) und zum Erzeugen von für die erkannten Spannungspegel repräsentativen Ausgangssignalen zu der Steuerung (50) umfasst.
  3. Anordnung nach Anspruch 1, wobei die Steuerung (50) einen Zustandsautomaten (52) umfasst, der an einer getrennten Programmfolge zum Steuern des Generatorsystems (100) für jede Betriebsphase arbeitet.
  4. Anordnung nach Anspruch 1, wobei die Steuerung (50) einen Zustandsautomaten (52) umfasst, der Folgendes umfasst: Eingangslogikschaltungen (70) zum Empfangen von logischen Eingangssignalen zu dem Zustandsautomaten (52) und zum Erzeugen von vorbestimmten Ausgangssteuersignalen entsprechend Reaktionen auf die empfangenen logischen Eingangssignale; auf die Ausgangssteuersignale von den Eingangslogikschaltungen (70) und vorbestimmte andere Eingangssignale reagierende Speicherschaltungen (74) zum Erzeugen vorbestimmter Ausgangssignale; und Ausgangslogikschaltungen (72) zum Empfangen logischer Eingangssignale zu dem Zustandsautomaten (52) und der Ausgangssignale von den Speicherschaltungen (74) zum Erzeugen von vorbestimmten Ausgangssteuersignalen des Zustandsautomaten (52).
  5. Anordnung nach Anspruch 1, wobei der Chip ein DRAM-Chip (Dynamic Random Access Memory) ist.
  6. Anordnung nach Anspruch 1, wobei die mindestens zwei getrennten Betriebsphasen eine Einschalt- und eine Normalbetriebsphase umfassen.
  7. DRAM-Chip (Dynamic Random Access Memory) mit Folgendem: einem Generatorsystem (100) mit einer Mehrzahl von Spannungserzeugungsschaltungen (111124) zum Erzeugen von Spannungen zu vorbestimmten anderen Spannungserzeugungsschaltungen und zu anderen Bauelementen auf dem Chip; und einer zentralen Generatorsteuerungsanordnung (40) mit einer an jede der Mehrzahl von Spannungserzeugungsschaltungen (111124) und an vorbestimmte der anderen Bauelemente auf dem Chip angekoppelten Steuerung (50), wobei die Steuerung (50) auf Ereignisse in der Mehrzahl von Spannungserzeugungsschaltungen (111124) und Signale von den vorbestimmten der anderen Bauelemente auf dem Chip zum Erzeugen einer vorbestimmten Folge von Ausgangssteuersignalen (C) zu den einzelnen Erzeugungsschaltungen (111124) für jede von mindestens zwei getrennten Betriebsphasen des Generatorsystems (100) reagiert, dadurch gekennzeichnet, dass die getrennten Phasen eine Prüf- und Einbrennphase, eine Einschaltphase und eine Normalbetriebsphase einschließen.
  8. Chip nach Anspruch 7, wobei die zentrale Generatorsteuerungsanordnung (40) weiterhin eine Spannungserkennungsanordnung (44) zum Erkennen von Spannungsschwellwertpegeln in vorbestimmten der Mehrzahl von Spannungserzeugungsschaltungen (111124) und zum Erzeugen von für die erkannten Spannungspegel repräsentativen Ausgangssignalen zu der Steuerung (50) umfasst.
  9. Chip nach Anspruch 7, wobei die Steuerung (50) einen Zustandsautomaten (52) umfasst, der mit einer getrennten Programmfolge zum Steuern des Generatorsystems (100) für jede Betriebsphase arbeitet.
  10. Chip nach Anspruch 7, wobei die Steuerung (50) einen Zustandsautomaten (52) umfasst, der Folgendes umfasst: Eingangslogikschaltungen (70), zum Empfangen von logischen Eingangssignalen zu dem Zustandsautomaten (52) und zum Erzeugen von vorbestimmten Ausgangssteuersignalen entsprechend Reaktionen auf die empfangenen logischen Eingangssignale; auf die Ausgangssteuersignale von den Eingangslogikschaltungen (70) und vorbestimmte andere Eingangssignale rea gierende Speicherschaltungen (74) zum Erzeugen vorbestimmter Ausgangssignale; und Ausgangslogikschaltungen (72) zum Empfangen logischer Eingangssignale zu dem Zustandsautomaten (52) und der Ausgangssignale von den Speicherschaltungen (74) zum Erzeugen von vorbestimmten Ausgangssteuersignalen des Zustandsautomaten (52).
  11. Chip nach Anspruch 7, wobei die mindestens zwei getrennten Betriebsphasen eine Einschalt- und eine Normalbetriebsphase umfassen.
DE69938019T 1998-03-27 1999-03-17 Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs Expired - Lifetime DE69938019T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7971798P 1998-03-27 1998-03-27
US79717P 1998-03-27

Publications (2)

Publication Number Publication Date
DE69938019D1 DE69938019D1 (de) 2008-03-13
DE69938019T2 true DE69938019T2 (de) 2009-01-15

Family

ID=22152350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69938019T Expired - Lifetime DE69938019T2 (de) 1998-03-27 1999-03-17 Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs

Country Status (7)

Country Link
US (1) US6094395A (de)
EP (1) EP0945868B1 (de)
JP (1) JP4518344B2 (de)
KR (1) KR19990078285A (de)
CN (1) CN1201331C (de)
DE (1) DE69938019T2 (de)
TW (1) TW588374B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530051B1 (en) * 1998-03-27 2003-03-04 Infineon Technologies Ag Method and apparatus for an easy identification of a state of a DRAM generator controller
DE10001648C2 (de) * 2000-01-17 2002-03-14 Infineon Technologies Ag Integrierte Schaltung mit mehreren Teilschaltungen
JP4454830B2 (ja) * 2000-11-06 2010-04-21 富士通マイクロエレクトロニクス株式会社 シーケンス回路
KR100361658B1 (ko) * 2000-11-30 2002-11-22 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US6510096B2 (en) * 2001-04-27 2003-01-21 Samsung Electronics Co., Ltd. Power down voltage control method and apparatus
JP2004055001A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp 記憶装置
DE10234997C1 (de) 2002-07-31 2003-09-18 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Phosphinen und metallhaltigen Phosphinen
US6826103B2 (en) * 2002-10-30 2004-11-30 Freescale Semiconductor, Inc. Auto-tuneable reference circuit for flash EEPROM products
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
DE102006004851B4 (de) * 2006-02-02 2012-06-06 Qimonda Ag Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
US8958261B1 (en) * 2013-08-30 2015-02-17 Nanya Technology Corporation Low power protection circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004482Y1 (ko) * 1991-10-10 1994-07-04 금성일렉트론 주식회사 셑 플레이트 전압 초기 셑업회로
JP2697412B2 (ja) * 1991-10-25 1998-01-14 日本電気株式会社 ダイナミックram
US5291455A (en) * 1992-05-08 1994-03-01 Motorola, Inc. Memory having distributed reference and bias voltages
DE19513587B4 (de) * 1994-04-15 2007-02-08 Micron Technology, Inc. Speicherbauelement und Verfahren zum Programmieren eines Steuerbetriebsmerkmals eines Speicherbauelements
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
JP3273440B2 (ja) * 1994-10-19 2002-04-08 マイクロン・テクノロジー・インコーポレーテッド 部分的に良好なメモリ集積回路から使用可能な部分を得るための効率的な方法
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JPH08315598A (ja) * 1995-05-12 1996-11-29 Mitsubishi Electric Corp テスト機能内蔵メモリ集積回路
US5801985A (en) * 1995-07-28 1998-09-01 Micron Technology, Inc. Memory system having programmable control parameters
JP3938410B2 (ja) * 1996-04-16 2007-06-27 三菱電機株式会社 半導体集積回路
JPH09315598A (ja) * 1996-05-27 1997-12-09 Toyo Commun Equip Co Ltd 紙葉類搬送装置
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit

Also Published As

Publication number Publication date
CN1238526A (zh) 1999-12-15
JP4518344B2 (ja) 2010-08-04
EP0945868A3 (de) 2000-08-02
EP0945868B1 (de) 2008-01-23
CN1201331C (zh) 2005-05-11
JPH11312387A (ja) 1999-11-09
DE69938019D1 (de) 2008-03-13
TW588374B (en) 2004-05-21
KR19990078285A (ko) 1999-10-25
US6094395A (en) 2000-07-25
EP0945868A2 (de) 1999-09-29

Similar Documents

Publication Publication Date Title
DE69430806T2 (de) Ladungspumpe-Spannungsvervielfacherschaltung mit Regelungsrückkopplung und Verfahren dafür
DE3876415T2 (de) Dynamischer direktzugriffsspeicher.
DE10196673B4 (de) Stromsparende Spannungsversorgungsvorrichtungen für ein Speicherbauelement und Verfahren hierzu
DE60121720T2 (de) Halbleiterspeicheranordnung mit einer Vielzahl von Moden für geringen Stromverbrauch
DE69605127T2 (de) Kernteil mit asynchroner teilweisen rücksetzung
DE69604301T2 (de) Ein/ausgabeteil einer halbleiterschaltung mit separater abschaltmöglichkeit
DE60011471T2 (de) Ladungspumpensystem mit mehreren unabhängig aktivierten ladungspumpen und verfahren
DE102011102152B4 (de) Schema für verteilte Leistungsabgabe zur On-Die-Spannungsskalierung
DE102008064368B4 (de) Wenigstens teilweise auf einem Leistungszustand eines integrierten Schaltkreises basierende Versorgungsspannungssteuerung
DE102004012487A1 (de) Strom sparende Steuerschaltung einer elektronischen Vorrichtung und Betriebsverfahren davon
DE69938019T2 (de) Anordnung zur Steuerung von Spannungsgeneratoren in Multispannungschips wie DRAMs
EP0602197B1 (de) Integrierter cmos-halbleiterschaltkreis
DE10161048A1 (de) Halbleiterspeichervorrichtung mit niedrigem Leistungsverbrauch
DE102010044924B4 (de) Elektronische Vorrichtung und Verfahren für diskrete lastadaptive Spannungsregelung
DE102021107201A1 (de) Energiesparende stromversorgungsarchitektur für integrierte schaltungen wie z.b. mikrocontroller
DE69817114T2 (de) Verfahren und Vorrichtung zur Reduzierung des Vorspannungsstromes in einem Referenzspannungkonstanter
DE10337541A1 (de) Integrierter Schaltungsbaustein und zugehöriges Optimierungsverfahren
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE102021124365A1 (de) Elektronische Systeme für integrierte Schaltungen und Spannungsregler
DE3826745C2 (de)
DE19521730C2 (de) Halbleitervorrichtung mit Programmierspannungserzeugung
DE4232819B4 (de) Dynamischer Speicher
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE19547796C2 (de) Erhöhungsspannungsschaltkreis für eine Halbleiterspeichervorrichtung
DE19953784B4 (de) Variable Lastschaltung, variable Signalübertragungsschaltung und Signalübertragungssteuerverfahren für integrierte Schaltkreise

Legal Events

Date Code Title Description
8364 No opposition during term of opposition