JPS61271694A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS61271694A JPS61271694A JP60113481A JP11348185A JPS61271694A JP S61271694 A JPS61271694 A JP S61271694A JP 60113481 A JP60113481 A JP 60113481A JP 11348185 A JP11348185 A JP 11348185A JP S61271694 A JPS61271694 A JP S61271694A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- battery
- backup
- dynamic ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はダイナミックＲＡＭを用いたメモリ装置に関
するものである。
するものである。
第２図は従来のメモリ装置を示すブロック図であシ、図
において、１は電源切換手段、２はダイナミックＲＡ
Ｍ （ＤＹＮＡＭＩＣＲＡＮＤＯＭ ＡＣＣＥＳＳ Ｍ
ＥＭｌｏＲＹ ）、３はリフレッシュ回路、６はＣＰＵ
１７はニッケル・カドミウム電池又は鉛蓄電池からなる
バッテリー、８は発振回路、１０は制御電源である。
において、１は電源切換手段、２はダイナミックＲＡ
Ｍ （ＤＹＮＡＭＩＣＲＡＮＤＯＭ ＡＣＣＥＳＳ Ｍ
ＥＭｌｏＲＹ ）、３はリフレッシュ回路、６はＣＰＵ
１７はニッケル・カドミウム電池又は鉛蓄電池からなる
バッテリー、８は発振回路、１０は制御電源である。
次に動作について説明する。メモリ手段としてダイナミ
ックＲＡＭ ２を用いたメモリ装置においては、制御電
源１０が切れた場合ダイナミックＲＡＭ２の記憶内容を
保持するためには他の電源に切換て、一定時間毎にダイ
ナミックＲＡＭ ２に再書込み（以下、リフレッシュと
称す。）をする必要がある。この場合、従来のメモリ装
置は、電源切換手段１によってバッチＩＪ −７に切換
えて、このバッテリー７よシダイナミックＲＡＭ ２等
に電力を供給していた。この時、発振回路８によりリフ
レツシ“ユタイミングを作シ、リフレッシュ回路３によ
つてダイナミックＲＡＭ ２をリフレッシュする。制御
電源１０からバッチＩＪ −７に電源が切換った時には
、ＣＰυ６には電力は供給されない。
ックＲＡＭ ２を用いたメモリ装置においては、制御電
源１０が切れた場合ダイナミックＲＡＭ２の記憶内容を
保持するためには他の電源に切換て、一定時間毎にダイ
ナミックＲＡＭ ２に再書込み（以下、リフレッシュと
称す。）をする必要がある。この場合、従来のメモリ装
置は、電源切換手段１によってバッチＩＪ −７に切換
えて、このバッテリー７よシダイナミックＲＡＭ ２等
に電力を供給していた。この時、発振回路８によりリフ
レツシ“ユタイミングを作シ、リフレッシュ回路３によ
つてダイナミックＲＡＭ ２をリフレッシュする。制御
電源１０からバッチＩＪ −７に電源が切換った時には
、ＣＰυ６には電力は供給されない。
従来のメモリ装置は、以上のように構成されていて、バ
ッテリーバックアップ時には、リフレッシュ用の周波数
を決める発振回路８とダイナミックＲＡＭ２への供給電
圧が固定であったために、経時変化によりバッテリー電
圧が下がっても、リフレッシュの周波数は変わらなかっ
た。これにより、バッテリーのバックアップ時間が短く
、記憶された内容が破壊されてしまうなどの問題点があ
った。
ッテリーバックアップ時には、リフレッシュ用の周波数
を決める発振回路８とダイナミックＲＡＭ２への供給電
圧が固定であったために、経時変化によりバッテリー電
圧が下がっても、リフレッシュの周波数は変わらなかっ
た。これにより、バッテリーのバックアップ時間が短く
、記憶された内容が破壊されてしまうなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、バッテリーバックアップ時に、ダイナミック
ＲＡＭへの消費電流を減することで、バッテリーバック
アップ可能時間の長いメモリ装置を得ることを目的とす
る。
たもので、バッテリーバックアップ時に、ダイナミック
ＲＡＭへの消費電流を減することで、バッテリーバック
アップ可能時間の長いメモリ装置を得ることを目的とす
る。
この発明に係るメモリ装置は、バッテリーバックアップ
時には供給電源電圧検出手段からの指令で供給電圧切換
手段を操作してダイナミックＲＡＭへの供給電圧を変え
ると同時に可変周波数発振回路を操作してリフレッシュ
周波数を変更するものである。
時には供給電源電圧検出手段からの指令で供給電圧切換
手段を操作してダイナミックＲＡＭへの供給電圧を変え
ると同時に可変周波数発振回路を操作してリフレッシュ
周波数を変更するものである。
この発明におけるメモリ装置は、バッテリーバックアッ
プ時は供給電圧切換手段によりダイナミックＲＡＭへの
供給電圧を高くすると共に可変周波数発振回路によυリ
フレッシュ周波数を低くすることによ）、バッテリーの
消費電流を減じ、バッテリーバックアップ時間を長くす
る。
プ時は供給電圧切換手段によりダイナミックＲＡＭへの
供給電圧を高くすると共に可変周波数発振回路によυリ
フレッシュ周波数を低くすることによ）、バッテリーの
消費電流を減じ、バッテリーバックアップ時間を長くす
る。
以下、この発明の一実施例を図について説明する。第１
図において、１〜３，６，７，９，１０は前述した従来
のメモリ装置と同−又は対応するものである。４は後述
する供給電源電圧検出手段５からの指令で検出電圧の低
下につれて発振周波数を上昇させる可変周波数発振回路
、５は電源切換手段１を経て供給される電圧全検出する
供給電源電圧検出手段、９は供給電源電圧検出手段５か
らの指令でダイナミックＲＡＭ ２に供給する電圧を制
御電源給電時には低くおさえておきバッテリーバックア
ップ時には高くするように切換える供給電圧切換手段で
ある。この供給電圧切換手段９は、抵抗９Ａとスイッチ
９Ｂとで構成されている。なお、抵抗９人の代シにダイ
オードを使用することもできる。
図において、１〜３，６，７，９，１０は前述した従来
のメモリ装置と同−又は対応するものである。４は後述
する供給電源電圧検出手段５からの指令で検出電圧の低
下につれて発振周波数を上昇させる可変周波数発振回路
、５は電源切換手段１を経て供給される電圧全検出する
供給電源電圧検出手段、９は供給電源電圧検出手段５か
らの指令でダイナミックＲＡＭ ２に供給する電圧を制
御電源給電時には低くおさえておきバッテリーバックア
ップ時には高くするように切換える供給電圧切換手段で
ある。この供給電圧切換手段９は、抵抗９Ａとスイッチ
９Ｂとで構成されている。なお、抵抗９人の代シにダイ
オードを使用することもできる。
上記のように構成されたメモリ装置においては、制御電
源１０の＋５ｖが切れた場合、電源切換手段１が動作し
てバッテリー７からダイナミックＲＡＭ２等で構成され
るメモリ装置本体にバックアップ電力が供給される、こ
の電源切換手段１の出力電圧を供給電源電圧検出手段５
が検知して、可変周波数発振回路４に周波数を電圧に応
じて指定し、この周波数がリフレッシュ回路３に入シ、
ダイナミックＲＡＭ ２のリフレッシュ間隔をコントロ
ールする。一方、ダイナミックＲＡＭ ２への供給電圧
切換手段９は制御電源１０からの給電時にはダイナミッ
クＲＡＭ ２の記憶データを保持する最低の電圧、例え
ば４．５ｖを供給し、バッテリーバックアップ時には電
源電圧を４．７５ Ｖに上けることによりダイナミック
ＲＡＭ２の部分での消費電流を最小とするように動作す
る。
源１０の＋５ｖが切れた場合、電源切換手段１が動作し
てバッテリー７からダイナミックＲＡＭ２等で構成され
るメモリ装置本体にバックアップ電力が供給される、こ
の電源切換手段１の出力電圧を供給電源電圧検出手段５
が検知して、可変周波数発振回路４に周波数を電圧に応
じて指定し、この周波数がリフレッシュ回路３に入シ、
ダイナミックＲＡＭ ２のリフレッシュ間隔をコントロ
ールする。一方、ダイナミックＲＡＭ ２への供給電圧
切換手段９は制御電源１０からの給電時にはダイナミッ
クＲＡＭ ２の記憶データを保持する最低の電圧、例え
ば４．５ｖを供給し、バッテリーバックアップ時には電
源電圧を４．７５ Ｖに上けることによりダイナミック
ＲＡＭ２の部分での消費電流を最小とするように動作す
る。
第３図は、ダイナミックＲＡＭ２１２）リフレッシュ周
波数と消費電流の特性を示す図で、リフレッシュ周波数
を下げることによりダイナミックＲＡＭ ２での消費電
流を少なくすることができる。
波数と消費電流の特性を示す図で、リフレッシュ周波数
を下げることによりダイナミックＲＡＭ ２での消費電
流を少なくすることができる。
以上のようにこの発明によれば、ダイナミックＲＡＭの
リフレッシュ周波数を固定から、可変して電源電圧の低
下と共にリフレッシュ周波数を下げるようにし、且つバ
ッテリーバックアップ時にはダイナミックＲＡＭ電源電
圧を上げるように構成したので、バッテリーバックアッ
プ時の消費電流を少なくすることができる、従ってバッ
テリーによるバックアップ時間が長くなるという効果が
ある。
リフレッシュ周波数を固定から、可変して電源電圧の低
下と共にリフレッシュ周波数を下げるようにし、且つバ
ッテリーバックアップ時にはダイナミックＲＡＭ電源電
圧を上げるように構成したので、バッテリーバックアッ
プ時の消費電流を少なくすることができる、従ってバッ
テリーによるバックアップ時間が長くなるという効果が
ある。
第１図はこの発明の一実施例によるメモリ装置を示すブ
ロック図、第２図は従来のメモリ装置を示すブロック図
、第３図はダイナミックＲＡＭのリフレッシュ周波数と
消費電流を示す特性図であ図において、１は電源切換手
段、２はダイナミックＲＡＭ、３はリフレッシュ回路、
４は可変周波数発振回路、５は供給電源電圧検出手段、
６はＣＰＵ、７はバッテリー、８は発振回路、９は供給
電圧切換手段である。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 第３図 リフレッシュ月Ｊ液数 → 手続補正書（自発）
ロック図、第２図は従来のメモリ装置を示すブロック図
、第３図はダイナミックＲＡＭのリフレッシュ周波数と
消費電流を示す特性図であ図において、１は電源切換手
段、２はダイナミックＲＡＭ、３はリフレッシュ回路、
４は可変周波数発振回路、５は供給電源電圧検出手段、
６はＣＰＵ、７はバッテリー、８は発振回路、９は供給
電圧切換手段である。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） 第３図 リフレッシュ月Ｊ液数 → 手続補正書（自発）
Claims (1)
- 発振回路と、これにつながるリフレッシュ回路と、こ
のリフレッシュ回路により制御されるダイナミツクＲＡ
Ｍと、バッテリーと、制御電源断時に前記バッテリーの
バックアップに切換える電源切換手段とを有するメモリ
装置において、前記電源切換手段を経て供給される電圧
を検出する供給電源電圧検出手段と、前記供給電源電圧
検出手段からの指令で前記ダイナミックＲＡＭに供給す
る電圧を制御電源給電時には低くおさえておきバッテリ
ーバックアップ時には高くするように切換える供給電圧
切換手段とを備え、前記発振回路は前記供給電源電圧検
出回路からの指令で検出電圧の低下につれて発振周波数
を上昇させる可変周波数発振回路を用いたことを特徴と
するメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113481A JPS61271694A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113481A JPS61271694A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61271694A true JPS61271694A (ja) | 1986-12-01 |
Family
ID=14613373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60113481A Pending JPS61271694A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61271694A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302594A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | Ｄｒａｍメモリのバックアップ方式 |
| JPH02137187A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | リフレッシュ制御回路 |
| WO1990013896A1 (en) * | 1989-05-08 | 1990-11-15 | Hitachi Maxell Ltd. | Memory cartridge and memory control method |
| US5132932A (en) * | 1989-05-19 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having a plurality of rated voltages as operation supply voltage and operating method thereof |
| US5430681A (en) * | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105893A (en) * | 1979-01-31 | 1980-08-13 | Sharp Corp | Driving unit of dynamic memory |
| JPS56111184A (en) * | 1980-02-07 | 1981-09-02 | Ricoh Co Ltd | Control system of memory system |
-
1985
- 1985-05-27 JP JP60113481A patent/JPS61271694A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105893A (en) * | 1979-01-31 | 1980-08-13 | Sharp Corp | Driving unit of dynamic memory |
| JPS56111184A (en) * | 1980-02-07 | 1981-09-02 | Ricoh Co Ltd | Control system of memory system |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302594A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | Ｄｒａｍメモリのバックアップ方式 |
| JPH02137187A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | リフレッシュ制御回路 |
| WO1990013896A1 (en) * | 1989-05-08 | 1990-11-15 | Hitachi Maxell Ltd. | Memory cartridge and memory control method |
| US5430681A (en) * | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
| EP0715311A2 (en) * | 1989-05-08 | 1996-06-05 | Hitachi Maxell, Ltd. | A semiconductor memory apparatus |
| US5550781A (en) * | 1989-05-08 | 1996-08-27 | Hitachi Maxell, Ltd. | Semiconductor apparatus with two activating modes of different number of selected word lines at refreshing |
| EP0715311A3 (en) * | 1989-05-08 | 1996-09-18 | Hitachi Maxell | Solid state memory device |
| US5132932A (en) * | 1989-05-19 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having a plurality of rated voltages as operation supply voltage and operating method thereof |
| US5315550A (en) * | 1989-05-19 | 1994-05-24 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having sense amplifier activation delayed based on operation supply voltage and operating method thereof |
| US5418747A (en) * | 1989-05-19 | 1995-05-23 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having a plurality of rated voltages as operation supply voltage and operating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9436264B2 (en) | Saving power when in or transitioning to a static mode of a processor | |
| EP1152431A3 (en) | Semiconductor memory device with reduced current consumption in data hold mode | |
| US7630270B2 (en) | Dual mode SRAM architecture for voltage scaling and power management | |
| JP3459692B2 (ja) | 電源装置 | |
| JPH08273357A (ja) | Ｄｒａｍ装置の電力縮減のための装置と方法 | |
| JPS61271694A (ja) | メモリ装置 | |
| JPS61271695A (ja) | メモリ装置 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JPS61271693A (ja) | メモリ装置 | |
| JP2949005B2 (ja) | バッテリ式電子デバイス用装置 | |
| JPH0224712A (ja) | データ処理回路 | |
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| JPH01116994A (ja) | 記憶装置 | |
| JPS6212557U (ja) | ||
| JPH04259982A (ja) | 端末装置 | |
| KR910007917Y1 (ko) | 스태틱램의 보조 전원회로 | |
| JPH04134508A (ja) | マイクロコンピュータ・システムのクロック周波数調整装置 | |
| JPH0934581A (ja) | 電子機器 | |
| JPH02176920A (ja) | 電子機器 | |
| JPS61246820A (ja) | 電子機器 | |
| JPH0325794A (ja) | メモリ制御回路 | |
| JPS5938676B2 (ja) | メモリのバツテリ−バツクアツプ回路 | |
| JPH08320743A (ja) | 情報機器 | |
| JPH03241403A (ja) | 電子機器 | |
| JPS6328058A (ja) | 集積回路装置 |