JPH04134508A - マイクロコンピュータ・システムのクロック周波数調整装置 - Google Patents
マイクロコンピュータ・システムのクロック周波数調整装置Info
- Publication number
- JPH04134508A JPH04134508A JP2257895A JP25789590A JPH04134508A JP H04134508 A JPH04134508 A JP H04134508A JP 2257895 A JP2257895 A JP 2257895A JP 25789590 A JP25789590 A JP 25789590A JP H04134508 A JPH04134508 A JP H04134508A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- clock
- microcomputer system
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
マイクロコンピュータ・システムのクロック周波数調整
装置に関する。
装置に関する。
[従来の技術]
マイクロコンピュータ・システムにおいて、電源に電池
を使用した場合に、電池の消耗による電源の電圧降下が
問題となる。
を使用した場合に、電池の消耗による電源の電圧降下が
問題となる。
すなわちマイクロコンピュータ・システムにおいては中
央演算処理装置(以下、CPUと称する。)に供給され
るシステム・クロックのクロック周波数によって、RO
M (リード・オンリー・メモリ)およびRAM (ラ
ンダム・アクセス・メモリ)等の記憶装置や外部装置等
の制御を行うための入出力装置へのアクセス時間が決ま
るが、電源電圧が降下するとマイクロコンピュータ・シ
ステム内の半導体の動作速度(スイッチング速度)が遅
くなり、クロック周波数がそのままであると記憶装置や
入出力装置がアクセス時間内に応答できなくなって、ア
クセスエラー等の誤動作を起こしてしまう。
央演算処理装置(以下、CPUと称する。)に供給され
るシステム・クロックのクロック周波数によって、RO
M (リード・オンリー・メモリ)およびRAM (ラ
ンダム・アクセス・メモリ)等の記憶装置や外部装置等
の制御を行うための入出力装置へのアクセス時間が決ま
るが、電源電圧が降下するとマイクロコンピュータ・シ
ステム内の半導体の動作速度(スイッチング速度)が遅
くなり、クロック周波数がそのままであると記憶装置や
入出力装置がアクセス時間内に応答できなくなって、ア
クセスエラー等の誤動作を起こしてしまう。
ところでアクセス時間はマイクロコンピュータ・システ
ムの高速性能に大きく影響するので、クロック周波数を
最初から低く設定することはできない。
ムの高速性能に大きく影響するので、クロック周波数を
最初から低く設定することはできない。
そこで上述した電源の電圧降下によるアクセスエラー等
の誤動作を防ぐために以下の装置が使用されていた。
の誤動作を防ぐために以下の装置が使用されていた。
例えば第4図に示すように、電源電池1に昇圧回路2を
介してクロック発振器内蔵のマイクロコンピュータ・シ
ステム3を接続したもので、これは電源電圧がある程度
降下しても、昇圧回路2により規定電圧を確保できるよ
うになっている。
介してクロック発振器内蔵のマイクロコンピュータ・シ
ステム3を接続したもので、これは電源電圧がある程度
降下しても、昇圧回路2により規定電圧を確保できるよ
うになっている。
また第5図に示すように、電源電池1に抵抗4と定電圧
ダイオード5の直列回路並びに抵抗6゜7の直列分圧回
路を接続すると共にクロック発振器内蔵のマイクロコン
ピュータ・システム3を接続し、コンパレータ8で抵抗
4と定電圧ダイオード5との接続点からの基準電圧と抵
抗6,7の接続点からの検出電圧を比較し、検出電圧が
基準電圧以上のときには電池電圧が正常電圧状態である
と判断し、検出電圧が基準電圧以下に低下するとマイク
ロコンピュータ−システム3に内蔵されているクロック
発振器からのクロック周波数でマイクロコンピュータ・
システム3が動作するには支障がでると判断してマイク
ロコンピュータ・システム3にシステム・ロック信号を
供給してマイクロコンピュータ・システム3の動作を停
止させるというものである。
ダイオード5の直列回路並びに抵抗6゜7の直列分圧回
路を接続すると共にクロック発振器内蔵のマイクロコン
ピュータ・システム3を接続し、コンパレータ8で抵抗
4と定電圧ダイオード5との接続点からの基準電圧と抵
抗6,7の接続点からの検出電圧を比較し、検出電圧が
基準電圧以上のときには電池電圧が正常電圧状態である
と判断し、検出電圧が基準電圧以下に低下するとマイク
ロコンピュータ−システム3に内蔵されているクロック
発振器からのクロック周波数でマイクロコンピュータ・
システム3が動作するには支障がでると判断してマイク
ロコンピュータ・システム3にシステム・ロック信号を
供給してマイクロコンピュータ・システム3の動作を停
止させるというものである。
[発明が解決しようとする課題]
前者の装置では、昇圧回路2を使用しているためこの昇
圧回路での電力の損失が大きく、電池の寿命を短縮して
しまうという問題があった。
圧回路での電力の損失が大きく、電池の寿命を短縮して
しまうという問題があった。
また後者の装置では、マイクロコンピュータ拳システム
3が内蔵されているクロック発振器からのクロック周波
数で正常に動作できなくなると判断してマイクロコンピ
ュータ・システム3を強制的に停止してしまうので、電
池容量を有効に使用することができないという問題があ
った。
3が内蔵されているクロック発振器からのクロック周波
数で正常に動作できなくなると判断してマイクロコンピ
ュータ・システム3を強制的に停止してしまうので、電
池容量を有効に使用することができないという問題があ
った。
そこでこの発明は、電池電源で駆動されるマイクロコン
ピュータ・システムにおいて、電池電源の電圧降下に応
じてシステムクロックの周波数を低下させてマイクロコ
ンピュータ・システムの動作を継続させることにより電
池容量を少ない電力損失で有効に使用できるマイクロコ
ンピュータ・システムのクロック周波数調整装置を提供
しようとするものである。
ピュータ・システムにおいて、電池電源の電圧降下に応
じてシステムクロックの周波数を低下させてマイクロコ
ンピュータ・システムの動作を継続させることにより電
池容量を少ない電力損失で有効に使用できるマイクロコ
ンピュータ・システムのクロック周波数調整装置を提供
しようとするものである。
[課題を解決するための手段]
この発明は、電池電源により駆動され、システムクロッ
クに同期して動作するマイクロコンピュータ・システム
において、電池電源電圧を検出する電圧検出手段と、こ
の電圧検出手段により検出される電圧に応動してクロッ
ク周波数を設定するクロック調整手段とからなるもので
ある。
クに同期して動作するマイクロコンピュータ・システム
において、電池電源電圧を検出する電圧検出手段と、こ
の電圧検出手段により検出される電圧に応動してクロッ
ク周波数を設定するクロック調整手段とからなるもので
ある。
[作用]
このような構成の発明によれば、電池電源電圧が充分に
高い電圧状態にあるときにはシステム・クロックの周波
数を高くしてマイクロコンピュータ・システムを動作さ
せる。すなわちマイクロコンピュータ・システムのアク
セス時間は短くシステムの動作速度は早い。
高い電圧状態にあるときにはシステム・クロックの周波
数を高くしてマイクロコンピュータ・システムを動作さ
せる。すなわちマイクロコンピュータ・システムのアク
セス時間は短くシステムの動作速度は早い。
また電池電源電圧が低下するとシステム・クロックの周
波数を低下させることによりマイクロコンピュータ・シ
ステムのアクセス時間を長くする。
波数を低下させることによりマイクロコンピュータ・シ
ステムのアクセス時間を長くする。
これにより電圧降下のためにマイクロコンピュータ・シ
ステム内の半導体の動作速度に遅れが生じても支障なく
追従ができる。すなわちシステムの動作速度は遅くなる
がアクセスエラー等の誤動作を起こすこと無くマイクロ
コンピュータ・システムは動作できる。
ステム内の半導体の動作速度に遅れが生じても支障なく
追従ができる。すなわちシステムの動作速度は遅くなる
がアクセスエラー等の誤動作を起こすこと無くマイクロ
コンピュータ・システムは動作できる。
[実施例コ
以下、この発明の一実施例について図面を参照して説明
する。
する。
第1図に示すように、電池電源11に電圧検出手段を構
成する電圧比較器12並びにマイクロコンピュータ・シ
ステム13を接続している。
成する電圧比較器12並びにマイクロコンピュータ・シ
ステム13を接続している。
前記電圧比較器12は前記電池電源11に抵抗12aと
定電圧ダイオード12bの直列回路並びに抵抗12c、
12dの直列分圧回路を接続し、抵抗12aと定電圧ダ
イオード12bとの接続点からの基準電圧と抵抗12c
、12dの接続点からの検出電圧をコンパレータ12e
で比較するようになっている。前記コンパレータ12e
は検出電圧が基準電圧以上のときにはハイレベルな信号
を出力し、また検出電圧が基準電圧より低くなると反転
してローレベルな信号を出力するようになっている。
定電圧ダイオード12bの直列回路並びに抵抗12c、
12dの直列分圧回路を接続し、抵抗12aと定電圧ダ
イオード12bとの接続点からの基準電圧と抵抗12c
、12dの接続点からの検出電圧をコンパレータ12e
で比較するようになっている。前記コンパレータ12e
は検出電圧が基準電圧以上のときにはハイレベルな信号
を出力し、また検出電圧が基準電圧より低くなると反転
してローレベルな信号を出力するようになっている。
前記マイクロコンピュータ・システム13は第2図に示
すように、制御部本体を構成するCPU21、前記CP
U21が行う処理のプログラムデータが格納されたRO
M22、各種データ処理に使用されるメモリ等を設定す
るRAM23および入出力回路24を設け、前記CPU
21とROM22、RAM23および入出力回路24を
システムバス25により接続している。
すように、制御部本体を構成するCPU21、前記CP
U21が行う処理のプログラムデータが格納されたRO
M22、各種データ処理に使用されるメモリ等を設定す
るRAM23および入出力回路24を設け、前記CPU
21とROM22、RAM23および入出力回路24を
システムバス25により接続している。
前記入出力回路24にはキーボード26およびデイスプ
レィ27が接続されている。
レィ27が接続されている。
前記CPU21には、外部から後述するシステム・クロ
ックが供給ライン28を介して供給されるようになって
いる。
ックが供給ライン28を介して供給されるようになって
いる。
前記コンパレータ12eの出力は、クロック調整手段を
構成するクロック切換え部14に供給されている。
構成するクロック切換え部14に供給されている。
前記クロック切換え部14は第1、第2の1/2分周回
路14a、14b、第1、第2の2人力形AND回路1
4c、コ、4d1インバータ回路14eおよび2人力形
OR回路14fからなり、前記コンパレータ12eの出
力を第1のAND回路14cの一方の入力端子に供給す
ると共にインバータ回路14eを介して第2のAND回
路14dの一方の入力端子に供給している。
路14a、14b、第1、第2の2人力形AND回路1
4c、コ、4d1インバータ回路14eおよび2人力形
OR回路14fからなり、前記コンパレータ12eの出
力を第1のAND回路14cの一方の入力端子に供給す
ると共にインバータ回路14eを介して第2のAND回
路14dの一方の入力端子に供給している。
前記クロック切換え部14にはまた基本となるクロック
パルスを発生する発振器15からクロックパルスが入力
されている。
パルスを発生する発振器15からクロックパルスが入力
されている。
前記発振器15からのクロックパルスは前記第1の分周
回路14aによって1/2分周された後ヂl前記第2の
分周回路14b並びに第1のAND回路14cの他方の
入力端子にそれぞれ供給されている。前記第2の分周回
路14bはクロックパルスをさらに1/2分周した後節
2のAND回路14dの他方の入力端子に供給している
。
回路14aによって1/2分周された後ヂl前記第2の
分周回路14b並びに第1のAND回路14cの他方の
入力端子にそれぞれ供給されている。前記第2の分周回
路14bはクロックパルスをさらに1/2分周した後節
2のAND回路14dの他方の入力端子に供給している
。
前記第1のAND回路14cと第2のAND回路14d
の出力はそれぞれ前記OR回路14fの入力端子に供給
されている。
の出力はそれぞれ前記OR回路14fの入力端子に供給
されている。
前記OR回路14fはその出力をシステム・クロックと
して前記供給ライン28を介して前記マイクロコンピュ
ータ・システム13内のCPU21に供給するようにな
っている。
して前記供給ライン28を介して前記マイクロコンピュ
ータ・システム13内のCPU21に供給するようにな
っている。
このような構成の実施例においては、電池電源11の容
量が充分ある場合には、その電圧値は充分に高く、電圧
比較器12のコンパレータ12eに入力される検出電圧
は基準電圧に比べて高くなっている。この状態ではコン
パレータ5eからはハイレベル信号が送出される。
量が充分ある場合には、その電圧値は充分に高く、電圧
比較器12のコンパレータ12eに入力される検出電圧
は基準電圧に比べて高くなっている。この状態ではコン
パレータ5eからはハイレベル信号が送出される。
このハイレベル信号はそのまま第1のAND回路14c
の一方の入力端子に入力され、またインバータ回路14
eを介してローレベル信号に反転された後節2のAND
回路14dの一方の入力端子に入力される。
の一方の入力端子に入力され、またインバータ回路14
eを介してローレベル信号に反転された後節2のAND
回路14dの一方の入力端子に入力される。
従って第1の分周回路14aからの1/2分周されたク
ロックパルスが第1のAND回路14cおよびOR回路
14fを介してマイクロコンピュタナシステム13のC
PU21にシステム・タロツクとして供給されることに
なる。
ロックパルスが第1のAND回路14cおよびOR回路
14fを介してマイクロコンピュタナシステム13のC
PU21にシステム・タロツクとして供給されることに
なる。
このようにして電池電源11の電圧値が高い状態では発
振器15からのクロックパルスを1/2分周しただけの
高い周波数のシステム・クロックがCPU21に供給さ
れ、CPU21はメモリ等を早い速度でアクセス制御す
ることになる。
振器15からのクロックパルスを1/2分周しただけの
高い周波数のシステム・クロックがCPU21に供給さ
れ、CPU21はメモリ等を早い速度でアクセス制御す
ることになる。
また、電池電源11が消費されてその電圧値が降下し、
検出電圧が基準電圧よりも低下すると、ニア ンハL/
−夕12 eの出力が反転してローレベルとなる。
検出電圧が基準電圧よりも低下すると、ニア ンハL/
−夕12 eの出力が反転してローレベルとなる。
このローレベル信号はそのまま第1のAND回路14c
の一方の入力端子に入力され、またインバータ回路14
eを介してハイレベル信号に反転された後節2のAND
回路14dの一方の入力端子に入力される。
の一方の入力端子に入力され、またインバータ回路14
eを介してハイレベル信号に反転された後節2のAND
回路14dの一方の入力端子に入力される。
従って第1、第2の分周回路14a、14bにより1/
4分周されたタロツクパルスが第2のAND回路14d
およびOR回路14fを介してマイクロコンピュータ・
システム13のCPU2ユにシステム・クロックとして
供給されることになる。
4分周されたタロツクパルスが第2のAND回路14d
およびOR回路14fを介してマイクロコンピュータ・
システム13のCPU2ユにシステム・クロックとして
供給されることになる。
このようにして電池電源11の電圧値が低下した状態で
は発振器15からのクロックパルスを1/4分周した低
い周波数のシステム・クロックがCPU21に供給され
、CPU21はメモリ等を遅い速度でアクセス制御する
ことになる。
は発振器15からのクロックパルスを1/4分周した低
い周波数のシステム・クロックがCPU21に供給され
、CPU21はメモリ等を遅い速度でアクセス制御する
ことになる。
従って電圧降下のためにマイクロコンピュータ・システ
ム13内の半導体の動作速度に遅れが生じてもアクセス
速度も遅くなるのでアクセスエラー等の誤動作が生じる
虞はない。すなわちマイクロコンピュータ・システム1
3は動作速度は遅くなるが確実に動作できることになる
。
ム13内の半導体の動作速度に遅れが生じてもアクセス
速度も遅くなるのでアクセスエラー等の誤動作が生じる
虞はない。すなわちマイクロコンピュータ・システム1
3は動作速度は遅くなるが確実に動作できることになる
。
このように従来アクセスエラー等の誤動作により使用で
きなかった電池電圧状態でも、マイクロコンピュータ・
システム13を動作させることが可能となり電池の容量
を有効に使用することができる。しかも昇圧回路等を使
用しないので大きな電力損失は無い。
きなかった電池電圧状態でも、マイクロコンピュータ・
システム13を動作させることが可能となり電池の容量
を有効に使用することができる。しかも昇圧回路等を使
用しないので大きな電力損失は無い。
なお、この実施例では2つの分周回路を使用してシステ
ム・クロックの周波数を2段階に切替えるようにしたが
必ずしもこれに限定されるものではなく、分周回路を3
段以上設けると共に基準電圧を複数設定し、システム・
クロックの周波数を3段階以上に切替えるようにすれば
電池電源電圧の各低下レベルに対応して最適な周波数に
設定されたシステム・クロックをマイクロコンピュータ
・システムに供給することができる。
ム・クロックの周波数を2段階に切替えるようにしたが
必ずしもこれに限定されるものではなく、分周回路を3
段以上設けると共に基準電圧を複数設定し、システム・
クロックの周波数を3段階以上に切替えるようにすれば
電池電源電圧の各低下レベルに対応して最適な周波数に
設定されたシステム・クロックをマイクロコンピュータ
・システムに供給することができる。
また前記実施例では電圧検出手段とクロック調整手段を
別々の回路で構成したものについて述べたが必ずしもこ
れに限定されるものではなく、例えば第3図に示すよう
に、電圧追従型発振回路(VFO)16を使用し、電池
電源11の電圧変化を抵抗17.18の直列分圧回路の
分圧点電圧で検出し、その電圧値に応動して電圧追従型
発振回路16からのクロック周波数を連続的に変化させ
、それをシステム・クロックとしてマイクロコンピュー
タ・システム13に供給するものであってもよい。
別々の回路で構成したものについて述べたが必ずしもこ
れに限定されるものではなく、例えば第3図に示すよう
に、電圧追従型発振回路(VFO)16を使用し、電池
電源11の電圧変化を抵抗17.18の直列分圧回路の
分圧点電圧で検出し、その電圧値に応動して電圧追従型
発振回路16からのクロック周波数を連続的に変化させ
、それをシステム・クロックとしてマイクロコンピュー
タ・システム13に供給するものであってもよい。
[発明の効果コ
以上詳述したようにこの発明によれば、電池電源で駆動
されるマイクロコンピュータ・システムにおいて、電池
電源の電圧降下に応じてシステムクロックの周波数を低
下させてマイクロコンピュータ・システムの動作を継続
させることにより電池容量を少ない電力損失で有効に使
用できるマイクロコンピュータ・システムのクロック周
波数調整装置が提供できる。
されるマイクロコンピュータ・システムにおいて、電池
電源の電圧降下に応じてシステムクロックの周波数を低
下させてマイクロコンピュータ・システムの動作を継続
させることにより電池容量を少ない電力損失で有効に使
用できるマイクロコンピュータ・システムのクロック周
波数調整装置が提供できる。
第1図および第2図はこの発明の一実施例を示すもので
、第1図は回路構成図、第2図はマイクロコンピュータ
・システムの構成を示すブロック図、第3図はこの発明
の他の実施例を示す回路構成図、第4図および第5図は
従来例を示す回路構成図である。 11・・・電池電源、 12・・・電圧比較器(電圧検出手段)、13・・・マ
イクロコンピュータ・システム、14・・・クロック切
換え部(クロック調整手段)、16・・・電圧追従型発
振回路。 第2図 出願人代理人 弁理士 鈴江武彦
、第1図は回路構成図、第2図はマイクロコンピュータ
・システムの構成を示すブロック図、第3図はこの発明
の他の実施例を示す回路構成図、第4図および第5図は
従来例を示す回路構成図である。 11・・・電池電源、 12・・・電圧比較器(電圧検出手段)、13・・・マ
イクロコンピュータ・システム、14・・・クロック切
換え部(クロック調整手段)、16・・・電圧追従型発
振回路。 第2図 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 電池電源により駆動され、システムクロックに同期して
動作するマイクロコンピュータ・システムにおいて、電
池電源電圧を検出する電圧検出手段と、この電圧検出手
段により検出される電圧に応動してクロック周波数を設
定するクロック調整手段とからなるマイクロコンピュー
タ・システムのクロック周波数調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257895A JPH04134508A (ja) | 1990-09-26 | 1990-09-26 | マイクロコンピュータ・システムのクロック周波数調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2257895A JPH04134508A (ja) | 1990-09-26 | 1990-09-26 | マイクロコンピュータ・システムのクロック周波数調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04134508A true JPH04134508A (ja) | 1992-05-08 |
Family
ID=17312683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2257895A Pending JPH04134508A (ja) | 1990-09-26 | 1990-09-26 | マイクロコンピュータ・システムのクロック周波数調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04134508A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1925976A3 (en) * | 2006-10-25 | 2010-12-15 | Ricoh Company, Ltd. | Image recording apparatus |
-
1990
- 1990-09-26 JP JP2257895A patent/JPH04134508A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1925976A3 (en) * | 2006-10-25 | 2010-12-15 | Ricoh Company, Ltd. | Image recording apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5815043A (en) | Frequency controlled ring oscillator having by passable stages | |
JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
US7761727B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
US9436264B2 (en) | Saving power when in or transitioning to a static mode of a processor | |
US7643368B2 (en) | Power control circuit for semiconductor IC | |
US5548250A (en) | Low power phase lock loop clocking circuit for battery powered systems | |
US11644884B2 (en) | Controlling a processor clock | |
US20040210779A1 (en) | Control circuit for power voltage | |
EP0945868B1 (en) | Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs | |
JPH02112008A (ja) | クロック発生器回路を有する集積回路 | |
US6664825B2 (en) | Reset function incorporated microcomputer | |
JPH04134508A (ja) | マイクロコンピュータ・システムのクロック周波数調整装置 | |
EP0568237B1 (en) | Voltage-controlled apparatus for battery-powered electronic devices | |
JP3892692B2 (ja) | 半導体集積回路 | |
JPH0224712A (ja) | データ処理回路 | |
JPH0248720A (ja) | ワンチップマイクロコンピュータ | |
US5569965A (en) | Control method for reducing quiescent current | |
US12001263B2 (en) | Controlling a processor clock | |
JPH06177932A (ja) | 通信装置 | |
JPH0512756B2 (ja) | ||
JP2786184B2 (ja) | 基板バイアス発生装置 | |
KR20040005235A (ko) | 펌프 회로 | |
JPH0344719A (ja) | 可変周波数クロックを備える集積回路 | |
JPH04307613A (ja) | 電子機器 | |
JPS62243017A (ja) | メモリの電源バツクアツプ回路 |