JPS61271693A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS61271693A JPS61271693A JP60113480A JP11348085A JPS61271693A JP S61271693 A JPS61271693 A JP S61271693A JP 60113480 A JP60113480 A JP 60113480A JP 11348085 A JP11348085 A JP 11348085A JP S61271693 A JPS61271693 A JP S61271693A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- memory device
- battery
- oscillation circuit
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はダイナミックＲＡＭを用いたメ七り装置に関
するものである。
するものである。
第２図は従来のメモリ装置を示すブロック因であ夕、図
において、１は電源切換手段、２はダイナミックＲＡ
Ｍ （ＤＹＮＡＭＩＣＲＡＮＤＯＭ ＡＣＣＥＳＳ Ｍ
ＥｌｖＬＯＲＹ ）、３はリフレッシュ回路、６はＣＰ
Ｕ、７はニッケル・カドミウム電池又は鉛蓄電池の如き
バッテリー、８は発振回路、９は制御電源である。
において、１は電源切換手段、２はダイナミックＲＡ
Ｍ （ＤＹＮＡＭＩＣＲＡＮＤＯＭ ＡＣＣＥＳＳ Ｍ
ＥｌｖＬＯＲＹ ）、３はリフレッシュ回路、６はＣＰ
Ｕ、７はニッケル・カドミウム電池又は鉛蓄電池の如き
バッテリー、８は発振回路、９は制御電源である。
次に動作について説明する。メモリ手段としてダイナミ
ックＲＡＭ ２を用いたメモリ装置においては、制御電
源９が切れた場合、ダイナミックＲＡＭ２の記憶内容を
保持するためには他の電源に切換て、一定時間毎にダイ
ナミックＲＡＭ ２に再書込み（以下、リフレッシュと
称す。）をする必要がある。この場合、従来のメモリ装
置は、電源切換手段１によってバッテリー７に切換えて
、このバッテリーＴよシダイナミックＲＡＭ ２等に電
力を供給していた。この時、発振回路８によりリフレッ
シュタイミングを作シ、リフレッシュ回路３によってダ
イナミックＲＡＭ ２をリフレッシュする。制御電源９
からバッテリーＴに電源が切換った時にはＣＰＵ ６に
は電力は供給されない。
ックＲＡＭ ２を用いたメモリ装置においては、制御電
源９が切れた場合、ダイナミックＲＡＭ２の記憶内容を
保持するためには他の電源に切換て、一定時間毎にダイ
ナミックＲＡＭ ２に再書込み（以下、リフレッシュと
称す。）をする必要がある。この場合、従来のメモリ装
置は、電源切換手段１によってバッテリー７に切換えて
、このバッテリーＴよシダイナミックＲＡＭ ２等に電
力を供給していた。この時、発振回路８によりリフレッ
シュタイミングを作シ、リフレッシュ回路３によってダ
イナミックＲＡＭ ２をリフレッシュする。制御電源９
からバッテリーＴに電源が切換った時にはＣＰＵ ６に
は電力は供給されない。
このようなメモリ装置に用いられるダイナミックＲＡＭ
２は、制御電源９からバッテリー７に切シ変った時の
周囲温度に対する消費電流が第３図に示すように温度が
下がると多くなシ、また第４図に示すようにリフレッシ
ュ周波数を高くする程多くなるという性質があシ、その
結果、従来のメモリー装置ではりフレッシュ周波数が一
定のため、周囲温度が下がると消費電流が増加し、バッ
テリーＴＯ寿命が短くなシ、記憶された内容が破壊され
るという問題点があった。
２は、制御電源９からバッテリー７に切シ変った時の
周囲温度に対する消費電流が第３図に示すように温度が
下がると多くなシ、また第４図に示すようにリフレッシ
ュ周波数を高くする程多くなるという性質があシ、その
結果、従来のメモリー装置ではりフレッシュ周波数が一
定のため、周囲温度が下がると消費電流が増加し、バッ
テリーＴＯ寿命が短くなシ、記憶された内容が破壊され
るという問題点があった。
この発明は上記の問題点を解消するためなされたもので
、ダイナミックＲＡＭのバッテリーバックアップ時の消
費電流を減じ、バッテリーでのバックアップ時間を長く
することができるメモリ装置を得ることを目的としてい
る。
、ダイナミックＲＡＭのバッテリーバックアップ時の消
費電流を減じ、バッテリーでのバックアップ時間を長く
することができるメモリ装置を得ることを目的としてい
る。
〔問題点を解決するための手段〕
この発明に係るメモリ装置は、発振回路を可変周波数発
振回路とし、これに温度特性を補正するために温度検出
手段を付加したものである。
振回路とし、これに温度特性を補正するために温度検出
手段を付加したものである。
この発明における可変周波数発振回路は、温度検出手段
が検出した周囲温度に基く温度信号によってリフレッシ
ュのタイミングを、その時の周囲温度における必要最低
限の値にすることによってバッテリーバックアップ時の
消費電流を減少させる。
が検出した周囲温度に基く温度信号によってリフレッシ
ュのタイミングを、その時の周囲温度における必要最低
限の値にすることによってバッテリーバックアップ時の
消費電流を減少させる。
以下、この発明の一実施例を図について説明する。第１
図において、１〜３，６，７．９は前述した従来のメモ
リ装置と同−又は相当部分である。
図において、１〜３，６，７．９は前述した従来のメモ
リ装置と同−又は相当部分である。
４は温度信号を発振周波数制御信号として周囲温度が低
下するにつれて発振周波数が低下する特性の発振を行う
可変周波数発振回路、５は周囲温度を検出して温度信号
を出力する温度検出手段である。
下するにつれて発振周波数が低下する特性の発振を行う
可変周波数発振回路、５は周囲温度を検出して温度信号
を出力する温度検出手段である。
上記のように構成された装置においては、制御電源９が
切れた場合、ダイナミックＲＡＭ ２の記憶内容を保持
するため、電源切換手段１によってバッテリー７に切換
える。この時、温度検出手段５によって周囲温度を検出
し、該温度検出回路５の温度信号によシ可変周波数発振
回路４がこの時の温度に対し必要最低限のリフレッシュ
タイミングヲ作り、！Ｊフレッシュ回路３よシリフレク
シ−４−行う。従来、このリフレッシュ周波数は、固定
されていたため、どの温度に対しても一定であるが、本
実施例では、周囲温度が下った時にはリフレッシュ周波
数を下げるため、第４図に示すダイナミックＲＡＭ ２
の特性よシバツナリーバツクアップ時の消費電流が減少
し、バッテリーバックアップ時間を長くすることができ
る。
切れた場合、ダイナミックＲＡＭ ２の記憶内容を保持
するため、電源切換手段１によってバッテリー７に切換
える。この時、温度検出手段５によって周囲温度を検出
し、該温度検出回路５の温度信号によシ可変周波数発振
回路４がこの時の温度に対し必要最低限のリフレッシュ
タイミングヲ作り、！Ｊフレッシュ回路３よシリフレク
シ−４−行う。従来、このリフレッシュ周波数は、固定
されていたため、どの温度に対しても一定であるが、本
実施例では、周囲温度が下った時にはリフレッシュ周波
数を下げるため、第４図に示すダイナミックＲＡＭ ２
の特性よシバツナリーバツクアップ時の消費電流が減少
し、バッテリーバックアップ時間を長くすることができ
る。
以上のよりに、この発明によれば、温度検出手段と可変
周波数発振回路とを用いることによって、ダイナミック
ＲＡＭのリフレッシュ周波数を周囲温度に応じて可変に
したため、周囲温度が低下したときには従来よシ低いリ
フレッシュ周波数を使用することができ、このため、バ
ッテリーバックアップ時の消費電流を少くでき、よって
バッテリーのバックアップ時間を長くすることができる
。
周波数発振回路とを用いることによって、ダイナミック
ＲＡＭのリフレッシュ周波数を周囲温度に応じて可変に
したため、周囲温度が低下したときには従来よシ低いリ
フレッシュ周波数を使用することができ、このため、バ
ッテリーバックアップ時の消費電流を少くでき、よって
バッテリーのバックアップ時間を長くすることができる
。
第１図はこの発明の一実施例によるメモリ装置を示すブ
ロック図、第２図は従来のメモリ装置を示すブロック図
、第３図はダイナミックＲＡＭの温度と消費電流の特性
図、第４図はダイナミックＲＡＭのリフレッシュ周波数
と消費電流の特性図、第５図はダイナミックＲＡＭの必
要なりフレッシュ周波数と周囲温度の特性図である。 図において、１は電源切換手段、２はダイナミックＲＡ
Ｍ、３はリフレッシュ回路、４は可変周波数発振回路、
５は温度検出手段、６はＣＰＵ。 ７はバッテリー、８は発振回路、９は制御手段。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） ′ 用Ｗ遍度（・Ｃ）→ ＋３７レツシユｍｓ、ｉＩれ
ロック図、第２図は従来のメモリ装置を示すブロック図
、第３図はダイナミックＲＡＭの温度と消費電流の特性
図、第４図はダイナミックＲＡＭのリフレッシュ周波数
と消費電流の特性図、第５図はダイナミックＲＡＭの必
要なりフレッシュ周波数と周囲温度の特性図である。 図において、１は電源切換手段、２はダイナミックＲＡ
Ｍ、３はリフレッシュ回路、４は可変周波数発振回路、
５は温度検出手段、６はＣＰＵ。 ７はバッテリー、８は発振回路、９は制御手段。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 （外２名） ′ 用Ｗ遍度（・Ｃ）→ ＋３７レツシユｍｓ、ｉＩれ
Claims (1)
- 発振回路と、これにつながるリフレッシュ回路と、こ
のリフレッシュ回路により制御されるダイナミックＲＡ
Ｍと、バッテリーと、制御電源断時に前記バッテリーの
バックアップに切換える電源切換手段とを備えたメモリ
装置において、周囲温度を検出する温度検出手段を設け
、前記発振回路は前記温度検出手段からの温度信号を発
振周波数制御信号として周囲温度が低下するにつれて発
振周波数が低下する特性の発振を行う可変周波数発振回
路としたことを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113480A JPS61271693A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113480A JPS61271693A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61271693A true JPS61271693A (ja) | 1986-12-01 |
Family
ID=14613346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60113480A Pending JPS61271693A (ja) | 1985-05-27 | 1985-05-27 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61271693A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302594A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | Ｄｒａｍメモリのバックアップ方式 |
-
1985
- 1985-05-27 JP JP60113480A patent/JPS61271693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302594A (ja) * | 1988-05-30 | 1989-12-06 | Nec Corp | Ｄｒａｍメモリのバックアップ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0128427A3 (en) | Semiconductor memory having circuit effecting refresh on variable cycles | |
| US5551077A (en) | Portable telephone equipment with condition restoration | |
| US6442702B1 (en) | On-vehicle computer having function of protecting vehicular battery | |
| JPS61271693A (ja) | メモリ装置 | |
| JPS61271694A (ja) | メモリ装置 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JPH01280931A (ja) | 無線装置の電源制御方式 | |
| JPS61271695A (ja) | メモリ装置 | |
| JP4309538B2 (ja) | 電源復帰装置 | |
| JPS61269292A (ja) | Ｍｏｓランダムアクセスメモリ装置 | |
| JPH1023685A (ja) | バックアップ電源回路 | |
| JPH01116994A (ja) | 記憶装置 | |
| JPH0258936A (ja) | 選択呼出受信機 | |
| JP2687772B2 (ja) | 選択呼出受信装置 | |
| JPH05342115A (ja) | 電源遮断に対するメモリデータ保護装置 | |
| JPH02254935A (ja) | 充電装置 | |
| JPH04259982A (ja) | 端末装置 | |
| JPH04157548A (ja) | 情報記憶装置 | |
| JP2777856B2 (ja) | 無線呼出し受信機 | |
| JPS63148835A (ja) | 給電方式 | |
| JPH04335413A (ja) | 携帯型データ処理装置 | |
| JPH10301673A (ja) | 電源回路 | |
| JPS6212557U (ja) | ||
| JP2515152B2 (ja) | 電子回路 | |
| KR940012746A (ko) | 배터리 충전회로 |