DE10297535T5 - Verfahren zur Herstellung eines Hochspannungs-MOS-Transistors durch Ionen-Implantation - Google Patents
Verfahren zur Herstellung eines Hochspannungs-MOS-Transistors durch Ionen-Implantation Download PDFInfo
- Publication number
- DE10297535T5 DE10297535T5 DE10297535T DE10297535T DE10297535T5 DE 10297535 T5 DE10297535 T5 DE 10297535T5 DE 10297535 T DE10297535 T DE 10297535T DE 10297535 T DE10297535 T DE 10297535T DE 10297535 T5 DE10297535 T5 DE 10297535T5
- Authority
- DE
- Germany
- Prior art keywords
- implantation
- substrate
- essentially
- trough region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000005468 ion implantation Methods 0.000 title claims description 13
- 238000002513 implantation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Verfahren
zur Herstellung eines Hochspannungs-, Hochgeschwindigkeits-MOS-Transistors,
mit den Schritten:
– Ausbilden in einem Halbleiter-Substrat (1) eines ersten Leitfähigkeits-Typs eine vergrabene erste Trog-Region (11) eines zweiten Leitfähigkeits-Typs,
– Ausbilden einer zweiten Trog-Region (19) des ersten Leitfähigkeits-Typs zwischen der Oberfläche des Substrats und der ersten Trog-Region (11),
– Ausbilden von Kanalgebieten (31) des ersten Leitfähigkeits-Typs innerhalb der zweiten Trog-Region (19),
– Ausbilden von Gate-Regionen (35) auf der Oberfläche des Substrats (1),
– Ausbilden einer schwach dotierten ausgedehnten Drain-Region (45) innerhalb der zweiten Trog-Region (19), und
– Ausbilden von Source-, Drain- und Senkloch-Regionen (51, 53, 55), welche eine starke Dotierung des zweiten Leitfähigkeitstyps aufweisen, wobei die Source-Regionen innerhalb der Kanalgebiete (31) ausgebildet werden,
dadurch gekennzeichnet, dass
– die erste Trog-Region (11) durch eine Implantation hoher Energie ausgebildet wird, um die erste Trog-Region (11) tief innerhalb des Substrats (1) zu lokalisieren,
– die zweite Trog-Region...
– Ausbilden in einem Halbleiter-Substrat (1) eines ersten Leitfähigkeits-Typs eine vergrabene erste Trog-Region (11) eines zweiten Leitfähigkeits-Typs,
– Ausbilden einer zweiten Trog-Region (19) des ersten Leitfähigkeits-Typs zwischen der Oberfläche des Substrats und der ersten Trog-Region (11),
– Ausbilden von Kanalgebieten (31) des ersten Leitfähigkeits-Typs innerhalb der zweiten Trog-Region (19),
– Ausbilden von Gate-Regionen (35) auf der Oberfläche des Substrats (1),
– Ausbilden einer schwach dotierten ausgedehnten Drain-Region (45) innerhalb der zweiten Trog-Region (19), und
– Ausbilden von Source-, Drain- und Senkloch-Regionen (51, 53, 55), welche eine starke Dotierung des zweiten Leitfähigkeitstyps aufweisen, wobei die Source-Regionen innerhalb der Kanalgebiete (31) ausgebildet werden,
dadurch gekennzeichnet, dass
– die erste Trog-Region (11) durch eine Implantation hoher Energie ausgebildet wird, um die erste Trog-Region (11) tief innerhalb des Substrats (1) zu lokalisieren,
– die zweite Trog-Region...
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Hochspannungs-, Hochgrenzfrequenz-MOS-Transistors in einem Niederspannungs-CMOS-Prozess.
- HINTERGRUND DER ERFINDUNG
- Die steigende Nachfrage nach Informationskapazität von CMOS-Komponenten erfordert eine kontinuierlich höhere Packungsdichte und höhere Geschwindigkeit in den Schaltkreisen und somit ein Zusammenschrumpfen der Linienbreiten, Abstände und Schichtdicken.
- Die zusammenschrumpfende Linienbreite verlangt ebenso nach niedrigeren Versorgungsspannungen und Signalspannungen. Für digitale Komponenten ist dies ein Vorteil, da es elektrische Leistung spart, während Rauschspielräume relativ groß sind. In analogen Hochfrequenz-Schaltkreisen sind jedoch Rauschspielräume von Bedeutung. Moderne Niederspannungs-CMOS-Prozesse können den Spannungspegeln nicht widerstehen, die benötigt werden, um die Signal-zu-Rausch-Verhältnisse in analogen Hochleistungs-Schaltkreisen zu erhalten.
- Laterale DMOS-Strukturen sind früher in z.B. RF-Leistungsverstärkern verwendet worden, indem eine hohe Durchbruchsspannung mit einer guten Hochfrequenzperformanz kombiniert wurde. In diesen Strukturen wurde das Kanalgebiet von der Kante der z.B. Gate-Struktur aus diffundiert. Eine solche Maßnahme erfordert einen zusätzlichen Ausheizungsschritt, welcher mit einem Standard-CMOS-Prozessfluss nicht kompatibel sein könnte, da das thermische Budget in vielen Prozessen sehr begrenzt ist. Des Weiteren wird ein optimaler Dotie rungsgradient in dem Kanalgebiet nicht erhalten, da die höchste Kanaldotierung automatisch nahe dem Source-Gebiet erhalten wird.
- Die Durchbruchsspannung des MOS-Transistors kann mittels der sogenannten ausgedehnten Drain-Technik erhöht werden. Für einen NMOS-Transistor wird das aktive Gebiet in einer p-Trog-Region definiert. In dieser Region wird ein n-Gebiet geformt, um ein ausgedehntes Drain-Gebiet zu definieren, welches verarmt werden kann, wenn die Drain-Spannung erhöht wird.
- Eine weitere Verbesserung kann erreicht werden, indem eine vergrabene N-Typ-Schicht eingesetzt wird, welche die Funktion hat, die aktive p-Trog-Region des Transistors von dem Substrat zu isolieren. Dies wurde früher eingebaut durch Verwendung von Epitaxie zusammen mit der ausgedehnten Drain-Technik in dem isolierten RESURF LDMOS (REduced SURface Field Lateral Double-diffused MOS, lateral doppeldiffundierter MOS-Transistor mit vermindertem Oberflächenfeld)-Transistor für sogenannte "hohe Seiten-Treiber" ("high side driver")-Anwendungen wie offenbart in dem U.S.-Patent Nr.
5,286,995 . - ZUSAMMENFASSUNG DER ERFINDUNG
- Es ist eine Aufgabe der Erfindung, einen kostengünstigen n-Trog-Prozess mit tiefer Isolation mit einer ausgedehnten Drain-Technik hoher Performanz und der Bildung eines MOS-Kanals zu verbinden, der mit der Gate-Kante in hohem Maße ausgerichtet ist.
- Das hier bevorzugte Verfahren der n- oder p-Trog-Bildung ist die Ionen-Implantation.
- Die hergestellte Struktur wird die folgenden Vorteile zeigen:
- – Sie ist kompatibel mit dem Standard-CMOS-Herstellungsprozess mit nur drei zusätzlichen Implantierungen und den damit verbundenen benötigten Masken. Der Herstellungspro zess weist verglichen mit den die Epitaxie verwendenden Techniken niedrige Kosten auf.
- – Sie weist eine erhöhte Durchbruchsspannung auf. Die ausgedehnte Drain-Region wird bei hohen Drain-zu-Source-Spannungen verarmt werden und das maximale elektrische Feld an der Gate-Kante wird niedriger werden.
- – Sie weist eine verbesserte Hochfrequenzperformanz aufgrund der kurzen Kanallänge auf. Die Struktur kann eine sehr kurze Kanallänge aufgrund der selbst-ausgerichteten Kanaldefinition unterstützen.
- – Sie weist eine bessere Rauschisolation von dem Substrat auf. Die Isolation der aktiven p-Trog-Region verhindert ebenso das Auftreten des "Körpereffekts" ("body effect"), d.h. wenn für ein N-Typ-Bauelement die Gate-Vorspannung für einen gegebenen Source-Strom positiver gesetzt werden muss.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die beigefügten
1 –14 sind zur Erläuterung einer Ausführungsform der Erfindung lediglich beispielshalber angegeben und sind nicht als einschränkend gedacht. Sämtliche Figuren zeigen vergrößerte, schematische Querschnittsansichten eines Substrats in verschiedenen Stadien eines Herstellungsprozesses und insbesondere ein paar der vertikalen Dimensionen sind relativ zu groß. In den Zeichnungen sind: -
1 eine Schnittansicht eines p-Substrats, welches geätzte STI-Gräben aufweist, -
2 eine Schnittansicht der resultierenden Struktur, welche gefüllte Gräben aufweist, nachdem ein CMP durchgeführt wurde, -
3 eine Schnittansicht des Substrats zur Illustration der Implantation eines tiefen n-Troges, -
4 eine Schnittansicht des Substrats in einem Schritt des Implantierens eines zusätzlichen Hochspannungs-p-Troges, -
5 eine Schnittansicht des Substrats zur Illustration der Implantation der n-Trog-Regionen, die als Kontaktregionen für den tiefen n-Trog verwendet werden, -
6 eine Schnittansicht des Substrats zur Illustration der resultierenden Struktur einschließlich der p-Trog- und n-Trog-Regionen, -
7 eine Schnittansicht des Substrats zur Illustration eines Schritts des Bildens eines Kanalgebiets, -
8 eine Schnittansicht des Substrats zur Illustration der Bildung der Gate-Bereiche, -
9 eine Schnittansicht des Substrats zur Illustration eines alternativen Weges der Kanalbildung durch Verwendung gewinkelter oder schräger Implantation, -
10 eine Schnittansicht der Struktur nach der Bildung einer implantierten ausgedehnten Drain-Region, -
11 eine Schnittansicht des Substrats zur Illustration eines Schrittes der Implantation der schwach dotierten n-Regionen, -
12 eine Schnittansicht des Substrats zur Illustration der Implantation eines p+-Gebiets, welches als Kontakt zu den Rück-Gate-Gebieten verwendet wird, -
13 eine Schnittansicht des Substrats zur Illustration der Implantation der Source-, Drain- und tiefen n-Trog-Kontaktgebiete, und -
14 eine Schnittansicht der resultierenden Struktur, die die Source-, Drain- und Gate-Gebiete mit auf den Kontaktgebieten geformtem Silizid beinhaltet. - BESCHREIBUNG DER ERFINDUNG
- Im Folgenden wird ein besonderes Beispiel beschrieben, um ein Verständnis der relevanten Techniken der vorliegenden Erfindung zu gewinnen. Es wurden solche Details weggelassen, die dem Fachmann bekannt sind. Es gibt augenscheinlich viele andere Ausführungsformen der Erfindung, die von den spezifischen Details in dieser besonderen Beschreibung abweichen können. Ein solches Beispiel ist die Herstellung eines p-Typ-Bauelements durch das Umkehren der Dotierungen.
- In der
1 ist ein p-Typ-Siliziumsubstrat1 mit hohem Widerstand dargestellt, welches für einen flachen Grabenisolationsprozess (STI, shallow trench isolation) präpariert ist, und geätzte Gräben2 aufweist. Die Gräben umgeben ein Gebiet, innerhalb dessen ein MOS-Transistor gebildet werden wird. Außerhalb der Gräben wurden weitere geätzte Gebiete erzeugt und ein nicht-geätzter Streifen wurde zurückgelassen, der ebenso sich um das Gebiet herum erstreckt, in welchem der Transistor gebildet werden wird. Ein STI-Zwischenlagen-Oxid3 wurde auf der Oberfläche des Substrats aufgewachsen und eine Maske4 aus Silizium-Nitrid wurde auf der Oberseite davon aufgebracht, um für das nachfolgende Füllen der Gräben2 mit Silizium-Oxid Sorge zu tragen, wie in2 dargestellt ist. Nachdem das Einfüllen dieses Oxids durchgeführt worden ist, wobei jeweils innere und äußere Gebiete5' und5" des STI-Oxids erzeugt wurden, wird eine chemisch-mechanische Planarisation (CMP, chemical mechanical planarization) der Substratoberfläche durchgeführt. Nachfolgend dem CMP-Schritt wird ein dünnes Oxid6 auf die freiliegenden Siliziumgebiete aufgewachsen, wie dargestellt in3 . - Wie ebenso gezeigt in
3 , wird eine weitere Maske7 aufgebracht, welche ein Fenster in dem Gebiet aufweist, in welchem der MOS-Transistor gebildet werden soll und Phosphor relativ hoher Energie, 900 keV, und einer Dosis von 2 × 1013 cm–2 wird implantiert, wie angedeutet durch die Pfeile9 . Die Implantation wird auf konventionelle Weise in einem kleinen Neigungswinkel wie 7° zu der Normalen der Oberfläche des Substrats1 durchgeführt, um den Kanaleffekt (channeling) zu vermeiden. Die Implantation erzeugt einen tiefen n-Trog11 in dem Fenster der Maske. Die Tiefe des n-Trog-Scheitelprofils ist etwa 1 μm, welches durch die Implantationsenergie bestimmt wird. Die Maske7 wird dann entfernt. - Wie in
4 zu sehen ist, wird dann eine Maske15 aufgebracht, die eine Öffnung definiert innerhalb der der vorhergehenden Maske7 für die tiefe n-Trog-Region11 , wobei die Öffnung z.B. Kanten aufweist, die an den angenäherten Mittellinien der oberen Oberflächen der inneren STI-Oxid-Gebiete5' lokalisiert sind. Dann wird Bor implantiert, wie durch die Pfeile17 angedeutet, mit einer Dosis von 1 × 1013 cm–2 , einer Energie 220 keV und einem Neigungswinkel von 7°. Die Parameter dieses Implantationsschrittes werden solchermaßen gesetzt, um einen Hochspannungs-p-Trog19 zu erzeugen, der oberhalb des tiefen n-Trogs11 lokalisiert ist, wie in4 zu sehen ist. Auf diese Weise erhält der p-Trog19 eine hohe elektrische Isolation von den elektrischen Strömen und Spannungen außerhalb der dotierten Gebiete. Ebenso wird das weiter unten beschriebene ausgedehnte Drain die zu erzeugenden Gate und Source des Transistors gegen die hohen Spannungen des p-Troges schützen. Der p-Trog kann vertikale Seiten aufweisen, die an den angenäherten Mittellinien der unteren Oberflächen der inneren STI-Gebiete5' lokalisiert sind. Die Maskenschicht15 wird dann entfernt. - Als nächster Schritt wird eine Maske
21 gemäß der5 aufgebracht. Diese Maske weist Öffnungen nur in solchen Gebieten auf, welche direkt oberhalb der Endabschnitte der tiefen n-Trog-Region11 einschließlich der zwischen den inneren5' und den äußeren5" STI-Gebieten lokalisierten Teile der Substratoberfläche lokalisiert sind. Phosphor wird durch die Öffnungen der Maske implantiert, wie durch die Pfeile23 angedeutet ist. Dieser Implantationsschritt wird in drei Unterschritte mit verschiedenen Charakteristiken unterteilt. In dem ersten Unterschritt wird Phosphor mit einer Dotierstoffdosis von 2 × 1013 cm–2, einer Energie von 490 keV und einem Neigungswinkel von 0° implantiert und dringt somit tief in das Substrat ein. In dem zweiten Unterschritt weist das Phosphor eine Dosis von 4 × 1012 cm–2, eine Energie von 140 keV und einen Neigungswinkel von 7° auf und in dem dritten Unterschritt jeweils 3,7 × 1012 cm–2, 50 keV und 7°. Diese Implantation erzeugt somit re lativ hoch n-dotierte Gebiete25 , die in Oberflächenregionen des p-Substrats zwischen den inneren und äußeren STI-Gebieten5' ,5" lokalisiert sind und sich nach unten bis zu dem tiefen n-Trog11 erstrecken und als Kontaktstopfen für den tiefen n-Trog wirken. Das Resultat nach der Entfernung der Maskenschicht21 ist in6 gezeigt. Kontaktregionen des Typs n+ werden an der Oberseite dieser Stopfenregionen implantiert für die Verbindung einer Vorspannung mit dem tiefen n-Trog11 , wie weiter unter beschrieben werden wird. Dieser n-Typ-Dotierungsschritt ist identisch mit der n-Trog-Bildung, wenn die Herstellung des Bauelements mit einem Standard-CMOS-Prozessfluss kombiniert wird. - Zwei Alternativen bei der Bildung der Gates und der damit verbundenen Kanäle werden als nächstes beschrieben. Die erste Alternative beginnt mit der Kanalbildung durch Aufbringen einer Maske
27 gemäß der7 . Diese Maske lässt die streifenförmigen Regionen frei, die sich zwischen den inneren STI-Oxid-Gebieten5' und den Gebieten erstreckt, bei denen die Gates nachfolgend lokalisiert werden sollen, wobei sich die Regionen ebenso eine gewisse Distanz über die inneren STI-Oxid-Gebiete erstrecken. Die Implantation, die durch die Pfeile29 illustriert ist, wird in zwei Unterschritten durchgeführt. In dem ersten Unterschritt wird nur Bor für die Implantation verwendet und in dem zweiten Unterschritt wird Bor-Difluorid BF2 verwendet. Die Charakteristiken dieser Implantationen sind bei nur Bor eine Dotierstoffdosis von 6 × 1012 cm–2, eine Energie von 60 keV und ein Neigungswinkel von 7° und entsprechend für Bor-Difluorid 5 × 1012 cm–2, 50 keV und 7°. Die Implantationen erzeugen p-dotierte Kanalgebiete31 , die mit der inneren Kante der inneren STI-Feldoxid-Gebiete5' selbst-ausgerichtet sind. Die Maske27 wird dann entfernt. In diesem Stadium sind alle benötigten Trog-Gebiete für das Bauelement gebildet worden und das dünne Oxid6 wird von der gesamten Oberfläche abgeschält. Diese Oxid-Schicht wurde in den freigelegten Gebieten erneuert, be vor jeder der oben beschriebenen Implantationsschritte durchgeführt wurde. - Dann wird, wie gezeigt in
8 , ein dünnes Gate-Oxid33 über die gesamte Oberfläche des Substrats aufgewachsen und eine hoch dotierte Polysilizium-Schicht für die Gates wird auf der Oberseite davon abgeschieden. Eine nicht gezeigte Maske wird verwendet, um die Gates35 zu definieren. In der Schnittansicht der8 sind zwei symmetrisch angeordnete Gate-Bereiche zu sehen, die entweder Teile von zwei individuellen MOS-Transistoren sind oder verbunden sind, um ein einzelnes, verbundenes Gebiet zu bilden, welches zu ein und demselben MOS-Transistor gehört. Diese Gates werden durch Ätzen durch Öffnungen der Maske erzeugt und die Maske wird dann entfernt. Die dünne, außerhalb des Gates lokalisierte Gate-Oxid-Schicht wird beibehalten, um gegen einen Zusammenbruch zwischen Gate und Source/Drain zu schützen. - In der zweiten Alternative, wie gezeigt in
9 , wird nachfolgend der Gate-Bildung die Kanalimplantation durchgeführt. Der letztere Schritt ist derselbe wie oben beschrieben, illustriert in8 , jedoch jetzt die p-Kanalregionen ausgenommen. Für die nachfolgende Kanalbildung wird, um das Drain-Gebiet zu schützen, eine Maske37 verwendet, welche sich nach oben bis zu der Mittellinie der Gates35 erstreckt. Eine gewinkelte oder schräge Implantation36 von Bor wird verwendet, um die Übergangskante unterhalb des Gates35 zu platzieren. Ein Vorteil dieser Methode ist die verbesserte Kontrolle der Kanallänge, die durch die Implantationsenergie und den Winkel bestimmt wird. Der Neigungswinkel kann hier zu im Wesentlichen 48° in vier unabhängigen Richtungen relativ zu der Normalen der Substratoberfläche gewählt werden, d.h. der Neigungswinkel wird in einer sogenannten Quadrant-Anordnung erzielt. Die Implantation wird ansonsten in zwei Unterschritten durchgeführt, von denen der erste Unterschritt eine Dosis von 6 × 1012 cm–2 und eine Energie von 60 keV und der zweite Un terschritt eine Dosis von 4 × 1012 cm–2 und eine Energie von 10 keV beinhalten. - Nachdem eine dieser zwei Alternativen der Kanalformung durchgeführt wurden, wird darauf eine neue Maske
39 aufgebracht, welche ein im Wesentlichen zentral oberhalb des p-Troges19 platziertes Fenster aufweist, dessen Kanten auf der Oberseite der Gate-Bereiche35 lokalisiert sind, wie gezeigt in10 . Als nächstes wird Phosphor in das Fenster implantiert, wie angedeutet durch die Pfeile41 , wobei die Implantation mit einer Dotierstoffdosis von 6 × 1012 cm–2, einer Partikelenergie von 50 keV und einem Neigungswinkel von 10° in einer Quadrant-Konfiguration wie oben definiert durchgeführt wird. Das Resultat der Implantation ist eine ausgedehnte Drain-Region45 , welche eine an der Oberfläche lokalisierte, schwach dotierte n-Region ist, die sich zentral in dem p-Trog befindet und sich ausgehend von einer Seite von diesem und in dem gezeigten Beispiel zwischen und teilweise unterhalb der Gate-Bereiche35 erstreckt, wobei die dotierte Region eine relativ geringe Tiefe aufweist. - Nach der Entfernung der Maske
39 , wie gezeigt in11 , wird eine neue Maske47 aufgebracht, um ein n-dotiertes, leicht dotiertes Drain und eine Taschenimplantation von schwach dotierten n-Regionen vorzubereiten, wobei die Öffnung der Maske definiert, wo Source, Drain und Senklochverbindungen zu lokalisieren sind. Somit wird zuerst Phosphor in einer Dosis von 5 × 1012 cm–2, einer Energie von 30 keV und einem Neigungswinkel von 10° in einer Quadrant-Konfiguration und dann Arsen einer Dosis 2 × 1014 cm–2, Energie 20 keV und einem Neigungswinkel von 7°, ebenso in einer Quadrant-Konfiguration implantiert, wobei die Implantation durch Pfeile49 angedeutet ist. Die resultierenden n-Regionen51 ,53 und55 jeweils für Source, Drain und Senkloch sind ebenfalls in11 zu sehen. Die Maske43 wird dann entfernt. - In Verbindung mit der Implantation der Source-, Drain- und Senkloch-Regionen wird stets ein dünnes Oxid in den freiliegenden Regionen abgeschieden. Ebenso ist jetzt ein Silizium-Nitrid abzuscheiden, welche Schritte nicht gezeigt sind. Das meiste des Nitrids wird dann durch anisotropes Ätzen entfernt, wobei nur die Abstandshalter
56 auf den Seitenwänden der Gate-Bereiche zurückgelassen werden. Ein anderer selektiver Schritt unter Verwendung einer Maske57 wird dann durchgeführt, wie gezeigt in12 , gefolgt von einer p+-Typ-Implantation von Bor in die Öffnungen der Maske, angedeutet durch die Pfeile59 . Die charakteristischen Daten der Implantation sind eine Dotierstoffdosis von 2 × 1015 cm–2, eine Energie von 5 keV und ein Quadrant-Neigungswinkel von 7°. Als ein Resultat werden Kontakte zu den Kanalgebieten61 erhalten. Diese Implantation ist identisch zu der p+-Source/Drain-Implantation in einem Standard-CMOS-Prozessfluss. Die Maske57 wird dann entfernt. - Danach wird eine Maske
63 für die kombinierte n+-Implantation und -Diffusion aufgebracht. Arsen wird nun implantiert wie durch die Pfeile65 in13 angedeutet, wodurch die endgültigen Formen der Source-51 , Drain-53 und Senkloch-Regionen55 erzeugt werden. Die entsprechenden Implantations-Charakteristiken sind in diesem Fall 4 × 1014 cm–2, 60 keV und 7° der Quadrant-Konfiguration. - Die endgültige Struktur, nachdem die Maske
63 entfernt wurde, ist in14 gezeigt. Es ist vorteilhaft, eine Schicht von Silizid, einer Metall-Silizium-Verbindung, auf der Oberseite der implantierten Gate-, Source-, Drain- und Senkloch-Regionen zu erzeugen. Durch z.B. Anwendung eines Salizid-(selbst-ausgerichteten Silizid-) Prozesses wird das Silizid selbst-ausgerichtet mit den früher gebildeten Abstandshaltern und der Serienwiderstand zu den bedeckten Regionen wird ebenfalls vermindert. Danach werden Kontakte auf die Gate-, Source-, Drain- und Senkloch-Gebiete aufgebracht. Wie oben erwähnt, wirken die relativ hoch n-dotierten Gebiete25 in den Oberflächenregionen des p-Substrats als Kontaktregionen für den tiefen n-Trog. Durch Anlegen einer positiven Spannung +VCC an die Senklochkontakte auf der Oberseite der n-Region25 wird somit der durch den p-Trog19 , den tiefen n-Trog11 und das p-Substrat1 definierte parasitäre pnp-Transistor in Sperr-Richtung vorgespannt, wodurch die Isolationscharakteristiken der MOS-Struktur verbessert werden. - Zusammenfassung
- Ein Verfahren zur Herstellung eines Hochspannungs-, Hochfrequenz-MOS-Transistors kombiniert einen tiefen n-Trog- und einen p-Trog-Prozess und die Ausbildung einer ausgedehnten Drain-Region (
55 ) und einer Kanalregion (31 ), wobei der Kanal eine kurze Länge aufweist und mit der Gate-Kante gut ausgerichtet wird. Sowohl der tiefe n-Trog (11 ) als auch der p-Trog (19 ) werden durch Ionen-Implantation erzeugt. Das Verfahren ist kompatibel mit einem Standard-CMOS-Prozess und ermöglicht niedrige Herstellungskosten, eine erhöhte Durchbruchsspannung, eine verbesserte allgemeine Hochfrequenzperformanz und die Verhinderung des durch die Isolation des p-Troges auftretenden "Körpereffekts" ("body effect").
Claims (10)
- Verfahren zur Herstellung eines Hochspannungs-, Hochgeschwindigkeits-MOS-Transistors, mit den Schritten: – Ausbilden in einem Halbleiter-Substrat (
1 ) eines ersten Leitfähigkeits-Typs eine vergrabene erste Trog-Region (11 ) eines zweiten Leitfähigkeits-Typs, – Ausbilden einer zweiten Trog-Region (19 ) des ersten Leitfähigkeits-Typs zwischen der Oberfläche des Substrats und der ersten Trog-Region (11 ), – Ausbilden von Kanalgebieten (31 ) des ersten Leitfähigkeits-Typs innerhalb der zweiten Trog-Region (19 ), – Ausbilden von Gate-Regionen (35 ) auf der Oberfläche des Substrats (1 ), – Ausbilden einer schwach dotierten ausgedehnten Drain-Region (45 ) innerhalb der zweiten Trog-Region (19 ), und – Ausbilden von Source-, Drain- und Senkloch-Regionen (51 ,53 ,55 ), welche eine starke Dotierung des zweiten Leitfähigkeitstyps aufweisen, wobei die Source-Regionen innerhalb der Kanalgebiete (31 ) ausgebildet werden, dadurch gekennzeichnet, dass – die erste Trog-Region (11 ) durch eine Implantation hoher Energie ausgebildet wird, um die erste Trog-Region (11 ) tief innerhalb des Substrats (1 ) zu lokalisieren, – die zweite Trog-Region (19 ) durch eine Implantation hoher Energie ausgebildet wird, um die zweite Trog-Region (19 ) zwischen der Oberfläche des Substrats (1 ) und der ersten Trog-Region (11 ) zu lokalisieren, – Kontaktstopfen (25 ) des zweiten Leitfähigkeits-Typs, die sich von der Oberfläche des Substrats (1 ) bis zu der ersten Trog-Region (11 ) erstrecken, durch Ionen-Implantation ausgebildet werden, – die Kanalgebiete (31 ) durch Ionen-Implantation ausgebildet werden, und – die ausgedehnte Drain-Region (45 ) durch Ionen-Implantation ausgebildet wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass – die erste Trog-Region (
11 ) durch Ionen-Implantation von Phosphor ausgebildet wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – die zweite Trog-Region (
19 ) durch Ionen-Implantation von Bor ausgebildet wird. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass – die Ionen-Implantation von Bor bei einer Dosis von im Wesentlichen 1013 cm–2, bei einer Energie von im Wesentlichen 220 keV und mit einer Richtung der Implantation bei einem Winkel von im Wesentlichen 7° in Bezug auf eine Richtung senkrecht zu der Oberfläche des Substrats (
1 ) durchgeführt wird. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – die Kontaktstopfen (
25 ) durch Ionen-Implantation von Phosphor in drei aufeinander folgenden Schritten ausgebildet wird. - Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass – ein erster Schritt eine Implantation von Phosphor bei einer Dosis von im Wesentlichen 2 × 1013 cm–2, einer Energie von im Wesentlichen 490 keV und ein um einen Winkel von im Wesentlichen 0° in Bezug auf die Richtung der Implantation verdrehtes Substrat (
1 ) aufweist, ein zweiter Schritt eine Implantation von Phosphor bei einer Dosis von im Wesentlichen 4 × 1013 cm–2, einer Energie von im Wesentlichen 140 keV und einem um einen Winkel von im Wesentlichen 7° in Bezug auf die Richtung der Implantation verdrehten Substrat (1 ) aufweist, und ein dritter Schritt eine Implantation von Phosphor bei einer Dosis von im Wesentlichen 3,7 × 1013 cm–2, einer Energie von im Wesentlichen 50 keV und einem um einen Winkel von im Wesentlichen 7° in Bezug auf die Richtung der Implantation verdrehten Substrat (1 ) aufweist. - Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass – die Kanalgebiete (
31 ) durch Ionen-Implantation von Bor und Bor-Difluorid in aufeinander folgenden Schritten ausgebildet wird. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass – ein erster Schritt die Implantation von Bor bei einer Dosis von im Wesentlichen 6 × 1012 cm–2, einer Energie von im Wesentlichen 60 keV und einem um einen Winkel von im Wesentlichen 7° in Bezug auf die Richtung der Implantation verdrehten Substrat (
1 ) aufweist, ein zweiter Schritt die Implantation von Bor-Difluorid bei einer Dosis von im Wesentlichen 5 × 1012 cm–2, einer Energie von im Wesentlichen 50 keV und einem um einen Winkel von im Wesentlichen 7° in Bezug auf die Richtung der Implantation verdrehten Substrat (1 ) aufweist. - Verfahren nach einem der Ansprüche 1 bis, dadurch gekennzeichnet, dass – das ausgedehnte Drain-Gebiet (
45 ) durch Ionen-Implantation von Phosphor ausgebildet wird. - Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass – die Ionen-Implantation von Phosphor bei einer Dosis von im Wesentlichen 6 × 1012 cm–2, einer Energie von im Wesentlichen 50 keV und einem um einen Winkel von im Wesentlichen 10° in Bezug auf die Richtung der Implantation verdrehten Substrat (
1 ) und in vier symmetrischen Richtungen in einer Quadrant-Konfiguration durchgeführt wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0104164A SE0104164L (sv) | 2001-12-11 | 2001-12-11 | Högspännings-mos-transistor |
SE0104164-9 | 2001-12-11 | ||
PCT/SE2002/002242 WO2003054950A1 (en) | 2001-12-11 | 2002-12-05 | High voltage mos transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10297535T5 true DE10297535T5 (de) | 2004-11-18 |
DE10297535B4 DE10297535B4 (de) | 2007-08-02 |
Family
ID=20286278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10297535T Expired - Fee Related DE10297535B4 (de) | 2001-12-11 | 2002-12-05 | Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation |
Country Status (7)
Country | Link |
---|---|
US (1) | US7022560B2 (de) |
CN (1) | CN100431115C (de) |
AU (1) | AU2002356486A1 (de) |
DE (1) | DE10297535B4 (de) |
SE (1) | SE0104164L (de) |
TW (1) | TW540139B (de) |
WO (1) | WO2003054950A1 (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6900091B2 (en) | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
KR100485910B1 (ko) * | 2003-06-20 | 2005-04-29 | 삼성전자주식회사 | 고내압 모스 트랜지스터 및 그 제조 방법 |
US7189662B2 (en) * | 2004-08-24 | 2007-03-13 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
US7180132B2 (en) * | 2004-09-16 | 2007-02-20 | Fairchild Semiconductor Corporation | Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region |
US7199431B2 (en) * | 2004-10-25 | 2007-04-03 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices with reduced impact from alien particles |
US7306999B2 (en) * | 2005-01-25 | 2007-12-11 | Semiconductor Components Industries, L.L.C. | High voltage sensor device and method therefor |
US7868394B2 (en) * | 2005-08-09 | 2011-01-11 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of manufacturing the same |
JP4907920B2 (ja) * | 2005-08-18 | 2012-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20070194403A1 (en) * | 2006-02-23 | 2007-08-23 | International Business Machines Corporation | Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods |
US7960788B2 (en) | 2007-01-25 | 2011-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Replacing symmetric transistors with asymmetric transistors |
KR100808950B1 (ko) * | 2007-01-30 | 2008-03-04 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
CN101286518B (zh) * | 2007-04-12 | 2011-03-16 | 上海宏力半导体制造有限公司 | 光电二极管装置 |
CN101752254B (zh) * | 2008-12-22 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 形成离子注入区的方法、mos晶体管及其制造方法 |
US8114684B2 (en) * | 2009-03-02 | 2012-02-14 | Robert Bosch Gmbh | Vertical hall effect sensor with current focus |
CN102054845B (zh) * | 2009-10-28 | 2012-11-21 | 中国科学院微电子研究所 | 基于soi的射频ldmos器件及对其进行注入的方法 |
JP5560812B2 (ja) * | 2010-03-23 | 2014-07-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
CN102194884B (zh) * | 2011-04-26 | 2013-08-14 | 北京大学 | 一种混合导通机制的场效应晶体管 |
JP5734725B2 (ja) * | 2011-04-27 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9093517B2 (en) * | 2012-05-25 | 2015-07-28 | Microsemi SoC Corporation | TID hardened and single event transient single event latchup resistant MOS transistors and fabrication process |
WO2013176950A1 (en) * | 2012-05-25 | 2013-11-28 | Microsemi Soc Corp. | Tid hardened mos transistors and fabrication process |
TWI484631B (zh) * | 2012-08-13 | 2015-05-11 | Richtek Technology Corp | 雙擴散金屬氧化物半導體元件及其製造方法 |
US9306061B2 (en) | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
US9012984B2 (en) | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
US9240476B2 (en) | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
US11136625B2 (en) | 2013-08-28 | 2021-10-05 | Crown Bioscience, Inc. (Taicang) | Gene expression signatures predictive of subject response to a multi-kinase inhibitor and methods of using the same |
US9368623B2 (en) | 2013-11-21 | 2016-06-14 | Microsemi SoC Corporation | High voltage device fabricated using low-voltage processes |
KR102138385B1 (ko) * | 2014-03-06 | 2020-07-28 | 매그나칩 반도체 유한회사 | 저 비용의 반도체 소자 제조방법 |
US9502251B1 (en) | 2015-09-29 | 2016-11-22 | Monolithic Power Systems, Inc. | Method for fabricating low-cost isolated resurf LDMOS and associated BCD manufacturing process |
CN109712890B (zh) * | 2017-10-26 | 2022-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法及半导体器件 |
CN108847423B (zh) * | 2018-05-30 | 2022-10-21 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
DE102019100312A1 (de) * | 2019-01-08 | 2020-07-09 | Parcan NanoTech Co. Ltd. | Substrat für eine kontrollierte lonenimplantation und Verfahren zur Herstellung eines Substrats für eine kontrollierte lonenimplantation |
CN113948567A (zh) * | 2020-07-17 | 2022-01-18 | 和舰芯片制造(苏州)股份有限公司 | 改善ldmos高压侧击穿电压的装置及其制备方法 |
US11380777B2 (en) | 2020-11-23 | 2022-07-05 | United Microelectronics Corp. | Method for forming a high-voltage metal-oxide-semiconductor transistor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146298A (en) * | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
US5286995A (en) * | 1992-07-14 | 1994-02-15 | Texas Instruments Incorporated | Isolated resurf LDMOS devices for multiple outputs on one die |
US5854099A (en) * | 1997-06-06 | 1998-12-29 | National Semiconductor Corporation | DMOS process module applicable to an E2 CMOS core process |
US5985705A (en) * | 1998-06-30 | 1999-11-16 | Lsi Logic Corporation | Low threshold voltage MOS transistor and method of manufacture |
US6069034A (en) * | 1998-09-03 | 2000-05-30 | National Semiconductor Corporation | DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process |
US6225181B1 (en) * | 1999-04-19 | 2001-05-01 | National Semiconductor Corp. | Trench isolated bipolar transistor structure integrated with CMOS technology |
-
2001
- 2001-12-11 SE SE0104164A patent/SE0104164L/xx not_active Application Discontinuation
-
2002
- 2002-03-26 TW TW091105883A patent/TW540139B/zh not_active IP Right Cessation
- 2002-12-05 WO PCT/SE2002/002242 patent/WO2003054950A1/en not_active Application Discontinuation
- 2002-12-05 CN CNB028245555A patent/CN100431115C/zh not_active Expired - Fee Related
- 2002-12-05 AU AU2002356486A patent/AU2002356486A1/en not_active Abandoned
- 2002-12-05 DE DE10297535T patent/DE10297535B4/de not_active Expired - Fee Related
-
2004
- 2004-05-25 US US10/853,508 patent/US7022560B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7022560B2 (en) | 2006-04-04 |
TW540139B (en) | 2003-07-01 |
CN1602544A (zh) | 2005-03-30 |
SE0104164L (sv) | 2003-06-12 |
SE0104164D0 (sv) | 2001-12-11 |
AU2002356486A1 (en) | 2003-07-09 |
WO2003054950A1 (en) | 2003-07-03 |
DE10297535B4 (de) | 2007-08-02 |
US20040241950A1 (en) | 2004-12-02 |
CN100431115C (zh) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10297535B4 (de) | Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation | |
DE102011087845B4 (de) | Laterales transistorbauelement und verfahren zu dessen herstellung | |
DE10309997B4 (de) | Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür | |
DE102005022129B4 (de) | Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors | |
DE69634764T2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE102007029121B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement | |
EP1517361A2 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist | |
DE10259745A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10237524A1 (de) | Halbleitervorrichtung mit Isolierschichttransistor und Isolierschichtkapazität und Verfahren zu deren Herstellung | |
DE10201314A1 (de) | Feldeffekttransitor und Verfahren zum Herstellen eines Halbleiterbauteils mit einem solchen | |
DE10350684A1 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
DE102005002739A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors, Feldeffekttransistor und integrierte Schaltungsanordnung | |
DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
DE69530441T2 (de) | Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen | |
DE69511160T2 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit DMOS-Transistor | |
EP1631990B1 (de) | Herstellungsverfahren für einen feldeffekttransistor | |
DE10134444A1 (de) | Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben | |
DE60132129T2 (de) | Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren | |
DE10252318A1 (de) | STI-Leckstromverminderung | |
DE102018203747B4 (de) | Feldeffekttransistoren mit einer t-förmigen gateelektrode und verfahren zu deren herstellung | |
DE3728849C2 (de) | MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102021201635A1 (de) | Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben | |
EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
DE10138648A1 (de) | Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors | |
DE102004002181B4 (de) | Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 10297535 Country of ref document: DE Date of ref document: 20041118 Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |