CN109712890B

CN109712890B - 一种半导体器件的制造方法及半导体器件

Info

Publication number: CN109712890B
Application number: CN201711029289.XA
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-10-26
Filing date: 2017-10-26
Publication date: 2022-04-19
Anticipated expiration: 2037-10-26
Also published as: CN109712890A

Abstract

本发明提供一种半导体器件的制造方法及半导体器件，所述方法包括：提供半导体衬底，在半导体衬底中形成用于凹槽；执行第一离子注入工艺以在半导体衬底中形成第一离子注入区；在凹槽内形成隔离结构，其中，晶体管用于形成在隔离结构一侧，第一离子注入区与隔离结构接触，且至少部分位于隔离结构邻近晶体管的沟道区的一侧，第一离子注入区用于增强隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。采用本发明的方法，在形成隔离结构之前形成第一离子注入区，改善边缘的杂质分布，抑制杂质发生聚集或出现杂质损失，降低电场强度，降低漏电流，从而改善短沟道效应，并提高击穿电压，避免击穿电压过低导致的器件失效，提高器件的可靠性。

Description

一种半导体器件的制造方法及半导体器件

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法及半导体器件。

背景技术

功率场效应管主要包括垂直双扩散场效应管VDMOS(VerticalDouble-DiffusedMOSFET)和横向双扩散场效应管LDMOS(LateralDouble-Diffused MOSFET)两种类型。其中，相较于垂直双扩散场效应管VDMOS，横向双扩散场效应管LDMOS具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。横向扩散金属氧化物半导体主要应用于功率集成电路，例如面向移动电话基站的射频功率放大器，也可以应用于高频(HF)、特高频(VHF)与超高频(UHF)广播传输器以及微波雷达与导航系统等。

按照目前方法形成的LDMOS，位于浅沟槽隔离结构边缘的衬底的漏电流很大，这一方面会导致器件的短沟道效应变差，降低器件的阈值电压；另一方面会降低器件的击穿电压，导致器件失效，从而影响器件的可靠性。

本发明的目的在于提供一种半导体器件的制造方法及半导体器件，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底中形成用于形成隔离结构的凹槽；执行第一离子注入工艺以在所述半导体衬底中形成第一离子注入区；在所述凹槽内填充隔离材料以形成隔离结构，其中，晶体管用于形成在所述隔离结构的一侧，所述第一离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构邻近所述晶体管的沟道区的一侧，所述第一离子注入区用于增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

进一步，所述第一离子注入工艺的注入离子包括氟或氮。

进一步，所述第一离子注入区为条状。

进一步，所述第一离子注入工艺包括向所述沟道区一侧倾斜的离子注入工艺。

进一步，整个所述第一离子注入区位于所述隔离结构邻近所述沟道区的一侧。

进一步，在形成隔离结构的步骤之后，所述方法还包括执行第二离子注入工艺以在所述半导体衬底中形成第二离子注入区的步骤，其中所述第二离子注入区与所述第一离子注入区接触，且至少有部分位于所述隔离结构邻近所述晶体管的沟道区的一侧，所述第二离子注入区用于进一步增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

进一步，所述第一离子注入工艺的注入离子包括氟，所述第二离子注入工艺的注入离子包括氮。

进一步，所述第二离子注入工艺包括向所述沟道区一侧倾斜的离子注入工艺。

进一步，所述第二离子注入工艺的注入能量小于所述第一离子注入工艺的注入能量。

进一步，所述第二离子注入区为梯形。

进一步，所述晶体管为LDMOS。

进一步，所述半导体衬底中形成有第一导电类型的第一阱区，所述第一阱区与所述凹槽彼此隔离，在所述形成隔离结构的步骤之后，所述方法还包括对所述半导体衬底执行第三离子注入工艺，以形成与所述第一阱区相邻设置的第二导电类型的第二阱区，然后在所述半导体衬底表面形成栅极结构的步骤，其中所述隔离结构位于所述第二阱区中，所述栅极结构横跨所述第一阱区与所述第二阱区的边界。

本发明还提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底内的隔离结构和第一离子注入区，晶体管用于形成在所述隔离结构的一侧；所述第一离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构邻近所述晶体管的沟道区的一侧，所述第一离子注入区用于增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

进一步，所述第一离子注入区的注入离子包括氟或氮。

进一步，所述第一离子注入区为条状。

进一步，所述半导体器件还包括位于所述半导体衬底内的第二离子注入区，所述第二离子注入区与所述第一离子注入区接触，且至少有部分位于所述隔离结构邻近所述晶体管的沟道区的一侧，所述第二离子注入区用于进一步增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

进一步，所述第一离子注入区的注入离子包括氟，所述第二离子注入区的注入离子包括氮。

进一步，所述第二离子注入区为梯形。

进一步，所述半导体器件还包括所述晶体管，所述晶体管为LDMOS。

进一步，所述半导体器件还包括在所述半导体衬底中形成的第一导电类型的第一阱区、与所述第一阱区相邻设置的第二导电类型的第二阱区，以及位于所述半导体衬底表面上的栅极结构，其中，所述第一阱区与所述凹槽彼此隔离，所述隔离结构位于所述第二阱区中，所述栅极结构横跨所述第一阱区与所述第二阱区的边界。

综上所述，根据本发明的方法，在形成隔离结构之前形成第一离子注入区，可以改善隔离结构边缘的杂质分布，抑制隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为本发明的半导体器件的主要工艺流程示意图；

图2A‐2G为根据本发明的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

按照目前方法形成的LDMOS，位于浅沟槽隔离结构边缘的衬底发漏电流很大，这一方面会导致器件的短沟道效应变差，降低器件的阈值电压；另一方面会降低器件的击穿电压，导致器件失效，从而影响器件的可靠性。导致位于浅沟槽隔离结构边缘的衬底漏电流很大的原因可能是：位于浅沟槽隔离结构边缘的衬底中的掺杂杂质分布不合理，导致漏电流很大；浅沟槽隔离结构边缘会产生寄生电场，浅沟槽隔离结构会引起载流子损失，导致漏电流很大。

鉴于上述问题的存在，本发明提出了一种半导体器件的制造方法，如图1所示，其包括以下主要步骤：

在步骤S101中，提供半导体衬底，在所述半导体衬底中形成用于形成隔离结构的凹槽；

在步骤S102中，执行第一离子注入工艺以在所述半导体衬底中形成第一离子注入区；

在步骤S103中，在所述凹槽内填充隔离材料以形成隔离结构，其中，晶体管用于形成在所述隔离结构的一侧，所述第一离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构邻近所述晶体管的沟道区的一侧，所述第一离子注入区用于增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

根据本发明的方法，在形成隔离结构之前形成第一离子注入区，可以改善隔离结构边缘的杂质分布，抑制隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

图2A‐图2G示出了根据本发明实施例的方法依次实施的步骤分别获得的LDMOS器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底201，在欲形成P型阱区的所述半导体衬底201中进行离子注入，以形成P型阱区211；在所述半导体衬底201表面依次形成具有沟槽图案的垫氧化层202和硬掩膜层203；以所述具有沟槽图案的垫氧化层202和硬掩膜层203为掩膜，刻蚀所述半导体衬底201，以在所述半导体衬底201形成用于形成隔离结构如浅沟槽隔离结构的凹槽204，其中，晶体管用于形成在所述凹槽204的一侧，进一步，所述晶体管为LDMOS。

具体地，所述半导体衬底201的构成材料可以采用硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ‐Ⅴ族化合物，在本发明中，所述半导体衬底选用单晶硅材料构成。

进一步，所述P型阱区211的形成方法为：在所述半导体衬底201表面形成第一光刻胶层，所述第一光刻胶层在欲形成所述P型阱区的区域具有开口；以所述第一光刻胶层为掩膜在欲形成所述P型阱区的所述半导体衬底201中进行离子注入形成P型阱区(图中未示出)；去除所述第一光刻胶层；然后，将所述器件在一定的温度下进行退火，例如激光退火，以激活杂质离子。

进一步，形成P型阱区211所注入的离子包括硼离子、镓离子、铟离子中的一种或几种。所述去除第一光刻胶层的方法包括干法灰化工艺。所述退火的时间为20‐30秒，退火的温度大于1000摄氏度。

示例性地，所述具有沟槽图案的垫氧化层202和硬掩膜层203的形成方法包括：在所述半导体衬底201表面依次形成垫氧化层202和硬掩膜层203，并对所述垫氧化层202和所述硬掩膜层203进行图案化，以形成露出所述半导体衬底201的开口，其中所述开口的形状与所述沟槽图案一致。

进一步，所述垫氧化层202为氧化硅，所述硬掩膜层203的材料为与半导体衬底201具有较大刻蚀选择比的材料，例如氮化硅、氮氧化硅等。本发明的实施例中，所述硬掩膜层203的材料为氮化硅。

可选地，采用各向同性的干法蚀刻工艺对所述半导体衬底201进行刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割进行。

接下来，如图2B所示，以所述具有沟槽图案的垫氧化层202和硬掩膜层203为掩膜，执行向所述沟道区一侧倾斜的第一离子注入工艺，以形成第一离子注入区205，其中所述第一离子注入区205至少有部分位于所述凹槽204邻近所述晶体管的沟道区的一侧，所述第一离子注入区205用于增强后续形成的隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

具体地，整个所述第一离子注入区205位于所述凹槽204邻近所述沟道区的一侧，所述第一离子注入区205为条状。可选地，所述第一离子注入区205还可为梯形，位于所述凹槽204邻近所述沟道区的两侧。

其中，所述第一离子注入工艺的注入离子包括为氟(F)或氮(N)，在本发明中，所述第一离子注入工艺的注入离子为氟。示例性地，注入离子氟的能量为3KeV-8KeV，剂量为e¹⁴-e¹⁵atom/cm²。进一步，离子束的方向与半导体衬底表面法线方向呈0-45o角，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角，即离子束可以以半导体衬底表面法线方向为中心向所述半导体器件的沟道区一侧，即待形成栅极结构一侧的方向注入。所述第一离子注入工艺向沟道区一侧倾斜，而不是向两侧倾斜的目的在于，避免向凹槽两侧注入所导致的工作电流的降低。进一步，所述离子注入的注入次数可以为一次，也可以为多次。

由于硬掩膜层的遮蔽效应，在所述第一离子注入工艺中，离子束的方向与所述半导体衬底表面法线方向之间的夹角根据所述硬掩膜层203的厚度确定。当所述硬掩膜层的厚度较厚时，离子束的方向与所述半导体衬底表面法线方向之间的夹角较小；当所述硬掩膜层的厚度较薄时，离子束的方向与所述半导体衬底表面法线方向之间的夹角较大。

所述第一离子注入区205可以改善后续形成的隔离结构边缘的杂质分布，抑制后续形成的隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

接着，如图2C所示，在所述凹槽204内填充隔离材料以形成隔离结构206并形成凹槽204’。

形成所述隔离结构206的方法为：向所述凹槽204内填充满隔离材料形成隔离材料层；平坦化所述隔离材料层形成隔离结构206。进一步，所述隔离结构206为浅沟槽隔离结构，用于增长LDMOS导通的路径，以增大LDMOS的击穿电压。

示例性地，所述隔离结构206的材料为氧化硅。形成隔离材料层的方法为沉积工艺。沉积工艺包括但不限于物理气相沉积工艺、化学气相沉积工艺、快速热氧化工艺等工艺。进一步，所述隔离结构206表面与所述半导体衬底201表面齐平。

之前形成的所述第一离子注入区205可以改善所述隔离结构206边缘的杂质分布，抑制隔离结构206边缘的杂质发生聚集或出现杂质损失，降低隔离结构206边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

接着，可选地，如图2D所示，以所述具有沟槽图案的垫氧化层202和硬掩膜层203为掩膜，执行向所述沟道区一侧倾斜的第二离子注入工艺，以在所述半导体衬底201中形成第二离子注入区207。

所述第二离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构206邻近所述晶体管的沟道区的一侧，所述第二离子注入区207用于增强所述隔离结构206边缘的杂质扩散，从而改善杂质分布，并修复界面电荷

其中，所述第二离子注入工艺的注入离子包括氮(N)。示例性地，注入离子氮的能量为1KeV-5KeV，剂量为e¹⁴-e¹⁵atom/cm²。所述第二离子注入工艺的注入能量小于所述第一离子注入工艺的注入能量，其原因是避免扩散速度快的氮离子扩散到沟道区中央，进而影响载流子迁移率。

进一步，离子束的方向与半导体衬底表面法线方向呈0-45^o角，其为离子束的方向与所述半导体衬底表面法线方向之间的夹角，即离子束可以以半导体衬底表面法线方向为中心向沟道区一侧，即待形成栅极结构一侧的方向注入。所述第二离子注入工艺向沟道区一侧倾斜，而不是向两侧倾斜的目的在于，避免向凹槽两侧注入所导致的工作电流的降低。进一步，所述离子注入的注入次数可以为一次，也可以为多次。

由于硬掩膜层的遮蔽效应，在所述第二离子注入工艺中，离子束的方向与所述半导体衬底表面法线方向之间的夹角根据所述硬掩膜层203的厚度确定。当所述硬掩膜层的厚度较厚时，离子束的方向与所述半导体衬底表面法线方向之间的夹角较小；当所述硬掩膜层的厚度较薄时，离子束的方向与所述半导体衬底表面法线方向之间的夹角较大。

所述第二离子注入区207可以进一步改善之前形成的隔离结构边缘的杂质分布，抑制隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

然后，如图2E所示，去除所述硬掩膜层203。

本发明的实施例中，所述硬掩膜层203的材料为氮化硅，采用湿法刻蚀工艺去除所述硬掩膜层203，例如采用热磷酸去除所述硬掩膜层203。

然后，如图2F所示，在欲形成N型阱区的所述半导体衬底201中进行离子注入形成N型阱区209，其中，所述N型阱区209与所述P型阱区211相邻设置，所述浅沟槽隔离结构206位于所述N型阱区209中，所述N型阱区209包围所述浅沟槽隔离结构206、所述第一离子注入区205和所述第二离子注入区207。

所述N型阱区209的形成方法为：在所述半导体衬底201表面形成第二光刻胶层，所述第二光刻胶层在欲形成所述N型阱区的区域具有开口；以所述第二光刻胶层为掩膜执行离子注入，形成N型阱区209。

进一步，形成N型阱区209所注入的离子包括磷离子、砷离子、锑离子中的一种或几种。

最后，如图2G所示，去除所述第二光刻胶层；将所述器件在一定的温度下进行退火，以激活杂质离子；在所述半导体衬底表面形成栅极结构210，其中，所述栅极结构210未覆盖所述隔离结构206，所述隔离结构206位于N型阱区209中，所述栅极结构210横跨所述P型阱区211与所述N型阱区209的边界。

示例性地，所述去除第二光刻胶层的方法包括干法灰化工艺。所述退火工艺为激光退火，所述退火的时间为20‐30秒，退火的温度大于1000摄氏度。

所述栅极结构210包括位于垫氧化层202上的栅极介电层210a和位于栅极介电层210a上的栅电极210b，以及位于栅极介电层210a和栅电极210b两侧侧壁的侧墙210c。

所述栅极介电层210a的材料为氧化硅，栅电极210b的材料为多晶硅。所述栅极介电层210a的材料也可以为高K介电材料，相应的所述栅电极210b的材料为金属。所述侧墙210c可以为单层或多层的堆叠结构。

接着，可在所述栅极结构210的一侧的P型阱区211中形成源极；在所述栅极结构210的另一侧的N型阱区209中形成漏极。所述源极形成在所述P型阱区中未被所述栅极结构210覆盖的位置，所述漏极形成在所述N型阱区中未被所述栅极结构210覆盖的位置。所述源极和漏极通过离子注入工艺形成，其中所述源极和漏极的深度小于对应阱区的深度。

需要说明的是，P型阱区、N型阱区可以在形成所述第一离子注入区205、所述浅沟槽隔离结构206和所述第二离子注入区207之前或之后形成，而且形成P型阱区和N型阱区的顺序可以互换。

本发明还提供一种半导体器件，如图2G所示，包括：半导体衬底201；位于所述半导体衬底201内的隔离结构206和第一离子注入区205，晶体管用于形成在所述隔离结构206的一侧，所述第一离子注入区205与所述隔离结构206接触，且至少有部分位于所述隔离结构206邻近所述晶体管的沟道区的一侧，所述第一离子注入区205用于增强所述隔离结构206边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

第一离子注入区205可以改善隔离结构边缘的杂质分布，抑制隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。其中，所述第一离子注入区205的注入离子包括氟或氮，所述第一离子注入区205为条状。整个所述第一离子注入区205位于所述隔离结构206邻近所述沟道区的一侧。

所述半导体器件还包括位于所述半导体衬底201内的第二离子注入区207，所述第二离子注入区207与所述第一离子注入区205接触，且至少有部分位于所述隔离结构206邻近所述晶体管的沟道区的一侧，所述第二离子注入区207用于进一步增强所述隔离结构206边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。第二离子注入区207可以进一步改善隔离结构206边缘的杂质分布，抑制隔离结构206边缘的杂质发生聚集或出现杂质损失，降低隔离结构206边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

作为一个示例，所述第一离子注入区205的注入离子包括氟，所述第二离子注入区207的注入离子包括氮。所述第二离子注入区207为梯形。

进一步，所述半导体器件还包括在所述半导体衬底201中形成的第一导电类型的第一阱区、与所述第一阱区相邻设置的第二导电类型的第二阱区，以及位于所述半导体衬底表面上的栅极结构210，其中，所述第一阱区与所述凹槽彼此隔离，所述隔离结构206位于所述第二阱区中，所述栅极结构横跨所述第一阱区与所述第二阱区的边界，所述栅极结构210未覆盖所述浅沟槽隔离结构206。在本发明中，所述第一阱区为P型阱区211，所述第二阱区为N型阱区209，所述浅沟槽隔离结构206位于所述N型阱区209中。具体地，所述P型阱区所注入的离子包括硼离子、镓离子、铟离子中的一种或几种。所述N型阱区所注入的离子包括磷离子、砷离子、锑离子中的一种或几种。

所述栅极结构210包括位于垫氧化层202上的栅极介电层210a和位于栅极介电层210a上的栅电极210b、以及位于栅极介电层210a和栅电极210b两侧侧壁的侧墙210c。所述栅极介电层210a的材料为氧化硅，栅电极210b的材料为多晶硅。所述栅极介电层210a的材料也可以为高K介电材料，相应的所述栅电极210b的材料为金属。所述侧墙210c可以为单层或多层的堆叠结构。

进一步，所述半导体器件还包括在所述栅极结构210的一侧的P型阱区211中形成的源极以及在所述栅极结构210的另一侧的N型阱区209中形成的漏极，所述源极和所述漏极在图中未示出。所述源极形成在所述P型阱区中未被所述栅极结构210覆盖的位置，所述漏极形成在所述N型阱区中未被所述栅极结构210覆盖的位置。所述源极和漏极的深度小于对应阱区的深度。

综上所述，根据本发明的半导体器件，第一离子注入区可以改善隔离结构边缘的杂质分布，抑制隔离结构边缘的杂质发生聚集或出现杂质损失，降低隔离结构边缘的电场强度，降低漏电流，从而改善短沟道效应，并提高了击穿电压，避免了击穿电压过低导致的器件失效，提高了器件的可靠性。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：

提供半导体衬底，所述半导体衬底中形成有第一导电类型的第一阱区，在所述半导体衬底中形成用于形成隔离结构的凹槽，所述凹槽与所述第一阱区彼此隔离；

执行第一离子注入工艺以在所述半导体衬底中形成第一离子注入区，所述第一离子注入工艺的注入离子包括氟或氮；

在所述凹槽内填充隔离材料以形成隔离结构，所述第一离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构邻近所述第一阱区的一侧，所述第一离子注入区用于增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷；

对所述半导体衬底执行第三离子注入工艺，以形成与所述第一阱区相邻设置的第二导电类型的第二阱区，所述隔离结构位于所述第二阱区中。

2.根据权利要求1所述的方法，其特征在于，所述第一离子注入区为条状。

3.根据权利要求1所述的方法，其特征在于，所述第一离子注入工艺包括向所述第一阱区一侧倾斜的离子注入工艺。

4.根据权利要求1所述的方法，其特征在于，整个所述第一离子注入区位于所述隔离结构邻近所述第一阱区的一侧。

5.根据权利要求1所述的方法，其特征在于，在形成隔离结构的步骤之后，所述方法还包括执行第二离子注入工艺以在所述半导体衬底中形成第二离子注入区的步骤，其中所述第二离子注入区与所述第一离子注入区接触，且至少有部分位于所述隔离结构邻近所述第一阱区的一侧，所述第二离子注入区用于进一步增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

6.根据权利要求5所述的方法，其特征在于，所述第一离子注入工艺的注入离子包括氟，所述第二离子注入工艺的注入离子包括氮。

7.根据权利要求5所述的方法，其特征在于，所述第二离子注入工艺包括向所述第一阱区一侧倾斜的离子注入工艺。

8.根据权利要求5所述的方法，其特征在于，所述第二离子注入工艺的注入能量小于所述第一离子注入工艺的注入能量。

9.根据权利要求5所述的方法，其特征在于，所述第二离子注入区为梯形。

10.根据权利要求1所述的方法，其特征在于，所述半导体器件为LDMOS。

11.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述半导体衬底表面形成栅极结构的步骤，其中所述栅极结构横跨所述第一阱区与所述第二阱区的边界。

12.一种半导体器件，其特征在于，包括：

半导体衬底，所述半导体器件包括在所述半导体衬底中形成的第一导电类型的第一阱区、与所述第一阱区相邻设置的第二导电类型的第二阱区；

位于所述半导体衬底内的隔离结构和第一离子注入区，所述隔离结构与所述第一阱区彼此隔离，且所述隔离结构位于所述第二阱区中，所述第一离子注入区的注入离子包括氟或氮；

所述第一离子注入区与所述隔离结构接触，且至少有部分位于所述隔离结构邻近所述第一阱区的一侧，所述第一离子注入区用于增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

13.根据权利要求12所述的半导体器件，其特征在于，所述第一离子注入区为条状。

14.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体衬底内的第二离子注入区，所述第二离子注入区与所述第一离子注入区接触，且至少有部分位于所述隔离结构邻近所述第一阱区的一侧，所述第二离子注入区用于进一步增强所述隔离结构边缘的杂质扩散，从而改善杂质分布，并修复界面电荷。

15.根据权利要求14所述的半导体器件，其特征在于，所述第一离子注入区的注入离子包括氟，所述第二离子注入区的注入离子包括氮。

16.根据权利要求12所述的半导体器件，其特征在于，整个所述第一离子注入区位于所述隔离结构邻近所述第一阱区的一侧。

17.根据权利要求14所述的半导体器件，其特征在于，所述第二离子注入区为梯形。

18.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件为LDMOS。

19.根据权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体衬底表面上的栅极结构，其中所述栅极结构横跨所述第一阱区与所述第二阱区的边界。