DE10297177T5 - Graben-FET mit selbstausgerichteter Source und selbstausgerichtetem Kontakt - Google Patents

Graben-FET mit selbstausgerichteter Source und selbstausgerichtetem Kontakt Download PDF

Info

Publication number
DE10297177T5
DE10297177T5 DE10297177T DE10297177T DE10297177T5 DE 10297177 T5 DE10297177 T5 DE 10297177T5 DE 10297177 T DE10297177 T DE 10297177T DE 10297177 T DE10297177 T DE 10297177T DE 10297177 T5 DE10297177 T5 DE 10297177T5
Authority
DE
Germany
Prior art keywords
trench
oxide
trenches
polysilicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10297177T
Other languages
English (en)
Other versions
DE10297177B4 (de
Inventor
Adam I. Hawthorne Amali
Naresh Los Angeles Thapar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE10297177T5 publication Critical patent/DE10297177T5/de
Application granted granted Critical
Publication of DE10297177B4 publication Critical patent/DE10297177B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Leistungs-Bauteil mit MOS-Gate-Steuerung vom Graben-Typ, mit einem Silizium-Halbleiterplättchen, das einen N–-Driftbereich und einen oberhalb des N--Driftbereiches gebildeten Kanal vom P-Leitungstyp aufweist; mit einer Vielzahl von mit Abstand voneinander angeordneten Gräben, die in der Oberseite des Halbleiterplättchens gebildet sind und sich senkrecht durch den P-Hauptbereich und in den N–-Driftbereich erstrecken; wobei jeder der Gräben ein Gate-Dielektrikum auf seinen Wänden aufweist und mit einem leitenden Polysilizium-Füllmaterial bis zu einer Höhe unterhalb der oberen Oberfläche des Siliziums gefüllt ist; mit einem Oxidstopfen, der oberhalb jedes der Polysilizium-Füllungen gebildet ist und den Graben zumindest bis zu dessen Oberseite füllt; mit mit Abstand angeordneten N+-Diffusionen, die in den Oberseiten der Wände der Gräben gebildet sind und eine kurze laterale Erstreckung an den Oberseiten jedes der Gräben aufweisen und sich für eine vorgegebene Tiefe unterhalb der Oberseite der Polysilizium-Füllmaterialien erstrecken; und mit einer Source-Elektrode, die über der Oberseite des Siliziums liegt und die obere Oberfläche der...

Description

  • Verwandte Anmeldung
  • Diese Anmeldung beansprucht die Priorität der provisorischen US-Anmeldung 60/317516 vom 5. September 2001.
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf Leistungs-MOSFET's und bezieht sich speziell auf eine neuartige Struktur und einen neuartigen Herstellungsprozess für Niederspannungs-MOSFET's vom Graben-Typ.
  • Hintergrund der Erfindung
  • Niederspannungs-MOSFET's vom Graben-Typ sind gut bekannt. Bei heutigen Bauteilen ist das Herstellungsverfahren aufgrund der Kontaktätzung und der Verwendung von flachen Implantaten kompliziert. So bestehen hinsichtlich der Kontaktätzung Probleme hinsichtlich einer unvollständigen Silizium-Ätzung und der Bedeckung von Stufen mit Metall und aufgrund einer unvollständigen Füllung des Grabens. Weiterhin führen flache Implantate in tiefe Kontakte Fehler ein, die den BVdss-Wert des Bauteils verringern.
  • Weiterhin ist bei Niederspannungs-MOSFET's vom Grabentyp der Einschaltwiderstand (RDSON) sehr stark von dem Kanalbeitrag abhängig, der mehr als 40% des Gesamtwertes von ROSON beträgt. Somit ist eine Vergrößerung der Kanaldichte und eine Verringerung der Kanallänge wünschenswert, um RDSON zu verringern. Eine Vergrößerung der Zellendichte ruft jedoch Komplikationen bei der Konstruktion des Bauteils und bei dem Herstellungsprozess hervor.
  • Weiterhin wird bei dem Herstellungsprozess jeder der Gräben mit einer leitenden Polysilizium-Gate-Masse gefüllt und durch ein Oxid abgedeckt, das die Source-Elektrode von dem Polysilizium-Gate isoliert. Dieses Oxid ist üblicherweise ein aufgewachsenes Oxid. Es wurde festgestellt, dass Herstellungsprobleme als Ergebnis der aufgewachsenen Oxid-Kappe auftreffen.
  • Es würde wünschenswert sein, die Kompliziertheit der Herstellung zu verringern und weiterhin den Wert von RDSON von Niederspannungs-MOSFET's vom Graben-Typ zu verringern.
  • Kurze Beschreibung der Erfindung
  • Gemäß der Erfindung wird ein neuartiges Verfahren und eine neuartige Bauteilstruktur geschaffen, die Folgendes verwendet:
    • – ein verdicktes Boden-Oxid in den Gräben;
    • – einen vereinfachten Stromflusspfad;
    • – keine Source in dem Abschlussbereich;
    • – keine Kontaktätzung in das Silizium (um kritische Source-
    • – Ausrichtungs- und Metall-Stufen-Abdeckungsprobleme zu beseitigen);
    • – eine abgeschiedene Oxid-Kappe über den Oberseiten der Polysilizium-Gates in den Gräben.
  • Weiterhin wird gemäß der Erfindung und in dem aktiven Bereich die Source-/Gate-Überlappung lediglich durch Diffusionen definiert, und die Gateoxid-Schichten in den Gräben werden gegenüber dem Polysilizium-Ätzplasma und gegenüber Source-Implantationsschäden abgeschirmt.
  • Gemäß einem bedeutsamen Merkmal der Erfindung ist das zur Abdeckung der leitenden Polysilizium-Gates in den Gräben verwendete Oxid ein abgeschiedenes Oxid anstelle eines aufgewachsenen Oxids.
  • Die resultierende Struktur weist eine verringerte Herstellungskompliziertheit, einen niedrigeren Wert von RDSON, eine kleinere Halbleiterplättchengröße für den gleichen Strom und eine verbesserte Herstellungsausbeute auf.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Querschnitt eines kleinen Teils des aktiven Bereiches eines bekannten Bauteils mit einer aufgewachsenen Oxid-Abdeckung der Polysilizium-Gates.
  • 2 ist ein Querschnitt eines kleinen Teils des Abschlussbereiches des bekannten Bauteils nach 1.
  • 3 ist ein Querschnitt der 1 mit einem Silizid auf dem Gate-Polysilizium.
  • 4 ist ein Querschnitt ähnlich dem nach 1, wobei die Merkmale der vorliegenden Erfindung ein abgeschiedenes Oxid auf dem Polysilizium in den Gräben einschließen.
  • 5 ist ein Querschnitt des Abschlussbereiches für das Bauteil nach 4.
  • 6 ist ein Querschnitt einer modifizierten Abschlussstruktur für das Bauteil nach 4.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Es wird zunächst auf die 1 und 2 Bezug genommen, in denen ein bekannter Graben-MOSFET gezeigt ist. So ist ein N+-Substrat 10 gezeigt. Das Substrat 10 enthält auf seiner Unterseite eine Drain-Elektrode, die nicht gezeigt ist, und es weist eine epitaxial aufgewachsene N-Driftschicht 11 auf, das auf dem Substrat aufgewachsen ist.
  • Eine Hauptbereichs-Diffusion 12 vom P-Leitungstyp ist in dem N–-Driftbereich 11 ausgebildet, und eine N+-Sourceschicht 9 ist in dem Bereich 12 eindiffundiert. Gräben 13, 14 sind in den P-Hauptbereich 12 eingeätzt und mit einem Gateoxid 15 bzw. 16 ausgekleidet und mit leitenden Polysilizium-Gates 17 bzw. 18 gefüllt. Die Oberseiten der Polysiliziumbereiche 17, 18 wurden mit thermisch aufgewachsenen Oxid-Kappen abgedeckt und sind von einer TEOS-Isolierschicht 20 bedeckt. Eine Gate-Elektrode 21 (2) ist mit allen Polysilizium-Elementen 17, 18 verbunden (Verbindung nicht gezeigt).
  • Ein Kontaktgraben 25 wird in der gezeigten Weise gebildet, und eine P+-Kontaktdiffusion 26 wird am Boden der Gräben 25 gebildet. Schließlich wird ein Source-Metall 30 auf der Oberseite der Halbleiterscheibe abgeschieden und getrennt, um außerdem einen Gate-Metallkontakt 31 (2) zu bilden, der mit der Gate-Elektrode 21 in Kontakt steht. Die aufgewachsenen Oxid-Kappen oberhalb des Polysiliziums 17 und 18 isolierten das Polysilizium 17 und 18 von dem Source-Metall 30. Diese aufgewachsene Oxid-Kappe war eine Quelle von Ausfällen.
  • Die gezeigte Struktur bildet einen lateralen Kanal mit der Abmessung Xch, einen effektiven Kanal mit der Länge L'ch; und einen Kanal mit der Länge Len (2).
  • Im Betrieb ist die Durchbruchspannung des Bauteils durch die Kanallängen Xch und L'ch, durch die Kontaktätzung und durch die Notwendigkeit von flachen N+- und P+-Implantaten 25 bzw. 26 begrenzt.
  • Weiterhin ist die Kanallänge Lch merklich größer als die maximale Verarmungsbreite, aufgrund der Beschränkungen, die sich für die Durchbruchspannung BV aufgrund der Kontaktherstellungsfolge ergeben. Die Kontaktausrichtung ist ein kritischer Prozessparameter und die Abdeckung von Stufen mit Metall stellt ein Problem dar.
  • 3 zeigt eine Verbesserung des Bauteils nach den 1 und 2, bei der die Oberseiten der Polysilizium-Grabenfüllungen 17 und 18 durch Metall-Silizid- Schichten 40 bzw. 41 abgedeckt sind, wodurch der effektive laterale Gate-Widerstand zu einem Gate-Anschluss verringert wird. Weiterhin wird bewirkt, dass das Gateoxid 15, 16 an den Böden 45 bzw. 46 der Gräben 13 bzw. 14 verdickt ist. Weiterhin wird in 3 eine dickere Hartmaske verwendet, und die Vertiefung an der Mitte des Polysilizium-Füllmaterials reicht nicht unter die Hartmaske. Weiterhin ist in 3 die Source-/Gate-Überlappung, die den Qg-Wert des Bauteils bestimmt, lediglich durch Diffusionen definiert. Schließlich ist das Gateoxid 15, 16 gegenüber dem Polysilizium-Ätzplasma und gegenüber dem Source-Implantierungsplasma abgeschirmt.
  • Die 4 und 5 zeigen die modifizierte Struktur und das Verfahren, das in der vorliegenden Erfindung enthalten ist. Es ist zu erkennen, dass die verdickten Oxide 45 und 46 am Boden verwendet werden, und zwar ebenso wie die Silizid-Gate-Elemente 40 und 41 (die in 6 fortgelassen sind). Die Source 9 erstreckt sich jedoch nicht in den Abschluss (5), und des gibt keine Kontaktätzung in das Silizium (wodurch kritische Source-Ausrichtungs- und Stufen-Metallabdeckungsprobleme vermieden werden). Weiterhin wird ein vereinfachter Stromflusspfad geschaffen.
  • Von Bedeutung ist, dass die Oxid-Kappe 20 oberhalb des Polysiliziums 17 und 18 (die Silizid-Schicht 40, 41 kann entfernt werden) ein abgeschiedenes Oxid ist, vorzugsweise LD-TEOS mit einer Dicke von 4000 Å, das zurückgeätzt wird, damit es ungefähr glatt mit der Silizium-Oberfläche abschließt.
  • Ein Verfahren, das zur Herstellung eines Bauteils gemäß der vorliegenden Erfindung verwendet wurde, verwendete die folgenden grundlegenden Schritte:
    • 1. Ein Fülloxid, das auf der Oberfläche eines N-Driftbereiches (Bereich 11 nach den 4 und 5) einer Halbleiterscheibe oder eines Chips mit einer Dicke von ungefähr 240 Å aufgewachsen wurde.
    • 2. Ein Kanal-Implantat vom P-Leitungstyp wird in der Oberseite des N–-Driftbereiches 11 gebildet.
    • 3. Nitrid wird auf der Oberseite des Kanal-Implantats vom P-Leitungstyp bis zu einer Dicke von ungefähr 3500 Å abgeschieden.
    • 4. Eine aktive Maske wird oberhalb der Bauteiloberfläche gebildet, und ein Abschlussgraben (in den 1-5 nicht gezeigt, jedoch in 6 gezeigt) kann bis zu einer Tiefe von 0,7 Mikrometer gebildet werden.
    • 5. Ein Kanal-Eintreibvorgang zum Eintreiben des P-Implantats wird bei ungefähr 1100°C über ungefähr 30 Minuten ausgeführt, wodurch der P-Kanalbereich 12 gebildet wird.
    • 6. Ein Feldoxidationsschritt wird ausgeführt, wobei ein Oxid bis zu einer Dicke von ungefähr 5000 Å gebildet wird.
    • 7. Eine Grabenmaske für den aktiven Bereich wird gebildet, um Gräben 17, 18 bis zu einer Tiefe von 1,1 Mikrometer und einer Breite von 0,4 Mikrometern zu ätzen. Andere Grabenabmessungen können verwendet werden.
    • 8. Ein Opferoxid (450A) und eine Ätzung wird dann ausgeführt.
    • 9. Ein Fülloxid von 240 Å wird dann aufgewachsen, gefolgt von einer Gatenitrid-Abscheidung über den Wänden der Gräben und über die oberen Mesaoder Hochflächen zwischen den Wänden.
    • 10. Eine trockene Nitridätzung entfernt dann das Nitrid von den Grabenböden.
    • 11. Ein Oxid 45 wird dann in den Grabenböden bis zu 2000 Å aufgewachsen.
    • 12. Das Nitrid auf den vertikalen Grabenwänden wird durch eine Masse Nitrid-Ätzung entfernt.
    • 13. Die freigelegten Grabenwände erhalten dann ein aufgewachsenes Gateoxid (15, 16).
    • 14. Polysilizium wird als Nächstes über der Halbleiterscheibe und in die Gräben bis zu einer Dicke von 5000 Å abgeschieden.
    • 15. Eine POCI-Abscheidung erfolgt dann, und sie wird eingetrieben, um die Polysilizium-Massen 17 und 18 leitend zu machen.
    • 16. Das Polysilizium wird dann geätzt, wodurch eine Vertiefung unterhalb der Silizium-Oberfläche mit einer Tiefe von ungefähr 0,15 Mikrometern (± 0,1 Mikrometern) gebildet wird.
    • 17. Als Nächstes wird ein Polyoxid bis zu ungefähr 450 Å gebildet.
    • 18. Eine Oxid-auf-Nitrid-Ätzung wird dann ausgeführt, und Nitrid wird lateral um ungefähr 1000 Å zurückgezogen, um die Ecken der Mesas zwischen den Gräben für eine Source-Implantation freizulegen.
    • 19. Nach einer AME-Oxid-Ätzung wird eine Arsen-Quellenimplantation ausgeführt, um die N+-Sourcebereiche 9 zu bilden.
    • 20. Danach wird gemäß einem wichtigen Merkmal der Erfindung eine eine niedrige Dichte aufweisende TEOS-Abscheidung bis zu einer Dicke von ungefähr 4000 Å ausgeführt, um die Oxidstopfen 20 in den 4 und 5 zu bilden. Es ist wichtig, dass die Oxidstopfen nicht aufgewachsen sondern abgeschieden werden, was zu einem Bauteil mit verbesserter Zuverlässigkeit führt.
    • 21. Danach wird ein Source-Eintreiben mit einer Oxidation gefolgt von einer Kontaktmaske vorgesehen. Es sei bemerkt, dass die Sourcen eine kurze laterale Erstreckung haben und sich tief in den Graben und hauptsächlich entlang des Gateoxids, nicht des Kappenoxids erstrecken.
    • 22. Auf diese Schritte folgt eine SP+-Implantation und ein Eintreiben.
    • 23. Nach eine Vormetall-Reinigungsschritt erfolgt eine FM-Zerstäubung, eine Metallmaske und ein Aluminiumätzen.
    • 24. Übliche Abschlussschritte werden dann verwendet, gefolgt von, einem (nicht gezeigten) Rückseitenmetall, das auf der Unterseite der N+-Halbleiterscheibe 10 gebildet wird.
  • 6 zeigt einen modifizierten Abschluss (einen Grabenabschluss) für das Bauteil 4, der durch den vorstehenden Prozess hergestellt wird. In 4 weisen Bauteile, die denen nach 4 ähnlich sind, die gleichen Bezugsziffern auf.
  • Es ist in 6 zu erkennen, dass die Stopfen 20 eindeutig zurückversetzt wurden (Schritte 18 und 19) um eine laterale Sourcebereichs-Kontaktoberfläche zum Sourcemetall 30 zu schaffen. Weiterhin hat der neuartige Abschluss einen Abschlussgraben 100, der im vorstehenden Schritt 4 gebildet wurde, der durch ein Feldoxid 101 bedeckt ist, das im Schritt 7 gebildet wurde, eine leitende Polysilizium-Feldplatte 102, die in den Schritten 14-16 gebildet wurde, und eine abgeschiedene TEOS-Schicht 103, die im vorstehenden Schritt 20 gebildet wurde.
  • Die neuartigen Strukturen nach den 3, 4, 5 und 6 ermöglichen eine Vergrößerung der Graben-Zellendichte und eine Verringerung der Kanallänge Lch für den gleichen Wert von BV verglichen mit dem bekannten Bauteil nach den 1 und 2 sowie eine kompaktere Kanalstruktur.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen hiervon beschrieben wurde, sind vielfältige Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezielle vorstehende Beschreibung beschränkt ist.
  • Zusammenfassung:
  • Ein Leistungs-Halbleiterbauteil mit MOS-Gate-Steuerung vom Graben-Typ weist eine Vielzahl von mit Abstand voneinander angeordneten Gräben auf, die mit einem Oxid ausgekleidet und mit leitendem Polysilizium gefüllt sind. Die Oberseiten der Polysilizium-Füllungen liegen unterhalb der oberen Silizium-Oberfläche und sind durch ein abgeschiedenes Oxid abgedeckt, dessen Oberseite glatt mit der Oberseite des Siliziums abschließt. Sourcebereiche mit kurzer lateraler Erstreckung erstrecken sich in die Grabenwände bis zu einer Tiefe unterhalb der Oberseite des Polysiliziums. Ein Graben-Abschluss wird gebildet, der eine Isolieroxid-Abdeckung, die durch eine Polysiliziumschicht abgedeckt ist, die ihrerseits durch ein abgeschiedenes Oxid abgedeckt ist.

Claims (7)

  1. Leistungs-Bauteil mit MOS-Gate-Steuerung vom Graben-Typ, mit einem Silizium-Halbleiterplättchen, das einen N–-Driftbereich und einen oberhalb des N--Driftbereiches gebildeten Kanal vom P-Leitungstyp aufweist; mit einer Vielzahl von mit Abstand voneinander angeordneten Gräben, die in der Oberseite des Halbleiterplättchens gebildet sind und sich senkrecht durch den P-Hauptbereich und in den N–-Driftbereich erstrecken; wobei jeder der Gräben ein Gate-Dielektrikum auf seinen Wänden aufweist und mit einem leitenden Polysilizium-Füllmaterial bis zu einer Höhe unterhalb der oberen Oberfläche des Siliziums gefüllt ist; mit einem Oxidstopfen, der oberhalb jedes der Polysilizium-Füllungen gebildet ist und den Graben zumindest bis zu dessen Oberseite füllt; mit mit Abstand angeordneten N+-Diffusionen, die in den Oberseiten der Wände der Gräben gebildet sind und eine kurze laterale Erstreckung an den Oberseiten jedes der Gräben aufweisen und sich für eine vorgegebene Tiefe unterhalb der Oberseite der Polysilizium-Füllmaterialien erstrecken; und mit einer Source-Elektrode, die über der Oberseite des Siliziums liegt und die obere Oberfläche der N+-Sourcebereiche und den P-Kanalbereich zwischen den mit Abstand angeordneten N+-Sourcebereichen kontaktiert.
  2. Bauteil nach Anspruch 1, bei dem die obere Oberfläche des Siliziums und die obere Oberfläche der Oxidstopfen sich im Wesentlichen in einer gemeinsamen Ebene befinden.
  3. Bauteil nach Anspruch 1 oder 2, bei dem der Oxidstopfen ein abgeschiedenes Oxid ist.
  4. Bauteil nach Anspruch 1 oder 2, bei dem das Gate-Dielektrikum ein aufgewachsenes Oxid ist.
  5. Bauteil nach Anspruch 1, 2, 3 oder 4, bei dem der Boden jedes Grabens mit einem Oxid ausgekleidet ist, das eine größere Dicke als das Gate-Dielektrikums hat.
  6. Bauteil nach Anspruch 1, 2, 3, 4 oder 5, das weiterhin einen Abschlussgraben einschließt, der den aktiven Bereich des Bauteils umgibt, wobei der Grabenabschluss mit einer Schicht aus Feldoxid beschichtet ist, die ihrerseits durch leitendes Polysilizium bedeckt ist, das wiederum durch ein abgeschiedenes Oxid bedeckt ist.
  7. Bauteil mit MOS-Gate-Steuerung vom Graben-Typ, wobei das Bauteil vom Graben-Typ einen vertikalen Graben in einer Silizium-Oberfläche aufweist, wobei der vertikale Graben ein Gateoxid auf seinen vertikalen Wänden aufweist und mit leitendem Polysilizium bis zu einer Höhe unterhalb der Oberseite des Silizium-Substrates gefüllt ist; wobei die Öffnung von der Oberseite des leitenden Polysilizium zur Oberseite des Substrates mit einem abgeschiedenen Oxid gefüllt ist.
DE10297177.3T 2001-09-05 2002-09-03 Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt Expired - Lifetime DE10297177B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US31751601P 2001-09-05 2001-09-05
US60/317,516 2001-09-05
US10/234,303 2002-08-30
US10/234,303 US7045859B2 (en) 2001-09-05 2002-08-30 Trench fet with self aligned source and contact
PCT/US2002/028067 WO2003021639A2 (en) 2001-09-05 2002-09-03 Trench fet with self aligned source and contact

Publications (2)

Publication Number Publication Date
DE10297177T5 true DE10297177T5 (de) 2004-08-26
DE10297177B4 DE10297177B4 (de) 2016-06-16

Family

ID=26927767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297177.3T Expired - Lifetime DE10297177B4 (de) 2001-09-05 2002-09-03 Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt

Country Status (8)

Country Link
US (3) US7045859B2 (de)
JP (1) JP4005019B2 (de)
KR (1) KR100589252B1 (de)
CN (1) CN100365826C (de)
AU (1) AU2002326812A1 (de)
DE (1) DE10297177B4 (de)
TW (1) TW561517B (de)
WO (1) WO2003021639A2 (de)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939195B2 (ja) * 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US7323402B2 (en) * 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
JP4860122B2 (ja) * 2004-06-25 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4894141B2 (ja) * 2004-07-23 2012-03-14 富士電機株式会社 半導体装置の製造方法
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7371641B2 (en) 2004-10-29 2008-05-13 International Rectifier Corporation Method of making a trench MOSFET with deposited oxide
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US20070075364A1 (en) * 2005-09-30 2007-04-05 Analog Power Intellectual Properties Limited Power MOSFETs and methods of making same
KR100730466B1 (ko) * 2005-12-29 2007-06-19 매그나칩 반도체 유한회사 트렌치 트랜지스터 및 그의 제조 방법
US7829941B2 (en) 2006-01-24 2010-11-09 Alpha & Omega Semiconductor, Ltd. Configuration and method to form MOSFET devices with low resistance silicide gate and mesa contact regions
US7807536B2 (en) * 2006-02-10 2010-10-05 Fairchild Semiconductor Corporation Low resistance gate for power MOSFET applications and method of manufacture
US7473976B2 (en) 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP5612268B2 (ja) 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR101051809B1 (ko) * 2009-02-17 2011-07-25 매그나칩 반도체 유한회사 고전압 소자 및 그의 제조방법
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
CN102414825B (zh) * 2009-04-28 2014-12-24 三菱电机株式会社 功率用半导体装置
US9105715B2 (en) * 2009-04-30 2015-08-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US8264066B2 (en) * 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
CN102013398B (zh) * 2009-09-04 2012-12-26 中芯国际集成电路制造(上海)有限公司 功率mos管制造方法
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
CN101777514B (zh) * 2010-02-03 2012-12-05 香港商莫斯飞特半导体有限公司 一种沟槽型半导体功率器件及其制备方法
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US20120168819A1 (en) * 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6577558B2 (ja) * 2012-08-21 2019-09-18 ローム株式会社 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP6541862B2 (ja) * 2013-08-28 2019-07-10 ローム株式会社 半導体装置
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
US10395970B2 (en) * 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9698248B2 (en) 2014-07-25 2017-07-04 Su Zhou Oriental Semiconductor Co., Ltd Power MOS transistor and manufacturing method therefor
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
WO2017149624A1 (ja) * 2016-02-29 2017-09-08 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法
CN106711047A (zh) * 2016-12-05 2017-05-24 西安龙腾新能源科技发展有限公司 低压超结mosfet自对准工艺方法
US10242918B2 (en) 2017-02-08 2019-03-26 International Business Machines Corporation Shallow trench isolation structures and contact patterning
US10236340B2 (en) 2017-04-28 2019-03-19 Semiconductor Components Industries, Llc Termination implant enrichment for shielded gate MOSFETs
US10374076B2 (en) 2017-06-30 2019-08-06 Semiconductor Components Industries, Llc Shield indent trench termination for shielded gate MOSFETs

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5910669A (en) 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
TW344130B (en) * 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
US6236099B1 (en) * 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) * 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
US5998835A (en) * 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
US6194741B1 (en) 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
TW583747B (en) * 2003-03-06 2004-04-11 Advanced Power Electronics Cor High density trench power MOSFET structure and method thereof
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture
WO2005084221A2 (en) * 2004-03-01 2005-09-15 International Rectifier Corporation Self aligned contact structure for trench device
US7560787B2 (en) * 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices

Also Published As

Publication number Publication date
JP2005524970A (ja) 2005-08-18
US20080061365A1 (en) 2008-03-13
WO2003021639A2 (en) 2003-03-13
US20060157782A1 (en) 2006-07-20
CN1552102A (zh) 2004-12-01
KR20040029158A (ko) 2004-04-03
CN100365826C (zh) 2008-01-30
WO2003021639A3 (en) 2003-07-31
US20030085422A1 (en) 2003-05-08
US7397083B2 (en) 2008-07-08
US7301200B2 (en) 2007-11-27
DE10297177B4 (de) 2016-06-16
JP4005019B2 (ja) 2007-11-07
AU2002326812A1 (en) 2003-03-18
TW561517B (en) 2003-11-11
KR100589252B1 (ko) 2006-06-19
US7045859B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
DE10297177B4 (de) Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112004002608B4 (de) Leistungshalbleitervorrichtungen und Herstellungsverfahren
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE112006000832B4 (de) Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE112015004374B4 (de) Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102004036330B4 (de) Halbleiterbauelement
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102012025831B3 (de) Interpolydielektrikum in einer Abschirm-Gate-MOSFET-Vorrichtung und Verfahren zur Herstellung letzterer
US7005347B1 (en) Structures of and methods of fabricating trench-gated MIS devices
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
AT504289A2 (de) Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
DE102012219644B4 (de) Halbleitervorrichtung
DE102009025601A1 (de) Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
AT504290A2 (de) Feldeffekttransistor mit ladungsgleichgewicht
DE102009031657A1 (de) Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einem Low-K-Dielektrikum darin
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10297177

Country of ref document: DE

Date of ref document: 20040826

Kind code of ref document: P

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R071 Expiry of right