DE10252165A1 - Integrierter Schaltkreis - Google Patents
Integrierter Schaltkreis Download PDFInfo
- Publication number
- DE10252165A1 DE10252165A1 DE10252165A DE10252165A DE10252165A1 DE 10252165 A1 DE10252165 A1 DE 10252165A1 DE 10252165 A DE10252165 A DE 10252165A DE 10252165 A DE10252165 A DE 10252165A DE 10252165 A1 DE10252165 A1 DE 10252165A1
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- data bus
- data
- bit rate
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40234—Local Interconnect Network LIN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Abstract
Integrierter Schaltkreis mit DOLLAR A - einem System Basis Chip (1), welcher Basisfunktionen für ein Sende- und/oder Empfangs-System für einen Fahrzeug-Datenbus aufweist, nämlich wenigstens eine System-Spannungsversorgung (3), einen System-Reset (2) und eine Überwachungsfunktion (2), DOLLAR A - einer Interface-Schaltung (4, 5), die autonom wenigstens Teile eines Datenbus-Protokolls, insbesondere des LIN-Protokolls (Local Interconnect Network), bearbeitet, die eine Bitraten-Erkennung empfangener Daten durchführt und die in der Lage ist, wenigstens ein empfangenes oder gesendetes Byte weiterzuleiten, DOLLAR A - einem Seriell/Parallel-Umsetzer (5), der die von der Interface-Schaltung (4, 5) erkannte Bitrate bei der Umsetzung nutzt.
Description
- Die Erfindung betrifft einen integrierten Schaltkreis mit einem System-Basis-Chip, wie er üblicherweise für Sende und/oder Empfangsfunktionen eines Knotens, der mit einem Fahrzeugdatenbus gekoppelt ist, vorgesehen sind, sowie eine Interface-Schaltung die ein Datenprotokoll des Fahrzeug-Datenbusses abarbeiten soll sowie ein Seriell/Parallel-Umsetzer der die seriell auf den Datenbus übertragenen Daten in parallele Daten, die empfangsseitig weiterverarbeitet werden können, umsetzt.
- Ein Problem bei der asynchronen Übertragung von Daten ist immer, dass ein Empfänger sich auf die Taktfrequenz, mit der die Daten auf dem Datenbus übertragen werden, einstellen muss. Beispielsweise in dem sogenannten LIN-Protokoll (Local Interconnect Network), das für Fahrzeuge vorgesehen ist, werden die Daten von einem Masterknoten zu Slaveknoten übertragen, wobei sich die Slaveknoten auf die Datenübertragungsrate synchronisieren können.
- Um eine derartige Synchronisation auf die Datentaktrate vornehmen zu können, muss der Slaveknoten in der Lage sein, bestimmte Symbole zu erkennen, die von einem Standard SCI/UART-Interface (Serial Communication Interface/Universal Asynchronuos Receiver Transmitter) abweichen. Bei einem derartigen Interface handelt es sich um ein standardmäßig verwendetes Interface zur seriellen Datenübertragung.
- Es besteht also das Problem, dass ein Anwender, der die automatische Aufsynchronisation auf die Taktrate nutzen will, kein standardmäßiges SCI/UART-Interface nutzen kann, sondern das Interface speziell anpassen muss. Dazu bedarf es einer speziellen Anpassung eines extern vorgesehenen Mikrocontrollers, der wesentliche Funktionen übernehmen muss.
- Die Konsequenz hieraus ist, dass sowohl die Interface-Schaltung wie auch ein extern vorgesehener Mikrocontroller speziell auf die Anforderungen angepasst werden müssen.
- Es ist Aufgabe der Erfindung, einen universell einsetzbaren integrierten Schaltkreis anzugeben, der in der Lage ist, die oben beschriebenen Funktionen autonom, d. h. ohne externen Mikrocontroller, auszuführen.
- Diese Aufgabe ist erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst: Integrierter Schaltkreis mit
-
- – einem System Basis Chip, welcher Basisfunktionen für ein Sende- und/oder Empfangs-System für einen Fahrzeug-Datenbuss aufweist, nämlich wenigstens eine System-Spannungsversorgung, einen System-Reset und eine Überwachungsfunktion,
- – einer Interface-Schaltung, die autonom wenigstens Teile eines Datenbus-Protokolls, insbesondere des LIN-Protokolls (Local Interconnect Network), bearbeitet, die eine Bitraten-Erkennung empfangener Daten durchführt und die in der Lage ist, wenigstens ein empfangenes oder gesendetes Byte weiterzuleiten,,
- – einem Seriell/Parallel-Umsetzer, der die von der Interface-Schaltung erkannte Bitrate bei der Umsetzung nutzt.
- Der erfindungsgemäße integrierte Schaltkreis stellt im wesentlichen drei Funktionsblöcke zur Verfügung. Er liefert einerseits Basisfunktion eines System-Basis-Chips, wie dieser üblicherweise für Tranceiver für Fahrzeugdatenbus-Systeme vorgesehen ist. Diese Basisfunktionen umfassen wenigstens eine Systemspannungsversorgung, ein System-Reset und eine Überwachungsfunktion wie beispielsweise einen Watchdog. Der integrierte Schaltkreis umfasst ferner eine Interface-Schaltung, die autonom wenigstens Teile eines Datenbus-Protokolls, insbesondere des LIN-Protokolls (Local Interconnect Network) abarbeitet. Diese Interface-Schaltung ist dazu in der Lage, autonom eine Bitratenerkennung durchzuführen. Sie ist ferner in der Lage wenigstens ein empfan genes oder zu sendendes Byte weiterzuleiten, d. h. ein Byte das vom Datenbus empfangen worden ist an eine externe Einheit, beispielsweise an einen Mikrocontroller, weiterzuleiten oder ein Byte von diesem zu empfangen und auf dem Datenbus zu senden. Der integrierte Schaltkreis umfasst ferner ein Seriell/Parallel-Umsetzer, der die von der Interface-Schaltung erkannte Bitrate bei der Umsetzung nutzt.
- Wesentlich hierbei ist, dass der integrierte Schaltkreis die oben beschriebenen Funktionen autonom ausführt, d. h. insbesondere die Bitraten-Erkennung ohne einen externen Mikrocontroller durchführen kann. Ein derartiger Mikrocontroller wird in Anwendungen zwar in der Regel vorgesehen sein, ist jedoch nicht in die Bitraten-Erkennung involviert und muss daher auch nicht speziell an diese angepasst werden. Somit kann jeder verfügbare Mikrocontroller eingesetzt werden, auch wenn dieser an sich für die Bitratenerkennung nicht geeignet ist.
- Ein weiterer Vorteil besteht durch die hohe Integration des Schaltkreises und der besonders günstigen Kombination der Funktionen darin, dass dieser Schaltkreis alle für die Anwendung in einem Datenbus nachzuweisenden und zu zertifizierenden Funktionen ausführt. Daher müssen andere Elemente, die außerhalb des erfindungsgemäßen integrierten Schaltkreises zur Anwendung kommen nicht gesondert zertifiziert werden.
- Gemäß einer Ausgestaltung der Erfindung nach Anspruch 2 ist auf den integrierten Schaltkreis ferner ein R/C-Oszillator vorgesehen, der als Taktquelle der auf dem integrierten Schaltkreis vorgesehenen Schaltungselemente dient und der ferner als Zeitbasis für die Bitratenerkennung dient.
- Das vom dem R/C-Oszillator erzeugte Taktsignal kann vorteilhaft, wie gemäß einer weiteren Ausgestaltung der Erfindung nach Anspruch 3 vorgesehen ist, auch für Schaltungselemente außerhalb des integrierten Schaltkreises vorgesehen sein. Er kann insbesondere vorteilhaft für einen extern vorgesehenen Mikroprozessor eingesetzt werden.
- Wie gemäß weiteren Ausgestaltungen der Erfindung nach den Ansprüchen 4 und 5 vorgesehen ist, kann die Interface-Schaltung auch über einzelne Bytes hinaus komplette Nachrichten, die auf dem Datenbus übertragen werden, empfangen bzw. senden. Diese Daten können ggf. in der Interface-Schaltung zwischengespeichert werden.
- Damit ist der erfindungsgemäße integrierte Schaltkreis universell auch als System-Basis-Chip mit Interface und Seriell/Parallel-Umsetzung für komplette Nachrichtenübertragungen einsetzbar.
- Wie Eingangs bereits erläutert, können die Daten seriell auf dem Datenbus insbesondere SCI/UART-Norm (Serial Communication Interface/Universal Asynchronuos Receiver Transmitter) übertragen werden. Der Seriell/Parallel-Umsetzer in dem integrierten Schaltkreis ist dann vorteilhaft gemäß Anspruch 6 so ausgelegt, dass er die Daten in dieser Übertragungsnorm empfängt und in parallele Daten umsetzt bzw. umgekehrt.
- Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert.
- Die einzige Figur der Zeichnung zeigt in Form eines Blockschaltbildes einen erfindungsgemäßen integrierten Schaltkreis
1 sowie ein außerhalb dieses integrierten Schaltkreises1 vorgesehenen Mikrocontroller7 . - Die Erfindung bezieht sich ausschließlich auf den integrierten Schaltkreis
1 , der in der Lage ist, autonom eine Vielzahl verschiedener Funktionen auszuführen und dazu verschiedene Schaltungsblöcke aufweist, die im folgenden erläutert werden. - Der integrierte Schaltkreis
1 ist dazu so aufgebaut, dass er bestimmte Funktionen ohne den extern vorgesehenen Mikrocontroller7 durchführen kann, der seinerseits nicht speziell auf die von dem integrierten Schaltkreis1 ausgeführten Funktion anzupassen ist. - Der integrierte Schaltkreis
1 enthält quasi einen System-Basis-Chip, wie er in Fahrzeug-Datenbus-Systemen vorgesehen ist. Ein solcher System-Basis-Chip stellt bestimmte System-Funktionen zur Verfügung, von denen der erfindungsgemäße integrierte Schaltkreis wenigstens eine System-Spannungs-Versorgung, einen System-Reset und eine Überwachungsfunktion, insbesondere einen Watchdog, beinhaltet. - Dazu ist in dem integrierten Schaltkreis
1 gemäß der1 ein Spannungsregler3 vorgesehen, der eine extern von einer nicht dargestellten Fahrzeugbatterie stammende Spannung BAT in eine geregelte Spannung VCC umwandelt. Diese geregelte Spannung wird einerseits innerhalb des integrierten Schaltkreises1 eingesetzt, kann aber auch für externe Systemkomponenten, wie beispielsweise den Mikrocontroller7 eingesetzt werden. - Ferner liefert der Spannungsregler
3 ein Reset-Signal RST, das ebenfalls sowohl in dem integrierten Schaltkreis1 wie auch beispielsweise in den Mikrocontroller7 zur Anwendung kommen kann. - Eine Überwachungsfunktion, die beispielsweise in Art eines Watchdogs ausgeführt sein kann, ist in einem in der Figur mit 2 gekennzeichneten Schaltungsblock realisiert, der auch noch weitere, weiter unten zu erläuternde Aufgaben übernimmt. Der Watchdog kann ein Interrupt-Signal liefern, dass dem Mikrocontroller
7 zur Verfügung gestellt wird. - Der erfindungsgemäße integrierte Schaltkreis beinhaltet ferner eine Interface-Schaltung, welche einerseits in der Lage ist, autonom wenigstens Teile eines Datenbus-Protokolls zu bearbeiten. In dem Ausführungsbeispiel gemäß der Figur soll davon ausgegangen werden, dass es sich um das LIN-Protokoll handelt, nach dessen Maßgabe Daten auf einen in der Figur nur angedeuteten Datenbus übertragen werden. Das LIN-Protokoll (Local Interconnect Network) sieht vor, dass die Daten seriell im wesentlichen nach Maßgabe der SCI/UART-Norm (Serial Communication Interface/Universal Asynchro nuos Receiver Transmitter), übertragen werden. Daher sind in dem integrierten Schaltkreis
1 gemäß der Figur ein Schaltungsblock4 und ein Schaltungsblock5 vorgesehen, die im wesentlichen das LIN-Protokoll zur Datenübertragung bearbeiten. Der Schaltungsblock4 kann auch als Tranceiver bezeichnet werden und dient zur Umsetzung des analogen Datensignals der LIN Leitung in ein digitales Datensignal und umgekehrt. Der Schaltungsblock5 dient der Erkennung der verwendeten Bitrate auf dem LIN Bus. - In dem LIN-Protokoll (Local Interconnect Network) ist ein Header vorgesehen, der es gestattet, dass Systeme, die Daten auf dem Datenbus empfangen, die Datenrate, mit der die Daten übertragen werden, festzustellen und sich auf diese einsynchronisieren zu können. Diese Bitraten-Erkennung ist vielfach extern vorgesehen, d. h. sie wird beispielsweise mittels des Mikrocontrollers
7 durchgeführt. Dies erfordert jedoch eine besondere Anpassung des Mikrocontrollers7 . In dem erfindungsgemäßen integrierten Schaltkreis1 ist die Bitraten-Erkennung in einem gesonderten Schaltungsblock5 vorgesehen, der mit dem Tranceiver4 gekoppelt ist. Der Tranceiver4 , der einen solchen Header empfängt, leitet diesen an die Bitraten-Erkennung5 weiter, die anhand eines Taktsignals, das von einem R/C-Oszillator6 geliefert wird, eine Erkennung der Bitrate vornimmt. - Der besondere Vorteil dieser Anordnung innerhalb des integrierten Schaltkreises
1 besteht darin, dass für diesen Vorgang der Mikrocontroller7 nicht eingesetzt werden muß und in folge dessen auch nicht auf diese Funktion angepaßt sein muss. - Sobald von dem LIN-Protokoll (Local Interconnect Network)
4 ein gültiger Header erkannt wurde, wird also mittels der Bitratenerkennung5 eine entsprechende Messung angestellt und die Bitrate für den weiteren Empfang entsprechend eingestellt. - Sowohl der Tranceiver
4 wie auch die Bitratenerkennung-Schaltung5 sind in der Lage, einzelne Bytes zu empfangen oder zu senden und entsprechend weiterzuleiten. Wird beispielsweise nach erfolgter Bitratenerkennung von dem Tranceiver4 ein solches Byte empfangen, wird dieses an die Bitraten-Erkennung5 und von dieser an den Schaltungsblock2 weitergeleitet, in dem außer den oben erläuterten Überwachungsfunktionen auch ein Seriell/Parallel-Umsetzer vorgesehen ist. Mittels dieses Umsetzers werden die seriell empfangenen Daten in parallele Daten umgesetzt. Die seriell empfangenen Daten werden im Allgemeinen nach der SCI/UART-Norm (Serial Communication Interface/Universal Asynchronuos Receiver Transmitter) übertragen. Die in die parallele Form umgesetzten Daten werden über einen Datenbus, der in der Figur mit SPI gekennzeichnet ist, an eine externe Einheit, beispielsweise dem Mikrocontroller7 , übertragen. - Das von dem R/C-Oszillator erzeugte Taktsignal, das in der Figur mit Clock gekennzeichnet ist, wird sowohl für den Schaltungsblock
2 mit dem Seriell-Parallel-Umsetzer sowie der Watchdog-Schaltung wie auch vorteilhaft für den extern vorgesehenen Mikrokontroller7 eingesetzt. Ferner dient dieses Signal als Zeitbasis für die Bitratenerkennung. - Der wesentliche Vorteil des erfindungsgemäßen integrierten Schaltkreises
1 besteht im wesentlichen darin, dass dieser autonom in der Lage ist bestimmte Watchdog-Funktionen zur Verfügung zu stellen, wenigstens Teile des Datenübertragungsprotokolls, in diesem Falle des LIN-Protokolls (Local Interconnect Network), abzuarbeiten, einzelne Daten zu senden und zu empfangen sowie eine Seriell-Parallel-Umsetzung der Daten zu nutzen. Dabei kann der integrierte Schaltkreis autonom eine Bitratenerkennung vornehmen und für die oben beschriebenen Funktionen, soweit erforderlich, einsetzen. Somit ist der integrierte Schaltkreis1 universell einsetzbar und kann mit beliebigen externen Komponenten kombiniert werden, die auf die beschriebenen Funktionen nicht speziell angepasst werden müssen. Insbesondere kann es sich bei dem Mikrocontroller 7 um einen universellen Mikrocontroller handeln, der beispielsweise für die Bitraten-Erkennung nicht speziell modifiziert sein muss.
Claims (6)
- Integrierter Schaltkreis (
1 ) mit – einem System Basis Chip, welcher Basisfunktionen für ein Sende- und/oder Empfangs-System für einen Fahrzeug-Datenbuss aufweist, nämlich wenigstens eine System-Spannungsversorgung (3 ), einen System-Reset (3 ) und eine Überwachungsfunktion (2 ), – einer Interface-Schaltung (4 ,5 ), die autonom wenigstens Teile eines Datenbus-Protokolls, insbesondere des LIN-Protokolls (Local Interconnect Network), bearbeitet, die eine Bitraten-Erkennung empfangener Daten durchführt und die in der Lage ist, wenigstens ein empfangenes oder gesendetes Byte weiterzuleiten, – einem Seriell/Parallel-Umsetzer (2 ), der die von der Interface-Schaltung (4 ,5 ) erkannte Bitrate bei der Umsetzung nutzt. - Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass auf dem integrierten Schaltkreis (
1 ) ein R/C-Oszillator (6 ) vorgesehen ist, der als Taktquelle dient und der als Zeitbasis für die Bitratenerkennung dient. - Integrierter Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass der von dem R/C-Oszillator (
6 ) gelieferte Takt auch für außerhalb des integrierten Schaltkreises (1 ) vorgesehene Schaltungen, insbesondere einen Mikroprozessor (7 ), vorgesehen ist. - Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Interface-Schaltung (
4 ,5 ) auch komplette Nachrichten weiterleiten kann. - Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Interface-Schaltung (
4 ,5 ) eine Zwischenspeicherung empfangener und/oder zu sendender Daten vornimmt. - Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass der Seriell/Parallel-Umsetzer (
5 ) serielle Daten entsprechend der SCI/UART-Norm (Serial Communication Interface/Universal Asynchronuos Receiver Transmitter) in parallele Daten umsetzt oder umgekehrt.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10252165A DE10252165A1 (de) | 2002-11-09 | 2002-11-09 | Integrierter Schaltkreis |
AU2003274503A AU2003274503A1 (en) | 2002-11-09 | 2003-10-30 | Integrated circuit |
CNB2003801028521A CN100489828C (zh) | 2002-11-09 | 2003-10-30 | 集成电路 |
EP03758478A EP1563404B1 (de) | 2002-11-09 | 2003-10-30 | Integrierte schaltung |
US10/534,164 US7937516B2 (en) | 2002-11-09 | 2003-10-30 | Integrated circuit with LIN-protocol transmission |
AT03758478T ATE524778T1 (de) | 2002-11-09 | 2003-10-30 | Integrierte schaltung |
JP2004550885A JP2006505860A (ja) | 2002-11-09 | 2003-10-30 | 集積回路 |
PCT/IB2003/004838 WO2004044764A2 (en) | 2002-11-09 | 2003-10-30 | Integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10252165A DE10252165A1 (de) | 2002-11-09 | 2002-11-09 | Integrierter Schaltkreis |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10252165A1 true DE10252165A1 (de) | 2004-05-19 |
Family
ID=32115411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10252165A Withdrawn DE10252165A1 (de) | 2002-11-09 | 2002-11-09 | Integrierter Schaltkreis |
Country Status (8)
Country | Link |
---|---|
US (1) | US7937516B2 (de) |
EP (1) | EP1563404B1 (de) |
JP (1) | JP2006505860A (de) |
CN (1) | CN100489828C (de) |
AT (1) | ATE524778T1 (de) |
AU (1) | AU2003274503A1 (de) |
DE (1) | DE10252165A1 (de) |
WO (1) | WO2004044764A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006058184A1 (de) * | 2006-11-29 | 2008-06-05 | Atmel Germany Gmbh | Integrierter Treiberschaltkreis für einen LIN-Bus |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359179B2 (ja) * | 2008-10-17 | 2013-12-04 | 富士通株式会社 | 光受信機及び光受信方法 |
US8935450B2 (en) | 2011-09-16 | 2015-01-13 | Nxp B.V. | Network communications circuit, system and method |
US9331866B2 (en) | 2012-04-20 | 2016-05-03 | Nxp B.V. | Network communications apparatus, system, and method |
DE102012220123B4 (de) * | 2012-11-05 | 2014-07-24 | Magna Electronics Europe Gmbh & Co. Kg | Motorsteuerung |
JP6054735B2 (ja) * | 2012-12-19 | 2016-12-27 | 株式会社デンソー | トランシーバ、通信装置 |
DE102016008957B4 (de) * | 2016-07-13 | 2018-01-25 | Audi Ag | Direkter Zugriff auf Bussignale in einem Kraftfahrzeug |
JP6342028B1 (ja) * | 2017-03-13 | 2018-06-13 | 三菱電機株式会社 | 車両用交流発電機の発電制御装置 |
US20210325951A1 (en) * | 2020-04-16 | 2021-10-21 | Texas Instruments Incorporated | System basis chip |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0203781B1 (de) * | 1985-05-23 | 1991-04-10 | Nec Corporation | Batteriegespeistes mobiles Kommunikationsgerät mit Senderrückstellfunktion |
US4951776A (en) * | 1985-09-06 | 1990-08-28 | Jeter Herman C | Vehicle anti-theft system |
US4740754A (en) * | 1986-01-13 | 1988-04-26 | Curtis Instruments, Inc. | Bidirectional battery state-of-charge monitor |
JPS63238737A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | クロツク選択方式 |
JPH01222965A (ja) * | 1988-03-02 | 1989-09-06 | Canon Inc | 画像形成装置 |
US5008902A (en) * | 1989-01-25 | 1991-04-16 | International Business Machines Corp. | Automatic baud rate detection |
JPH0693688B2 (ja) * | 1989-03-31 | 1994-11-16 | 松下電器産業株式会社 | 通信機能付き電子機器 |
US5495482A (en) * | 1989-09-29 | 1996-02-27 | Motorola Inc. | Packet transmission system and method utilizing both a data bus and dedicated control lines |
JPH04179339A (ja) * | 1990-11-14 | 1992-06-26 | Oki Electric Ind Co Ltd | 交換機の優先制御方式 |
JP3206966B2 (ja) * | 1992-07-03 | 2001-09-10 | 株式会社小糸製作所 | 車輌用放電灯の点灯回路 |
JPH06291807A (ja) * | 1993-04-02 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 画像通信端末装置 |
JPH0730569A (ja) * | 1993-07-07 | 1995-01-31 | Toshiba Corp | 支線lanステーション |
US6049888A (en) * | 1996-03-04 | 2000-04-11 | Scanning Devices, Inc. | Method and apparatus for automatic communication configuration |
US5778002A (en) * | 1996-08-13 | 1998-07-07 | The United States Of America As Represented By The Secretary Of The Navy | Multiplexing/demultiplexing system for asynchronous high and low-speed data |
JPH10117146A (ja) * | 1996-10-11 | 1998-05-06 | Xing:Kk | 圧縮情報供給再生システム、情報供給装置及び情報再生装置 |
JPH11275175A (ja) * | 1998-03-19 | 1999-10-08 | Fujitsu Ten Ltd | シルアル通信におけるノイズフィルタリング装置 |
SE512169C2 (sv) * | 1998-05-14 | 2000-02-07 | Net Insight Ab | Förfarande och anordning för synkronisering i ett kretskopplat nät |
US6292045B1 (en) * | 1999-11-29 | 2001-09-18 | Zilog, Inc. | Circuit and method for detecting and selecting clock sources |
US6680970B1 (en) * | 2000-05-23 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers |
US6771694B1 (en) * | 2000-07-12 | 2004-08-03 | International Business Machines Corporation | Speed negotiation for serial transceivers |
US6262560B1 (en) * | 2000-07-17 | 2001-07-17 | Snap-On Technologies, Inc. | Battery pack discharge recovery circuit |
US7050463B1 (en) * | 2000-10-31 | 2006-05-23 | Texas Instruments Incorporated | Automatic bit-rate detection scheme for use on SONET transceiver |
US6771611B1 (en) * | 2000-12-01 | 2004-08-03 | Advanced Micro Devices, Inc. | Frame generation circuit and method |
US6959014B2 (en) * | 2001-02-01 | 2005-10-25 | Freescale Semiconductor, Inc. | Method and apparatus for operating a communication bus |
JP3668697B2 (ja) * | 2001-04-09 | 2005-07-06 | 三菱電機株式会社 | データ送信方法及びデータ送信装置 |
JP4822620B2 (ja) * | 2001-07-06 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7200153B2 (en) * | 2001-09-20 | 2007-04-03 | Intel Corporation | Method and apparatus for autosensing LAN vs WAN to determine port type |
US7395447B2 (en) * | 2002-09-16 | 2008-07-01 | Silicon Labs Cp, Inc. | Precision oscillator for an asynchronous transmission system |
US7116739B1 (en) * | 2002-10-31 | 2006-10-03 | Zilog, Inc. | Auto baud system and method and single pin communication interface |
GB0226404D0 (en) | 2002-11-12 | 2002-12-18 | Koninkl Philips Electronics Nv | Object sensing |
EP1629614A1 (de) * | 2003-05-20 | 2006-03-01 | Philips Intellectual Property & Standards GmbH | Zeitgesteuertes kommunikationsystem und verfahren zur synchronisation eines zweikanaligen netzes |
US7418031B2 (en) * | 2003-08-06 | 2008-08-26 | Stmicroelectronics Pvt. Ltd. | Automatic baud rate determination |
US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
US7260660B1 (en) * | 2004-05-21 | 2007-08-21 | Zilog, Inc. | Flow control by supplying a remote start bit onto a single-wire bus |
US7127538B1 (en) * | 2004-05-21 | 2006-10-24 | Zilog, Inc. | Single-pin serial communication link with start-bit flow control |
US7463139B2 (en) * | 2004-10-18 | 2008-12-09 | Stmicroelectronics, Inc. | Method and system for driving a vehicle trailer tow connector |
US7757021B2 (en) * | 2004-10-21 | 2010-07-13 | Nxp B.V. | Slave bus subscriber for a serial data bus |
US7631229B2 (en) * | 2006-04-24 | 2009-12-08 | Freescale Semiconductor, Inc. | Selective bit error detection at a bus device |
JP2007324679A (ja) * | 2006-05-30 | 2007-12-13 | Nec Electronics Corp | シリアル通信用ボーレートジェネレータ |
JP5193889B2 (ja) * | 2009-01-26 | 2013-05-08 | パナソニック株式会社 | ダイバーシチ受信装置及びダイバーシチ通信システム |
JP2011035473A (ja) * | 2009-07-29 | 2011-02-17 | Renesas Electronics Corp | ボーレートエラー検出回路、ボーレートエラー検出方法 |
-
2002
- 2002-11-09 DE DE10252165A patent/DE10252165A1/de not_active Withdrawn
-
2003
- 2003-10-30 AT AT03758478T patent/ATE524778T1/de not_active IP Right Cessation
- 2003-10-30 WO PCT/IB2003/004838 patent/WO2004044764A2/en active Application Filing
- 2003-10-30 CN CNB2003801028521A patent/CN100489828C/zh not_active Expired - Fee Related
- 2003-10-30 JP JP2004550885A patent/JP2006505860A/ja active Pending
- 2003-10-30 EP EP03758478A patent/EP1563404B1/de not_active Expired - Lifetime
- 2003-10-30 AU AU2003274503A patent/AU2003274503A1/en not_active Abandoned
- 2003-10-30 US US10/534,164 patent/US7937516B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006058184A1 (de) * | 2006-11-29 | 2008-06-05 | Atmel Germany Gmbh | Integrierter Treiberschaltkreis für einen LIN-Bus |
DE102006058184B4 (de) * | 2006-11-29 | 2008-10-16 | Atmel Germany Gmbh | Integrierter Treiberschaltkreis für einen LIN-Bus |
US7747790B2 (en) | 2006-11-29 | 2010-06-29 | Atmel Automotive Gmbh | Integrated driver circuit for LIN bus wherein circuit is operable between an older LIN bus specification or a newer LIN bus specification |
Also Published As
Publication number | Publication date |
---|---|
CN100489828C (zh) | 2009-05-20 |
AU2003274503A1 (en) | 2004-06-03 |
JP2006505860A (ja) | 2006-02-16 |
ATE524778T1 (de) | 2011-09-15 |
US20060059276A1 (en) | 2006-03-16 |
WO2004044764A2 (en) | 2004-05-27 |
EP1563404A2 (de) | 2005-08-17 |
CN1711529A (zh) | 2005-12-21 |
US7937516B2 (en) | 2011-05-03 |
AU2003274503A8 (en) | 2004-06-03 |
WO2004044764A3 (en) | 2005-04-07 |
EP1563404B1 (de) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69737743T2 (de) | Elektronisches Gerät und Betriebsartsteuerungsverfahren dafür | |
DE69734580T2 (de) | Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal | |
DE19708979B4 (de) | System zur Datenkommunikation über einen optischen Bus und Verfahren zur Steuerung des Systems | |
DE10252165A1 (de) | Integrierter Schaltkreis | |
EP3970324B1 (de) | Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem | |
DE102013215925A1 (de) | Elektronische Steuervorrichtung | |
WO2020120555A1 (de) | Teilnehmerstation für ein serielles bussystem und verfahren zur kommunikation in einem seriellen bussystem | |
EP3152872B1 (de) | Übertragungseinheit mit prüffunktion | |
WO2018219766A1 (de) | Verfahren zur kommunikation zwischen einem mikrocontroller und einem transceiver baustein | |
EP1410577B1 (de) | Netzwerkkomponente für ein optisches netzwerk mit notlauffunktion, insbesondere für ein optisches netzwerk in ringtopologie | |
DE3826895A1 (de) | Fernwirk und/oder fernmelde-anlage | |
DE102011105966A1 (de) | Kommunikationsvorrichtung und -verfahren einer speicherprogrammierbaren Steuerung | |
EP3103274A1 (de) | Datenkommunikationsvorrichtung und verfahren zur datenkommunikation | |
WO2021148351A1 (de) | Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem | |
DE19962605B4 (de) | IrDA-Kommunikations-IC, elektronisches Gerät und extern installiertes Kommunikationsgerät mit einer derartigen IrDA-Kommunikations-IC und Verfahren zum Hinzufügen einer IrDA-Kommunikationsfunktion | |
DE102006045708B4 (de) | Datenpaket-Übermittlungsvorrichtung und Verfahren hierfür | |
WO2002093394A2 (de) | Verfahren zur datenübertragung zwischen einem master und wenigstens einem slave | |
DE10101196A1 (de) | Interfaceschaltung und Verfahren für Digitalsignale | |
DE102019200907A1 (de) | Teilnehmerstation für ein Bussystem und Verfahren zur Datenübertragung in einem Bussystem | |
EP1538784B1 (de) | Umsetzer für Installations-Bussysteme | |
EP3977683B1 (de) | Einrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem | |
DE10355591A1 (de) | Bereitstellen von überarbeiteten Signalen an einer Mehrzahl von Toren | |
DE102020125391B4 (de) | Verfahren zur Kommunikation zwischen einem ersten passiven Teilnehmer und einem zweiten passiven Teilnehmer eines Bussystems | |
WO2017063996A1 (de) | Verfahren zur generierung eines geheimnisses in einem netzwerk mit wenigstens zwei übertragungskanälen | |
WO2002060125A1 (de) | Bussystem mit einer leitungskontrolle während des ruhezustandes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |