DE69734580T2 - Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal - Google Patents

Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal Download PDF

Info

Publication number
DE69734580T2
DE69734580T2 DE69734580T DE69734580T DE69734580T2 DE 69734580 T2 DE69734580 T2 DE 69734580T2 DE 69734580 T DE69734580 T DE 69734580T DE 69734580 T DE69734580 T DE 69734580T DE 69734580 T2 DE69734580 T2 DE 69734580T2
Authority
DE
Germany
Prior art keywords
uart
data
receiver
signal
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69734580T
Other languages
English (en)
Other versions
DE69734580D1 (de
Inventor
G. Billy MOON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of DE69734580D1 publication Critical patent/DE69734580D1/de
Application granted granted Critical
Publication of DE69734580T2 publication Critical patent/DE69734580T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/18Automatic changing of the traffic direction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Transceivers (AREA)
  • Selective Calling Equipment (AREA)

Description

  • 1. Technisches Gebiet der Erfindung
  • Diese Erfindung betrifft drahtlose Kommunikationen und insbesondere bidirektionale Kommunikationen unter Verwendung von lediglich einem Kommunikationskanal.
  • 2. Beschreibung des Standes der Technik
  • Universelle asynchrone Empfänger/Sender (UART) werden für drahtlose Einzelkanal-Kommunikationen verwendet und sind bereits beispielsweise aus der EP-A1-0 666 529 und aus der US-A-4 949 333 bekannt. Die EP-A1-0 666 529 beschreibt ein UART, das ein Leistungs-Managementsystem sowie eine Schaltung und ein Verfahren zum Reduzieren des Leistungsverbrauchs beinhaltet. Eine Taktsteuereinheit überwacht das UART und steuert einen Baud-Generator, und zwar abhängig von verschiedenen Zuständen im UART. In der US-A-4 949 333 ist ein UART beschrieben, das mit Industriestandards kompatibel und steuerbar ist, um wahlweise in einem synchronen oder in einem asynchronen Modus zu arbeiten.
  • Ein bekanntes Problem bezüglich drahtloser Einzelkanal-Kommunikationen besteht in einem unerwünschten Empfang im Empfängerbereich vom Signal, das durch den Sender der gleichen Vorrichtung beziehungsweise des gleichen Systems gesendet wird. Ein Lösungsansatz, der verwendet wurde, um dieses Problem des unerwünschten Empfangs zu vermeiden, besteht darin, ein Signal in einem Kanal zu senden und eine Antwort in einem anderen Kanal zu empfangen. Basierend auf der Technologie ist es jedoch manchmal unpraktisch oder unmöglich, verschiedene Kanäle zum Senden und Empfangen von Signalen zu verwenden.
  • Ein weiterer Lösungsansatz zur Verhinderung einer Signalverarbeitung von unerwünschten Empfängen besteht darin, einen Bereich von Daten zu senden und dann eine äquivalente Menge an Daten zu löschen, die sehr kurz nach dem Senden der Daten empfangen wurden. Ein solcher Lösungsansatz kann jedoch sehr kompliziert werden, da eine Vorrichtung das Senden von Daten zeitlich verfolgen muss, so dass sie bestimmen kann, welche empfangenen Daten ein Löschen oder ein Räumen erfordern.
  • Die Verwendung digitaler Signalformate zum Senden von Daten vereinfacht das Problem des Räumens von Daten. Der Grund besteht natürlich darin, dass die genaue Menge an Daten, die gesendet wurde, bekannt ist, und daher eine äquivalente Menge gelöscht werden kann. Beispielsweise kann eine Vorrichtung bestimmen, dass eine Anzahl von N Bytes gesendet wurde. Folglich, und vor dem Empfang einer Antwort von einer anderen Vorrichtung, muss eine vorliegende Vorrichtung die letzten N Bytes löschen, die empfangen wurden. Wie in diesem Ausführungsbeispiel gesehen werden kann, ist es einer Vorrichtung erlaubt, die Daten zu empfangen, die sie sendet, aber durch ein sorgfältiges Daten-Management können diese Daten gelöscht werden, bevor reale Daten von einer anderen Vorrichtung empfangen werden. Eine Herausforderung bezüglich der Implementierung dieses Systems besteht jedoch darin, dass die empfangenen Daten sehr schnell gelöscht werden müssen, so dass sie den Empfang von aktuellen Signalen nicht stören, die von einer anderen Vorrichtung gesendet werden.
  • Ein Typ von Vorrichtung, der unter den obigen Problemen leidet, ist ein Infrarot-Sender/Empfänger, der nichtkohärentes Licht erzeugt, nämlich Licht, das zum Divergieren neigt, statt einem geraden Pfad zu folgen. In einer Vorrichtung, die ein bekanntes Infrarot-Digital-Signal-Protokoll verwendet, wie z. B. INFRARED DIGITAL ASSOCIATION (IrDA), erfolgt das Senden und Empfangen der Signale über den gleichen "Kanal", da Signale, die in der spektralen Frequenz-Domäne gesendet werden, nicht so leicht in eine Vielzahl von Kanälen getrennt werden können, wie man dies bei anderen elektromagnetischen Signalen aus anderen Spektren tun kann, wie z. B. VHF oder UHF. Wenn folglich nicht-kohärentes Licht als ein Signal-Medium verwendet wird, dann wird das gesendete Signal häufig von den optischen Filtern des gleichen Systems beziehungsweise der gleichen Vorrichtung empfangen. Folglich sind Einzelkanal-Infrarot-Systeme häufig dazu ausgestaltet, um Daten zu löschen, die nach jedem Senden empfangen wurden, da das empfangene Signal das gleiche Signal ist, das gesendet wurde.
  • Wie vorstehend erläutert, besteht jedoch eine Schwierigkeit bezüglich des Löschens unerwünschter empfangener Signale, die durch den Infrarot-Sender der gleichen Vorrichtung gesendet wurden, darin, dass die Antwortzeit zum Löschen von Daten sehr klein ist, da der Empfänger bereit sein muss, um eine sofortige Antwort von einer anderen Einheit zu empfangen.
  • Daher ist bei solchen Systemen, die eine Licht emittierende Diode (LED) verwenden und die Licht-Detektoren als Empfänger aufweisen, oder bei einem anderen Typ von drahtloser Einzelkanal-Kommunikation, das Problem des Empfangens der eigenen Sendung der Vorrichtung real vorhanden. Was daher benötigt wird, ist eine Vorrichtung und ein Verfahren, wodurch verhindert wird, dass der eigene Empfänger einer Vorrichtung die Signale empfängt, die sie sendet, und zwar in einer Weise, die weniger Verarbeitungsressourcen benötigt und die sogar wenig Zeit benötigt, um implementiert zu werden, wodurch die Gefahr des Verlierens von einem Anfangsteil von einem Block von Daten reduziert wird, der als Antwort von einer anderen Vorrichtung gesendet wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es sind eine UART-Vorrichtung und eine Logik-Einheit offenbart, mit Hilfe derer bidirektionale Kommunikationen in einem einzigen Kommunikationskanal durchgeführt werden, wodurch eine unnötige Verarbeitung vermieden und ein effizienterer Datenübertragungsprozess in einer Einzelkanal-Umgebung ermöglicht wird. Die erfindungsgemäße Vorrichtung enthält eine Logik-Schaltung, die automatisch den Empfänger-Anschluss vom UART in einer Weise deaktiviert und aktiviert, die das UART daran hindert, Daten zu empfangen, die vom eigenen Sender der Vorrichtung gesendet werden. Durch Verwendung einer solchen Logik-Schaltung werden zumindest zwei spezielle Vorteile erreicht.
  • Erstens, die Software-Interrupt-Handhabung, die immer dann stattfindet, wenn Daten vom Empfänger-Teil von einem UART empfangen werden, und die verarbeitet werden müssen, werden nicht mehr infolge des unnötigen Empfangs von Daten erzeugt und verarbeitet, die durch den eigenen Sender des UART gesendet werden. Dadurch wird die Anzahl unnötiger Software-Interrupts stark reduziert, die verarbeitet werden müssen. Zweitens, da UARTs ständig bereit sein müssen, um eine nahezu unmittelbare Antwort von einem anderen System innerhalb einer kleinen und endlichen Zeitdauer zu empfangen, ist das Löschen von unerwünschten Daten innerhalb realer Zeitbeschränkungen kein Problem mehr, da es nicht mehr erforderlich ist, solche Daten zu löschen. Die UART-Vorrichtung und die Logik-Einheit, die hier offenbart sind, umgehen die Zeitbeschränkungen von einem Echtzeit-System, im unerwünschte Daten schnell gelöscht werden müssen, indem eine Schaltung und ein Verfahren verwendet werden, wodurch der Empfänger automatisch deaktiviert wird, wenn Sendungen stattfinden, und der Empfänger aktiviert wird, um dann zu empfangen, wenn keine Sendungen mehr stattfinden.
  • Ein UART gemäß der Erfindung ist durch den unabhängigen Anspruch 1 definiert. Verschiedene Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen 2–6 definiert.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Ein besseres Verständnis vom Verfahren und dem System der vorliegenden Erfindung kann durch Bezugnahme auf die nachfolgende detaillierte Beschreibung der folgenden bevorzugten Ausführungsbeispiele erhalten werden, und zwar in Verbindung mit den beigefügten Zeichnungen, in denen:
  • 1 ein Blockdiagramm ist, das ein Ausführungsbeispiel von einem UART darstellt.
  • 2 ein Blockdiagramm ist, das ein Ausführungsbeispiel von einem UART darstellt, das eine Logik-Schaltung enthält.
  • 3 eine Logik-Darstellung ist, die die Logik-Komponenten und ihre Verbindungen eines Ausführungsbeispiels der Logik-Schaltung der Erfindung darstellt.
  • 4 ein Flussdiagramm ist, das ein Ausführungsbeispiel der logischen Abfolge des erfindungsgemäßen Verfahrens darstellt.
  • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Es wird nun auf 1 Bezug genommen, in der ein Ausführungsbeispiel von einem UART 100 dargestellt ist, das über einen Datenbus 102 mit einer CPU 110 gekoppelt ist. Wie gesehen werden kann, wirkt ein Sende-Datenspeicher 120 als eine Daten-Warteschlange für durch den Sender 140 zu sendende Daten. Ein Sende-FIFO 130 ist zwischen dem Datenspeicher 120 und dem Sender 140 durch Leitungen 104 bzw. 106 angeschlossen. Das FIFO 130 liefert an die UART-Verarbeitungseinheit 150 ein Signal, das angibt, ob das FIFO 130 Daten enthält, die über Leitung 108 gesendet werden sollen. Immer dann, wenn der Sender 140 ein Signal 160 sendet, wobei dieses Signal vom Empfänger 170 empfangen wird, sendet der Empfänger 170 das Signal über die Leitung 112 an den Speicher 180. Der Speicher 180 gibt dann der Verarbeitungseinheit 150 über Leitung 114 an, dass er einen Datenblock vom Empfänger 170 empfangen hat. Die Verarbeitungseinheit 150 antwortet dann, indem der Speicher 180 über die Leitung 116 aufgefordert wird, diesen Datenblock zu löschen. Normalerweise instruiert die Verarbeitungseinheit 150 den Speicher 180, einen Datenblock immer dann zu löschen, wenn ein solcher Datenblock als ein Signal empfangen wurde, und zwar eine sehr kurze Zeit nachdem der Sender 140 ein Signal 160 gesendet hat. Insbesondere erzeugt der Sender 140 ein Interrupt, das zu der Verarbeitungseinheit 150 über Leitung 118 jedes Mal dann gesendet wird, wenn er ein Signal 160 sendet. Auf ähnliche Weise erzeugt der Empfänger 170 ein Interrupt, das er zu der Verarbeitungseinheit 150 über Leitung 122 jedes Mal dann sendet, wenn er ein Signal 160 empfängt. Wie gesehen werden kann, muss die Verarbeitungseinheit 150 somit einen von den Empfänger 170 empfangenen Interrupt jedes Mal dann verarbeiten, wenn der Sender 140 ein Signal 160 sendet, da das gleiche Signal vom Empfänger 170 empfangen wird. Es sei ebenfalls erwähnt, dass die PU 150 ein Empfänger-Aktivierungs-Flag über Leitung 124 zum Empfänger 170 sendet, das es dem Empfänger 170 ermöglicht, Signale zu empfangen. Allgemein wird dieses Empfänger-Aktivierungs-Flag auf Leitung 124 gesendet, wenn der Sender 140 sendet, und auch dann, wenn der Sender 140 nicht sendet, aber das System eingeschaltet ist.
  • Die Verwendung eines digitalen Signalformats vereinfacht das Problem des Löschens von Signalen, wie vorstehend beschrieben. Der Grund besteht natürlich darin, dass die genaue Menge an Daten, die gesendet wird, bekannt ist, und daher eine äquivalente Menge gelöscht werden kann. Beispielsweise kann eine Vorrichtung bestimmen, dass eine Anzahl von N Bytes gesendet wurde. Folglich, und vor dem Empfang einer Antwort von einer anderen Vorrichtung, muss eine vorliegende Vorrichtung die letzten N empfangenen Bytes löschen. Wie bei diesem Ausführungsbeispiel gesehen werden kann, ist es der Vorrichtung möglich, die Daten zu empfangen, die sie sendet, aber durch ein sorgfältiges Daten-Management können diese Daten gelöscht werden, bevor reale Daten von einer anderen Vorrichtung empfangen werden. Eine Herausforderung bei der Implementierung dieses Systems besteht jedoch darin, dass die empfangenen Daten sehr schnell gelöscht werden müssen, um den Empfang von tatsächlichen Signalen nicht zu stören, die von einer anderen Vorrichtung gesendet werden.
  • 2 zeigt ein Blockdiagramm von einem UART, das eine Logik-Schaltung beinhaltet. Insbesondere ist das UART 200 über einen Datenbus 202 und über eine Betriebsart-Steuerleitung 204 mit einer externen CPU 210 verbunden. Der Sende-Datenspeicher 220 ist über Leitung 206 mit dem Sende-FIFO 230 verbunden. Das Sende-FIFO 230 ist außerdem über Leitung 208 mit dem Sender 240 verbunden. Wenn folglich das UART 200 Daten zum Senden von der CPU 210 über den Datenbus 202 empfängt, dann wirkt der Sende-Datenspeicher 220 anfänglich als eine Daten-Warteschlange zum Speichern der zu sendenden Daten. Dann sendet der Sende-Datenspeicher 220 die Daten zum Sende-FIFO 230, die durch den Sender 240 gesendet werden sollen. Das Sende-FIFO 230, wie er in der Technik bekannt ist, wirkt zur Unterstützung der zeitlichen Steuerung von Datensendungen durch den Sender 240. Wie gesehen werden kann, sendet der Sender 240 immer dann, wenn er ein Daten-Byte vom Sende-FIFO 230 über Leitung 208 empfängt, ein solches Daten-Byte als Signal 250. Außerdem sendet der Sender 240, der über Leitung 212 auch mit der Verarbeitungseinheit 260 gekoppelt ist, ein Software-Interrupt über Leitung 212 zu der Verarbeitungseinheit 260, um anzugeben, dass ein Daten-Byte gesendet wurde.
  • Auf ähnliche Weise erzeugt der Empfänger 270 immer dann, wenn er ein Signal 250 empfängt, ein Software-Interrupt, wobei dieses Software-Interrupt über Leitung 214 zu der Verarbeitungseinheit 260 gesendet wird. Der Empfänger 270 sendet außerdem das empfangene Signal über Leitung 216 zum Empfangs-Datenspeicher 280.
  • Im UART aus 1, wie vorstehend diskutiert, sendet die Verarbeitungseinheit 150 ein Empfänger-Aktivierungs-Flag zum Empfänger 170 über Leitung 124. Dieses Empfänger-Aktivierungs-Flag wird verwendet, um den Empfänger zu aktivieren oder zu deaktivieren. Allgemein aktiviert der Empfänger das Flag, um eine logische 1 zu setzen, und zwar unabhängig davon, ob das UART Signale sendet oder empfängt. Im in 2 gezeigten Ausführungsbeispiel der Erfindung wird jedoch das Empfänger-Aktivierungs-Flag über Leitung 218 zu der Logik-Einheit 290 gesendet, anstatt zum Empfänger gesendet zu werden, wie dies im Stand der Technik der Fall ist. Die Logik-Einheit 219 empfängt außerdem als Eingang ein Signal über Leitung 222, das angibt, ob der Sende-Datenspeicher 220 leer ist, und ein Signal über Leitung 224, das angibt, ob das Sende-FIFO 230 leer ist. Gemäß einem Logik-Zustand von jedem der Signale, die über Leitungen 222, 224, 218 und über die Betriebsart-Steuerleitung 204 empfangen werden, bestimmt die Logik-Einheit 290, ob der Empfänger 270 über Leitung 226 aktiviert oder deaktiviert werden soll.
  • Im Ausführungsbeispiel aus 2 aktiviert die Logik-Einheit 290 den Empfänger 270, ein Signal 250 nur dann zu empfangen, wenn das Empfänger-Aktivierungs-Flag auf Leitung 218 auf wahr eingestellt ist, und auch dann, wenn das Signal auf der Betriebsart-Steuerleitung 204 eine Vollduplex-Betriebsart statt einer Halbduplex-Betriebsart angibt, oder wenn es eine Halbduplex-Betriebsart angibt, wobei die auf Leitungen 222 und 224 empfangenen Signale angeben, dass der Sende-Datenspeicher 220 bzw. der Sende-FIFO 230 leer sind. Wenn daher, anhand eines Beispiels, das auf Leitung 218 empfangene Empfänger-Aktivierungsflag auf wahr eingestellt ist und die Betriebsart-Steuerleitung 204 angibt, dass eine Halbduplex-Betriebsart aktiviert ist, dann wird der Empfänger 270 nur aktiviert, um ein Signal 250 durch die Logik-Einheit 290 über Leitung 226 zu empfangen, und zwar immer dann, wenn der Sende-Datenspeicher 220 und das Sende-FIFO 230 beide leer sind, wie über Leitungen 222 und 224 angegeben wird. Daher, immer dann, wenn sich das UART 200 in einer Sende-Betriebsart befindet, wie entweder durch den Datenspeicher 230 oder das Sende-FIFO 230 angegeben ist, die Daten zum unmittelbaren Senden enthalten, wird der Empfänger 270 automatisch deaktiviert, wenn über Leitung 204 durch die externe CPU 210 eine Halbduplex-Betriebsart spezifiziert ist.
  • Das UART 200 aus 2 zeigt eine Verarbeitungseinheit 260, die in der UART 200 enthalten ist. Die Funktionalität einer solchen Verarbeitungseinheit 260 kann aber auch auf einfache Weise durch die CPU 210 durchgeführt werden. In einem solchen Ausführungsbeispiel überträgt jede der Leitungen, die Signale zu der Verarbeitungseinheit 260 übertragen, lediglich jene Signale zu der externen CPU 210, die durch diese verarbeitet werden sollen.
  • Es wird nun auf 3 Bezug genommen, in der eine Logik-Darstellung von einem Ausführungsbeispiel der Logik-Einheit 290 aus 2 gezeigt ist. Wie gesehen werden kann, enthält die Logik-Einheit 300 aus 3 ein UND-Gatter 310, ein ODER-Gatter 320 und ein zweites UND-Gatter 330. Die beiden Eingänge vom UND-Gatter 310 empfangen die Signale, die auf Leitungen 222 und 224 vom Sende-Datenspeicher 220 und dem Sende-FIFO 230 empfangen werden, alle aus 2, wobei diese Signale angeben, ob der Datenspeicher 220 bzw. ob das Sende-FIFO 230 leer ist. Ein logischer Ausgang vom UND-Gatter 310 wird über Leitung 312 zu einem Eingang vom ODER-Gatter 320 gesendet. Das Halbduplex-Betriebsart-Signal, das in 2 über Leitung 204 von der CPU 210 zum UART 200 übertragen wird, wird mit einem Inverter 340 gekoppelt, der den Zustand des Signals invertiert, bevor das Signal zum zweiten Eingang vom ODER-Gatter 320 gesendet wird. Der logische Ausgang vom ODER-Gatter 320 wird dann zu einem Eingang vom UND-Gatter 330 über Leitung 314 gesendet. Wie gesehen werden kann, hat das UND-Gatter 330 zwei Eingänge, von denen der eine der Ausgang vom ODER-Gatter 320 ist, und einen Eingang auf Leitung 218 aus 2, der das Rx-Aktivierungs-Flag empfängt. Der Ausgang vom UND-Gatter 330, ein Rx- Aktivierungs-Signal, wird auf Leitung 226 in 2 zum Empfänger 270 gesendet, um den Empfänger 270 zu aktivieren oder zu deaktivieren. Wie gesehen werden kann, wird der Empfänger 270 nur durch die Logik-Einheit aktiviert, die in 3 dargestellt ist, und zwar gemäß dem folgenden logischen Ausdruck:
    Rx-Aktivierung = ((Datenspeicher_leer UND Sende-FIFO_leer) ODER Halbduplex_deaktiviert) UND Rx-Aktivierungs-Flag
  • Es soll natürlich verstanden werden, dass der obige Ausdruck, wie auch die Schaltung aus 3, viele logische Äquivalente haben kann, um zu ähnlichen Resultaten zu führen. Beispielsweise ist ein Halbduplex-Deaktivierungs-Signal gleich dem Gegenteil von einem Halbduplex-Aktivierungs-Signal. Für einen Fachmann ist die hier gelehrte Erfindung leicht verständlich, und es ist offensichtlich, wie äquivalente logische Schaltungen und Ausdrücke abgeleitet werden können.
  • Es wird nun auf 4 Bezug genommen, in der eine Ausführungsbeispiel der erfindungsgemäßen Verfahren gezeigt ist. Schritt 410 beinhaltet das Bestimmen, ob das Rx-Aktivierungs-Flag gesetzt ist. Falls nicht, wie in Schritt 420 gezeigt, wird der Empfänger deaktiviert. Wenn die Rx-Aktivierungs-Flag gesetzt ist, dann beinhaltet Schritt 430 das Bestimmen, ob die Halbduplex-Betriebsart spezifiziert ist. Falls nicht, wird der Empfänger aktiviert, wie in Schritt 440 gezeigt. Wenn eine Halbduplex-Betriebsart spezifiziert ist, dann beinhaltet das erfindungsgemäße Verfahren jedoch das Bestimmen, ob der Sende-Datenspeicher leer ist, wie in Schritt 450 gezeigt. Wenn der Sende-Datenspeicher nicht leer ist, dann wird der Empfänger in Schritt 460 deaktiviert. Wenn jedoch der Sende-Datenspeicher leer ist, dann beinhaltet das erfindungsgemäße Verfahren das Bestimmen, ob das Sende-FIFO leer ist, wie in Schritt 470 gezeigt. Wenn das Sende-FIFO nicht leer ist, dann wird der Empfänger deaktiviert, wie in Schritt 460 gezeigt. Wenn das Sende-FIFO leer ist, dann wird jedoch der Empfänger aktiviert, wie in Schritt 440 gezeigt. Wie für den Fachmann offensichtlich ist, können jedoch die obigen Schritte in einer anderen Reihenfolge durchgeführt werden, ohne von der Erfindung abzuweichen. Beispielsweise kann der Schritt 470 dem Schritt 450 vorausgehen. In einem anderen Beispiel kann der Schritt 410 zum Schluss durchgeführt werden.
  • Basierend auf dem Vorstehenden versteht der Fachmann nun vollständig, dass die vorliegende Erfindung eine UART-Vorrichtung und eine Logik-Einheit zur Verfügung stellt, mit Hilfe derer die Software-Interrupt-Verarbeitung signifikant reduziert und die Arbeitsbelastung des Prozessors vermindert wird. Die Vorteile der Erfindung, basierend auf dem Vorstehenden, umfassen außerdem eine schnellere UART-Bereitschaft zum Empfangen einer Antwort von einem anderen System und daher eine geringere Wahrscheinlichkeit, dass eingehende Signale nicht empfangen werden.
  • Obwohl ein bevorzugtes Ausführungsbeispiel von der Logik-Einheit und der UART-Vorrichtung der vorliegenden Erfindung in den beiliegenden Zeichnungen dargestellt und in der vorhergehenden detaillierten Beschreibung beschrieben sind, soll verstanden werden, dass die Erfindung nicht auf das offenbarte Ausführungsbeispiel beschränkt ist, sondern dass zahlreiche andere Anordnungen, Modifikationen und Ersetzungen möglich sind, ohne vom Schutzbereich der Erfindung abzuweichen, der durch die folgenden Ansprüche beansprucht und definiert ist.

Claims (6)

  1. Universeller asynchroner Empfänger/Sender (UART) mit einer Logik-Einheit (290), welche enthält: einen ersten Eingang (204) zum Empfangen eines Halbduplex-Betriebsart-Aktivierungs-Signals, wobei dieses Halbduplex-Betriebsart-Aktivierungs-Signal bewirkt, dass das UART (200) entweder in einer Halbduplex-Betriebsart oder in einer Vollduplex-Betriebsart arbeitet; zumindest einen Eingang (222, 224) zum Empfangen von zumindest einem Signal, das angibt, ob Daten zum Senden durch das UART vorliegen; und eine Schaltung (300) zum Deaktivieren eines Empfängers (270) vom UART (200), wobei die Schaltung mit dem ersten Eingang (204) gekoppelt ist, um das Halbduplex-Betriebsart-Aktivierungs-Signal zu empfangen, wobei die Schaltung außerdem mit dem zumindest einen Eingang (222, 224) gekoppelt ist, um zumindest ein Signal zu empfangen, und wobei die Schaltung außerdem einen Ausgang (226) hat, der mit dem Empfänger vom UART gekoppelt ist, um das Empfangen durch den Empfänger zu deaktivieren; und gekennzeichnet durch einen zweiten Eingang (218) von einer Verarbeitungseinheit (260), der angibt, ob ein UART-Empfänger-Aktivierungs-Flag gesetzt ist, wobei der UART-Logik-Einheit-Ausgang (226) den Empfänger (270) nur dann aktiviert, wenn der Eingang von der Verarbeitungseinheit angibt, dass das UART-Empfänger-Aktivierungs-Flag gesetzt ist.
  2. UART nach Anspruch 1, dadurch gekennzeichnet, dass der zumindest eine Eingang einen Eingang von einem FIFO-Register-Satz (230) enthält, um ein empfangenes FIFO leer-Signal zu übertragen, das angibt, dass sich im FIFO-Register-Satz keine Daten befinden, um durch das UART (200) gesendet zu werden.
  3. UART nach Anspruch 2, dadurch gekennzeichnet, dass der Ausgang (226) den Empfänger (270) vom UART (200) nur dann zum Empfangen aktiviert, wenn ein Halbduplex-Betriebsart-Aktivierungs-Signal nicht empfangen wurde, oder wenn ein Halbduplex-Betriebsart-Aktivierungs-Signal empfangen wurde, und das vom FIFO-Register-Satz (230) empfangene FIFO leer-Signal angibt, dass sich im FIFO keine Daten befinden, um gesendet zu werden.
  4. UART nach einem der Ansprüche von 1–3, dadurch gekennzeichnet, dass der zumindest eine Eingang (222, 224) außerdem einen Eingang von einem Datenspeicher (220) enthält, um ein Datenspeicher leer-Signal zu übertragen, das angibt, dass sich im Datenspeicher keine Daten befinden, um durch das UART (200) gesendet zu werden.
  5. UART nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass der Ausgang (226) den Empfänger (270) vom UART (200) nur dann aktiviert, wenn das Halbduplex-Betriebsart-Aktivierungs-Signal nicht empfangen wurde, oder wenn das Halbduplex-Betriebsart-Signal empfangen wurde, und das FIFO leer-Signal vom FIFO-Register-Satz (230) angibt, dass sich im FIFO-Register-Satz keine Daten befinden, und wenn das vom Datenspeicher (220) empfangene Datenspeicher leer-Signal angibt, dass sich im Datenspeicher keine Daten befinden, um durch das UART (200) gesendet zu werden.
  6. UART nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass der erste Eingang (204) mit einer externen Vorrichtung (210) gekoppelt ist.
DE69734580T 1996-05-08 1997-05-06 Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal Expired - Lifetime DE69734580T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/646,484 US5918024A (en) 1996-05-08 1996-05-08 Method and apparatus for providing single channel communications
US646484 1996-05-08
PCT/US1997/007665 WO1997042730A1 (en) 1996-05-08 1997-05-06 Half duplex uart control for single channel bi-directional wireless communications

Publications (2)

Publication Number Publication Date
DE69734580D1 DE69734580D1 (de) 2005-12-15
DE69734580T2 true DE69734580T2 (de) 2006-05-24

Family

ID=24593241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69734580T Expired - Lifetime DE69734580T2 (de) 1996-05-08 1997-05-06 Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal

Country Status (16)

Country Link
US (2) US5918024A (de)
EP (1) EP0898821B1 (de)
JP (1) JP3860215B2 (de)
CN (1) CN1139220C (de)
AR (1) AR006921A1 (de)
AU (1) AU724162B2 (de)
BR (1) BR9715054B1 (de)
CA (1) CA2253933A1 (de)
CO (1) CO4600759A1 (de)
DE (1) DE69734580T2 (de)
EE (1) EE04078B1 (de)
ID (1) ID17929A (de)
NO (1) NO985189L (de)
RU (2) RU2216109C2 (de)
TR (1) TR199802257T2 (de)
WO (1) WO1997042730A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714540B1 (en) * 1998-02-25 2004-03-30 Matsushita Electric Industrial Co., Ltd. Data communication method, communication frame generating method, and medium on which program for carrying out the methods are recorded
EP1073232A1 (de) * 1999-07-27 2001-01-31 Koninklijke Philips Electronics N.V. Bidirektionale schnittstelle
KR100351980B1 (ko) * 1999-12-24 2002-09-12 주식회사 하이닉스반도체 범용 비동기 송수신기를 이용한 직렬 적외선 통신시하프-듀프렉스 통신 제어회로
US20020094787A1 (en) * 2000-04-07 2002-07-18 Avnet Mark S. Method and apparatus for transmitting information from point-to-point
PT1422975E (pt) * 2000-04-24 2010-07-09 Philips Solid State Lighting Produto ‚ base de leds
KR100347753B1 (ko) * 2000-08-18 2002-08-09 주식회사 하이닉스반도체 범용 비동기 송수신 방식 직렬 정합 장치 및 방법
US7423549B2 (en) * 2002-04-12 2008-09-09 Thomson Licensing Digital control circuit for serial UART transmissions
DE10222970A1 (de) * 2002-05-23 2004-02-05 Philips Intellectual Property & Standards Gmbh Verfahren zur Netzverbindung eines UMTS-Mobilfunkgeräts
CN100342689C (zh) * 2003-03-10 2007-10-10 华为技术有限公司 一种维护交换机本端出局电路的方法
DE10336121B4 (de) * 2003-08-06 2006-10-26 Infineon Technologies Ag Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad
US20070271145A1 (en) * 2004-07-20 2007-11-22 Vest Herb D Consolidated System for Managing Internet Ads
KR100792349B1 (ko) 2005-12-11 2008-01-07 이상범 양방향 무선통신 시스템
US20080247759A1 (en) * 2007-04-09 2008-10-09 Ajang Bahar Devices, systems and methods for ad hoc wireless communication
US7734181B2 (en) * 2007-04-09 2010-06-08 Ajang Bahar Devices, systems and methods for ad hoc wireless communication
US8576818B2 (en) * 2010-08-10 2013-11-05 Digi International Inc. Location of mobile network nodes
CN103268301B (zh) * 2013-05-30 2016-08-31 华南理工大学广州学院 一种自动流的半双工uart接口电路
WO2015106110A1 (en) * 2014-01-10 2015-07-16 Palmer Labs, Llc Diverged-beam communications system
US9246534B2 (en) 2014-02-19 2016-01-26 Texas Instruments Incorporated Controling Tx/Rx mode in serial half-duplex UART separately from host
CN104539435B (zh) * 2015-01-16 2018-02-06 盛科网络(苏州)有限公司 一种控制多端口mac实现节能以太网的方法及系统
US9723384B2 (en) 2015-08-21 2017-08-01 King Abdulaziz City For Science And Technology Single synchronous FIFO in a universal asynchronous receiver/transmitter system
CN110401522B (zh) * 2019-08-23 2020-11-24 珠海格力电器股份有限公司 一种数据通讯装置、控制器及其数据通讯方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3618025A (en) * 1968-09-20 1971-11-02 Nippon Electric Co Pulse phase control apparatus for pulse communications systems
US3715496A (en) * 1971-10-21 1973-02-06 Ibm Digital band-pass filter for a single circuit full duplex transmission system
US4093981A (en) * 1976-01-28 1978-06-06 Burroughs Corporation Data communications preprocessor
US4291198A (en) * 1979-06-28 1981-09-22 Bell Telephone Laboratories, Incorporated General-purpose electronic telephone station set
US4524461A (en) * 1983-07-18 1985-06-18 American Transceiver Corp. Helmet-supported radio transceiver and broadcast receiver system
US4597082A (en) * 1984-03-06 1986-06-24 Controlonics Corporation Transceiver for multi-drop local area networks
US4675863A (en) * 1985-03-20 1987-06-23 International Mobile Machines Corp. Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels
US4740957A (en) * 1985-07-26 1988-04-26 American Telephone And Telegraph Company Asynchronous addressable electronic key telephone system
US5241660A (en) * 1986-10-30 1993-08-31 National Semiconductor Corporation Buffered asynchronous communications element with receive/transmit control and status reporting
US4868474A (en) * 1986-11-20 1989-09-19 Westinghouse Electric Corp. Multiprocessor position/velocity servo control for multiaxis digital robot control system
US4744077A (en) * 1986-12-05 1988-05-10 Ncr Corporation Link flow control in time slot protocol data transmission of a data processing network
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
US5140679A (en) * 1988-09-14 1992-08-18 National Semiconductor Corporation Universal asynchronous receiver/transmitter
US5199105A (en) * 1988-09-14 1993-03-30 National Semiconductor Corporation Universal asynchronous receiver/transmitter
WO1990004296A1 (en) * 1988-10-10 1990-04-19 Robert Bosch Gmbh An interface for use between two communication units
US5175766A (en) * 1988-12-09 1992-12-29 The Exchange System Limited Partnership Signalling scheme for controlling data encryption device in an electronic fund transaction processing system
US5045675A (en) * 1989-05-15 1991-09-03 Dallas Semiconductor Corporation Serial port interface to low-voltage low-power data module
US5179661A (en) * 1989-10-30 1993-01-12 Hayes Microcomputer Products, Inc. Method and apparatus for serial data flow control
US5119319A (en) * 1989-12-14 1992-06-02 Options Unlimited Research Corp. Full-duplex video communication system
US5245553A (en) * 1989-12-14 1993-09-14 Options Unlimited Research Full-duplex video communication and document generation system
GB2244354B (en) * 1990-05-25 1994-02-23 Silicon Systems Inc Multi-device emulation
US5349635A (en) * 1992-11-19 1994-09-20 At&T Bell Laboratories Half-duplex or full-duplex automode operation for use in data communications equipment
US5509126A (en) * 1993-03-16 1996-04-16 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
EP0666529B1 (de) * 1994-02-02 2004-10-06 Advanced Micro Devices, Inc. Leistungssteuerung in einem asynchronen Sender/Empfänger
JPH08298579A (ja) * 1995-02-27 1996-11-12 Murata Mach Ltd 通信方法及び通信端末装置
DE19515557A1 (de) * 1995-04-27 1996-10-31 Hagen Gaemmerler Vorrichtung zum vertikalen Stapeln von Signaturen o. dgl.

Also Published As

Publication number Publication date
RU2001111338A (ru) 2003-03-20
EE9800386A (et) 1999-04-15
AU724162B2 (en) 2000-09-14
RU2216109C2 (ru) 2003-11-10
AU3117797A (en) 1997-11-26
BR9715054B1 (pt) 2010-10-19
ID17929A (id) 1998-02-12
EE04078B1 (et) 2003-06-16
WO1997042730A1 (en) 1997-11-13
AR006921A1 (es) 1999-09-29
CN1225212A (zh) 1999-08-04
JP2001517384A (ja) 2001-10-02
CA2253933A1 (en) 1997-11-13
CO4600759A1 (es) 1998-05-08
BR9715054A (pt) 2001-07-24
DE69734580D1 (de) 2005-12-15
NO985189D0 (no) 1998-11-06
USRE40346E1 (en) 2008-05-27
JP3860215B2 (ja) 2006-12-20
CN1139220C (zh) 2004-02-18
US5918024A (en) 1999-06-29
TR199802257T2 (xx) 1999-03-22
EP0898821A1 (de) 1999-03-03
EP0898821B1 (de) 2005-11-09
NO985189L (no) 1999-01-05

Similar Documents

Publication Publication Date Title
DE69734580T2 (de) Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal
DE69428885T2 (de) Ein kommunikationsknotenpunkt mit einer ersten buskonfiguration für arbitrierung und einer zweiten buskonfiguration für datenübertragung
DE3115455C2 (de)
DE3889142T2 (de) Asynchrone Schnittstelle und Verfahren zur Datenkopplung zwischen einem Datenmodul und einem seriellen, asynchronen Pheripheriegerät.
EP0610999B1 (de) Röntgenanlage
DE69218016T2 (de) Verfahren zum Verarbeiten von Steueraufträgen
DE2944497C2 (de)
DE4307449C2 (de) Verfahren und Schaltung zur Resynchronisation einer synchronen seriellen Schnittstelle
DE3238532C2 (de)
EP0009627B1 (de) Übertragungssystem zum Fernkopieren und zur elektronischen Übermittlung von Hauspost
EP0039036A2 (de) Datenübertragungssystem
DE69333640T2 (de) Verfahren und vorrichtung zur übertragung von nachrichten variabler länge zwischen registermodellierten funkgeräten
DE60012041T2 (de) Kommunikationsarchitektur für eine verteilte rechnerumgebung
DE69326935T2 (de) Verfahren und Vorrichtung zur Übertragung von einem Datenstrom mit hoher Bitfolgefrequenz über unabhängige digitale Kommunikationskanäle
DE20023492U1 (de) Höhere Raten unterstützender USB-Sendeempfänger
DE3882192T2 (de) Schnittstelleanordnung für die Verbindung zwischen einerseits getrennten Stationen und andererseits einem für den Nachrichtenverkehr zwischen diesen Stationen benutzten physikalischen Mittel.
DE3009308A1 (de) Verfahren und anordnung zum uebertragen von datensignalen
EP0924622B1 (de) Verfahren zum Übertragen eines asynchronen Datenstroms über einen synchronen kontinuierlichen Datenbus sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE69637013T2 (de) Verfahren zum automatischen Anpassen von Parametern einer Schnittstelle
DE60312781T2 (de) Transceiver mit Schattenspeicher zum Erleichtern der Erfassung und Übertragung von lokalen Parametern
DE3687047T2 (de) Uebertragungsschaltung.
DE10307424A1 (de) Datenvermittlungsvorrichtung und Multiplex-Kommunikationssysteme
DE69532069T2 (de) Schnittstellenvorrichtung zwischen Haus-Netzwerkübertragungsmedien
DE3788417T2 (de) Verfahren zur Datenübertragungssteuerung.
DE10056152A1 (de) Verfahren zur Durchführung von Busarbitration zwischen Steuerchips eines Chipsatzes mit preemptiver Fähigkeit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition