KR100347753B1 - 범용 비동기 송수신 방식 직렬 정합 장치 및 방법 - Google Patents

범용 비동기 송수신 방식 직렬 정합 장치 및 방법 Download PDF

Info

Publication number
KR100347753B1
KR100347753B1 KR1020000047718A KR20000047718A KR100347753B1 KR 100347753 B1 KR100347753 B1 KR 100347753B1 KR 1020000047718 A KR1020000047718 A KR 1020000047718A KR 20000047718 A KR20000047718 A KR 20000047718A KR 100347753 B1 KR100347753 B1 KR 100347753B1
Authority
KR
South Korea
Prior art keywords
command
data
uart
serial
external device
Prior art date
Application number
KR1020000047718A
Other languages
English (en)
Other versions
KR20020014438A (ko
Inventor
이상용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000047718A priority Critical patent/KR100347753B1/ko
Publication of KR20020014438A publication Critical patent/KR20020014438A/ko
Application granted granted Critical
Publication of KR100347753B1 publication Critical patent/KR100347753B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 단순한 기능을 수행하는 디바이스와 상위 프로세서 간에 제어 및 데이터 전송을 위한 직렬 정합 장치에서 내부에 CPU를 구비하지 않고 해당 기능을 수행하도록 하기 위한 것으로, 이러한 본 발명은 외부 디바이스의 상태를 감시하거나 외부 디바이스로 제어 신호를 출력하는 등의 단순한 기능을 수행하는 보드 설계시 내부에 CPU를 사용하지 않고, 상위프로세서의 CPU와 UART(Universal Asynchronous Receiver Transmitter, 범용 비동기 송수신기) 통신을 통해 제어신호 및 데이터의 직렬 정합 기능을 수행할 수 있도록 함으로써, 장치 구성이 간단해지고, 디버깅이 용이하며, 불량 발생률을 감소시키도록 한다.

Description

범용 비동기 송수신 방식 직렬 정합 장치 및 방법{ Serial interface device for universal asynchronous receiving and transmitting }
본 발명은 단순한 기능을 수행하는 디바이스와 상위 프로세서 간에 제어 및 데이터 전송을 위한 직렬 정합 장치에 관한 것으로, 특히 외부 디바이스의 상태를 감시하거나 외부 디바이스로 제어 신호를 출력하는 등의 단순한 기능을 수행하는 보드 설계시 CPU를 사용하지 않고, 상위프로세서의 CPU와 UART(Universal Asynchronous Receiver Transmitter, 범용 비동기 송수신기) 통신을 통해 제어 및 데이터의 직렬 정합 기능을 수행할 수 있도록 한 범용 비동기 송수신(UART) 방식 직렬 정합 장치 및 방법에 관한 것이다.
일반적으로, 외부 디바이스의 상태를 감시하거나 외부 디바이스로 제어 신호를 출력하는 등의 단순한 기능을 수행하는 디바이스를 구현할 지라도, CPU와 주변 디바이스들(ROM, RAM 등)을 사용하여 구현하였다. 이 경우 CPU와 주변 디바이스 사용에 따른 비용적인 부담이 가중되고 이상이 있을 경우 다단계의 디버깅 과정을 거쳐야 하는 등 번거로움이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은
외부 디바이스의 상태를 감시하거나 외부 디바이스로 제어 신호를 출력하는 등의 단순한 기능을 수행하는 보드 설계시 CPU를 사용하지 않고, 상위프로세서의 CPU와 UART(Universal Asynchronous Receiver Transmitter, 범용 비동기 송수신기)통신을 통해 제어 및 데이터의 직렬 정합 기능을 수행할 수 있도록 함으로써, 장치 구성이 간단해지고, 디버깅이 용이하며, 불량 발생률을 감소시키도록 한 범용 비동기 송수신(UART) 방식 직렬 정합 장치 및 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 장치는,
상위프로세서의 CPU와 UART 데이터를 송수신하는 UART 송수신부와;
상기 UART 송수신부에서 출력된 직렬 방식의 데이터를 병렬 방식의 데이터로 변환하는 직렬/병렬 변환부와;
상기 직렬/병렬 변환부에서 출력되는 병렬 방식 명령을 명령FIFO(First In First Out; 선입선출)에 저장하고, 명령 FIFO로부터 명령을 읽어 해석하여 해당 명령을 수행하도록 하는 명령해석부와;
상기 명령해석부에서 출력되는 제어명령에 따라 외부 디바이스를 제어하는 신호를 외부 디바이스로 출력하는 제어명령 처리부와;
상기 명령 해석부에서 출력되는 외부 디바이스 상태 감시 명령에 따라 외부 디바이스의 상태를 감시하고 명령응답부로 전송하는 외부 상태 감시부와;
상기 명령 해석부의 명령 수행 결과와 상기 외부 상태 감시부의 명령 수행의 결과를 입력받아, 해당 명령에 대한 응답신호를 전송하는 명령 응답부와;
상기 명령 응답부에서 병렬 방식으로 출력되는 데이터를 직렬 방식으로 변환하여 상기 UART 송수신부로 전송하는 병렬/직렬 변환부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 방법은,
상기 상위 프로세서의 CPU와 UART 방식으로 데이터를 송수신하는 UART 송수신부에서 전송되는 데이터에서 시작 비트(start bit)를 검색하여 직렬 데이터 형태로 변환하여 명령 FIFO에 저장하는 데이터수신단계와;
상기 명령 FIFO에 저장된 명령을 해석하는 명령 해석 단계와;
상기 해석 결과 등록되어 있는 명령이면 해당 명령을 수행하고 그 결과를 임시 버퍼에 저장하는 명령 수행 단계와;
상기 임시 버퍼에 저장된 정보를 UART 통신을 통해 상기 상위프로세서로 보고하는 UART송신단계를 수행함을 그 방법적 구성상의 특징으로 한다.
도1은 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 장치 블럭 구성도,
도2a는 본 발명에 의한 UART 방식으로 데이터를 수신하는 방법을 보인 흐름도,
도2b는 본 발명에 의한 UART 방식으로 수신된 명령을 해석하여 수행하는 방법을 보인 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
1: UART 송수신부 2: 직렬/병렬 변환부
3: 명령 해석부 4: 제어 명령 처리부
5: 외부 상태 감시부 6: 명령 응답부
7: 병렬/직렬 변환부
이하, 상기와 같은 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 장치 및 방법을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
본 발명은 상위프로세서와 제어신호 및 데이터를 송수신하여, 각종 외부 디바이스에 대한 제어와 상태 감시를 수행할 수 있는 간단한 기능을 갖는 장치를 구현할 때, 상위 프로세서의 CPU와 UART 방식으로 제어신호 및 데이터를 송수신하도록 하여, CPU를 구비하지 않고도 제 기능을 수행할 수 있도록 한다. UART 방식은 병렬-직렬 변환 및 직렬-병렬 변환의 기능을 갖는 비동기 데이터 전송용의 인터페이스 방식이다.
도1은 본 발명에 의한 UART 방식 직렬 정합 장치 블럭 구성도이다.
도시된 바와 같이, 상위프로세서의 CPU와 UART 데이터를 송수신하는 UART 송수신부(1)와; 상기 UART 송수신부(1)에서 출력된 직렬 방식의 데이터를 병렬 방식의 데이터로 변환하는 직렬/병렬 변환부(2)와; 상기 직렬/병렬 변환부(2)에서 출력되는 병렬 방식 명령을 명령FIFO(First In First Out; 선입선출)에 저장하고, 명령 FIFO로부터 명령을 읽어 해석하여 해당 명령을 수행하도록 하는 명령해석부(3)와; 상기 명령해석부(3)에서 출력되는 제어명령에 따라 외부 디바이스를 제어하는 신호를 외부 디바이스로 출력하는 제어명령 처리부(4)와; 상기 명령 해석부(3)에서 출력되는 외부 디바이스 상태 감시 명령에 따라 외부 디바이스의 상태를 감시하고 명령응답부(6)로 전송하는 외부 상태 감시부(5)와; 상기 명령 해석부(3)의 명령 수행 결과와 상기 외부 상태 감시부(5)의 명령 수행의 결과를 입력받아, 해당 명령에 대한 응답신호를 전송하는 명령 응답부(6)와; 상기 명령 응답부(6)에서 병렬 방식으로 출력되는 데이터를 직렬 방식으로 변환하여 상기 UART 송수신부(1)로 전송하는 병렬/직렬 변환부(7)로 구성된다.
도2a 및 도2b는 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 방법을 보인 흐름도이다.
UART 송수신부(1)에서 전송되는 데이터에서 시작 비트(start bit)를 검색하여 직렬 데이터 형태로 변환하여 명령 FIFO에 저장하는 데이터수신단계(ST11-ST13)와; 상기 명령 FIFO에 저장된 명령을 해석하는 명령 해석 단계(ST21,ST22)와; 상기 해석 결과 등록되어 있는 명령이면 해당 명령을 수행하고 그 결과를 상기 명령 응답부(6)의 임시 버퍼에 저장하는 명령 수행 단계(ST23-ST26)와; 상기 임시 버퍼에 저장된 정보를 UART 통신을 통해 상위 프로세서로 보고하는 UART송신단계(ST27)를 수행한다.
상기 데이터 수신 단계(ST11-ST13)는, 상기 UART 송수신부(1)에서 전송되는 데이터에서 시작 비트를 검색하여, 동기가 이루어졌으면 이 후의 8비트 데이터를 명령 FIFO에 저장한다.
상기 명령 수행 단계(ST23-ST26)는, 상기 해석 결과, 외부 디바이스 상태 보고를 위한 명령이면 외부 디바이스의 상태를 취합하여 그 결과를 상기 명령 응답부(6)의 임시 버퍼에 저장하고, 외부 디바이스 제어를 위한 명령이면 외부 디바이스 제어를 위한 제어 신호를 출력하고 그 결과를 임시 버퍼에 저장한다.
상기와 같은 본 발명에 의한 범용 비동기 송수신(UART) 방식 직렬 정합 장치의 작용을 설명하면 다음과 같다.
UART 송수신부(1)에서 상위프로세서의 CPU로부터 UART 방식으로 데이터가 수신되면, 시작 비트를 검색한다(ST11). 그래서 동기가 이루어지면 그 이후의 8비트 데이터를 명령 해석부(3)의 명령 FIFO에 저장한다(ST12,ST13).
이렇게 하여 병렬 방식으로 변환된 명령 데이터는 명령 해석부(3)에서 해석하여 등록되어 있는 명령인 지를 판단한다(ST21,ST22).
그래서 등록되어 있는 명령이 아니면 명령을 수행하지 않고, 등록되어 있는 명령이면 해당 명령을 수행한다(ST23). 즉, 외부 디바이스 상태 보고를 위한 명령이면 명령 해석부(3)는 외부 상태 감시부(5)로 상태 감시를 위한 명령을 출력하고, 외부 디바이스 제어를 위한 명령이면 제어 명령 처리부(4)로 제어 신호 출력을 위한 명령을 출력한다. 그래서 외부 상태 취합부(5)는 외부 디바이스의 상태를 취합하여 그 결과를 임시 버퍼에 저장한다(ST24,ST25,ST26).
그래서 상기 임시 버퍼에 저장된 정보를 UART 통신을 통해 상위 프로세서 측으로 명령 수행에 대한 응답을 보고하게 된다(ST27). 즉 명령 응답부(6)는 임시 버퍼에 저장된 정보를 명령 수행에 대한 응답으로써 병렬/직렬 변환부(7)로 전송한다.
그리고 병렬/직렬 변환부(7)는 전송받은 병렬 방식의 데이터를 직렬 방식의 데이터로 변환한 후 UART 송수신부(1)로 전송한다. 그래서 UART 방식으로 상위 프로세서의 CPU에 명령 수행에 대한 결과가 보고된다.
이상에서 살펴본 바와 같이, 본 발명 범용 비동기 송수신(UART) 방식 직렬 정합 장치 및 방법은, 단순한 기능을 수행하는 디바이스와 상위 프로세서간에 제어 신호 및 데이터를 송수신할 때, 상위 프로세서의 CPU와 UART 방식으로 제어신호 및 데이터를 송수신하도록 하여, CPU 없이도 직렬 데이터를 정합해 줄 수 있도록 함으로써, 코스트(cost) 절감 및 기능의 단순화로 신뢰성을 향상시킬 수 있다. 그리고 내구성이 향상되고 디버깅이 용이해지며, 불량 발생률이 감소되는 효과도 있다.

Claims (4)

  1. 단순한 기능을 수행하는 디바이스와 상위 프로세서 간에 제어 및 데이터 전송을 위한 직렬 정합 장치에 있어서,
    상위프로세서의 CPU와 UART 데이터를 송수신하는 UART 송수신부와;
    상기 UART 송수신부에서 출력된 직렬 방식의 데이터를 병렬 방식의 데이터로 변환하는 직렬/병렬 변환부와;
    상기 직렬/병렬 변환부에서 출력되는 병렬 방식 명령을 명령FIFO(First In First Out; 선입선출)에 저장하고, 명령 FIFO로부터 명령을 읽어 해석하여 해당 명령을 수행하도록 하는 명령해석부와;
    상기 명령해석부에서 출력되는 제어명령에 따라 외부 디바이스를 제어하는 신호를 외부 디바이스로 출력하는 제어명령 처리부와;
    상기 명령 해석부에서 출력되는 외부 디바이스 상태 감시 명령에 따라 외부 디바이스의 상태를 감시하고 명령응답부로 전송하는 외부 상태 감시부와;
    상기 명령 해석부의 명령 수행 결과와 상기 외부 상태 감시부의 명령 수행의 결과를 입력받아, 해당 명령에 대한 응답신호를 전송하는 명령 응답부와;
    상기 명령 응답부에서 병렬 방식으로 출력되는 데이터를 직렬 방식으로 변환하여 상기 UART 송수신부로 전송하는 병렬/직렬 변환부로 구성된 것을 특징으로 하는 범용 비동기 송수신(UART) 방식 직렬 정합 장치.
  2. CPU를 구비하지 않고, 상위프로세서의 CPU와 UART 통신을 통해 데이터를 송수신하는 직렬 정합 장치의 정합 방법에 있어서,
    상기 상위 프로세서의 CPU와 UART 방식으로 데이터를 송수신하는 UART 송수신부에서 전송되는 데이터에서 시작 비트(start bit)를 검색하여 직렬 데이터 형태로 변환하여 명령 FIFO에 저장하는 데이터수신단계와;
    상기 명령 FIFO에 저장된 명령을 해석하는 명령 해석 단계와;
    상기 해석 결과 등록되어 있는 명령이면 해당 명령을 수행하고 그 결과를 임시 버퍼에 저장하는 명령 수행 단계와;
    상기 임시 버퍼에 저장된 정보를 UART 통신을 통해 상기 상위프로세서로 보고하는 UART송신단계를 수행함을 특징으로 하는 UART 방식 직렬 정합 방법.
  3. 제 2 항에 있어서, 상기 데이터 수신 단계는,
    상기 UART 송수신부에서 전송되는 데이터에서 시작 비트를 검색하여, 동기가 이루어졌으면 이 후의 8비트 데이터를 명령 FIFO에 저장하는 것을 특징으로 하는 UART 방식 직렬 정합 방법.
  4. 제 2 항에 있어서, 상기 명령 수행 단계는,
    상기 해석 결과, 외부 디바이스 상태 보고를 위한 명령이면 외부 디바이스의 상태를 취합하여 그 결과를 상기 명령 응답부의 임시 버퍼에 저장하고, 외부 디바이스 제어를 위한 명령이면 외부 디바이스 제어를 위한 제어 신호를 출력하고 그 결과를 임시 버퍼에 저장하는 것을 특징으로 하는 UART 방식 직렬 정합 방법.
KR1020000047718A 2000-08-18 2000-08-18 범용 비동기 송수신 방식 직렬 정합 장치 및 방법 KR100347753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000047718A KR100347753B1 (ko) 2000-08-18 2000-08-18 범용 비동기 송수신 방식 직렬 정합 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000047718A KR100347753B1 (ko) 2000-08-18 2000-08-18 범용 비동기 송수신 방식 직렬 정합 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020014438A KR20020014438A (ko) 2002-02-25
KR100347753B1 true KR100347753B1 (ko) 2002-08-09

Family

ID=19683714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000047718A KR100347753B1 (ko) 2000-08-18 2000-08-18 범용 비동기 송수신 방식 직렬 정합 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100347753B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745244B1 (ko) * 2005-06-20 2007-08-01 엘지전자 주식회사 임베디드 시스템 디버깅 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140679A (en) * 1988-09-14 1992-08-18 National Semiconductor Corporation Universal asynchronous receiver/transmitter
US5649122A (en) * 1994-06-24 1997-07-15 Startech Semiconductor, Inc. Universal asynchronous receiver/transmitter with programmable xon/xoff characters
JPH10117221A (ja) * 1996-10-09 1998-05-06 Nippon Telegr & Teleph Corp <Ntt> Ｉｓｄｎ通信万能制御方法及びｉｓｄｎ通信万能ボード
US5918024A (en) * 1996-05-08 1999-06-29 Ericsson, Inc. Method and apparatus for providing single channel communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140679A (en) * 1988-09-14 1992-08-18 National Semiconductor Corporation Universal asynchronous receiver/transmitter
US5649122A (en) * 1994-06-24 1997-07-15 Startech Semiconductor, Inc. Universal asynchronous receiver/transmitter with programmable xon/xoff characters
US5918024A (en) * 1996-05-08 1999-06-29 Ericsson, Inc. Method and apparatus for providing single channel communications
JPH10117221A (ja) * 1996-10-09 1998-05-06 Nippon Telegr & Teleph Corp <Ntt> Ｉｓｄｎ通信万能制御方法及びｉｓｄｎ通信万能ボード

Also Published As

Publication number Publication date
KR20020014438A (ko) 2002-02-25

Similar Documents

Publication Publication Date Title
CN112565036B (zh) 数据传输方法、装置、存储介质及通信系统
MXPA05010408A (es) Sistema de monitoreo de operacion.
KR100347753B1 (ko) 범용 비동기 송수신 방식 직렬 정합 장치 및 방법
KR100275023B1 (ko) Ic 카드 리더라이터 및 그 제어방법
CN100409210C (zh) 扫描装置以及图像处理方法
WO2001075837B1 (en) Universal remote control device wirelessly linked to personal computer
KR100433547B1 (ko) 주변 기기의 상태 체크 방법 및 장치
JP2717223B2 (ja) 第一のプロセッサを含むプロセッサ回路並びにプロセッサ回路及び第二のプロセッサを含むシステム
CN117834750B (zh) 获取协议数据的装置、方法、系统、设备、介质及服务器
JP2003345678A5 (ko)
KR100207012B1 (ko) 분산제어 시스템용 프린터 인터페이스 모듈방법 및 장치
JP2833512B2 (ja) ファクシミリ装置
KR20010027256A (ko) 프린터의 문서데이터 인쇄방법
JP2639340B2 (ja) ネットワーク機能付きプリンタ装置
EP3588383A1 (en) Printing system, printer, and printing control method
KR100572462B1 (ko) 통신 프로토콜 제어 방법
KR100522597B1 (ko) 주변 기기의 전자 메일 인쇄 방법 및 장치
JPH07297987A (ja) インターフェースユニット
JP3141388B2 (ja) 情報処理装置
JPH0832649A (ja) 通信試験装置
KR100584531B1 (ko) 프린터의 이미지 파일 인쇄 장치
CN109594859A (zh) 一种智能锁
KR930002194B1 (ko) 팩시밀리-컴퓨터 접속장치
JP2000148238A (ja) 音声告知装置
KR970049388A (ko) 패스북 프린터의 핸드 쉐이킹 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060721

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee