JP2006505860A - 集積回路 - Google Patents

Abstract

集積回路は、車両データバスの送信および／または受信システムのための基本機能、即ち少なくともシステム電圧供給（３）、システムリセット（３）および監視機能（２）を有するシステムベースチップ（１）と、受信データのビットレートの検出を行い且つ少なくとも１つの受信または送信バイトを伝達することができるデータバスプロトコル、特にＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルの少なくとも一部を内蔵した形で実施するインタフェース回路（４、５）と、前記インタフェース回路（４、５）によって検出されたビットレートをその変換において利用するシリアル／パラレルコンバータ（５）とを有する。

Description

本発明は、車両データバスに連結されたノードで送信および／または受信機能を行うために通常設けられる種類のシステムベースチップを有する集積回路と、車両バスのためのデータプロトコルを実施するためのインタフェース回路と、シリアル形式でデータバス上へ送信されるデータを受信側でさらなる処理ができるパラレルデータに変換するシリアル／パラレルコンバータとに関するものである。

データの非同期送信では、受信機が、データバスに沿ってデータを送信するクロック周波数に自身を設定しなければならないという問題が常に存在している。例えば、車両を対象としたいわゆるＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルでは、データがマスタノードからスレーブノードへ送信され、スレーブノードはそれら自身をデータが送信される速度と同期させることができる。

データクロック速度に対するこの種の同期化を行うことを可能にするためには、スレーブノードは、標準的なＳＣＩ／ＵＡＲＴ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ／Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）インタフェースによって用いられているものとは異なるあるシンボルを認識することが可能でなければならない。この後者のタイプのインタフェースはシリアルデータ送信の規格として用いられているものである。

このため、クロック速度に対する自動的な同期化を利用したいと考えるユーザは標準的なＳＣＩ／ＵＡＲＴインタフェースを使用することができず、インタフェースを特別に適応させなければならないという問題がある。この目的に必要とされるものは、外部部品として設けられ且つ本質的な機能を果たさなければならない特別に適応されたマイクロコントローラである。

この結果として、インタフェース回路と外部に設けられたマイクロコントローラの両方をこれらの要求に沿うように特別に適応させなければならない。

本発明の目的は、多目的使用に適し、且つ内蔵型ユニットとして、即ち外部マイクロコントローラなしで上述の機能を行うことができる集積回路を特定することである。

この目的は請求項１の特徴によって達成される。

集積回路は、
車両データバスの送信および／または受信システムのための基本機能、即ち少なくともシステム電圧供給、システムリセットおよび監視機能を有するシステムベースチップと、
受信データのビットレートの検出を行い且つ少なくとも１つの受信または送信バイトを伝達することができるデータバスプロトコル、特にＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルの少なくとも一部を内蔵した形で実施するインタフェース回路と、
前記インタフェース回路によって検出されたビットレートをその変換において利用するシリアル／パラレルコンバータとを有する。

本発明による集積回路は本質的に３つの機能ブロックを提供する。一方で、集積回路は、通常は車両データバスシステムのトランシーバに設けられる種類のシステムベースチップの基本機能を提供する。これらの基本機能は、少なくともシステム電圧供給、システムリセット、および例えばウォッチドッグのような監視機能を含む。集積回路はさらに、データバスプロトコル、特にＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルの少なくとも一部を内蔵した形で実施するインタフェース回路を備える。このインタフェース回路はビットレート検出を内蔵した形で行うことができる。これはまた、受信または送信される少なくとも１つのバイトを伝達すること、即ちデータバスから外部ユニットへ受信されたバイトを例えばマイクロコントローラへ伝達すること、またはマイクロコントローラからバイトを受信し、それをデータバスに沿って送信することもできる。集積回路はさらに、インタフェース回路によって検出されたビットレートをその変換において利用するシリアル／パラレルコンバータを備える。

この場合に重要な点は、集積回路が上述の機能を内蔵した形で行うこと、即ち、特に外部マイクロコントローラなしでビットレート検出を行うことができることである。この種のマイクロコントローラがアプリケーションで一般的に用いられることは事実であるが、ビットレート検出に含まれるものではないため、それに特別に適応させなければならない。従って、どのような利用可能なマイクロコントローラも、それ自体がビットレート検出に適していない場合でも使用することができる。

回路の高い集積化および機能の特に有利な組み合わせのため、本回路はデータバス上での使用で証明され且つ保証されなければならないすべての機能を行うというもう１つの利点がある。このため、本発明による集積回路の外部で用いられる他の要素を別個に保証する必要がない。

請求項２に詳述された本発明の実施の形態において、前記集積回路には、前記集積回路に設けられた回路素子のためのクロック信号源として働き、且つビットレート検出の時間基準としても働くＲ／Ｃ発振器も設けられている。

Ｒ／Ｃ発振器によって発生するクロック信号を集積回路の外部の回路素子に有利に供給してもよく、これは請求項３に詳述された本発明のさらなる実施の形態においてもたらされる。特に有利には、これを外部に設けられたマイクロプロセッサに用いてもよい。

請求項４および５に詳述された本発明のさらなる実施の形態によって提供されるように、前記インタフェース回路は、個々のバイトだけでなく、前記データバスに沿って送信される完全なメッセージを受信および送信するようにしてもよい。このようなデータを必要に応じて前記インタフェース回路にバッファ記憶するようにしてもよい。

従って、本発明による集積回路は、完全メッセージ送信のためのインタフェースおよびシリアル／パラレル変換を有するシステムベースチップとしても多目的使用が可能である。

既に上述のように、データバスに沿ってシリアルに、特にＳＣＩ／ＵＡＲＴインタフェース（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ／Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）規格の下にデータを送信してもよい。その場合、請求項６に詳述されているように、前記集積回路におけるシリアル／パラレルコンバータを、この送信規格の下にデータを受信し、それをパラレルデータに変換するか、またはその逆となるように配列することが有利である。

本発明のこれらおよび他の態様は、以下に説明される実施の形態を参照することによって明らかとなるであろう。

本発明は集積回路１のみに関し、この集積回路１は複数の異なる機能を内蔵した形で行うことができ、且つこの目的のために以下に説明される回路の様々なブロックを有している。

この目的のため、集積回路１は、外部に設けられたマイクロコントローラ７なしで、ある機能を行うことができるように構成されており、マイクロコントローラ７も集積回路１によって行われる機能に特別に適応させる必要がない。

集積回路１は、いわば車両データバスシステムに設けられる種類のシステムベースチップを備えている。この種のシステムベースチップはあるシステム機能を提供し、そのうち本発明による集積回路は、少なくともシステム電圧供給、システムリセットおよび監視機能、特にウォッチドッグを含んでいる。

この目的のため、図１に示されている集積回路１には、車両バッテリ（図示せず）から発生する電圧ＢＡＴを調整電圧ＶＣＣに変換する電圧調整器３が設けられている。一方で、この調整電圧は集積回路１内で利用されるが、例えばマイクロコントローラ７のような外部システム部品に用いられてもよい。

電圧調整器３は、集積回路１および例えばマイクロコントローラ７の両方において同様に用いてもよいリセット信号ＲＳＴも供給する。

例えばウォッチドッグの形態をとってもよい監視機能は図中の２に示された回路のブロックにおいて実施され、これは以下に説明する他の義務も果たす。ウォッチドッグは、マイクロコントローラ７に利用可能とされる割込み信号を供給してもよい。

本発明による集積回路はさらに、一方でデータバスプロトコルの少なくとも一部を内蔵した形で実施することが可能なインタフェース回路を備える。図示された実施の形態においては、これはＬＩＮプロトコルと仮定され、そのルールの下ではデータは単に図に示されているデータバス上へ送信される。ＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルは、本質的にＳＣＩ／ＵＡＲＴインタフェース（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ／Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）規格のルールの下にシリアルに送信されるデータを提供するものである。従って、図示された集積回路１には、回路のブロック４および回路のブロック５が設けられており、これらのブロックは本質的にデータ送信のためのＬＩＮプロトコルを実施する。回路のブロック４をトランシーバと呼んでもよく、ＬＩＮライン上のアナログデータ信号をデジタルデータ信号に、またはその逆に変換するために用いられる。回路のブロック５は、ＬＩＮバス上で使用されているビットレートを検出するために使用される。

ＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルにはヘッダが設けら、それによりデータバス上のデータを受信するシステムは、データが送信されるビットレートを確立し、且つそのビットレートにそれら自身を同期させることができる。このビットレート検出設備は多くの場合外部に設けられ、即ち例えばマイクロコントローラ７によって行われる。しかし、これにはマイクロコントローラ７を特別に適応させることが必要とされる。本発明による集積回路１においては、ビットレート検出は、トランシーバ４が結合されている別個の回路のブロック５において行われる。上記の種類のヘッダを受信すると、トランシーバ４はそれをビットレート検出設備５へ送り、それによってＲ／Ｃ発振器６が供給するクロック信号を基準としてビットレートが検出される。

集積回路１内のこの配列には特に、この動作のためにマイクロコントローラ７を用いる必要がないので、この機能のために適応させる必要がないという利点がある。

ＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコル４によって有効なヘッダが認識されるとすぐに、ビットレート検出設備５によって適切な測定プロセスが開始され、それに従ってビットレートが、続く受信のために設定される。

トランシーバ４およびビットレート検出設備５は両方とも、必要に応じて個別のバイトを受信または送信、および伝達することが可能である。例えば、ビットレート検出が行われ、このようなバイトがトランシーバ４によって受信されると、それはビットレート検出設備５へ送られ、ビットレート検出設備５によって回路のブロック２へ送られ、ここに上述の監視機能に加えて、シリアル／パラレルコンバータが設けられている。このコンバータによって、シリアルで受信されたデータがパラレルデータに変換される。シリアルで受信されたデータは一般的にＳＣＩ／ＵＡＲＴ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ／Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）インタフェース規格の下に送信される。パラレル形式に変換されたデータは、図においてＳＰＩで示されるデータバスを介して外部ユニット、例えばマイクロコントローラ７へ送信される。

図においてＣｌｏｃｋで示されるＲ／Ｃ発振器によって発生したクロック信号は、シリアル／パラレルコンバータおよびウォッチドッグ回路を含む回路のブロック２、および有利には外部に設けられたマイクロコントローラ７の両方に用いられる。この信号はビットレート検出の時間基準としても用いられる。

本発明による集積回路１の本質的な利点は、本質において、提供されたあるウォッチドッグ機能、データ送信プロトコル、即ちこの場合においてはＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルの少なくとも一部を実施すること、データの個々の項目を送信および受信すること、およびデータのシリアル／パラレル変換を用いることが内蔵した形で可能であることである。この集積回路はこの場合、内蔵した形でビットレート検出を行うこと、およびそれを必要に応じて上述の機能に用いることができる。従って、集積回路１は多目的使用が可能であり、どのような所望の外部部品とも組み合わせることができ、それらを上述の機能に特別に適応させる必要がない。特に、マイクロコントローラ７は、例えばビットレート検出のために特別に変形させる必要のない汎用マイクロコントローラであってもよい。

図面の唯一の図は、本発明による集積回路１、およびこの集積回路１の外部に設けられたマイクロコントローラ７をブロック回路図で示している。

符号の説明

１ 集積回路
２ 回路ブロック
３ 電圧調整器
４ トランシーバ
５ ビットレート検出設備
６ Ｒ／Ｃ発振器
７ マイクロコントローラ

Claims (6)

1. 車両データバスの送信および／または受信システムのための基本機能、即ち少なくともシステム電圧供給、システムリセットおよび監視機能を有するシステムベースチップと、
   受信データのビットレートの検出を行い、且つ少なくとも１つの受信または送信バイトを伝達することができるデータバスプロトコル、特にＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）プロトコルの少なくとも一部を内蔵した形で実施するインタフェース回路と、
   前記インタフェース回路によって検出されたビットレートをその変換において利用するシリアル／パラレルコンバータとを有する集積回路。
2. 前記集積回路には、クロック信号源として且つビットレート検出の時間基準として働くＲ／Ｃ発振器が設けられていることを特徴とする、請求項１に記載の集積回路。
3. 前記Ｒ／Ｃ発振器によって発生するクロック信号を集積回路の外部の回路、特にマイクロコントローラへ供給してもよいことを特徴とする、請求項２に記載の集積回路。
4. 前記インタフェース回路は、完全なメッセージを伝達してもよいことを特徴とする、請求項１に記載の集積回路。
5. 前記インタフェース回路は、受信したおよび／または送信されるデータのバッファ記憶を行うことを特徴とする、請求項１に記載の集積回路。
6. 前記シリアル／パラレルコンバータは、ＳＣＩ／ＵＡＲＴ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ／Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）インタフェース規格に準拠するシリアルデータをパラレルデータに、またはその逆に変換することを特徴とする、請求項１に記載の集積回路。

Images