KR20180020164A - 라인 동작 검출기를 구비한 ｕａｒｔ - Google Patents

라인 동작 검출기를 구비한 ｕａｒｔ Download PDF

Info

Publication number
KR20180020164A
KR20180020164A KR1020177036680A KR20177036680A KR20180020164A KR 20180020164 A KR20180020164 A KR 20180020164A KR 1020177036680 A KR1020177036680 A KR 1020177036680A KR 20177036680 A KR20177036680 A KR 20177036680A KR 20180020164 A KR20180020164 A KR 20180020164A
Authority
KR
South Korea
Prior art keywords
edge detector
coupled
uart
line
rising
Prior art date
Application number
KR1020177036680A
Other languages
English (en)
Inventor
로샨 사무엘
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20180020164A publication Critical patent/KR20180020164A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

범용 비동기식 수신기/송신기(UART) 모듈이 개시된다. UART 모듈은 UART 모듈의 데이터 라인과 결합되는 에지 검출기를 포함할 수 있고, 여기서 에지 검출기는 상승 및 하강 에지에서 카운터를 리셋한다.

Description

라인 동작 검출기를 구비한 ＵＡＲＴ
관련 출원에 대한 상호 참조
본 출원은 2015년 6월 23일 출원된 미국 가출원 번호 62/183,272 호의 우선이익을 주장하며, 상기 미국 가출원은 모든 목적들을 위해 본 출원에 참조로 통합된다.
기술 분야
본 개시는 직렬 인터페이스들에 관한 것으로, 특히 라인 동작 검출기를 구비한 범용 비동기식 수신기/송신기(UART) 인터페이스에 관한 것이다.
UART들은 잘 알려져 있으며, 통신 채널을 제공하기 위한 마이크로컨트롤러들에 일반적으로 사용된다. UART 인터페이스는 병렬 데이터를 직렬 송신 형식으로 변환한다. 각종 프로토콜들이 존재하며, EIA, RS-232, RS-422 또는 RS-485와 같은 다양한 통신 표준에 의해 정의된 바와 같은 UART 통신에 사용된다. DMX 프로토콜과 같은 다른 프로토콜들은 RS-232 인터페이스와 동일한 인터페이스 구성을 사용한다.
전용 타이머 또는 소프트웨어에 의존하지 않는 단순화된 방식으로 특정 프로토콜들에 따른 타임아웃 주기를 가능케 하는 UART를 제공할 필요가 있다.
다양한 실시예들에 의해, 범용 비동기식 수신기/송신기(UART) 모듈이 개시된다. 상기 UART 모듈은 상기 UART 모듈의 데이터 라인과 결합되고 상승 및 하강 에지에서 카운터를 리셋하는 에지 검출기를 포함할 수 있다.
일부 실시예들에서, 상기 에지 검출기는 수신 라인과 결합되는 제1 에지 검출기 회로를 포함할 수 있다. 이러한 실시예들에서, 외부 수신 라인은 버퍼 및 데이터 복구 유닛과 결합되고, 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합된다. 다른 이러한 실시예들에서, 상기 모듈은 각각의 상승 및 하강 에지에서 리셋되는 제1 카운터를 더 포함할 수 있다.
일부 실시예들에서, 상기 에지 검출기는 송신 라인과 결합되는 제2 에지 검출기 회로를 포함할 수 있다. 이러한 실시예들에서, 상기 모듈은 또한, 외부 핀 및 제2 에지 검출기와 결합된 버퍼와 결합되는 송신 레지스터를 포함할 수 있다. 다른 이러한 실시예들에서, 상기 모듈은 상기 송신 라인의 각각의 상승 및 하강 에지에서 리셋되는 제2 카운터를 더 포함할 수 있다.
다양한 실시예들에 의해, 마이크로컨트롤러가 개시된다. 상기 마이크로컨트롤러는 에지 검출기를 포함하는 범용 비동기식 수신기/송신기(UART) 모듈을 포함할 수 있고, 상기 에지 검출기는 상기 UART 모듈의 데이터 라인과 결합되고 상승 및 하강 에지에서 카운터를 리셋하고, 여기서 상기 마이크로컨트롤러는 통신 프로토콜과 관련된 타임아웃 주기를 타이밍하기 위한 전용 타이머를 포함하지 않는다.
일부 실시예들에서, 상기 에지 검출기는 수신 라인과 결합되는 제 1 에지 검출기 회로를 포함할 수 있다. 이러한 실시예들에서, 외부 수신 라인은 버퍼 및 데이터 복구 유닛과 결합되고, 여기서 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합된다. 다른 이러한 실시예들에서, 상기 모듈은 각각의 상승 및 하강 에지에서 리셋되는 제1 카운터를 더 포함할 수 있다.
일부 실시예들에서, 상기 에지 검출기는 송신 라인과 결합되는 제2 에지 검출기 회로를 포함할 수 있다. 이러한 실시예들에서, 상기 모듈은 또한, 외부 핀 및 제2 에지 검출기와 결합된 버퍼와 결합되는 송신 레지스터를 포함할 수 있다. 다른 이러한 실시예들에서, 상기 모듈은 상기 송신 라인의 각각의 상승 및 하강 에지에서 리셋되는 제2 카운터를 더 포함할 수 있다.
다양한 실시예에 의해, 범용 비동기식 수신기/송신기(UART) 모듈이 개시된다. 상기 모듈은 수신 라인과 결합되는 제1 에지 검출기 회로 - 여기서 상기 제 1 에지 검출기는 상기 수신 라인의 상승 및 하강 에지에서 제1 카운터를 리셋함 -; 및 송신 라인과 결합되는 제2 에지 검출기 회로 - 여기서 상기 제2 에지 검출기는 상기 송신 라인의 상승 및 하강 에지에서 제2 카운터를 리셋함 - 를 포함할 수 있다.
일부 실시예들에서, 상기 수신 라인은 버퍼 및 데이터 복구 유닛과 결합될 수 있고, 여기서 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합된다. 이러한 실시예들에서, 송신 레지스터는 외부 핀 및 상기 제2 에지 검출기와 결합되는 버퍼와 결합될 수 있다.
일부 실시예들에서, 상기 제1 및 제2 타이머들은 통신 프로토콜과 관련된 타임아웃 주기를 타이밍하도록 동작 가능할 수 있다. 이러한 실시예들에서, 상기 통신 프로토콜은 디지털 멀티플렉스 프로토콜을 포함할 수 있다. 다른 이러한 실시예들에서, 상기 타임아웃 주기는 1초일 수 있다.
도 1은 공지된 마이크로컨트롤러들에서 구현되는 것과 같은 공지된 범용 비동기식 수신기 송신기의 공지된 송신기 모듈의 예를 도시한 도면이다.
도 2는 공지된 마이크로컨트롤러들에서 구현되는 것과 같은 공지된 범용 비동기식 수신기 송신기의 공지된 수신기 모듈의 예를 도시한 도면이다.
도 3은 본 개시의 소정 실시예들에 따른, 라인 천이들을 모니터링하기 위한 수신 UART 모듈의 예를 도시한 도면이다.
도 4는 본 개시의 소정 실시예들에 따른, 라인 천이들을 모니터링하기 위한 송신 UART 모듈의 예를 도시한 도면이다.
많은 마이크로컨트롤러들에 의해 사용되는 특정의 알려진 UART들은 "타임아웃" 주기를 사용하는 다양한 통신 프로토콜을 처리하도록 구현될 수 있다. 예를 들어, 디지털 멀티플렉스("DMX") 프로토콜은 1초만큼 길 수 있는 타임아웃 주기를 구현한다. 일부 실시예들에서, 타임아웃 주기을 구현하는데 관련된 소프트웨어 오버헤드를 줄이기 위한 노력으로, 활동 검출기는 소프트웨어 루틴을 구현하기보다는 온보드(onboard) 타이머를 설정 또는 리셋하기 위해 데이터 라인 상의 송신들을 모니터링한다.
도 1 및 도 2는 많은 마이크로컨트롤러들에서 구현되는 것과 같은 전형적인 종래의 범용 비동기식 수신기/송신기를 보여준다. 도 1은 송신기 모듈을 도시하고 도 2는 관련된 수신기 모듈을 도시한다. UART 모듈은 직렬 I/O 통신 주변기기이다. UART 모듈은 디바이스 프로그램 실행과는 관계없이 입력 또는 출력 직렬 데이터 전송을 수행하는데 필요한 모든 클럭 생성기들, 시프트 레지스터들 및 데이터 버퍼들을 포함한다. 직렬 통신 인터페이스(SCI)라고도 하는 UART는 전이중(full-duplex) 비동기 시스템으로서 구성될 수 있다. 전이중 모드는 CRT 단말기 및 개인용 컴퓨터와 같은 주변 시스템들과의 통신에 유용하다.
일부 실시예들에서, UART 모듈은 예를 들어 로컬 상호연결 네트워크(LIN; Local Interconnect Network) 버스 시스템들에서 유용할 수 있는 다음과 같은 부가적인 특징들을 포함할 수 있다: 보 레이트(baud rate)의 자동 검출 및 교정; 웨이크-업 온 브레이크 수신(Wake-up on Break reception); 13-비트 브레이크 문자 송신. 슬립(Sleep) 모드 동안에는, UART로의 모든 클록들이 일시 중단될 수 있다. 이 때문에, 보 레이트 생성기는 비활성 상태일 수 있으며, 적절한 문자 수신이 수행될 수 없다. 자동 웨이크-업 기능으로 인해, 결합되는 마이크로컨트롤러는 수신/데이터 송신 라인의 활성화로 인해 웨이크-업될 수 있다. 이 기능은 비동기식 모드에서만 사용될 수 있다. 자동 웨이크-업 기능은 UART의 특정 메모리 부분을 설정하여 인에이블될 수 있다. 예를 들면, 자동 웨이크-업 기능은 BAUDCON 레지스터의 웨이크-업 인에이블(wake-up enable; WUE) 비트를 설정하여 인에이블될 수 있다. 일단 설정되면, RX/DT 라인의 정상 수신 시퀀스는 디스에이블 될 수 있으며, 향상된 범용 동기식 비동기식 수신기 송신기(EUSART; Enhanced Universal Synchronous Asynchronous Receiver Transmitter)는 유휴(idle) 상태로 유지되어, CPU 모드와 독립적인 웨이크-업 이벤트를 모니터링할 수 있다. 웨이크-업 이벤트는 예를 들어, RX/DT 라인에서 하이-로우 천이로 이루어질 수 있다. (이것은 동기화 브레이크의 시작 또는 LIN 프로토콜에 대한 웨이크-업 신호 문자와 일치한다.) EUSART 모듈은 웨이크-업 이벤트와 일치하는 수신 인터럽트 플래그(예: RCIF 인터럽트)를 생성할 수 있다. 상기 인터럽트는 정상적인 CPU 동작 모드들에서 Q 클럭들에 동기식으로 생성될 수 있으며, 디바이스가 슬립 모드에 있으면 비동기식으로 생성될 수 있다. 인터럽트 조건은 UART의 또 하나의 메모리 부분(예를 들어, RCREG 레지스터)을 판독함으로써 소거될 수 있다. WUE 비트는 브레이크의 끝에서 RX 라인 상의 로우에서 하이로의 천이에 의해 자동으로 소거될 수 있다. 이것은 브레이크 이벤트가 끝났음을 사용자에게 신호로 알린다. 이 시점에서 EUSART 모듈은 다음 문자를 수신하도록 대기중인 유휴 모드일 수 있다.
UART는 표준 비-제로 복귀(NRZ; non-return-to-zero) 형식을 사용하여 데이터를 송신 및 수신할 수 있다. NRZ는 두 가지 레벨들: '1' 데이터 비트를 나타내는 고전압 출력("VOH") 마크 상태와 '0' 데이터 비트를 나타내는 저전압 출력("VOL") 공간 상태로 구현된다. NRZ는 동일한 값을 연속적으로 송신한 데이터 비트들이 각각의 비트 송신 사이의 중립 레벨로 돌아가지 않고서 그 비트의 출력 레벨에 머물러 있다는 사실을 가리킨다. NRZ 송신 포트는 마크 상태에서 유휴이다. 각각의 문자 송신은 하나의 시작 비트와 뒤이어지는 8개 또는 9개의 데이터 비트들로 이루어지며, 항상 하나 이상의 정지 비트들에 의해 종료된다. 시작 비트는 항상 공백(space)이며, 정지 비트들은 항상 마크들이다. 가장 일반적인 데이터 형식은 8 비트이다. 각각의 송신된 비트는 1/(보 레이트)의 주기 동안 유지된다. 온칩 전용 8-비트/16-비트 보 레이트 생성기는 시스템 발진기로부터 표준 보 레이트 주파수들을 유도하는데 사용된다. UART는 최하위 비트를 먼저 송신 및 수신할 수 있다. UART의 송신기와 수신기는 기능적으로 독립적이지만, 동일한 데이터 형식과 보 레이트를 공유할 수 있다. 패리티는 일부 실시예들에 따라 지원되지 않을 수 있지만, 소프트웨어로 구현되고 9번째 데이터 비트로서 저장될 수 있다. 비동기 모드는 전형적으로 RS-232 시스템들에서 사용된다. 수신기 블록도가 도 2에 도시되어 있다. 데이터는 RX/DT 핀에서 수신되고 데이터 복구 블록을 구동한다. 데이터 복구 블록은 실제로 보 레이트의 16배 속도로 동작하는 고속 시프터이지만, 직렬 수신 시프트 레지스터(RSR)는 비트 속도로 동작한다. 문자의 모든 8 또는 9 비트가 시프트인될 때, 그것들은 즉시 2 문자 선입 선출(FIFO) 메모리로 전송된다. FIFO 버퍼링은 두 개의 완전한 문자들의 수신을 가능케 하고, 소프트웨어가 UART 수신기를 서비스하기 시작해야 하기 전에 세 번째 문자의 시작을 가능케 한다. FIFO 및 RSR 레지스터들은 일부 실시예들에 따라 소프트웨어에 의해 직접 액세스 가능하지 않다. 수신된 데이터로의 액세스는 RCREG 레지스터를 통해 제공될 수 있다.
도 3 및 도 4는 본 개시의 특정 실시예들에 따른 예시적인 UART 모듈들(300, 400)을 도시한다. 일부 실시예들에서, UART 모듈들(300, 400)은 무엇보다도 다음과 같은 추가 동작 모드들을 포함할 수 있다: 전이중(Full-duplex) 비동기 송신 및 수신; 2-문자 입력 버퍼; 1-문자 출력 버퍼; 프로그램 가능한 8 비트 또는 9 비트 문자 길이; 9 비트 모드의 어드레스 검출; 입력 버퍼 오버런 에러 검출; 수신된 문자 프레이밍(framing) 에러 검출; 슬립(Sleep) 동작.
DMX 프로토콜과 같은 많은 통신 프로토콜들에는 타임아웃 요구 사항들이 있다. 그러나 타임아웃들은 1초만큼 길 수 있다. 다양한 실시예들에 따르면, 카운터 비트들의 수를 감소시키기 위해, 활동 검출기는 전용 타이머 대신 온보드 타이머를 설정 또는 재설정하기 위해 라인 상의 천이들을 모니터링한다.
도 3은 본 개시의 특정 실시예들에 따른, 라인 천이들을 모니터링하기 위한 UART 모듈(300)을 수신하는 일례를 도시한다. 일부 실시예들에서, UART(300)는 보 레이트 생성기(302) 및 수신 라인(304)에 결합되는 에지 검출기(306)를 포함할 수 있다. 에지 검출기(306)는 UART 모듈(300)의 데이터 라인의 에지를 검출하도록 동작할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 에지 검출기(306)는 RX 라인(304) 상의 에지를 검출하도록 동작할 수 있다. 에지 검출기(306)의 출력부는 데이터 라인(예컨대, RX 라인(304)) 상의 활동이 발생할 때마다 리셋될 수 있는 온-칩 타이머에 결합될 수 있다. 일부 실시예들에서, 에지 검출기(306)는 또한 데이터 복구 유닛(308)의 출력부에 결합될 수 있다. 데이터 복구 유닛(308)은 RX 라인(304)으로부터 입력되는 데이터 스트림을 수신하도록 동작할 수 있다. 이러한 실시예들에서, UART(300)는 또한, 샘플링된 데이터 스트림에 하강 에지 또는 상승 에지가 존재할 때마다 리셋되는 카운터를 포함할 수 있다.
도 4는 본 개시의 특정 실시예들에 따른, 라인 천이들을 모니터링하기 위한 예시적인 송신 UART 모듈(400)을 도시한다. 일부 실시예들에서, UART 모듈(400)은 보 레이트 생성기(402) 및 송신 라인(404)에 결합되는 에지 검출기(408)를 포함할 수 있다. 에지 검출기(408)는 TX 라인(404) 상의 에지를 검출하도록 동작할 수 있다. 일부 실시예들에서, UART 모듈(400)은 또한, 외부 핀 및 에지 검출기(408)와 결합되는 버퍼에 결합되는 송신 레지스터(406)를 포함할 수 있다. 이러한 실시예들에서, UART 모듈(400)은 송신 라인 상의 각각의 상승 및 하강 에지에서 리셋되는 제2 카운터를 포함할 수 있다.
전용 타이머 또는 소프트웨어에 의존하지 않는 단순화된 방식으로 특정 프로토콜들에 따른 타임아웃 주기를 가능케 하는 UART를 제공할 필요가 있다.

Claims (20)

  1. 에지 검출기를 포함하는 범용 비동기식 수신기/송신기(UART) 모듈로서,
    상기 에지 검출기는 상기 UART 모듈의 데이터 라인과 결합되고 상승 및 하강 에지에서 카운터를 리셋하는, 범용 비동기식 수신기/송신기(UART) 모듈.
  2. 제1항에 있어서,
    상기 에지 검출기는 수신 라인과 결합되는 제1 에지 검출기 회로를 포함하는, UART.
  3. 제2항에 있어서,
    외부 수신 라인은 버퍼 및 데이터 복구 유닛과 결합되고, 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합되는, UART.
  4. 제2항 또는 제3항에 있어서,
    각각의 상승 및 하강 에지에서 리셋되는 제1 카운터를 더 포함하는 UART.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 에지 검출기는 송신 라인과 결합되는 제2 에지 검출기 회로를 포함하는, UART.
  6. 제5항에 있어서,
    송신 레지스터는 외부 핀 및 제2 에지 검출기와 결합되는 버퍼와 결합되는, UART.
  7. 제5항 또는 제6항에 있어서,
    상기 송신 라인의 각각의 상승 및 하강 에지에서 리셋되는 제2 카운터를 더 포함하는 UART.
  8. 마이크로컨트롤러로서,
    에지 검출기를 포함하는 범용 비동기식 수신기/송신기(UART) 모듈을 포함하고,
    상기 에지 검출기는 상기 UART 모듈의 데이터 라인과 결합되고 상승 및 하강 에지에서 카운터를 리셋하고,
    상기 마이크로컨트롤러는 통신 프로토콜과 관련된 타임아웃 주기를 타이밍하기 위한 전용 타이머를 포함하지 않는, 마이크로컨트롤러.
  9. 제8항에 있어서,
    상기 에지 검출기는 수신 라인과 결합되는 제1 에지 검출기 회로를 포함하는, 마이크로컨트롤러.
  10. 제9항에 있어서,
    외부 수신 라인은 버퍼 및 데이터 복구 유닛과 결합되고, 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합되는, 마이크로컨트롤러.
  11. 제9항 또는 제10항에 있어서,
    각각의 상승 및 하강 에지에서 리셋되는 제1 카운터를 더 포함하는 마이크로컨트롤러.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 에지 검출기는 송신 라인과 결합되는 제2 에지 검출기 회로를 포함하는, 마이크로컨트롤러.
  13. 제12항에 있어서,
    송신 레지스터는 외부 핀 및 제2 에지 검출기와 결합되는 버퍼와 결합되는, 마이크로컨트롤러.
  14. 제12항 또는 제13항에 있어서,
    상기 송신 라인의 각각의 상승 및 하강 에지에서 리셋되는 제2 카운터를 더 포함하는 마이크로컨트롤러.
  15. 범용 비동기식 수신기/송신기(UART) 모듈로서,
    수신 라인과 결합되는 제1 에지 검출기 회로 - 상기 제1 에지 검출기는 상기 수신 라인의 상승 및 하강 에지에서 제1 카운터를 리셋함 -; 및
    송신 라인과 결합되는 제2 에지 검출기 회로 - 상기 제2 에지 검출기는 상기 송신 라인의 상승 및 하강 에지에서 제2 카운터를 리셋함 - 를 포함하는, 범용 비동기식 수신기/송신기(UART) 모듈.
  16. 제15항에 있어서,
    상기 수신 라인은 버퍼 및 데이터 복구 유닛과 결합되고, 상기 제1 에지 검출기는 상기 데이터 복구 유닛의 출력부와 결합되는, UART.
  17. 제15항 또는 제16항에 있어서,
    송신 레지스터는 외부 핀 및 상기 제2 에지 검출기와 결합되는 버퍼와 결합되는, UART.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 제1 및 제2 타이머들은 통신 프로토콜과 관련된 타임아웃 주기를 타이밍하도록 동작 가능한, UART.
  19. 제18항에 있어서,
    상기 통신 프로토콜은 디지털 멀티플렉스 프로토콜을 포함하는, UART.
  20. 제18항 또는 제19항에 있어서,
    상기 타임아웃 주기는 1초인, UART.
KR1020177036680A 2015-06-23 2016-06-22 라인 동작 검출기를 구비한 ｕａｒｔ KR20180020164A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562183272P 2015-06-23 2015-06-23
US62/183,272 2015-06-23
US15/188,464 US10425268B2 (en) 2015-06-23 2016-06-21 UART with line activity detector
US15/188,464 2016-06-21
PCT/US2016/038614 WO2016209861A1 (en) 2015-06-23 2016-06-22 Uart with line activity detector

Publications (1)

Publication Number Publication Date
KR20180020164A true KR20180020164A (ko) 2018-02-27

Family

ID=56345242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036680A KR20180020164A (ko) 2015-06-23 2016-06-22 라인 동작 검출기를 구비한 ｕａｒｔ

Country Status (7)

Country Link
US (1) US10425268B2 (ko)
EP (1) EP3314450A1 (ko)
JP (1) JP2018525861A (ko)
KR (1) KR20180020164A (ko)
CN (1) CN107810495B (ko)
TW (1) TW201702895A (ko)
WO (1) WO2016209861A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310922A (en) * 1980-01-10 1982-01-12 Lichtenberger W Wayne Bit sampling multiplexer apparatus
JP3166458B2 (ja) * 1993-12-20 2001-05-14 富士通株式会社 タイマー回路
US5715077A (en) * 1994-09-19 1998-02-03 Vlsi Technology, Inc. Multi-mode infrared input/output interface
US5728154A (en) * 1996-02-29 1998-03-17 Minnesota Mining And Manfacturing Company Communication method for implantable medical device
GB2324688A (en) * 1997-04-25 1998-10-28 Motorola Ltd A modem in which bit rate is determined using the width of a start bit
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
FR2830954A1 (fr) 2001-10-15 2003-04-18 St Microelectronics Sa Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge
KR101173975B1 (ko) * 2006-01-23 2012-08-16 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 통신 회로 및 그 방법
JP5541234B2 (ja) * 2011-06-08 2014-07-09 株式会社デンソー トランシーバ
US20140015362A1 (en) * 2012-07-13 2014-01-16 Hsi-Chieh CHENG Sphere zone coupling of magnetic devices and multiple applications
US20140153623A1 (en) * 2012-11-30 2014-06-05 Dinkle Enterprise Co., Ltd. Device for auto baud rate detection
CN105684385B (zh) * 2013-09-04 2020-05-19 飞利浦灯具控股公司 用于通过dmx网络的互联网协议通信的方法和设备
US10049072B2 (en) * 2013-11-18 2018-08-14 Infineon Technologies Ag Method and apparatus for use in a data processing system

Also Published As

Publication number Publication date
JP2018525861A (ja) 2018-09-06
WO2016209861A1 (en) 2016-12-29
US20160380798A1 (en) 2016-12-29
CN107810495B (zh) 2021-07-06
CN107810495A (zh) 2018-03-16
EP3314450A1 (en) 2018-05-02
TW201702895A (zh) 2017-01-16
US10425268B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
EP3008610B1 (en) Camera control interface extension bus
US9852104B2 (en) Coexistence of legacy and next generation devices over a shared multi-mode bus
CN107771331B (zh) 独立式uark brk检测
EP3268868B1 (en) Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
CN107534548B (zh) 用于基于脉冲的多线链路的时钟和数据恢复
US10139875B2 (en) Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
Mahat Design of a 9-bit UART module based on Verilog HDL
US8639851B2 (en) Serial bit processor
KR20090017643A (ko) 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화
US20150234773A1 (en) Technique to avoid metastability condition and avoid unintentional state changes of legacy i2c devices on a multi-mode bus
CN107810495B (zh) 具有线活动检测器的uart
CN210405365U (zh) 多协议聚合传输装置及系统
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
Gupta et al. Analysis of Universal Asynchronous Receiver-Transmitter (UART)
CN110865954A (zh) 基于dma的spi设备间通信自动界定可变长帧结束的方法
JP2006165992A (ja) スケルチ回路及びこれを用いた通信装置
CN109842575B (zh) 一种429总线接收节点大容差采样电路
CN115694773A (zh) 私有can总线帧同步结构及其搭建的氛围灯光流控制系统
WO2015095382A1 (en) CCIe RECEIVER LOGIC REGISTER WRITE ONLY WITH RECEIVER CLOCK