TW201702895A - 具有線活動偵測器之通用非同步接收器／傳輸器 - Google Patents

具有線活動偵測器之通用非同步接收器／傳輸器 Download PDF

Info

Publication number
TW201702895A
TW201702895A TW105119770A TW105119770A TW201702895A TW 201702895 A TW201702895 A TW 201702895A TW 105119770 A TW105119770 A TW 105119770A TW 105119770 A TW105119770 A TW 105119770A TW 201702895 A TW201702895 A TW 201702895A
Authority
TW
Taiwan
Prior art keywords
edge detector
coupled
uart
module
line
Prior art date
Application number
TW105119770A
Other languages
English (en)
Inventor
羅杉 山繆
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201702895A publication Critical patent/TW201702895A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明揭示一種通用非同步接收器/傳輸器(UART)模組。該UART模組可包含一邊緣偵測器，其與該UART模組之一資料線耦合，其中該邊緣偵測器於一上升及一下降邊緣重設一計數器。

Description

具有線活動偵測器之通用非同步接收器/傳輸器 [相關申請案之交叉參考]
本申請案主張2015年6月23日申請之美國臨時專利申請案第62/183,272號之優先權，該案為了所有目的特此以引用方式併入本文中。
本發明係關於串列介面，尤其係關係具有線活動偵測器之一通用非同步接收器/傳輸器(UART)介面。
UART係眾所周知的且通常用於微控制器以提供一通信通道。一UART介面將並列資料轉譯成一串列傳輸形式。各種類型之協定存在且用於UART通信，如藉由各種通信標準(諸如EIA、RS-232、RS-422或RS-485)界定。其他協定(諸如DMX協定)使用與一RS-232介面相同之介面組態。
需要提供一種UART，其允許依一簡化方式根據某些協定之一逾時週期，而不依賴於一專用計時器或軟體。
根據各種實施例，揭示一種通用非同步接收器/傳輸器(UART)模組。該UART模組可包含一邊緣偵測器，其與該UART模組之一資料線耦合，其中該邊緣偵測器於一上升及一下降邊緣重設一計數器。
在一些實施例中，該邊緣偵測器可包含一第一邊緣偵測器電 路，其與一接收線耦合。在此等實施例中，一外部接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。在其他此等實施例中，該模組可進一步包含於各上升及下降邊緣重設之一第一計數器。
在一些實施例中，該邊緣偵測器可包含一第二邊緣偵測器電路，其與一傳輸線耦合。在此等實施例中，該模組亦可包含一傳輸暫存器，其與一緩衝器耦合，該緩衝器與一外部接腳及一第二邊緣偵測器耦合。在其他此等實施例中，該模組可包含於該傳輸線上之各上升及下降邊緣重設之一第二計數器。
根據各種實施例，揭示一種微控制器。該微控制器可包含一通用非同步接收器/傳輸器(UART)模組，其包括一邊緣偵測器，該邊緣偵測器與該UART模組之一資料線耦合，其中該邊緣偵測器於一上升及一下降邊緣重設一計數器，其中該微控制器不包含用於計時與一通信協定相關聯之一逾時週期之一專用計時器。
在一些實施例中，該邊緣偵測器可包含一第一邊緣偵測器電路，其與一接收線耦合。在此等實施例中，一外部接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。在其他此等實施例中，該模組可進一步包含於各上升及下降邊緣上重設之一第一計數器。
在一些實施例中，該邊緣偵測器可包含一第二邊緣偵測器電路，其與一傳輸線耦合。在此等實施例中，該模組亦可包含一傳輸暫存器，其與一緩衝器耦合，該緩衝器與一外部接腳及一第二邊緣偵測器耦合。在其他此等實施例中，該模組可包含於該傳輸線上之各上升及下降邊緣重設之一第二計數器。
根據各種實施例，揭示一種通用非同步接收器/傳輸器(UART)模組。該模組可包含一第一邊緣偵測器電路，其與一接收線耦合，其 中該第一邊緣偵測器於該接收線之一上升及一下降邊緣重設一第一計數器；及一第二邊緣偵測器電路，其與一傳輸線耦合，其中該第二邊緣偵測器於該傳輸線之一上升及一下降邊緣重設一第二計數器。
在一些實施例中，該接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。在替代實施例中，一傳輸暫存器與一緩衝器耦合，該緩衝器與一外部接腳及該第二邊緣偵測器耦合。
在一些實施例中，該第一計時器及該第二計時器可操作以計時與一通信協定相關聯之一逾時週期。在此等實施例中，該通信協定可包含一數位多工協定。在其他此等實施例中，該逾時週期可為一秒。
300‧‧‧UART模組/UART
302‧‧‧鮑率產生器
304‧‧‧RX線/接收線
306‧‧‧邊緣偵測器
308‧‧‧資料復原單元
400‧‧‧UART模組
402‧‧‧鮑率產生器
404‧‧‧傳輸線/TX線
406‧‧‧傳輸暫存器
408‧‧‧邊緣偵測器
圖1繪示如實施於已知微控制器中之一已知通用非同步接收器傳輸器之一實例性已知傳輸器模組；圖2繪示如實施於已知微控制器中之一已知通用非同步接收器傳輸器之一實例性已知接收器模組；圖3繪示根據本發明之某些實施例之用於監測線轉變之一實例性接收UART模組；及圖4繪示根據本發明之某些實施例之用於監測線轉變之一實例性傳輸UART模組。
由許多微控制器使用之某些已知UART可經實施以處置使用一「逾時」週期之各種通信協定。例如，數位多工(「DMX」)協定實施可長達一秒之一逾時週期。在一些實施例中，為努力減少實施逾時週期中所涉及之軟體額外耗用，一活動偵測器監測一資料線上之傳輸以設定或重設一內建計時器，而非實施一軟體常式。
圖1及圖2展示如實施於許多微控制器中之一典型習知通用非同 步接收器/傳輸器。圖1展示展示一傳輸器模組，及圖2展示一相關聯接收器模組。UART模組係一串列I/O通信周邊設備。UART模組含有獨立於裝置程式執行而執行一輸入或輸出串列資料傳送所需之所有時脈產生器、位移暫存器及資料緩衝器。UART(亦稱為一串列通信介面(SCI))可經組態為一全雙工非同步系統。全雙工模式對於與周邊系統(諸如CRT終端機及個人電腦)通信而言係有用的。
在一些實施例中，UART模組可包含在(例如)區域互連網路(LIN)匯流排系統中可為有用的以下額外特徵：鮑率之自動偵測及校準；Break(間斷)接收時喚醒(Wake-up on Break reception)；；13位元Break字元發送。在休眠模式期間，可暫停至UART之所有時脈。由於此，鮑率產生器可為非作用的且無法執行一合適字元接收。自動喚醒特徵可允許歸因於一接收/資料傳輸線上之活動而喚醒一經耦合之微控制器。此特徵僅在非同步模式中可為可用的。可藉由設定UART之一特定記憶體部分來啟用一自動喚醒特徵。例如，可藉由設定一BAUDCON暫存器之喚醒啟用(「WUE」)位元來啟用自動喚醒特徵。一旦設定，可停用RX/DT線上之正常接收序列，且一增強通用同步非同步接收器傳輸器(「EUSART」)可保持在一閒置狀態中，獨立於CPU模式監測一喚醒事件。一喚醒事件可由(例如)RX/DT線上之一高至低轉變組成。(此與用於LIN協定之一Sync Break(同步間斷)或一喚醒信號字元之開始一致)。EUSART模組可產生與喚醒事件一致之一接收中斷旗標(例如，一RCIF中斷)。在正常CPU操作模式中，可同步地產生至Q時脈之中斷，且若裝置處於休眠模式中時，則係非同步地。可藉由讀取UART之另一記憶體部分(例如，RCREG暫存器)來清除中斷條件。在Break結束時，可藉由RX線上之低至高轉變自動清除WUE位元。此發信號通知使用者Break事件結束。在此時，EUSART模組可處於閒置模式中等待接收下一個字元。
UART可使用一標準不歸零(NRZ)格式傳輸及接收資料。NRZ經實施具有兩個位準：表示一「1」資料位元之一高電壓輸出(「VOH」)標記狀態；及表示一「0」資料位元之一低電壓輸出(「VOL」)空白狀態。NRZ係指連續發送具有相同值之資料位元(其保持在該位元之輸出位準處而不返回至各位元發送之間之一中性位準)之事實。一NRZ傳輸埠閒置於標記狀態中。各字元傳輸由一個開始位元、其後接著8個或9個資料位元所組成，且始終由一或多個停止位元終止。開始位元始終係一空白且停止位元始終係標記。最常用之資料格式係8個位元。各經傳輸之位元持續1/(鮑率)之週期。晶片上專屬8位元/16位元鮑率產生器用於自系統振盪器導出標準鮑率頻率。UART首先可傳輸及接收最低有效位元。UART之傳輸器及接收器在功能上相互獨立，但可共用相同資料格式及鮑率。根據一些實施例，可不支援同位(parity)，但可同位以軟體實施且儲存為第9資料位元。非同步模式通常用於RS-232系統中。圖2中展示於收器方塊圖。資料接收於RX/DT接腳上且驅動資料復原區塊。資料復原區塊實際上係以16倍鮑率操作之一高速位移器，而串列接收位移暫存器(RSP)以位元率操作。當字元之所有8個或9個位元已移入，其等立即被傳送至一兩字元式先入先出(FIFO)記憶體(two character First-In-First-Out(FIFO)memory)。FIFO緩衝允許在軟體必須開始服務UART接收器之前接收兩個完整字元及開始一第三字元。根據一些實施例，FIFO及RSR暫存器藉由軟體並非係可直接存取的。可藉由RCREG暫存器給出對所接收之資料之存取。
圖3及圖4繪示根據本發明之某些實施例之實例性UART模組300、400。在一些實施例中，UART模組300、400可尤其包含以下額外操作模式：全雙工非同步傳輸及接收；兩字元式輸入緩衝(Two-character input buffer)；一字元式輸出緩衝(One-character output buffer)；可程式化8位元或9位元字元長度；以9位元模式之位址偵測；輸入緩衝超限錯誤偵測；所接收字元成框錯誤偵測；休眠操作。
許多通信協定(諸如DMX協定)具有逾時需求。然而，逾時可能長達一秒。根據各種實施例，為減少計數器位元數目，一活動偵測器監測線上之轉變以設定或重設一內建計時器而非一專用計時器。
圖3繪示根據本發明之某些實施例之用於監測線轉變之一實例性UART模組300。在一些實施例中，UART 300可包含邊緣偵測器306，其耦合至鮑率產生器302及接收線304。邊緣偵測器306可操作以偵測UART模組300之一資料線之一邊緣。例如，如圖3中所繪示。邊緣偵測器306可操作以偵測RX線304上之一邊緣。邊緣偵測器306之一輸出可耦合至一晶片上計時器，每一次資料線(例如，RX線304)上發生活動時，該晶片上計時器可被重設。在一些實施例中，邊緣偵測器306亦可耦合至一資料復原單元308之一輸出。資料復原單元308可操作以自RX線304接收一傳入資料串流。在此等實施例中，UART 300亦可包含一計數器，每一次一下降或上升邊緣存在於經取樣之資料串流中時，該計數器被重設。
圖4繪示根據本發明之某些實施例之用於監測線轉變之一實例性傳輸UART模組400。在一些實施例中，UART模組400可包含邊緣偵測器408，其耦合至鮑率產生器402及傳輸線404。邊緣偵測器408可操作以偵測TX線404上之一邊緣。在一些實施例中，UART模組400亦可包含傳輸暫存器406，其耦合至與一外部接腳及邊緣偵測器408耦合之一緩衝器。在此等實施例中，UART模組400可包含於傳輸線上之各上升及下降邊緣重設之一第二計數器。
需要提供一種UART，其允許依一簡化方式根據某些協定之一逾時週期，而不依賴於一專用計時器或軟體。
300‧‧‧UART模組/UART
302‧‧‧鮑率產生器
304‧‧‧RX線/接收線
306‧‧‧邊緣偵測器
308‧‧‧資料復原單元

Claims (20)

  1. 一種通用非同步接收器/傳輸器(UART)模組，其包括一邊緣偵測器，該邊緣偵測器與該UART模組之一資料線耦合，其中該邊緣偵測器於一上升及一下降邊緣重設一計數器。
  2. 如請求項1之UART模組，其中該邊緣偵測器包括一第一邊緣偵測器電路，其與一接收線耦合。
  3. 如請求項2之UART模組，其中一外部接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。
  4. 如請求項2之UART模組，其進一步包括於各上升及下降邊緣重設之一第一計數器。
  5. 如請求項1之UART模組，其中該邊緣偵測器包括一第二邊緣偵測器電路，其與一傳輸線耦合。
  6. 如請求項5之UART模組，其中一傳輸暫存器與一緩衝器耦合，該緩衝器與一外部接腳及一第二邊緣偵測器耦合。
  7. 如請求項5之UART模組，其進一步包括於該傳輸線上之各上升及下降邊緣重設之一第二計數器。
  8. 一種微控制器，其包括：一通用非同步接收器/傳輸器(UART)模組，其包括一邊緣偵測器，該邊緣偵測器與該UART模組之一資料線耦合，其中該邊緣偵測器於一上升及一下降邊緣重設一計數器；其中該微控制器不包含用於計時與一通信協定相關聯之一逾時週期之一專用計時器。
  9. 如請求項8之微控制器，其中該邊緣偵測器包括一第一邊緣偵測器電路，其與一接收線耦合。
  10. 如請求項9之微控制器，其中一外部接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。
  11. 如請求項9之微控制器，其進一步包括於各上升及下降邊緣重設之一第一計數器。
  12. 如請求項8之微控制器，其中該邊緣偵測器包括一第二邊緣偵測器電路，其與一傳輸線耦合。
  13. 如請求項12之微控制器，其中一傳輸暫存器與一緩衝器耦合，該緩衝器與一外部接腳及一第二邊緣偵測器耦合。
  14. 如請求項12之微控制器，其進一步包括於該傳輸線上之各上升及下降邊緣重設之一第二計數器。
  15. 一種通用非同步接收器/傳輸器(UART)模組，其包括：一第一邊緣偵測器電路，其與一接收線耦合，其中該第一邊緣偵測器於該接收線之一上升及一下降邊緣重設一第一計數器；及一第二邊緣偵測器電路，其與一傳輸線耦合，其中該第二邊緣偵測器於該傳輸線之一上升及一下降邊緣重設一第二計數器。
  16. 如請求項15之UART模組，其中該接收線與一緩衝器及一資料復原單元耦合，且其中該第一邊緣偵測器與該資料復原單元之一輸出耦合。
  17. 如請求項15之UART模組，其中一傳輸暫存器與一緩衝器耦合，該緩衝器與一外部接腳及該第二邊緣偵測器耦合。
  18. 如請求項15之UART模組，其中該第一計時器及該第二計時器可操作以計時與一通信協定相關聯之一逾時週期。
  19. 如請求項18之UART模組，其中該通信協定包括一數位多工協 定。
  20. 如請求項18之UART模組，其中該逾時週期為一秒。
TW105119770A 2015-06-23 2016-06-23 具有線活動偵測器之通用非同步接收器／傳輸器 TW201702895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562183272P 2015-06-23 2015-06-23
US15/188,464 US10425268B2 (en) 2015-06-23 2016-06-21 UART with line activity detector

Publications (1)

Publication Number Publication Date
TW201702895A true TW201702895A (zh) 2017-01-16

Family

ID=56345242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119770A TW201702895A (zh) 2015-06-23 2016-06-23 具有線活動偵測器之通用非同步接收器／傳輸器

Country Status (7)

Country Link
US (1) US10425268B2 (zh)
EP (1) EP3314450A1 (zh)
JP (1) JP2018525861A (zh)
KR (1) KR20180020164A (zh)
CN (1) CN107810495B (zh)
TW (1) TW201702895A (zh)
WO (1) WO2016209861A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310922A (en) * 1980-01-10 1982-01-12 Lichtenberger W Wayne Bit sampling multiplexer apparatus
JP3166458B2 (ja) * 1993-12-20 2001-05-14 富士通株式会社 タイマー回路
US5715077A (en) * 1994-09-19 1998-02-03 Vlsi Technology, Inc. Multi-mode infrared input/output interface
US5728154A (en) 1996-02-29 1998-03-17 Minnesota Mining And Manfacturing Company Communication method for implantable medical device
GB2324688A (en) * 1997-04-25 1998-10-28 Motorola Ltd A modem in which bit rate is determined using the width of a start bit
US6385210B1 (en) * 1998-04-17 2002-05-07 Ford Global Technologies, Inc. Method for detecting and resolving data corruption in a UART based communication network
FR2830954A1 (fr) 2001-10-15 2003-04-18 St Microelectronics Sa Dispositif de transmission de donnees asynchrones comprenant des moyens de controle de deviation d'horloge
KR101173975B1 (ko) * 2006-01-23 2012-08-16 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 통신 회로 및 그 방법
JP5541234B2 (ja) * 2011-06-08 2014-07-09 株式会社デンソー トランシーバ
US20140015362A1 (en) * 2012-07-13 2014-01-16 Hsi-Chieh CHENG Sphere zone coupling of magnetic devices and multiple applications
US20140153623A1 (en) * 2012-11-30 2014-06-05 Dinkle Enterprise Co., Ltd. Device for auto baud rate detection
WO2015033245A1 (en) * 2013-09-04 2015-03-12 Koninklijke Philips N.V. Method and device for internet protocol communication over a dmx network
US10049072B2 (en) * 2013-11-18 2018-08-14 Infineon Technologies Ag Method and apparatus for use in a data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Also Published As

Publication number Publication date
US20160380798A1 (en) 2016-12-29
WO2016209861A1 (en) 2016-12-29
CN107810495A (zh) 2018-03-16
CN107810495B (zh) 2021-07-06
KR20180020164A (ko) 2018-02-27
JP2018525861A (ja) 2018-09-06
US10425268B2 (en) 2019-09-24
EP3314450A1 (en) 2018-05-02

Similar Documents

Publication Publication Date Title
EP3126994B1 (en) Methods to send extra information in-band on inter-integrated circuit (i2c) bus
CN106796563B (zh) 用于芯片到芯片通信的系统和方法
TWI417703B (zh) 相容於通用序列匯流排協定之時脈同步方法
US20170117979A1 (en) Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy
JP6878300B2 (ja) マルチモード変調を用いる向上した仮想ｇｐｉｏ
US8548011B2 (en) Dynamic host clock compensation
EP3284229B1 (en) Clock and data recovery for pulse based multi-wire link
JP2017528830A (ja) 修正型ｕａｒｔインターフェースを有する可変フレーム長仮想ｇｐｉｏ
CN107771331B (zh) 独立式uark brk检测
US10111269B2 (en) Multi-gigabit wireless tunneling system
WO2017065923A1 (en) Methods to avoid i2c void message in i3c
JP2005260360A (ja) データ転送制御装置及び電子機器
US8639851B2 (en) Serial bit processor
KR20090017643A (ko) 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화
US9880895B2 (en) Serial interface with bit-level acknowledgement and error correction
US7116739B1 (en) Auto baud system and method and single pin communication interface
TW201702895A (zh) 具有線活動偵測器之通用非同步接收器／傳輸器
CN210405365U (zh) 多协议聚合传输装置及系统
JP2005142643A (ja) インターフェース回路、及び電子機器
WO2023159415A1 (en) Adaptive low-power signaling to enable link signal error recovery without increased link clock rates
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
Gupta et al. Analysis of Universal Asynchronous Receiver-Transmitter (UART)