DE102020127909A1

DE102020127909A1 - Signalempfangsvorrichtung und ein halbleitergerät mit der signalempfangsvorrichtung

Info

Publication number: DE102020127909A1
Application number: DE102020127909.4A
Authority: DE
Inventors: Soon Sung AN; Kwan Su SHON; Jin Ha Hwang
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2019-12-20
Filing date: 2020-10-23
Publication date: 2021-06-24
Also published as: SG10202011351TA; CN113014281B; KR20210079642A; US11539500B2; CN113014281A; US20210194665A1; US20220006605A1; US11153066B2

Abstract

Eine Signalempfangsvorrichtung kann eine High-Speed-Empfangsschaltung, eine Low-Speed-Empfangsschaltung, eine High-Speed-Synchronisationsschaltung und eine Low-Speed-Synchronisationsschaltung umfassen. Die High-Speed-Empfangsschaltung empfängt ein Eingangssignal und erzeugt in einem ersten Betriebsmodus ein mit High-Speed empfangenes Signal. Die High-Speed-Synchronisationsschaltung erzeugt ein mit High-Speed synchronisiertes Signal, um das mit High-Speed empfangene Signal mit einem Taktsignal zu synchronisieren. Die Low-Speed-Empfangsschaltung empfängt das Eingangssignal und erzeugt ein mit Low-Speed empfangenes Signal in einem zweiten Betriebsmodus. Die Low-Speed-Synchronisationsschaltung erzeugt ein mit Low-Speed synchronisiertes Signal, um das mit Low-Speed empfangene Signal mit dem Taktsignal zu synchronisieren. Je nach Betriebsmodus wird entweder das mit High-Speed synchronisierte Signal oder das mit Low-Speed synchronisierte Signal als ein internes Signal ausgewählt.

Description

QUERVERWEISE ZU VERWANDTEN ANMELDUNGEN
Die vorliegende Anmeldung beansprucht die Priorität gemäß 35 U.S.C. § 119(a) für die koreanische Anmeldung Nr. 10-2019-0171631 , die am 20. Dezember 2019 beim Korean Intellectual Property Office eingereicht wurde und die durch Bezugnahme in ihrer Gesamtheit in diese Anmeldung aufgenommen wird.
HINTERGRUND
Technisches Anwendungsgebiet
Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf eine integrierte Schaltungstechnik und insbesondere auf eine Signalempfangsvorrichtung sowie auf ein Halbleitergerät und ein Halbleitersystem, die dasselbe einschließen.
Stand der Technik
Eine elektronische Vorrichtung kann viele elektronische Komponenten einschließen. Unter den elektronischen Komponenten kann ein Computersystem eine große Anzahl von Halbleitergeräten umfassen, die aus Halbleitern zusammengesetzt sind. Die Halbleitergeräte, aus denen das Computersystem besteht, können miteinander kommunizieren und dabei Taktsignale und Daten senden und empfangen. Die Halbleitergeräte können synchron mit einem Taktsignal arbeiten. Die Halbleitergeräte können intern verschiedene Signale auf der Grundlage eines von einem externen Gerät übertragenen Signals erzeugen. Die Halbleitergeräte enthalten eine Signalempfangsvorrichtung, um das von der externen Vorrichtung übertragene Signal zu empfangen. Das Computersystem und der Halbleitergerät können in verschiedenen Kommunikationsumgebungen arbeiten. Abhängig von den Betriebsfrequenzen oder den Spannungspegeln der Versorgungsspannungen können verschiedene Kommunikationsumgebungen gebildet werden. Im Allgemeinen hat ein Signal, das zwischen Halbleitergeräten in einer Umgebung mit einer niedrigen Versorgungsspannung und einer hohen Frequenz übertragen wird, eine hohe Frequenz und eine niedrige Amplitude. Daher muss ein Empfänger mit relativ hoher Leistung verwendet werden. Andererseits hat ein Signal, das zwischen Halbleitergeräten in einer Umgebung mit einer hohen Versorgungsspannung und einer niedrigen Frequenz übertragen wird, eine niedrige Frequenz und eine hohe Amplitude. Daher muss ein Empfänger mit relativ geringer Leistung verwendet werden, um den Stromverbrauch zu reduzieren.
ZUSAMMENFASSUNG
In einer Ausführungsform kann eine Signalempfangsvorrichtung eine High-Speed-Empfangsschaltung, eine High-Speed-Synchronisationsschaltung, eine Low-Speed-Empfangsschaltung, eine Low-Speed-Synchronisationsschaltung und eine ersten Auswahlschaltung umfassen. Die High-Speed-Empfangsschaltung kann so konfiguriert sein, dass sie in einem ersten Betriebsmodus ein Eingangssignal empfängt und ein mit High-Speed empfangenes Signal erzeugt. Die High-Speed-Synchronisationsschaltung kann so konfiguriert werden, dass sie das mit High-Speed empfangene Signal mit einem Taktsignal synchronisiert, um ein mit High-Speed synchronisiertes Signal zu erzeugen. Die Low-Speed-Empfangsschaltung kann so konfiguriert werden, dass sie in einem zweiten Betriebsmodus das Eingangssignal empfängt und ein mit Low-Speed empfangenes Signal erzeugt. Die Low-Speed-Synchronisationsschaltung kann so konfiguriert werden, dass sie das mit Low-Speed empfangene Signal mit dem Taktsignal synchronisiert, um ein mit Low-Speed synchronisiertes Signal zu erzeugen. Die erste Auswahlschaltung kann so konfiguriert werden, dass sie eines von dem mit High-Speed synchronisierten Signal und dem mit Low-Speed synchronisierten Signal als ein internes Signal entsprechend einem Betriebsmodus ausgibt.
In einer Ausführungsform kann eine Signalempfangsvorrichtung eine erste Empfangsschaltung, eine zweite Empfangsschaltung, eine erste Auswahlschaltung, eine High-Speed-Synchronisationsschaltung, eine Low-Speed-Empfangsschaltung, eine Low-Speed-Synchronisationsschaltung und eine zweite Auswahlschaltung umfassen. Die erste Empfangsschaltung kann einen Puffer und einen ersten Verstärker umfassen. Die erste Empfangsschaltung kann so konfiguriert werden, dass sie ein Eingangssignal empfängt und ein erstes Empfangssignal erzeugt. Die zweite Empfangsschaltung kann einen zweiten Verstärker umfassen. Die zweite Empfangsschaltung kann so konfiguriert werden, dass sie das Eingangssignal empfängt und ein zweites Empfangssignal erzeugt. Die erste Auswahlschaltung kann so konfiguriert werden, dass sie eines der ersten und zweiten Empfangssignale als ein mit High-Speed empfangenes Signal ausgibt. Die High-Speed-Synchronisationsschaltung kann so konfiguriert werden, dass sie das mit High-Speed empfangene Signal synchron mit einem Taktsignal abtastet, um ein mit High-Speed synchronisiertes Signal zu erzeugen. Die Low-Speed-Empfangsschaltung kann so konfiguriert werden, dass sie das Empfangssignal empfängt und ein mit Low-Speed empfangenes Signal erzeugt. Die Low-Speed-Synchronisationsschaltung kann so konfiguriert werden, dass sie das mit Low-Speed empfangene Signal synchron mit dem Taktsignal abtastet, um ein mit Low-Speed synchronisiertes Signal zu erzeugen. Die zweite Auswahlschaltung kann so konfiguriert werden, dass sie das mit High-Speed synchronisierte Signal oder das mit Low-Speed synchronisierte Signal als internes Signal entsprechend einer Betriebsfrequenz ausgibt.
In einer Ausführungsform kann ein Halbleitergerät eine Mehrzahl von High-Speed-Datenempfangsschaltungen, eine High-Speed-Strobe-Empfangsschaltung, eine Mehrzahl von High-Speed-Synchronisationsschaltungen, eine Mehrzahl von Low-Speed-Empfangsschaltungen, eine Low-Speed-Strobe-Empfangsschaltung, eine Mehrzahl von Low-Speed-Synchronisationsschaltungen und eine erste Auswahlschaltung enthalten. Die Mehrzahl von High-Speed-Datenempfangsschaltungen kann so konfiguriert werden, dass sie jeweils eine Mehrzahl von Daten über eine Mehrzahl von High-Speed-Daten-Pads empfängt und eine Mehrzahl von mit High-Speed empfangenen Signalen erzeugt. Die High-Speed-Strobe-Empfangsschaltung kann so konfiguriert werden, dass sie ein Daten-Strobe-Signal und ein komplementäres Daten-Strobe-Signal über eine Mehrzahl von High-Speed-Strobe-Pads empfängt. Die Mehrzahl von High-Speed-Synchronisationsschaltungen kann konfiguriert werden, um die Mehrzahl von mit High-Speed empfangenen Signalen mit jeweils dem Daten-Strobe-Signal und dem komplementären Daten-Strobe-Signal zu synchronisieren, um eine Mehrzahl von mit High-Speed synchronisierten Signalen zu erzeugen. Die Mehrzahl von Low-Speed-Datenempfangsschaltungen kann so konfiguriert werden, dass sie die Mehrzahl von Daten jeweils über eine Mehrzahl von Low-Speed-Daten-Pads empfängt und eine Mehrzahl von mit Low-Speed empfangenen Signalen erzeugt. Die Low-Speed-Strobe-Empfangsschaltung kann so konfiguriert werden, dass sie das Daten-Strobe-Signal über ein oder mehrere Low-Speed-Strobe-Pads empfängt. Die Mehrzahl von Low-Speed-Synchronisationsschaltungen kann so konfiguriert werden, dass sie die Mehrzahl mit Low-Speed empfangenen Signalen mit dem Daten-Strobe-Signal synchronisiert, um eine Mehrzahl von mit Low-Speed synchronisierten Signalen zu erzeugen. Die erste Auswahlschaltung kann so konfiguriert werden, dass sie, entsprechend einer Betriebsfrequenz, die Mehrzahl von mit High-Speed synchronisierten Signalen als eine Mehrzahl von internen Signalen ausgibt oder die Mehrzahl mit Low-Speed synchronisierten Signalen als die Mehrzahl von internen Signalen ausgibt.
Figurenliste
Es zeigen:

1 ein Diagramm, das eine Konfiguration einer Signalempfangsvorrichtung gemäß einer Ausführungsform darstellt.
2 ein Diagramm, das die Konfiguration einer ersten Empfangsschaltung von 1 darstellt.
3 ein Diagramm, das die Konfiguration einer zweiten Empfangsschaltung von 1 darstellt.
4 ein Diagramm, das eine Konfiguration einer Low-Speed-Empfangsschaltung von 1 darstellt.
5 ein Diagramm, das eine Konfiguration eines Halbleitersystems gemäß einer Ausführungsform darstellt.
6 ein Diagramm, das eine Konfiguration eines Halbleitergeräts gemäß einer Ausführungsform darstellt.

DETAILLIERTE BESCHREIBUNG
1 ist ein Diagramm, das eine Konfiguration einer Signalempfangsvorrichtung 100 gemäß einer Ausführungsform darstellt. Unter Bezugnahme auf 1 kann die Signalempfangsvorrichtung 100 ein Eingangssignal IN empfangen und ein internes Signal INS erzeugen. Das Eingangssignal IN kann ein Signal sein, das von außerhalb eines Halbleitergeräts übertragen wird, das die Signalempfangsvorrichtung 100 oder eine andere Schaltung und/oder eine andere mit der Signalempfangsvorrichtung 100 gekoppelte Vorrichtung enthält. Die Signalempfangsvorrichtung 100 kann das Eingangssignal IN empfangen und ein Empfangssignal erzeugen und das empfangene Signal als das interne Signal INS synchron mit einem Taktsignal CLK ausgeben. Die Signalempfangsvorrichtung 100 kann eine Mehrzahl von Empfangspfaden enthalten und das Eingangssignal IN über einen oder mehrere Empfangspfade der Mehrzahl von Empfangspfaden entsprechend einer Betriebsfrequenz und/oder dem Spannungspegel einer externen Versorgungsspannung empfangen. In einer Ausführungsform kann die Betriebsfrequenz einer Frequenz eines Taktsignals entsprechen, das die Empfangsvorrichtung 100 empfängt und/oder mit dem die Empfangsvorrichtung 100 betriebsmäßig synchronisiert ist. In einer Ausführungsform kann die externe Versorgungsspannung einer Versorgungsspannung der Empfangseinrichtung 100 entsprechen.
Die Signalempfangsvorrichtung 100 kann einen High-Speed-Empfangspfad A und einen Low-Speed-Empfangspfad B einschließen. Wenn die Betriebsfrequenz relativ hoch ist, kann die Signalempfangsvorrichtung 100 das interne Signal INS aus dem Eingangssignal IN über den High-Speed-Empfangspfad A erzeugen. Wenn die Betriebsfrequenz relativ niedrig ist, kann die Signalempfangsvorrichtung 100 das interne Signal INS aus dem Eingangssignal IN über den Low-Speed-Empfangspfad B erzeugen. Wenn die Betriebsfrequenz hoch ist, kann das Eingangssignal IN eine kleine Amplitude und eine kurze Periode aufweisen. Da die Signalempfangsvorrichtung 100 in diesem Fall einen kleinen Spielraum für den Empfang des Eingangssignals IN hat, kann der High-Speed-Empfangspfad A eine Empfangsschaltung mit relativ hoher Leistung einschließen. Auf der anderen Seite kann das Eingangssignal IN bei niedriger Betriebsfrequenz eine große Amplitude und eine lange Periode aufweisen. Da in diesem Fall die Signalempfangsvorrichtung 100 einen ausreichenden Spielraum für das Empfangen des Eingangssignals IN haben kann, erfordert der Low-Speed-Empfangspfad B möglicherweise keine Empfangsschaltung mit hoher Leistung, sondern schließt eine Empfangsschaltung ein, die in der Lage ist, den Stromverbrauch zu minimieren. In einer Ausführungsform ist eine Betriebsfrequenz, die hoch ist, größer als eine Betriebsfrequenz, die niedrig ist. Wenn beispielsweise die Betriebsfrequenz hoch ist, kann das Eingangssignal IN eine kleinere Amplitude und eine kürzere Periode aufweisen als ein Eingangssignal IN, das einer niedrigen Betriebsfrequenz entspricht.
Die Signalempfangsvorrichtung 100 kann eine High-Speed-Empfangsschaltung 110, eine Low-Speed-Empfangsschaltung 120, eine High-Speed-Synchronisationsschaltung 130, eine Low-Speed-Synchronisationsschaltung 140 und eine Auswahlschaltung 150 einschließen. Die High-Speed-Empfangsschaltung 110 und die High-Speed-Synchronisationsschaltung 130 können in dem High-Speed-Empfangspfad A eingeschlossen sein, und die Low-Speed-Empfangsschaltung 120 und die Low-Speed-Synchronisationsschaltung 140 können in dem Low-Speed-Empfangspfad B eingeschlossen sein. Die High-Speed-Empfangsschaltung 110 kann in einem ersten Betriebsmodus das Eingangssignal IN empfangen und ein mit High-Speed empfangenes Signal HRS erzeugen. Der erste Betriebsmodus kann auf einen Betriebsmodus hinweisen, der bei relativ hoher Betriebsfrequenz durchgeführt wird. Die High-Speed-Empfangsschaltung 110 kann das Eingangssignal IN empfangen und das mit High-Speed empfangene Signal HRS erzeugen, wenn die Betriebsfrequenz relativ hoch ist. Die High-Speed-Synchronisationsschaltung 130 kann das durch die High-Speed-Empfangsschaltung 110 erzeugte mit High-Speed empfangene Signal HRS empfangen. Die High-Speed-Synchronisationsschaltung 130 kann ein Taktsignal CLK empfangen. Die High-Speed-Synchronisationsschaltung 130 kann ein mit High-Speed synchronisiertes Signal HSS erzeugen, indem sie das mit High-Speed empfangene Signal HRS mit dem Taktsignal CLK synchronisiert. In einer Ausführungsform kann die High-Speed-Synchronisationsschaltung 130 das mit High-Speed empfangene Signal synchron mit dem Taktsignal CLK abtasten, um das mit High-Speed synchronisierte Signal HSS zu erzeugen. Zum Beispiel kann die High-Speed-Synchronisationsschaltung 130 das mit High-Speed synchronisierte Signal HSS erzeugen, indem sie das mit High-Speed empfangene Signal HRS bei einer steigenden Flanke des Taktsignals CLK abtastet. In einer Ausführungsform kann die High-Speed-Synchronisationsschaltung 130 das mit High-Speed synchronisierte Signal HSS durch Abtasten des mit High-Speed empfangenen Signals HRS bei einer fallenden Flanke des Taktsignals CLK erzeugen. Das Taktsignal CLK kann eine Frequenz aufweisen, die der Betriebsfrequenz entspricht. In einer Ausführungsform kann das Taktsignal CLK eine niedrigere Frequenz als die Betriebsfrequenz aufweisen, und die High-Speed-Synchronisationsschaltung 130 kann das Taktsignal CLK mit einem komplementären Taktsignal CLKB empfangen. Die High-Speed-Synchronisationsschaltung 130 kann das mit High-Speed synchronisierte Signal HSS aus dem mit High-Speed empfangenen Signal HRS synchron mit den steigenden Flanken des Taktsignals CLK und des komplementären Taktsignals CLKB erzeugen.
Die Low-Speed-Empfangsschaltung 120 kann das Eingangssignal IN empfangen und in einem zweiten Betriebsmodus ein mit Low-Speed empfangenes Signal LRS erzeugen. Der zweite Betriebsmodus kann auf einen Betriebsmodus hinweisen, der ausgeführt wird, wenn die Betriebsfrequenz relativ niedrig ist. Die Low-Speed-Empfangsschaltung 120 kann das Eingangssignal IN empfangen und das mit Low-Speed empfangene Signal erzeugen, wenn die Betriebsfrequenz relativ niedrig ist. Die Low-Speed-Synchronisationsschaltung 140 kann das durch die Low-Speed-Empfangsschaltung 120 erzeugte mit Low-Speed empfangene Signal LRS empfangen. Die Low-Speed-Synchronisationsschaltung 140 kann das Taktsignal CLK empfangen. Die Low-Speed-Synchronisationsschaltung 140 kann ein mit Low-Speed synchronisiertes Signal LSS erzeugen, indem sie das mit Low-Speed empfangene Signal LRS mit dem Taktsignal CLK synchronisiert. In einer Ausführungsform kann die Low-Speed-Synchronisationsschaltung 140 das mit Low-Speed empfangene Signal LRS synchron mit dem Taktsignal CLK abtasten, um ein mit Low-Speed synchronisiertes Signal LSS zu erzeugen. Beispielsweise kann die Low-Speed-Synchronisationsschaltung 140 das mit Low-Speed synchronisierte Signal LSS erzeugen, indem sie das mit Low-Speed empfangene Signal LRS bei einer steigenden Flanke des Taktsignals CLK abtastet. In einer Ausführungsform kann die Low-Speed-Synchronisationsschaltung 140 das mit Low-Speed synchronisierte Signal LSS erzeugen, indem sie das mit Low-Speed empfangene Signal LRS bei einer fallenden Flanke des Taktsignals CLK abtastet.
Die Auswahlschaltung 150 kann das mit High-Speed synchronisierte Signal HSS und das mit Low-Speed synchronisiertes Signal LSS jeweils von der High-Speed-Synchronisationsschaltung 130 und der Low-Speed-Synchronisationsschaltung 140 empfangen. Die Auswahlschaltung 150 kann entsprechend der Betriebsfrequenz eines von dem mit High-Speed synchronisierten Signal HSS und dem mit Low-Speed synchronisierte Signal LSS als internes Signal INS ausgeben. Die Auswahlschaltung 150 kann in dem ersten Betriebsmodus das mit High-Speed synchronisierte Signal HSS als internes Signal INS ausgeben. Die Auswahlschaltung 150 kann in dem zweiten Betriebsmodus das mit Low-Speed synchronisierte Signal LSS als internes Signal INS ausgeben.
Die High-Speed-Empfangsschaltung 110 kann eine Mehrzahl von Empfangspfaden enthalten und das Eingangssignal IN über einen oder mehrere Empfangspfade aus der Mehrzahl der Empfangspfade gemäß einem Spannungsmodus empfangen. Der Spannungsmodus kann einen ersten Spannungsmodus und einen zweiten Spannungsmodus umfassen. Der erste Spannungsmodus kann einen Betriebsmodus anzeigen, der ausgeführt wird, wenn der Spannungspegel einer externen Versorgungsspannung relativ niedrig ist. Die externe Versorgungsspannung kann eine Versorgungsspannung sein, die von einem externen Netzteil geliefert wird, um die Signalempfangsvorrichtung zu betreiben. Der zweite Spannungsmodus kann einen Betriebsmodus anzeigen, der ausgeführt wird, wenn der Spannungspegel der externen Versorgungsspannung relativ hoch ist. Die High-Speed-Empfangsschaltung 110 kann eine erste Empfangsschaltung 111, eine zweite Empfangsschaltung 112 und eine Auswahlschaltung 113 enthalten. Die erste Empfangsschaltung 111 kann das Eingangssignal IN empfangen und im ersten Spannungsmodus ein erstes Empfangssignal RS1 erzeugen. Die zweite Empfangsschaltung 112 kann das Eingangssignal IN empfangen und im zweiten Spannungsmodus ein zweites Empfangssignal RS2 erzeugen. Die Auswahlschaltung 113 kann die ersten und zweiten Empfangssignale RS1 und RS2 empfangen und eines der ersten und zweiten Empfangssignale RS1 und RS2 als das mit High-Speed empfangene Signal HRS entsprechend dem Spannungsmodus ausgeben. Die Auswahlschaltung 113 kann das erste Empfangssignal RS1 als das mit High-Speed empfangene Signal HRS im ersten Spannungsmodus ausgeben. Die Auswahlschaltung 113 kann das zweite Empfangssignal RS2 als das mit High-Speed empfangene Signal HRS im zweiten Spannungsmodus ausgeben. In einer Ausführungsform hat eine relativ niedrige externe Versorgungsspannung einen Spannungspegel, der niedriger ist als der Spannungspegel einer relativ hohen externen Versorgungsspannung.
Die Betriebsfrequenz und/oder der Betriebsmodus können anhand eines Frequenzmodussignals LSM unterschieden werden. Das Frequenzmodussignal LSM kann ein Befehlssignal oder ein Steuersignal sein, das erzeugt werden kann, um die Betriebsfrequenz und/oder den Betriebsmodus anzuzeigen. Das Frequenzmodussignal LSM kann durch Erfassen der Betriebsfrequenz erzeugt werden und auf der Grundlage von Informationen über eine Kommunikationsumgebung erzeugt werden, die zwischen der Signalempfangsvorrichtung 100 und einer Signalübertragungsvorrichtung, die das Eingangssignal IN überträgt, eingestellt ist. Zum Beispiel kann das Frequenzmodussignal LSM in dem ersten Betriebsmodus einen logischen Low-Pegel und in dem zweiten Betriebsmodus einen logischen High-Pegel aufweisen. Der Spannungsmodus kann anhand eines Spannungsmodussignals VM unterschieden werden. Das Spannungsmodussignal VM kann ein Befehlssignal oder ein Steuersignal sein, das erzeugt werden kann, um den Spannungsmodus anzuzeigen. Das Spannungsmodussignal VM kann durch Erfassen des Spannungspegels der externen Versorgungsspannung erzeugt werden und auf der Grundlage von Informationen über den Spannungspegel einer externen Versorgungsspannung erzeugt werden, die der Signalempfangsvorrichtung 100 zugeführt wird. Zum Beispiel kann das Spannungsmodussignal VM im ersten Spannungsmodus einen logischen Low- Pegel und im zweiten Spannungsmodus einen logischen High- Pegel aufweisen.
Die erste Empfangsschaltung 111 kann das Frequenzmodussignal LSM und das Spannungsmodussignal VM empfangen. Die erste Empfangsschaltung 111 kann aktiviert werden, wenn sich das Frequenzmodussignal LSM und das Spannungsmodussignal VM alle auf einem logischen Low-Pegel befinden und das Eingangssignal IN empfangen und das erste Empfangssignal RS1 erzeugen. Die zweite Empfangsschaltung 112 kann aktiviert werden, wenn das Frequenzmodussignal LSM einen logischen Low-Pegel und das Spannungsmodussignal VM einen logischen High-Pegel aufweist, das Eingangssignal IN empfangen und das zweite Empfangssignal RS2 erzeugen. Die Auswahlschaltung 113 kann das Spannungsmodussignal VM empfangen. Die Auswahlschaltung 113 kann das erste Empfangssignal RS1 als das mit High-Speed empfangene Signal HRS ausgeben, wenn das Spannungsmodussignal VM einen logischen Low-Pegel aufweist. Die Auswahlschaltung 113 kann das zweite Empfangssignal RS2 als das mit High-Speed empfangene Signal HRS ausgeben, wenn sich das Spannungsmodussignal VM auf einem logischen High-Pegel befindet. Die Low-Speed-Empfangsschaltung 120 kann das Frequenzmodussignal LSM empfangen. Die Low-Speed-Empfangsschaltung 120 kann aktiviert werden, wenn das Frequenzmodussignal LSM einen logischen High-Pegel aufweist, das Eingangssignal IN empfangen und das mit Low-Speed empfangene Signal LRS erzeugen. Die Auswahlschaltung 150 kann das Frequenzmodussignal LSM empfangen. Die Auswahlschaltung 150 kann das mit High-Speed synchronisierte Signal HSS als das interne Signal INS ausgeben, wenn sich das Frequenzmodussignal LSM auf einem logischen Low-Pegel befindet. Die Auswahlschaltung 150 kann das mit Low-Speed synchronisierte Signal LSS als internes Signal INS ausgeben, wenn das Frequenzmodussignal LSM einen logischen High- Pegel aufweist.
2 ist ein Diagramm, das die in 1 dargestellte Konfiguration der ersten Empfangsschaltung 111 veranschaulicht. Unter Bezugnahme auf 2 kann die erste Empfangsschaltung 111 einen oder eine Mehrzahl von Puffern und einen oder mehrere Verstärker einschließen. Jeder der einen oder der Mehrzahl von Puffern kann ein CML (Current Mode Logic) - Puffer sein, um eine andere Verstärkungsoperation durchzuführen. Der Puffer kann eine Verstärkerschaltung mit einer Verstärkung von 1 sein. Der Verstärker kann eine Verstärkerschaltung mit einer Verstärkung größer als 1 sein. Die erste Empfangsschaltung 111 kann einen ersten Puffer 210, einen zweiten Puffer 220 und einen ersten Verstärker 230 enthalten. Der erste Puffer 210, der zweite Puffer 220 und der erste Verstärker 230 können mit einer ersten an sie angelegten Versorgungsspannung VCC1 betrieben werden. Der erste und der zweite Puffer 210 und 220 können jeweils ein CML-Puffer sein. Der erste Puffer 210 kann das Eingangssignal IN und eine Referenzspannung VREF empfangen und durch differentielle Verstärkung des Eingangssignals IN und der Referenzspannung VREF ein erstes verstärktes Signalpaar A01 und AO1B erzeugen. Die Referenzspannung VREF kann einen Spannungspegel aufweisen, der der Mitte des Bereichs entspricht, in dem das Eingangssignal IN schwingt. Der erste Puffer 210 kann auf der Grundlage des Frequenzmodussignals LSM, des Spannungsmodussignals VM und eines Freigabesignals EN aktiviert werden und das Eingangssignal IN und die Referenzspannung VREF differentiell verstärken. Der erste Puffer 210 kann ein Komplementärsignal LSMB des Frequenzmodussignals, ein Komplementärsignal VMB des Spannungsmodussignals und das Freigabesignal EN empfangen. Bei dem Freigabesignal EN kann es sich um ein Steuersignal handeln, das zum Zeitpunkt der Übertragung des Eingangssignals IN oder vor der Übertragung des Eingangssignals IN freigegeben werden kann, so dass die Signalempfangsvorrichtung 100 einen Vorgang zum Empfangen des Eingangssignals IN durchführen kann. Der zweite Puffer 220 kann das erste verstärkte Signalpaar AO1 und AO1B empfangen, das vom ersten Puffer 210 ausgegeben wird. Der zweite Puffer 220 kann ein zweites verstärktes Signalpaar AO2 und AO2B durch differentielle Verstärkung des ersten verstärkten Signalpaares AO1 und AO1B erzeugen. Der zweite Puffer 220 kann auf der Grundlage des Frequenzmodussignals LSM, des Spannungsmodussignals VM und des Freigabesignals EN aktiviert werden und das erste verstärkte Signalpaar AO1 und AO1B differentiell verstärken. Der zweite Puffer 220 kann das Komplementärsignal LSMB des Frequenzmodussignals, das Komplementärsignal VMB des Spannungsmodussignals und das Freigabesignal EN empfangen. Der erste Verstärker 230 kann das zweite verstärkte Signalpaar AO2 und AO2B empfangen, das vom zweiten Puffer 220 ausgegeben wird. Der erste Verstärker 230 kann das erste Empfangssignal RS1 durch differentielle Verstärkung des zweiten verstärkten Signalpaares AO2 und AO2B erzeugen. Das erste Empfangssignal RS1 kann eine größere Verstärkung aufweisen als das zweite verstärkte Signalpaar AO2 und AO2B. Der erste Verstärker 230 kann auf der Grundlage des Frequenzmodussignals LSM, des Spannungsmodussignals VM und des Freigabesignals EN aktiviert werden und das zweite verstärkte Signalpaar AO2 und AO2B differentiell verstärken. Der erste Verstärker 230 kann das Komplementärsignal LSMB des Frequenzmodussignals, das Komplementärsignal VMB des Spannungsmodussignals und ein verzögertes Freigabesignal DEN empfangen. Das verzögerte Freigabesignal DEN kann erzeugt werden, indem das Freigabesignal EN um eine zufällige Zeit verzögert wird. Um zu verhindern, dass das erste Empfangssignal RS1 erzeugt wird, bevor der erste und zweite Puffer 210 und 220 einen ausreichenden Verstärkungsvorgang durchführen, kann der erste Verstärker 230 später als der erste und zweite Puffer 210 und 220 auf der Grundlage des verzögerten Freigabesignals DEN freigegeben werden und einen Verstärkungsvorgang durchführen. 2 veranschaulicht, dass die erste Empfangsschaltung 111 zwei Puffer enthält. Die erste Empfangsschaltung 111 kann jedoch eine kleinere oder größere Anzahl von Puffern als zwei einschließen.
3 ist ein Diagramm, das die in 1 dargestellte Konfiguration der zweiten Empfangsschaltung 112 veranschaulicht. Unter Bezugnahme auf 3 kann die zweite Empfangsschaltung 112 einen zweiten Verstärker 310 und einen Tastverhältnis-Korrektor 320 enthalten. Der zweite Verstärker 310 kann eine Verstärkerschaltung mit einer Verstärkung größer als 1 sein. Der zweite Verstärker 310 und der Tastverhältnis-Korrektor 320 können mit der ihm zugeführten ersten Versorgungsspannung VCC1 betrieben werden. Der zweite Verstärker 310 kann das Eingangssignal IN und die Referenzspannung VREF empfangen. Der zweite Verstärker 310 kann ein erstes Ausgangssignal OUT1 durch differentielle Verstärkung des Eingangssignals IN und der Referenzspannung VREF erzeugen. Der zweite Verstärker 310 kann auf der Grundlage des Frequenzmodussignals LSM, des Spannungsmodussignals VM und des Freigabesignals EN freigegeben werden und das Eingangssignal IN und die Referenzspannung VREF differentiell verstärken. Der zweite Verstärker 310 kann das Komplementärsignal LSMB des Frequenzmodussignals, das Spannungsmodussignal VM und das verzögerte Freigabesignal DEN empfangen. Der Tastverhältnis-Korrektor 320 kann das erste Ausgangssignal OUT1 empfangen, das vom zweiten Verstärker 310 ausgegeben wird. Der Tastverhältnis-Korrektor 320 kann das Tastverhältnis des ersten Ausgangssignals OUT1 auf der Grundlage eines Tastverhältnis-Steuersignals DCC<1 :n> korrigieren, wobei n eine ganze Zahl gleich oder größer als 2 ist. Der Tastverhältnis-Korrektor 320 kann das erste Ausgangssignal OUT1 mit einem korrigierten Tastverhältnis als das zweite Empfangssignal RS2 ausgeben.
4 ist ein Diagramm, das die in 1 dargestellte Konfiguration der Low-Speed-Empfangsschaltung 120 veranschaulicht. Unter Bezugnahme auf 4 kann die Low-Speed-Empfangsschaltung 120 einen Treiber 410 und einen Level Shifter (L/S) 420 enthalten. Der Treiber 410 kann mit einer zweiten ihm zugeführten Versorgungsspannung VCC2 betrieben werden, und der Level Shifter 420 kann mit der ersten ihm zugeführten Versorgungsspannung VCC1 betrieben werden. Der Treiber 410 kann das Eingangssignal IN empfangen und ein zweites Ausgangssignal OUT2 erzeugen, indem er das zweite Ausgangssignal OUT2 auf der Grundlage des Eingangssignals IN auf einen Spannungspegel treibt, der der zweiten Versorgungsspannung VCC2 entspricht. Der Treiber 410 kann einen Spannungspegel des zweiten Ausgangssignals auf den Spannungspegel anheben, der der zweiten Versorgungsspannung VCC2 entspricht. Der Treiber 410 kann auf der Grundlage des Frequenzmodussignals LSM aktiviert werden und das Eingangssignal IN ansteuern. Der Level Shifter 420 kann das zweite Ausgangssignal OUT2 empfangen, das vom Treiber 410 ausgegeben wird. Der Level Shifter 420 kann das mit Low-Speed empfangene Signal LRSRS erzeugen, indem er den Spannungspegel des zweiten Ausgangssignals OUT2 auf einen Spannungspegel anhebt, der der ersten Versorgungsspannung VCC1 entspricht.
Die erste Versorgungsspannung VCC1 kann einen höheren Spannungspegel aufweisen als die zweite Versorgungsspannung VCC2. Die zweite Versorgungsspannung VCC2 kann eine externe Versorgungsspannung sein, die von der externen Spannungsversorgung zugeführt wird. Die erste Versorgungsspannung VCC1 kann eine interne Versorgungsspannung sein, die auf der Basis der zweiten Versorgungsspannung VCC2 erzeugt wird. Zum Beispiel kann die erste Versorgungsspannung VCC1 eine Pumpspannung sein, die durch Pumpen der zweiten Versorgungsspannung VCC2 erzeugt wird. Das Spannungsmodussignal VM zum Steuern der Aktivierung der ersten und zweiten Empfangsschaltungen 111 und 112 kann auf der Grundlage des Spannungspegels der zweiten Versorgungsspannung VCC2 erzeugt werden.
Unter Bezugnahme auf die 1 und 4 wird der Betrieb der Signalempfangsvorrichtung 100 gemäß einer Ausführungsform wie folgt beschrieben. Die erste Empfangsschaltung 111 der High-Speed-Empfangsschaltung 110 mag zwar die höchste Leistung aufweisen, verbraucht aber die meiste Energie. Die Low-Speed Empfangsschaltung 120 mag zwar die geringste Leistung aufweisen, verbraucht aber die geringste Energiemenge. Die zweite Empfangsschaltung 112 der High-Speed-Empfangsschaltung 110 kann eine niedrigere Leistung als die erste Empfangsschaltung 111 aufweisen, aber eine höhere Leistung als die Low-Speed- Empfangsschaltung 120. Die zweite Empfangsschaltung 112 mag eine geringere Leistungsaufnahme als die erste Empfangsschaltung 111 aufweisen, verbraucht aber mehr Energie als die Low-Speed-Empfangsschaltung 120. In einer Kommunikationsumgebung, in der die Betriebsfrequenz hoch und der Spannungspegel der externen Versorgungsspannung niedrig ist, können sowohl das Frequenzmodussignal LSM als auch das Spannungsmodussignal VM einen logischen Low- Pegel aufweisen. Daher kann die erste Empfangsschaltung 111 aktiviert werden. Die erste Empfangsschaltung 111 kann das Eingangssignal IN empfangen und das erste Empfangssignal RS1 erzeugen, und die Auswahlschaltung 113 kann das erste Empfangssignal RS1, das von der ersten Empfangsschaltung 111 ausgegeben wird, auf der Grundlage des Spannungsmodussignals VM als das mit High-Speed empfangene Signal HRS ausgeben. Die High-Speed-Synchronisationsschaltung 130 kann das mit High-Speed synchronisierte Signal HSS erzeugen, indem sie das mit High-Speed empfangene Signal HRS mit dem Taktsignal CLK synchronisiert. Die Auswahlschaltung 150 kann das von der High-Speed-Synchronisationsschaltung 130 ausgegebene mit High-Speed synchronisierte Signal HSS als das interne Signal INS ausgeben, basierend auf dem Frequenzmodussignal LSM.
In einer Kommunikationsumgebung, in der die Betriebsfrequenz hoch ist und der Spannungspegel der externen Versorgungsspannung hoch ist, kann das Frequenzmodussignal LSM einen logischen Low-Pegel und das Spannungsmodussignal VM einen logischen High-Pegel aufweisen. Daher kann die zweite Empfangsschaltung 112 aktiviert werden. Die zweite Empfangsschaltung 112 kann das Eingangssignal IN empfangen und das zweite Empfangssignal RS2 erzeugen, und die Auswahlschaltung 113 kann das von der zweiten Empfangsschaltung 112 ausgegebene zweite Empfangssignal RS2 auf der Grundlage des Spannungsmodussignals VM als das mit High-Speed empfangene Signal HRS ausgeben. Die High-Speed-Synchronisationsschaltung 130 kann das mit High-Speed synchronisierte Signal HSS erzeugen, indem sie das mit High-Speed empfangene Signal HRS mit dem Taktsignal CLK synchronisiert. Die Auswahlschaltung 150 kann das von der High-Speed-Synchronisationsschaltung 130 ausgegebene mit High-Speed synchronisierte Signal HSS als das interne Signal INS ausgeben, basierend auf dem Frequenzmodussignal LSM.
In einer Kommunikationsumgebung, in der die Betriebsfrequenz niedrig ist, kann das Frequenzmodussignal LSM einen logischen High-Pegel aufweisen. Daher können die ersten und zweiten Empfangsschaltungen 111 und 112 deaktiviert und die Low-Speed-Empfangsschaltung 120 aktiviert werden. Die Low-Speed-Empfangsschaltung 120 kann das Eingangssignal IN empfangen und das mit Low-Speed empfangene Signal LRS erzeugen. Die Low-Speed-Synchronisationsschaltung 140 kann das mit Low-Speed synchronisierte Signal LSS erzeugen, indem sie das mit Low-Speed empfangene Signal LRS mit dem Taktsignal CLK synchronisiert. Die Auswahlschaltung 150 kann das von der Low-Speed-Synchronisationsschaltung 140 ausgegebene mit Low-Speed synchronisierte Signal LSS als das interne Signal INS ausgeben, basierend auf dem Frequenzmodussignal LSM.
Die Signalempfangsvorrichtung 100 kann eine Mehrzahl von Empfangsschaltungen mit unterschiedlichen Leistungen und unterschiedlichen Stromeigenschaften aufweisen, eine der Mehrzahl von Empfangsschaltungen entsprechend der Kommunikationsumgebung, wie z.B. der Betriebsfrequenz und/oder dem Spannungspegel der externen Versorgungsspannung, auswählen und das Eingangssignal IN empfangen. Daher kann die Signalempfangsvorrichtung 100 bei gleichzeitiger Optimierung des Stromverbrauchs das interne Signal INS mit einem dem Eingangssignal IN entsprechenden Logikpegel genau erzeugen. Die Signalempfangsvorrichtung 100 kann über eine Schaltungskonfiguration zum Auswählen von einem der Signale, die über den High-Speed-Empfangspfad A und über den Low-Speed-Empfangspfad B empfangen werden, verfügen, bevor das ausgewählte Signal als das interne Signal INS ausgegeben wird. Das heißt, die über die High-Speed-Empfangsschaltung 110 und die Low-Speed-Empfangsschaltung 120 empfangenen Signale können jeweils über die High-Speed-Synchronisationsschaltung 130 und Low-Speed-Synchronisationsschaltung 140 mit dem Taktsignal CLK synchronisiert werden und dann durch die Auswahlschaltung 150 als das interne Signal INS ausgewählt werden. Eine solche Anordnung kann die Anzahl von Abschnitten in der High-Speed-Empfangsschaltung 110 und der Low-Speed-Empfangsschaltung 120 minimieren. Auf diese Weise kann die Signalempfangsvorrichtung 100 den Signalempfangsvorgang genauer ausführen. Darüber hinaus steuert eine solche Struktur die Signalempfangsvorrichtung 100 so, dass diese unempfindlich auf Schwankungen reagiert, die durch Rauschen der Versorgungsspannung und eine PVT-(Prozess-/Spannungs-/Temperatur-)Änderung sowie eine Änderung der Betriebsleistung oder des fälligen Verzögerungsbetrags verursacht werden.
5 ist ein Diagramm, das eine Konfiguration eines Halbleitersystems 500 gemäß einer Ausführungsform darstellt. Unter Bezugnahme auf 5 kann das Halbleitersystem 500 ein erstes Halbleitergerät 510 und ein zweites Halbleitergerät 520 einschließen. Das erste Halbleitergerät 510 kann verschiedene Steuersignale bereitstellen, die für den Betrieb des zweiten Halbleitergeräts 520 erforderlich sind. Das erste Halbleitergerät 510 kann verschiedene Arten von Host-Vorrichtungen einschließen. Zum Beispiel kann das erste Halbleitergerät 510 eine CPU (Central Processing Unit), eine GPU (Graphics Processing Unit), einen MMP (Multi-Media Processor), einen digitalen Signalprozessor, einen AP (Application Processor) und einen Speicher-Controller einschließen. Der zweite Halbleitergerät 520 kann z.B. ein Speicherapparat sein. Der Speicherapparat kann einen flüchtigen und einen nichtflüchtigen Speicher einschließen. Der flüchtige Speicher kann ein SRAM (Static RAM), ein DRAM (Dynamic RAM) und ein SDRAM (Synchronous DRAM) umfassen, und der nichtflüchtige Speicher kann ein ROM (Read Only Memory), ein PROM (Programmable ROM), ein EEPROM (Electrically Erasable and Programmable ROM), ein EPROM (Electrically Programmable ROM), einen Flash-Speicher, ein PRAM (Phase change RAM), ein MRAM (Magnetic RAM), ein RRAM (Resistive RAM) und ein FRAM (Ferroelectric RAM) einschließen.
Das erste Halbleitergerät 510 und das zweite Halbleitergerät 520 können über eine Mehrzahl von Bussen miteinander gekoppelt werden. Bei der Mehrzahl von Bussen kann es sich um Signalübertragungswege, Links oder Kanäle zum Übertragen von Signalen handeln. Die Mehrzahl von Bussen kann einen Datenbus 501, einen Daten-Strobe-Bus 502 und dergleichen umfassen. Der Datenbus 501 und der Daten-Strobe-Bus 502 können Zweiwege-Busse sein. Das erste Halbleitergerät 510 kann über den Datenbus 501 Daten DQ an das zweite Halbleitergerät 520 senden oder Daten DQ vom zweiten Halbleitergerät 520 empfangen. Der zweite Halbleitergerät 520 kann über den Datenbus 501 Daten DQ vom ersten Halbleitergerät 510 empfangen oder Daten DQ an das erste Halbleitergerät 510 senden. Der Datenbus 501 kann eine Mehrzahl von Datenübertragungsleitungen enthalten, und eine Mehrzahl von Daten kann gleichzeitig über die Mehrzahl von Datenübertragungsleitungen übertragen werden. Das erste Halbleitergerät 510 kann ein Daten-Strobe-Signal DQS an das zweite Halbleitergerät 520 übertragen oder das Daten-Strobe-Signal DQS von dem zweiten Halbleitergerät 520 über den Daten-Strobe-Bus 502 empfangen. Die zweite Halbleitergerät 520 kann das Daten-Strobe-Signal DQS an das erste Halbleitergerät 510 senden oder das Daten-Strobe-Signal DQS von dem ersten Halbleitergerät 510 über den Daten-Strobe-Bus 502 empfangen. Der Daten-Strobe-Bus 502 kann eine Mehrzahl von Daten-Strobe-Übertragungsleitungen einschließen, und das Daten-Strobe-Signal DQS und ein komplementäres Strobe-Signal DQSB können über die Mehrzahl von Daten-Strobe-Übertragungsleitungen übertragen werden. Obwohl nicht gezeigt, können einen Taktbus, ein Befehlsbus, ein Adressbus und dergleichen zwischen dem ersten und dem zweiten Halbleitergerät 510 und 520 weiter vorgesehen sein. Der Taktbus, der Befehlsbus und der Adressbus können Einweg-Busse sein. Der erste Halbleitergerät 510 kann über den Taktbus ein Taktsignal an das zweite Halbleitergerät 520 bereitstellen. Das erste Halbleitergerät 510 kann ein Befehlssignal über den Befehlsbus an das zweite Halbleitergerät 520 liefern. Das erste Halbleitergerät 510 kann ein Adress-Signal über den Adressbus an das zweiten Halbleitergerät 520 bereitstellen.
Das erste Halbleitergerät 510 kann eine Datenübertragungsvorrichtung 511, eine Datenempfangsvorrichtung 512, eine Strobe-Übertragungsvorrichtung 513 und eine Strobe-Empfangsvorrichtung 514 enthalten. Die Datenübertragungsvorrichtung 511 kann den Datenbus 501 auf der Grundlage der internen Daten IND1 des ersten Halbleitergeräts 510 ansteuern und die Daten DQ über den Datenbus 501 an das zweite Halbleitergerät 520 übertragen. Die Datenempfangsvorrichtung 512 kann Daten empfangen, die von dem zweiten Halbleitergerät 520 über den Datenbus 501 übertragen werden, und die internen Daten IND1 erzeugen. Die Strobe-Übertragungsvorrichtung 513 kann das Daten-Strobe-Signal DQS über den Daten-Strobe-Bus 502 an das zweite Halbleitergerät 520 übertragen, wobei das Daten-Strobe-Signal DQS synchron mit dem von der Daten-Übertragungsvorrichtung 511 über den Datenbus 501 übertragenen Daten-DQ umschaltet. Die Strobe-Empfangsvorrichtung 514 kann das von dem zweiten Halbleitergerät 520 über den Daten-Strobe-Bus 502 gesendete Daten-Strobe-Signal DQS empfangen. Das von der Strobe-Empfangsvorrichtung 514 empfangene Daten-Strobe-Signal DQS kann der Daten-Empfangsvorrichtung 512 bereitgestellt werden. Die Datenempfangsvorrichtung 512 kann das Daten-Strobe-Signal DQS empfangen und die internen Daten IND1 aus dem Daten-DQ synchron mit dem Daten-Strobe-Signal DQS erzeugen. Die in 1 dargestellte Signalempfangsvorrichtung 100 kann als Datenempfangseinrichtung 512 verwendet werden. Als solche kann die Signalempfangsvorrichtung 100 in einer Ausführungsform die Daten DQ als das Eingangssignal IN empfangen, das Daten-Strobe-Signal DQS als das Taktsignal CLK empfangen und die internen Daten IND1 als das interne Signal INS erzeugen.
Das zweite Halbleitergerät 520 kann eine Datenübertragungsvorrichtung 521, eine Datenempfangsvorrichtung 522, eine Strobe-Übertragungsvorrichtung 523 und eine Strobe-Empfangsvorrichtung 524 enthalten. Die Datenübertragungsvorrichtung 521 kann den Datenbus 501 auf der Grundlage der internen Daten IND2 des zweiten Halbleitergeräts 520 ansteuern und die Daten DQ über den Datenbus 501 an das erste Halbleitergerät 510 übertragen. Die Datenempfangsvorrichtung 522 kann die vom ersten Halbleitergerät 510 über den Datenbus 501 gesendeten Daten DQ empfangen und die internen Daten IND2 erzeugen. Die Strobe-Übertragungsvorrichtung 523 kann das Daten-Strobe-Signal DQS über den Daten-Strobe-Bus 502 an das erste Halbleitergerät 510 übertragen, wobei das Daten-Strobe-Signal DQS synchron mit dem von der Daten-Übertragungsvorrichtung 521 über den Datenbus 501 gesendeten Daten-DQ umschaltet. Die Strobe-Empfangsvorrichtung 524 kann das von dem ersten Halbleitergerät 510 über den Daten-Strobe-Bus 502 gesendete Daten-Strobe-Signal DQS empfangen. Das von der Strobe-Empfangsvorrichtung 524 empfangene Daten-Strobe-Signal DQS kann der Daten-Empfangsvorrichtung 522 bereitgestellt werden. Die Datenempfangsvorrichtung 522 kann das Daten-Strobe-Signal DQS empfangen und die internen Daten IND2 aus dem Daten-DQ synchron mit dem Daten-Strobe-Signal DQS erzeugen. Die in 1 dargestellte Signalempfangsvorrichtung 100 kann als Datenempfangsvorrichtung 522 verwendet werden. Als solche kann die Signalempfangsvorrichtung 100 in einer Ausführungsform die Daten DQ als das Eingangssignal IN empfangen, das Daten-Strobe-Signal DQS als das Taktsignal CLK empfangen und die internen Daten IND2 als das interne Signal INS erzeugen.
6 ist ein Diagramm, das eine Konfiguration eines Halbleitergerätes 600 gemäß einer Ausführungsform darstellt. Der Halbleitergerät 600 kann eine Mehrzahl von High-Speed-Daten-Pads, eine Mehrzahl von High-Speed-Strobe-Pads, eine Mehrzahl von Low-Speed-Daten-Pads und ein oder mehrere Low-Speed-Strobe-Pads enthalten. Die Mehrzahl von High-Speed-Daten-Pads und die Mehrzahl von Low-Speed-Daten-Pads können gemeinsam an einen Datenbus angeschlossen werden. 6 veranschaulicht, dass der Datenbus acht Datenübertragungsleitungen umfasst und das Halbleitergerät 600 acht Daten DQ1 bis DQ8 gleichzeitig über die acht Datenübertragungsleitungen empfängt. Die Anzahl der von dem Halbleitergerät 600 empfangenen Daten ist jedoch nicht darauf beschränkt. Das Halbleitergerät 600 kann an eine kleinere oder größere Anzahl von Datenübertragungsleitungen als acht angeschlossen werden und gleichzeitig eine kleinere oder größere Anzahl von Daten als acht empfangen. Ein erstes High-Speed-Daten-Pad P11 und ein erstes Low-Speed-Daten-Pad P21 können gemeinsam an eine erste Datenübertragungsleitung angeschlossen werden und erste Daten DQ1 gemeinsam empfangen. Ein zweites High-Speed-Daten-Pad P12 und ein zweites Low-Speed-Daten-Pad P22 können gemeinsam an eine zweite Datenübertragungsleitung angeschlossen werden und zweite Daten DQ2 gemeinsam empfangen. Ein drittes High-Speed-Daten-Pad P13 und ein drittes Low-Speed-Daten-Pad P23 können gemeinsam an eine dritte Datenübertragungsleitung angeschlossen werden und dritte Daten DQ3 gemeinsam empfangen. Ein viertes High-Speed-Daten-Pad P14 und ein viertes Low-Speed-Daten-Pad P24 können gemeinsam an eine vierte Datenübertragungsleitung angeschlossen werden und vierte Daten DQ4 gemeinsam empfangen. Ein fünftes High-Speed-Daten-Pad P15 und ein fünftes Low-Speed-Daten-Pad P25 können gemeinsam an eine fünfte Datenübertragungsleitung angeschlossen werden und fünfte Daten DQ5 gemeinsam empfangen. Ein sechstes High-Speed-Daten-Pad P16 und ein sechstes Low-Speed-Daten-Pad P26 können gemeinsam an eine sechste Datenübertragungsleitung angeschlossen werden und sechste Daten DQ6 gemeinsam empfangen. Ein siebtes High-Speed-Daten-Pad P17 und ein siebtes Low-Speed-Daten-Pad P27 können gemeinsam an eine siebte Datenübertragungsleitung angeschlossen werden und siebte Daten DQ7 gemeinsam empfangen. Ein achtes High-Speed-Daten-Pad P18 und ein achtes Low-Speed-Daten-Pad P28 können gemeinsam an eine achte Datenübertragungsleitung angeschlossen werden und achte Daten DQ8 gemeinsam empfangen.
Der Halbleitergerät 600 kann eine Mehrzahl von High-Speed-Empfangsschaltungen 611 bis 618 enthalten. Die Mehrzahl von High-Speed-Empfangsschaltungen 611 bis 618 kann eins-zu-eins mit der Mehrzahl von High-Speed-Daten-Pads P11 bis P18 gekoppelt werden und die Daten DQ1 bis DQ8 empfangen, die jeweils über die Mehrzahl von High-Speed-Daten-Pads P11 bis P18 eingegeben werden. Die erste High-Speed-Empfangsschaltung 611 kann mit dem ersten High-Speed-Daten-Pad P11 gekoppelt werden und die ersten Daten DQ1 über das erste High-Speed-Daten-Pad P11 empfangen und ein erstes mit High-Speed empfangene Signal HRS1 erzeugen. Die zweite High-Speed-Empfangsschaltung 612 kann mit dem zweiten High-Speed-Daten-Pad P12 gekoppelt werden und die zweiten Daten DQ2 über das zweite High-Speed-Daten-Pad P12 empfangen und ein zweites mit High-Speed empfangene Signal HRS2 erzeugen. Die dritte High-Speed-Empfangsschaltung 613 kann mit dem dritten High-Speed-Daten-Pad P13 gekoppelt werden und die dritten Daten DQ3 über das dritte High-Speed-Daten-Pad P13 empfangen und ein drittes mit High-Speed empfangene Signal HRS3 erzeugen. Die vierte High-Speed-Empfangsschaltung 614 kann mit dem vierten High-Speed-Daten-Pad P14 gekoppelt werden und die vierten Daten DQ4 über ein viertes High-Speed-Daten-Pad P14 empfangen und ein viertes mit High-Speed empfangene Signal HRS4 erzeugen. Die fünfte High-Speed-Empfangsschaltung 615 kann mit dem fünften High-Speed-Daten-Pad P15 gekoppelt werden und die fünften Daten DQ5 über ein fünftes High-Speed-Daten-Pad P15 empfangen und ein fünftes mit High-Speed empfangene Signal HRS5 erzeugen. Die sechste High-Speed-Empfangsschaltung 616 kann mit dem sechsten High-Speed-Daten-Pad P16 gekoppelt werden und die sechsten Daten DQ6 über das sechste High-Speed-Daten-Pad P16 empfangen und ein sechstes mit High-Speed empfangene Signal HRS6 erzeugen. Die siebte High-Speed-Empfangsschaltung 617 kann mit dem siebten High-Speed-Daten-Pad P17 gekoppelt werden und die siebten Daten DQ7 über das siebte High-Speed-Daten-Pad P17 empfangen und ein siebtes mit High-Speed empfangene Signal HRS7 erzeugen. Die achte High-Speed-Empfangsschaltung 618 kann an das achte High-Speed-Daten-Pad P18 angeschlossen werden und die achten Daten DQ8 über das achte High-Speed-Daten-Pad P18 empfangen und ein achtes mit High-Speed empfangene Signal HRS8 erzeugen. Die in 1 dargestellte High-Speed-Empfangsschaltung 110 kann als jede der ersten bis achten High-Speed-Empfangsschaltungen 611 bis 618 eingesetzt werden.
Der Halbleitergerät 600 kann eine Mehrzahl von Low-Speed-Empfangsschaltungen 621 bis 628 einschließen. Die Mehrzahl der Low-Speed-Empfangsschaltungen 621 bis 628 kann eins-zu-eins mit der Mehrzahl der Low-Speed-Daten-Pads P21 bis P28 gekoppelt werden und die Daten DQ1 bis DQ8 empfangen, die jeweils über die Mehrzahl der Low-Speed-Daten-Pads P21 bis P28 eingegeben werden. Die erste Low-Speed-Empfangsschaltung 621 kann mit dem ersten Low-Speed-Daten-Pad P21 gekoppelt werden und die ersten Daten DQ1 über das erste Low-Speed-Daten-Pad P21 empfangen und ein erstes mit Low-Speed empfangene Signal LRS1 erzeugen. Die zweite Low-Speed-Empfangsschaltung 622 kann mit dem zweiten Low-Speed-Daten-Pad P22 gekoppelt werden und die zweiten Daten DQ2 über das zweite Low-Speed-Daten-Pad P22 empfangen und ein zweites mit Low-Speed empfangene Signal LRS2 erzeugen. Die dritte Low-Speed-Empfangsschaltung 623 kann mit dem dritten Low-Speed-Daten-Pad P23 gekoppelt werden und die dritten Daten DQ3 über das dritte Low-Speed-Daten-Pad P23 empfangen und ein drittes mit Low-Speed empfangene Signal LRS3 erzeugen. Die vierte Low-Speed-Empfangsschaltung 624 kann mit dem vierten Low-Speed-Daten-Pad P24 gekoppelt werden und die vierten Daten DQ4 über das vierte Low-Speed-Daten-Pad P24 empfangen und ein viertes mit Low-Speed empfangene Signal LRS4 erzeugen. Die fünfte Low-Speed-Empfangsschaltung 625 kann mit dem fünften Low-Speed-Daten-Pad P25 gekoppelt werden und die fünften Daten DQ5 über das fünfte Low-Speed-Daten-Pad P25 empfangen und das fünfte mit Low-Speed empfangene Signal LRS5 erzeugen. Die sechste Low-Speed-Empfangsschaltung 626 kann mit dem sechsten Low-Speed-Daten-Pad P26 gekoppelt werden und die sechsten Daten DQ6 über das sechste Low-Speed-Daten-Pad P26 empfangen und ein sechstes mit Low-Speed empfangene Signal LRS6 erzeugen. Die siebte Low-Speed-Empfangsschaltung 627 kann mit dem siebten Low-Speed-Daten-Pad P27 gekoppelt werden und die siebten Daten DQ7 über das siebte Low-Speed-Daten-Pad P27 empfangen und ein siebtes mit Low-Speed empfangene Signal LRS7 erzeugen. Die achte Low-Speed-Empfangsschaltung 628 kann mit dem achten Low-Speed-Daten-Pad P28 gekoppelt werden und die achten Daten-DQ8 über das achte Low-Speed-Daten-Pad P28 empfangen und das achte mit Low-Speed empfangene Signal LRS8 erzeugen. Die in 1 dargestellte Low-Speed-Empfangsschaltung 120 kann als jede der ersten bis achten Low-Speed-Empfangsschaltungen 621 bis 628 verwendet werden.
Der Halbleitergerät 600 kann das Daten-Strobe-Signal DQS als ein Differenzsignal empfangen, wenn die Betriebsfrequenz hoch ist, und das Daten-Strobe-Signal DQS als ein Single-Ended-Signal empfangen, wenn die Betriebsfrequenz niedrig ist. Die Mehrzahl von High-Speed-Strobe-Pads und das eine oder die Mehrzahl von Low-Speed-Strobe-Pads können gemeinsam an den Strobe-Bus gekoppelt werden. Ein erstes High-Speed-Strobe-Pad P31 und ein Low-Speed-Strobe-Pad P41 können gemeinsam an eine erste Strobe-Übertragungsleitung gekoppelt werden und das Daten-Strobe-Signal DQS gemeinsam empfangen. Ein zweites High-Speed-Strobe-Pad P32 kann mit einer zweiten Strobe-Übertragungsleitung gekoppelt werden und das komplementäre Daten-Strobe-Signal DQSB empfangen. Neben dem Low-Speed-Strobe-Pad P41 kann ein Pad P42 entsprechend dem zweiten High-Speed-Strobe-Pad P32 konzipiert werden. Das Pad P42 wird jedoch möglicherweise nicht verwendet. Das Halbleitergerät 600 kann eine High-Speed-Strobe-Empfangsschaltung 651 und eine Low-Speed-Strobe-Empfangsschaltung 661 enthalten. Sowohl die High-Speed-Strobe-Empfangsschaltung 651 als auch die Low-Speed-Strobe-Empfangsschaltung 661 können jeweils einem beliebigen Bauteil der in 5 dargestellten Strobe-Empfangsvorrichtungen 514 und 524 entsprechen. Die High-Speed-Strobe-Empfangsschaltung 651 kann das Daten-Strobe-Signal DQS und das komplementäre Daten-Strobe-Signal DQSB, die über die ersten und zweiten High-Speed-Strobe-Pads P31 und P32 empfangen werden, differentiell verstärken und die verstärkten Signale ausgeben. Die Low-Speed-Strobe-Empfangsschaltung 661 kann das Daten-Strobe-Signal DQS puffern, das über das Low-Speed-Strobe-Pad P41 empfangen wird, und das gepufferte Signal ausgeben.
Der Halbleitergerät 600 kann eine Mehrzahl von High-Speed-Synchronisationsschaltungen 631 bis 638 und eine Mehrzahl von Low-Speed-Synchronisationsschaltungen 641 bis 648 enthalten. Die Mehrzahl von High-Speed-Synchronisationsschaltungen 631 bis 638 kann das Daten-Strobe-Signalpaar DQS und DQSB, das von der High-Speed-Strobe-Empfangsschaltung 651 ausgegeben wird, gemeinsam über Repeater 652 und 653 empfangen. Die Mehrzahl der High-Speed-Synchronisationsschaltungen 631 bis 638 kann eins zu eins mit der Mehrzahl der High-Speed-Empfangsschaltungen 611 bis 618 gekoppelt werden. Die erste High-Speed-Synchronisationsschaltung 631 kann das erste mit High-Speed empfangene Signal HRS1, das von der ersten High-Speed-Empfangsschaltung 611 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein erstes mit High-Speed synchronisiertes Signal HSS1 ausgeben. Die zweite High-Speed-Synchronisationsschaltung 632 kann das zweite mit High-Speed empfangene Signal HRS2, das von der zweiten High-Speed-Empfangsschaltung 612 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein zweites mit High-Speed synchronisiertes Signal HSS2 ausgeben. Die dritte High-Speed-Synchronisationsschaltung 633 kann das dritte mit High-Speed empfangene Signal HRS3, das von der dritten High-Speed-Empfangsschaltung 613 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein drittes mit High-Speed synchronisiertes Signal HSS3 ausgeben. Die vierte High-Speed-Synchronisationsschaltung 634 kann das vierte mit High-Speed empfangene Signal HRS4, das von der vierten High-Speed-Empfangsschaltung 614 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein viertes mit High-Speed synchronisiertes Signal HSS4 ausgeben. Die fünfte High-Speed-Synchronisationsschaltung 635 kann das fünfte mit High-Speed empfangene Signal HRS5, das von der fünften High-Speed-Empfangsschaltung 615 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein fünftes mit High-Speed synchronisiertes Signal HSS5 ausgeben. Die sechste High-Speed-Synchronisationsschaltung 636 kann das sechste mit High-Speed empfangene Signal HRS6, das von der sechsten High-Speed-Empfangsschaltung 616 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein sechstes mit High-Speed synchronisiertes Signal HSS6 ausgeben. Die siebte High-Speed-Synchronisationsschaltung 637 kann das siebte mit High-Speed empfangene Signal HRS7, das von der siebten High-Speed-Empfangsschaltung 617 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein siebtes mit High-Speed synchronisiertes Signal HSS7 ausgeben. Die achte High-Speed-Synchronisationsschaltung 638 kann das achte mit High-Speed empfangene Signal HRS8, das von der achten High-Speed-Empfangsschaltung 618 ausgegeben wird, mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren und ein achtes mit High-Speed synchronisiertes Signal HSS8 ausgeben.
Die Mehrzahl der Low-Speed-Synchronisationsschaltungen 641 bis 648 kann das Daten-Strobe-Signal DQS, das von der Low-Speed-Strobe-Empfangsschaltung 661 ausgegeben wird, gemeinsam über die Repeater 662 und 663 empfangen. Die Mehrzahl der Low-Speed-Synchronisationsschaltungen 641 bis 648 kann eins zu eins mit der Mehrzahl der Low-Speed-Empfangsschaltungen 621 bis 628 gekoppelt werden. Die erste Low-Speed-Synchronisationsschaltung 641 kann das von der ersten Low-Speed-Empfangsschaltung 621 ausgegebene erste mit Low-Speed empfangene Signal LRS1 mit dem Daten-Strobe-Signal DQS synchronisieren und ein erstes mit Low-Speed synchronisiertes Signal LSS1 ausgeben. Die zweite Low-Speed-Synchronisationsschaltung 642 kann das von der zweiten Low-Speed-Empfangsschaltung 622 ausgegebene zweite mit Low-Speed empfangene Signal LRS2 mit dem Daten-Strobe-Signal DQS synchronisieren und ein zweites mit Low-Speed synchronisiertes Signal LSS2 ausgeben. Die dritte Low-Speed-Synchronisationsschaltung 643 kann das von der dritten Low-Speed-Empfangsschaltung 623 ausgegebene dritte mit Low-Speed empfangene Signal LRS3 mit dem Daten-Strobe-Signal DQS synchronisieren und ein drittes mit Low-Speed synchronisiertes Signal LSS3 ausgeben. Die vierte Low-Speed-Synchronisationsschaltung 644 kann das von der vierten Low-Speed-Empfangsschaltung 624 ausgegebene vierte mit Low-Speed empfangene Signal LRS4 mit dem Daten-Strobe-Signal DQS synchronisieren und ein viertes mit Low-Speed synchronisiertes Signal LSS4 ausgeben. Die fünfte Low-Speed-Synchronisationsschaltung 645 kann das von der fünften Low-Speed-Empfangsschaltung 625 ausgegebene fünfte mit Low-Speed empfangene Signal LRS5 mit dem Daten-Strobe-Signal DQS synchronisieren und ein fünftes mit Low-Speed synchronisiertes Signal LSS5 ausgeben. Die sechste Low-Speed-Synchronisationsschaltung 646 kann das von der sechsten Low-Speed-Empfangsschaltung 626 ausgegebene sechste mit Low-Speed empfangene Signal LRS6 mit dem Daten-Strobe-Signal DQS synchronisieren und ein sechstes mit Low-Speed synchronisiertes Signal LSS6 ausgeben. Die siebte Low-Speed-Synchronisationsschaltung 647 kann das von der siebten Low-Speed-Empfangsschaltung 627 ausgegebene siebte mit Low-Speed empfangene Signal LRS7 mit dem Daten-Strobe-Signal DQS synchronisieren und ein siebtes mit Low-Speed synchronisiertes Signal LSS7 ausgeben. Die achte Low-Speed-Synchronisationsschaltung 648 kann das von der achten Low-Speed-Empfangsschaltung 628 ausgegebene achte mit Low-Speed empfangene Signal LRS8, mit dem Daten-Strobe-Signal DQS synchronisieren und ein achtes mit Low-Speed synchronisiertes Signal LSS8 ausgeben.
Der Halbleitergerät 600 kann eine Auswahlschaltung 650 einschließen. Das erste bis achte mit High-Speed synchronisierte Signal HSS1 bis HSS8 und das erste bis achte mit Low-Speed synchronisierte Signal LSS1 bis LSS8 können über eine globale Leitung (nicht abgebildet) an die Auswahlschaltung 650 übertragen werden. Die Auswahlschaltung 650 kann in dem ersten Betriebsmodus die ersten bis achten mit High-Speed synchronisierte Signale HSS1 bis HSS8 jeweils als erste bis achte interne Signale INS1 bis INS8 ausgeben. Die Auswahlschaltung 650 kann in dem zweiten Betriebsmodus die ersten bis achten mit Low-Speed synchronisierte Signale LSS1 bis LSS8 jeweils als erste bis achte interne Signale INS1 bis INS8 ausgeben. Die Auswahlschaltung 650 kann das Frequenzmodussignal LSM empfangen. Wenn sich das Frequenzmodussignal LSM auf einem logischen Low-Pegel befindet, kann die Auswahlschaltung 650 die ersten bis achten mit High-Speed synchronisierte Signale HSS1 bis HSS8 als die ersten bis achten internen Signale INS1 bis INS8 bereitstellen. Wenn sich das Frequenzmodussignal LSM auf einem logischen High-Pegel befindet, kann der Auswahlschaltung 650 die ersten bis achten mit Low-Speed synchronisierten Signale LSS1 bis LSS8 als die ersten bis achten internen Signale INS1 bis INS8 bereitstellen.
Die ersten bis achten High-Speed-Synchronisationsschaltungen 631 bis 638 werden gesammelt und nebeneinander angeordnet, und die ersten bis achten Low-Speed-Synchronisationsschaltungen 641 bis 648 können verteilt und neben den ersten bis achten Low-Speed-Datenpads P21 bis P28 angeordnet werden. Die ersten bis achten High-Speed-Synchronisationsschaltungen 631 bis 638 können in einem Bereich neben den Repeatern 652 und 653 gesammelt und angeordnet werden. Die ersten bis vierten mit High-Speed empfangene Signale HRS1 bis HRS4 können von einem Repeater 671 angesteuert und in die ersten bis vierten High-Speed-Synchronisationsschaltungen 631 bis 634 eingespeist werden. Die fünften bis achten mit High-Speed empfangenen Signale HRS HRS5 bis HRS8 können von einem Repeater 672 angesteuert und in die fünften bis achten High-Speed-Synchronisationsschaltungen 635 bis 638 eingespeist werden. Wenn die Synchronisationsschaltungen zum Synchronisieren der Empfangssignale mit dem Taktsignal gesammelt und nebeneinander angeordnet werden, ist es möglich, die Möglichkeit zu verringern, dass zwischen den Zeitpunkten zum Synchronisieren der Empfangssignale mit dem Taktsignal ein Versatz auftritt. Auf diese Weise kann das Halbleitergerät 600 ein Signal mit einer hohen Frequenz genauer empfangen. Wenn die Synchronisationsschaltungen verteilt und angeordnet sind, kann die Länge einer Leitung, über die die Empfangssignale zu den Synchronisationsschaltungen übertragen werden, verringert werden, wodurch die Flächeneffizienz des Halbleitergerätes 600 verbessert werden kann. In der vorliegenden Ausführungsform können die ersten bis achten High-Speed-Synchronisationsschaltungen 631 bis 638, die die mit relativ hoher Frequenz empfangenen Daten DQ1 bis DQ8 mit dem Daten-Strobe-Signalpaar DQS und DQSB synchronisieren, gesammelt und nebeneinander angeordnet werden, wodurch die Empfangseigenschaften der Daten DQ1 bis DQ8 weiter verbessert werden können. Die erste bis achte Low-Speed-Synchronisationsschaltung 641 bis 648, die die mit relativ niedriger Frequenz empfangenen Daten mit dem Daten-Strobe-Signal DQS synchronisiert, kann verteilt und angeordnet werden, wodurch die Flächeneffizienz des Halbleitergerätes 600 verbessert werden kann.
Obwohl oben verschiedene Ausführungsformen beschrieben wurden, wird denjenigen, die im Fachgebiet erfahren sind, klar sein, dass die beschriebenen Ausführungsformen nur Beispiele sind. Dementsprechend sollte die Arbeitsweise eines hier beschriebenen Datenspeichers nicht auf der Grundlage der beschriebenen Ausführungsformen eingeschränkt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020190171631 [0001]

Claims

Signalempfangsvorrichtung, umfassend: eine High-Speed-Empfangsschaltung, die so konfiguriert ist, dass sie in einem ersten Betriebsmodus ein Eingangssignal empfängt und ein mit High-Speed empfangenes Signal erzeugt; eine High-Speed-Synchronisationsschaltung, die so konfiguriert ist, dass sie das mit High-Speed empfangene Signal mit einem Taktsignal synchronisiert, um ein mit High-Speed synchronisiertes Signal zu erzeugen; eine Low-Speed-Empfangsschaltung, die so konfiguriert ist, dass sie in einem zweiten Betriebsmodus das Eingangssignal empfängt und ein mit Low-Speed empfangenes Signal erzeugt; eine Low-Speed-Synchronisationsschaltung, die so konfiguriert ist, dass sie das mit Low-Speed empfangene Signal mit dem Taktsignal synchronisiert, um ein mit Low-Speed synchronisiertes Signal zu erzeugen; und eine erste Auswahlschaltung, die so konfiguriert ist, dass sie eines von dem mit High-Speed synchronisierten Signal und dem mit Low-Speed synchronisierten Signal gemäß einem Betriebsmodus als ein internes Signal ausgibt.
Signalempfangsvorrichtung nach Anspruch 1, wobei die High-Speed-Empfangsschaltung umfasst: eine erste Empfangsschaltung, die so konfiguriert ist, dass sie das Eingangssignal empfängt und ein erstes empfangenes Signal erzeugt; eine zweite Empfangsschaltung, die so konfiguriert ist, dass sie das Eingangssignal empfängt und ein zweites empfangenes Signal erzeugt; und eine zweite Auswahlschaltung, die so konfiguriert ist, dass sie eines der ersten und zweiten empfangenen Signale als das mit High-Speed empfangene Signal ausgibt.
Signalempfangsvorrichtung nach Anspruch 2, wobei: die erste Empfangsschaltung so konfiguriert ist, dass sie das Eingangssignal empfängt und das erste empfangene Signal in einem ersten Spannungsmodus erzeugt; die zweite Empfangsschaltung so konfiguriert ist, dass sie das Eingangssignal empfängt und das zweite empfangene Signal in einem zweiten Spannungsmodus erzeugt; und die zweite Auswahlschaltung so konfiguriert ist, dass sie das eine der ersten und zweiten empfangenen Signale als das mit High-Speed empfangene Signal gemäß einem Spannungsmodus ausgibt.
Signalempfangsvorrichtung nach Anspruch 2, wobei die erste Empfangsschaltung umfasst: einen Puffer, der so konfiguriert ist, dass er das Eingangssignal und eine Referenzspannung differentiell verstärkt; und einen Verstärker, der so konfiguriert ist, dass er die Signale aus dem Puffer differentiell verstärkt, um das erste empfangene Signal zu erzeugen.
Signalempfangsvorrichtung nach Anspruch 2, wobei die zweite Empfangsschaltung umfasst: einem Verstärker, der so konfiguriert ist, dass er das Eingangssignal und eine Referenzspannung differentiell verstärkt; und einen Tastverhältnis-Korrektor, der so konfiguriert ist, dass er das Tastverhältnis der Signale vom Verstärker korrigiert, um das zweite empfangene Signal zu erzeugen.
Signalempfangsvorrichtung nach Anspruch 1, wobei die Low-Speed-Empfangsschaltung umfasst: einen Treiber, der so konfiguriert ist, dass er das Eingangssignal steuert; und einem Level Shifter, der so konfiguriert ist, dass er den Spannungspegel des Signals vom Treiber anhebt, um das mit Low-Speed empfangene Signal zu erzeugen.
Signalempfangsvorrichtung, umfassend: eine erste Empfangsschaltung, die einen Puffer und einen ersten Verstärker umfasst und so konfiguriert ist, dass sie ein Eingangssignal empfängt und ein erstes empfangenes Signal erzeugt; eine zweite Empfangsschaltung, die einen zweiten Verstärker umfasst und so konfiguriert ist, dass sie das Eingangssignal empfängt und ein zweites empfangenes Signal erzeugt; eine erste Auswahlschaltung, die so konfiguriert ist, dass sie eines der ersten und zweiten empfangenen Signale als ein mit High-Speed empfangenes Signal ausgibt; eine High-Speed-Synchronisationsschaltung, die so konfiguriert ist, dass sie das mit High-Speed empfangene Signal synchron mit einem Taktsignal abtastet, um ein mit High-Speed synchronisiertes Signal zu erzeugen; eine Low-Speed-Empfangsschaltung, die so konfiguriert ist, dass sie das Eingangssignal empfängt und ein mit Low-Speed empfangenes Signal erzeugt; eine Low-Speed-Synchronisationsschaltung, die so konfiguriert ist, dass sie das mit Low-Speed empfangene Signal synchron mit dem Taktsignal abtastet, um ein mit Low-Speed synchronisiertes Signal zu erzeugen; und eine zweite Auswahlschaltung, die so konfiguriert ist, dass sie entweder das mit High-Speed synchronisierte Signal oder das mit Low-Speed synchronisierte Signal als ein internes Signal gemäß einer Betriebsfrequenz ausgibt.
Signalempfangsvorrichtung nach Anspruch 7, wobei die erste Auswahlschaltung so konfiguriert ist, dass sie das eine der ersten und zweiten empfangenen Signale als das mit High-Speed empfangene Signal entsprechend einem Spannungspegel einer externen Versorgungsspannung ausgibt, und wobei die erste Auswahlschaltung das erste empfangene Signal als das mit High-Speed empfangene Signal ausgibt, wenn die externe Versorgungsspannung einen ersten Spannungspegel aufweist, und das zweite empfangene Signal als das mit High-Speed empfangene Signal ausgibt, wenn die externe Versorgungsspannung einen zweiten Spannungspegel aufweist, der höher als der erste Spannungspegel ist.
Signalempfangsvorrichtung nach Anspruch 7, wobei die zweite Auswahlschaltung das mit High-Speed synchronisierte Signal als das interne Signal ausgibt, wenn die Betriebsfrequenz eine erste Frequenz ist, und das mit Low-Speed synchronisierte Signal als das interne Signal ausgibt, wenn die Betriebsfrequenz eine zweite Frequenz ist, die niedriger als die erste Frequenz ist.
Signalempfangsvorrichtung nach Anspruch 7, wobei der Puffer das Eingangssignal und eine Referenzspannung differentiell verstärkt und der erste Verstärker die Signale aus dem Puffer differentiell verstärkt, um das erste empfangene Signal zu erzeugen.
Signalempfangsvorrichtung nach Anspruch 7, wobei der zweite Verstärker das Eingangssignal und eine Referenzspannung differentiell verstärkt, um das zweite empfangene Signal zu erzeugen.
Signalempfangsvorrichtung nach Anspruch 7, wobei die Low-Speed-Empfangsschaltung umfasst: einen Treiber, der so konfiguriert ist, dass er das Eingangssignal auf einen Spannungspegel treibt, der einer zweiten Versorgungsspannung entspricht; und einen Level Shifter, der so konfiguriert ist, dass er ein Ausgangssignal des Treibers auf einen Spannungspegel verschiebt, der einer ersten Versorgungsspannung entspricht, und das verschobene Signal als das mit Low-Speed empfangene Signal ausgibt.
Signalempfangsvorrichtung nach Anspruch 12, wobei die erste Auswahlschaltung so konfiguriert ist, dass sie das eine der ersten und zweiten empfangenen Signale als das mit High-Speed empfangene Signal entsprechend einem Spannungspegel einer externen Versorgungsspannung ausgibt, und wobei die erste Versorgungsspannung eine interne Spannung ist, die aus der externen Versorgungsspannung erzeugt wird, und die zweite Versorgungsspannung die externe Versorgungsspannung ist.
Halbleitergerät, umfassend: eine Mehrzahl von High-Speed-Datenempfangsschaltungen, die so konfiguriert sind, dass sie eine Mehrzahl von Daten jeweils über eine Mehrzahl von High-Speed-Datenpads empfangen und eine Mehrzahl von mit High-Speed empfangenen Signalen erzeugen; eine High-Speed-Strobe-Empfangsschaltung, die so konfiguriert ist, dass sie ein Daten-Strobe-Signal und ein komplementäres Daten-Strobe-Signal über eine Mehrzahl von High-Speed-Strobe-Pads empfängt; eine Mehrzahl von High-Speed-Synchronisationsschaltungen, die so konfiguriert sind, dass sie die Mehrzahl von mit High-Speed empfangenen Signalen mit jeweils dem Daten-Strobe-Signal und dem komplementären Daten-Strobe-Signal synchronisieren, um eine Mehrzahl von mit High-Speed synchronisierten Signalen zu erzeugen; eine Mehrzahl von Low-Speed-Datenempfangsschaltungen, die so konfiguriert sind, dass sie die Mehrzahl von Daten jeweils über eine Mehrzahl von Low-Speed-Datenpads empfangen und eine Mehrzahl von mit Low-Speed empfangenen Signalen erzeugen; eine Low-Speed-Strobe-Empfangsschaltung, die so konfiguriert ist, dass sie das Daten-Strobe-Signal über ein oder mehrere Low-Speed-Strobe-Pads empfängt; eine Mehrzahl von Low-Speed-Synchronisationsschaltungen, die so konfiguriert sind, dass sie die Mehrzahl von mit Low-Speed empfangenen Signalen mit dem Daten-Strobe-Signal synchronisieren, um eine Mehrzahl von mit Low-Speed synchronisierten Signalen zu erzeugen; und eine erste Auswahlschaltung, die so konfiguriert ist, dass sie entsprechend einer Betriebsfrequenz die Mehrzahl von mit High-Speed synchronisierten Signalen als eine Mehrzahl von internen Signalen ausgibt oder die Mehrzahl von mit Low-Speed synchronisierten Signalen als die Mehrzahl von internen Signalen ausgibt.
Halbleitergerät nach Anspruch 14, wobei die erste Auswahlschaltung die Mehrzahl von mit High-Speed synchronisierten Signalen als die Mehrzahl von internen Signalen ausgibt, wenn die Betriebsfrequenz eine erste Frequenz ist, und die Mehrzahl von mit Low-Speed synchronisierten Signalen als die Mehrzahl von internen Signalen ausgibt, wenn die Betriebsfrequenz eine zweite Frequenz ist, die niedriger als die erste Frequenz ist.
Halbleitergerät nach Anspruch 14, wobei jede der Mehrzahl von High-Speed-Empfangsschaltungen umfasst: eine erste Empfangsschaltung, die einen Puffer und einen ersten Verstärker umfasst und so konfiguriert ist, dass sie entsprechende Daten aus der Mehrzahl von Daten empfängt; eine zweite Empfangsschaltung, die einen zweiten Verstärker umfasst und so konfiguriert ist, dass sie entsprechende Daten aus der Mehrzahl von Daten empfängt; und eine zweite Auswahlschaltung, die so konfiguriert ist, dass sie ein von der ersten Empfangsschaltung ausgegebenes Signal oder ein von der zweiten Empfangsschaltung ausgegebenes Signal als ein entsprechendes mit High-Speed empfangenes Signal aus der Mehrzahl von mit High-Speed empfangene Signalen entsprechend dem Pegel einer externen Versorgungsspannung ausgibt.
Halbleitergerät nach Anspruch 16, wobei die zweite Auswahlschaltung das erste empfangene Signal als das mit High-Speed empfangene Signal ausgibt, wenn die externe Versorgungsspannung einen ersten Spannungspegel aufweist, und das zweite empfangene Signal als das mit High-Speed empfangene Signal ausgibt, wenn die externe Versorgungsspannung einen zweiten Spannungspegel aufweist, der höher als der erste Spannungspegel ist.
Halbleitergerät nach Anspruch 14, wobei die Mehrzahl von High-Speed-Synchronisationsschaltungen gesammelt und nebeneinander angeordnet sind.
Halbleitergerät nach Anspruch 14, wobei die Mehrzahl von Low-Speed-Synchronisationsschaltungen verteilt und jeweils benachbart zu der Mehrzahl von Low-Speed-Daten-Pads angeordnet sind.