DE102018124375A1

DE102018124375A1 - Betriebsverfahren eines signalempfängers, pulsbreitensteuerungund elektronische vorrichtung mit denselben

Info

Publication number: DE102018124375A1
Application number: DE102018124375.8A
Authority: DE
Inventors: Soomin Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2017-11-21
Filing date: 2018-10-02
Publication date: 2019-05-23
Also published as: US20190158082A1; US10587256B2; US20200212903A1; CN109815173B; US10985742B2; CN109815173A

Abstract

Ein Betriebsverfahren eines Signalempfängers weist ein aufeinanderfolgendes Empfangen (S110) von nullten und ersten Bits durch eine Signalleitung (DQ) und ein Anpassen (S150, S160) einer Breite von entweder einer ersten Dauer eines hohen Zustands oder einer ersten Dauer eines niedrigen Zustands eines ersten Signals, das dem ersten Bit entspricht, basierend auf Werten des nullten und ersten Bits auf, wenn die Werte des nullten und ersten Bits einander identisch sind.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Prioritäten der beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldungen Nr. 10-2017-0155874 , eingereicht am 21. November 2017, und Nr. 10-2018-0051570 , eingereicht am 4. Mai 2018, deren Offenbarungen hierin in ihrer Gesamtheit durch Verweis aufgenommen sind.
HINTERGRUND
Beispielhafte Ausführungsformen der erfinderischen Ideen, die hierin beschrieben werden, beziehen sich auf eine elektronische Vorrichtung und beziehen sich insbesondere auf ein Betriebsverfahren eines Signalempfängers, eine Pulsbreitensteuerung und/oder eine elektronische Vorrichtung, die den Signalempfänger und die Pulsbreitensteuerung aufweist.
Elektronische Vorrichtungen können durch Übertragen eines elektrischen Signals zu einer externen Vorrichtung durch eine Signalleitung Daten mit der externen Vorrichtung (z. B. einer Speichersteuerung) austauschen. Eine Halbleiterspeichervorrichtung kann beispielsweise in einer Synchronisation mit einem Datenhinweissignal Daten zu der Speichersteuerung übertragen. In diesem Fall können Signale abhängig von Charakteristiken von Leitungen zwischen der Halbleiterspeichervorrichtung und der Speichersteuerung verzerrt werden. Die Signalverzerrung kann eine Verkleinerung einer Datenübertragungsgeschwindigkeit und/oder eine Verkleinerung einer Datenzuverlässigkeit verursachen.
KURZFASSUNG
Beispielhafte Ausführungsformen der erfinderischen Ideen schaffen ein Betriebsverfahren eines Signalempfängers, das durch Anpassen einer Pulsbreite eines Datensignals, das einem aktuellen Datenbit entspricht, basierend auf vorausgehenden Datenbits, eine verbesserte Zuverlässigkeit hat, eine Pulsbreitensteuerung und/oder eine elektronische Vorrichtung, die den Signalempfänger und die Pulsbreitensteuerung aufweist.
Gemäß einer beispielhaften Ausführungsform weist ein Betriebsverfahren eines Signalempfängers ein aufeinanderfolgendes Empfangen eines nullten Bits und eines ersten Bits durch eine Signalleitung und ein selektives Anpassen einer Breite von entweder einer ersten Dauer eines hohen Zustands oder einer ersten Dauer eines niedrigen Zustands eines ersten Signals, das dem ersten Bit entspricht, basierend auf Werten des nullten Bits und des ersten Bits, basierend darauf, ob die Werte des nullten Bits und des ersten Bits identisch sind, auf.
Gemäß einer beispielhaften Ausführungsform weist eine Pulsbreitensteuerung eine Schnittstelle, die konfiguriert ist, um ein Signal zu empfangen, und eine Verarbeitungsschaltungsanordnung auf, die konfiguriert ist, um ein Ausgangssignal abzutasten, um ein nulltes Rückkopplungssignal auszugeben, das nullte Rückkopplungssignal zu verzögern, um ein erstes Rückkopplungssignal auszugeben, und eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands des Ausgangssignals anzupassen, wenn Werte des nullten Rückkopplungssignals und des ersten Rückkopplungssignals identisch sind.
Gemäß einer beispielhaften Ausführungsform weist eine elektronische Vorrichtung einen Verzögerungssignalgenerator, der konfiguriert ist, um ein Signal, das ein nulltes Bit, ein erstes Bit und ein zweites Bit hat, aufeinanderfolgend zu empfangen, und um das Signal zu verzögern, um eine Mehrzahl von Verzögerungssignalen zu erzeugen, und einen pulsbreitengesteuerten Entscheidungsrückkopplungsentzerrer auf, der konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands eines Ausgangssignals anzupassen, wenn das nullte Bit und das erste Bit identisch sind, oder wenn das erste Bit und das zweite Bit identisch sind.
Gemäß einer beispielhaften Ausführungsform weist ein Signalsender einen Verzögerungssignalgenerator, der konfiguriert ist, um ein Signal, das ein nulltes Bit, ein erstes Bit und ein zweites Bit hat, zu empfangen und um durch ein Verzögern des Signals eine Mehrzahl von Verzögerungssignalen zu erzeugen, und einen Pulsbreitenanpasser auf, der konfiguriert ist, um eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands eines Ausgangssignals anzupassen, um ein angepasstes Ausgangssignal zu erzeugen, wenn das nullte Bit und das erste Bit identisch sind, oder wenn das erste Bit und das zweite Bit identisch sind, und um das angepasste Ausgangssignal durch eine Datenleitung zu einer externen Vorrichtung auszugeben.
Figurenliste
Die vorhergehenden und andere Ziele und Eigenschaften der erfinderischen Ideen werden durch ein Beschreiben von einigen beispielhaften Ausführungsformen derselben im Detail unter Bezugnahme auf die beigefügten Zeichnungen offensichtlich werden.

1A und 1B sind Blockdiagramme, die ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellen.
2A und 2B sind Zeitdiagramme, die Datensignale gemäß verschiedenen Datenmustern darstellen.
3 ist ein Flussdiagramm, das einen Betrieb einer Pulsbreitensteuerung von 1A und 1B darstellt.
4A und 4B sind Diagramme zum Beschreiben eines Betriebsverfahrens von 3 im Detail.
5 ist ein Blockdiagramm, das eine Hardwarekonfiguration einer Pulsbreitensteuerung von 1A und 1B darstellt.
6 ist ein Blockdiagramm, das einen pulsbreitengesteuerten Entscheidungsrückkopplungs-entzerrer (PWC-DFE) von 5 im Detail darstellt.
7 ist ein Schaltungsdiagramm, das einen Pulsbreitenanpasser von 6 darstellt.
8 ist ein Zeitdiagramm zum Beschreiben eines Betriebs eines Pulsbreitenanpassers von 7.
9 ist ein Blockdiagramm, das einen Pulsbreitenanpasser von 6 darstellt.
10 ist ein Zeitdiagramm zum Beschreiben eines Betriebs eines Pulsbreitenanpassers von 9.
11 ist ein Blockdiagramm, das eine Pulsbreitensteuerung gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellt.
12 ist ein Zeitdiagramm zum Beschreiben eines Betriebs einer Pulsbreitensteuerung von 11.
13 ist ein Blockdiagramm, das eine Pulsbreitensteuerung gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellt.
14 ist ein Blockdiagramm, das einen nullten Pulsbreitenanpasser von 13 darstellt.
15 ist ein Zeitdiagramm zum Beschreiben eines Betriebs einer Pulsbreitensteuerung von 13.
16A und 16B sind Blockdiagramme, die ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellen.
17 ist ein Blockdiagramm, das eine Pulsbreitensteuerung von 16 darstellt.
18 ist ein Zeitdiagramm zum Beschreiben eines Betriebs eines Pulsbreitenanpassers.
19A bis 19C sind Blockdiagramme, die elektronische Vorrichtungen darstellen, die eine Pulsbreitensteuerung gemäß den erfinderischen Ideen aufweisen.
20 ist ein Blockdiagramm, das ein elektronisches System darstellt, auf das ein Sender und ein Empfänger, die eine Pulsbreitensteuerung gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen haben, angewendet werden.

DETAILLIERTE BESCHREIBUNG
Im Folgenden können einige beispielhafte Ausführungsformen der erfinderischen Ideen im Detail und klar in einem solchen Umfang beschrieben werden, dass ein Fachmann ohne weiteres die erfinderischen Ideen implementiert.
Die Ausdrücke „Einheit“, „Modul“ etc., die im Folgenden verwendet werden, und Funktionsblöcke, die in Zeichnungen dargestellt werden, können in der Form einer Softwarekomponente, einer Hardwarekomponente oder einer Kombination derselben implementiert sein. Um die beispielhaften Ausführungsformen der erfinderischen Ideen klar zu beschreiben, wird eine Beschreibung, die identischen Komponenten zugeordnet ist, weggelassen werden.
1A und 1B sind Blockdiagramme, die ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellen.
Bezug nehmend auf 1A kann ein Speichersystem 10 eine Speichervorrichtung 11 und eine Speichersteuerung 12 aufweisen. Die Speichervorrichtung kann eine Vorrichtung eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) sein. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Die Speichervorrichtung 11 kann beispielsweise eine flüchtige Speichervorrichtung oder eine nichtflüchtige Speichervorrichtung sein.
Unter einer Steuerung der Speichersteuerung 12 kann die Speichervorrichtung 11 Daten „DATEN“ speichern und/oder kann die gespeicherten Daten „DATEN“ zu der Speichersteuerung 12 übertragen. Die Speichervorrichtung 11 kann beispielsweise ansprechend auf einen Befehl CMD und eine Adresse ADDR von der Speichersteuerung 12 Daten „DATEN“ zu der Speichersteuerung 12 übertragen. In diesem Fall kann die Speichervorrichtung 11 ansprechend auf ein Daten-Strobe- bzw. Datenhinweissignal, das durch eine Datenhinweisleitung DQS geliefert wird, die Daten „DATEN“ zu der Speichersteuerung 12 liefern. Bei einer beispielhaften Ausführungsform können die Daten „DATEN“ durch eine Mehrzahl von Datenleitungen DQ und die Datenhinweisleitung DQS zwischen der Speichervorrichtung 11 und der Speichersteuerung 12 ausgetauscht werden.
Die Speichersteuerung 12 kann die Daten „DATEN“ durch die Datenleitungen DQ von der Speichervorrichtung 11 empfangen. Die Speichersteuerung 12 kann beispielsweise die Daten „DATEN“, die durch die Datenleitungen DQ empfangen werden, basierend auf einem Signal der Datenhinweisleitung DQS identifizieren.
Bei einer beispielhaften Ausführungsform können die Speichervorrichtung 11 und die Speichersteuerung 12 basierend auf einer Doppeldatenraten- (DDR-) Schnittstelle miteinander kommunizieren. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Die Speichervorrichtung 11 und die Speichersteuerung 12 können beispielsweise miteinander basierend auf mindestens einer von verschiedenen Schnittstellen, wie z. B. einer Universal-Serial-Bus- (USB-) Schnittstelle, einer Multimedia-Card- (MMC-) Schnittstelle, einer Peripheral-Component-Interconnection- (PCI-) Schnittstelle, einer PCI-Express- (PCI-E-) Schnittstelle, einer Advanced-Technology-Attachment- (ATA-) Schnittstelle, einer Serial-ATA- (SATA-) Schnittstelle, einer Parallel-ATA-(PATA-) Schnittstelle, einer Small-Computer-Small-Interface- (SCSI-) Schnittstelle, einer Enhanced-Small-Disk-Schnittstelle (ESDI), einer Integrated-Drive-Electronics- (IDE-) Schnittstelle, einer Mobile-Industry-Processor-Schnittstelle (MIPI), einer Nonvolatile-Memory-Express- (NVM-e-) Schnittstelle und einer NAND-Schnittstelle, miteinander kommunizieren.
Die Speichersteuerung 12 kann eine Pulsbreitensteuerung 100 aufweisen. Die Pulsbreitensteuerung 100 kann konfiguriert sein, um eine Pulsbreite, die einem aktuellen Datenbit entspricht, basierend auf Daten, die von der Speichervorrichtung 11 empfangen werden, anzupassen. Die Pulsbreitensteuerung 100 kann beispielsweise eine Pulsbreite, die einem aktuellen Bit entspricht, basierend auf einem Muster der empfangenen Daten anpassen. Die Pulsbreitensteuerung 100 kann alternativ eine Pulsbreite, die einem aktuellen Datenbit entspricht, basierend darauf anpassen, ob sich vorausgehend empfangene Datenbits geändert haben. Ein Betriebsverfahren und eine Struktur der Pulsbreitensteuerung 100 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen werden unter Bezugnahme auf die folgenden Zeichnungen vollständiger beschrieben werden.
Bezug nehmend auf 1B kann ein Speichersystem 10' eine Speichervorrichtung 11' und eine Speichersteuerung 12' aufweisen. Anders als das Ausführungsbeispiel von 1A kann bei einer beispielhaften Ausführungsform von 1B die Speichervorrichtung 11' eine Pulsbreitensteuerung 100' aufweisen und dieselbe kann konfiguriert sein, um basierend auf Daten, die durch die Speichervorrichtung 11' empfangen werden, eine Pulsbreite, die einem aktuellen Datenbit entspricht, anzupassen. Andere Komponenten sind ähnlich zu jenen von 1A, und eine zusätzliche Beschreibung wird somit weggelassen werden, um eine Redundanz zu vermeiden.
Wie im Vorhergehenden beschrieben wurde, kann die Pulsbreitensteuerung 100 basierend auf vorausgehenden Datenbits eine Pulsbreite, die einem aktuellen Datenbit entspricht, anpassen. Insofern kann ein effektiver Spielraum zum Identifizieren eines Datenbits bei einer Empfangsstufe der Speichersteuerung 12 ausreichend gesichert werden. Die Speichersteuerung 12, die eine Hochgeschwindigkeitsschnittstelle unterstützt, kann dementsprechend Daten von der Speichervorrichtung 11 normal empfangen, und somit wird die Zuverlässigkeit der Speichersteuerung 12 verbessert.
Im Folgenden werden für eine Bequemlichkeit der Beschreibung beispielhafte Ausführungsformen der erfinderischen Ideen unter Bezugnahme auf die Pulsbreitensteuerung 100 (d. h. die Ausführungsform von 1A), die auf die Speichersteuerung 12 angewendet wird, beschrieben werden. Bei einer beispielhaften Ausführungsform dienen die im Vorhergehenden beschriebenen Konfigurationen der Speichervorrichtung 11 und der Speichersteuerung 12 lediglich dazu, um beispielhafte Ausführungsformen der erfinderischen Ideen zu beschreiben. Beispielhafte Ausführungsformen der erfinderischen Ideen sind jedoch nicht darauf begrenzt. Die Pulsbreitensteuerung 100 gemäß den erfinderischen Ideen kann beispielsweise auf einen Signalsender, einen Signalempfänger oder verschiedene elektronische Vorrichtungen (z. B. eine Speichervorrichtung) angewendet werden, der konfiguriert ist oder die konfiguriert sind, um durch eine Signalleitung verschiedenen Informationen zu übertragen/empfangen. Die Pulsbreitensteuerung 100 gemäß den erfinderischen Ideen kann ferner für eine Datenleitung verwendet werden oder dazu, um verschiedene Signale sowie ein Datensignal zu empfangen oder zu senden.
2A und 2B sind Zeitdiagramme, die Datensignale gemäß verschiedener Datenmuster darstellen. Im Folgenden werden ferner, um den technischen Gedanken der erfinderischen Ideen klar zu beschreiben, beispielhafte Ausführungsformen der erfinderischen Ideen unter Bezugnahme auf ein Datensignal oder ein Datenmuster, das durch eine Datenleitung DQ empfangen wird, beschrieben werden.
Es wird ferner angenommen, dass ein Datenbit mit „1“ ein Datensignal eines logisch hohen Zustands angibt, und ein Datenbit mit „0“ ein Datensignal mit einem logisch niedrigen Zustand angibt. Ein Datenmuster DP bedeutet eine Kombination von Datenbits, die durch eine Datenleitung DQ aufeinanderfolgend empfangen werden. Beispielhafte Ausführungsformen der erfinderischen Ideen sind jedoch nicht darauf begrenzt.
Bezug nehmend auf 1A, 1B, 2A und 2B kann die Speichersteuerung 12 verschiedene Datenmuster DP1 bis DP8 von der Speichervorrichtung 11 empfangen. Wie in 2A und 2B dargestellt wird, kann die Speichersteuerung 12 beispielsweise die ersten bis achten Datenmuster DP1 bis DP8 von der Speichervorrichtung 11 empfangen. Die ersten bis vierten Datenmuster DP1 bis DP4 können jeweils Muster „1101“, „0101“, „1001“ bzw. „0001“ angeben, und die fünften bis achten Datenmuster DP5 bis DP8 können Muster „0010“, „1010“, „0110“ bzw. „1110“ angeben.
Bei einer beispielhaften Ausführungsform zeigen die Zeitdiagramme, die in 2A und 2B dargestellt sind, Datensignale, die einem dritten Bit und einem vierten Bit in den ersten bis achten Datenmustern DP1 bis DP8 entsprechen. Das heißt, Datensignale der ersten bis vierten Datenmuster DP1 bis DP4, die sich von einem Datenbit mit „0“ zu einem Datenbit mit „1“ ändern, werden in 2A dargestellt, und Datensignale der fünften bis achten Datenmuster DP5 bis DP8, die sich von einem Datenbit mit „1“ zu einem Datenbit mit „0“ ändern, werden in 2B dargestellt.
Wie in 2A dargestellt wird, können in dem Fall der ersten bis vierten Datenmuster DP1 bis DP4 die Datensignale zu ersten bis vierten Zeitpunkten t1 bis t4 jeweils ansteigen. Wie in 2B dargestellt ist, können in dem Fall der fünften bis achten Datenmuster DP5 bis DP8 die Datensignale zu fünften bis achten Zeitpunkten t5 bis t8 jeweils abfallen.
Das heißt, ein Anstiegszeitpunkt und ein Abfallzeitpunkt eines Datensignals können sich voneinander abhängig von einem Datenmuster (oder einem vorausgehenden Datenbit) unterscheiden. Der Unterschied zwischen dem Anstiegszeitpunkt und dem Abfallzeitpunkt kann es schwierig machen, einen effektiven Spielraum jedes Datenbits zu sichern. Insofern kann die Speichersteuerung 12 Daten nicht normal empfangen.
Wie in 2A und 2B dargestellt wird, kann die Pulsbreitensteuerung 100 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen eine Pulsbreite eines Datensignals, das einem aktuellen Datenbit entspricht, basierend auf einem Datenmuster (oder vorausgehenden Datenbits) anpassen. In dem Fall von jedem der ersten bis vierten Datenmuster DP1 bis DP4 kann beispielsweise die Pulsbreitensteuerung 100 eine Pulsbreite eines Datensignals, das einem aktuellen Datenbit oder einem nächsten Datenbit entspricht, derart anpassen, dass das Datensignal zu dem zweiten Zeitpunkt t2 ansteigt (z. B. näher an einer logischen Eins als einer logischen Null ist). In dem Fall von jedem der fünften bis achten Datenmuster DP5 bis DP8 kann alternativ die Pulsbreitensteuerung 100 eine Pulsbreite eines Datensignals, das einem aktuellen Datenbit oder einem nächsten Datenbit entspricht, anpassen, derart, dass das Datensignal zu dem sechsten Zeitpunkt t6 abfällt (z. B. näher an einer logischen Null als einer logischen Eins ist).
Bei einer beispielhaften Ausführungsform kann der zweite Zeitpunkt t2 einen Anstiegszeitpunkt eines Datensignals, das dem zweiten Datenmuster DP2 mit „0101“ entspricht, angeben, und der sechste Zeitpunkt tb kann einen Abfallzeitpunkt eines Datensignals, das dem sechsten Datenmuster DP6 mit „1010“ entspricht, angeben. Die Pulsbreitensteuerung 100 kann, mit anderen Worten, eine Pulsbreite eines Datensignals im Hinblick auf einen Anstiegszeitpunkt und einen Abfallzeitpunkt eines Datensignals gemäß einem spezifischen Datenmuster anpassen. Bei einer beispielhaften Ausführungsform kann das spezifische Datenmuster ein Muster (z. B. „0101“ oder „1010“), bei dem ein Datenbit in jeder Periode geändert wird, angeben.
3 ist ein Flussdiagramm, das einen Betrieb der Pulsbreitensteuerung 100 von 1A und 1B darstellt.
Im Folgenden wird für eine Bequemlichkeit der Beschreibung der Ausdruck „Zustand eines Datenbits oder eines Datenmusters“ verwendet. Der „Zustand eines Datenbits“ gibt an, ob sich ein spezifisches Datenbit oder ein vorausgehendes Datenbit des spezifischen Datenbits geändert hat. Das heißt, in dem Fall, in dem ein Zustand eines ersten Datenbits einen Übergangszustand angibt, können sich das erste Datenbit und ein unmittelbar vorausgehendes Datenbit (d. h. ein vorausgehendes Datenbit) des ersten Datenbits voneinander unterscheiden. Das heißt, in dem Fall, in dem der Zustand des ersten Datenbits einen Nicht-Übergangs-Zustand angibt, können das erste Datenbit und das unmittelbar vorausgehende Datenbit (d. h. das vorausgehende Datenbit) des ersten Datenbits einander identisch sein. Ein Übergangszustand eines Datenbits gibt, mit anderen Worten, an, ob eine Änderung zwischen Datenbits, die (zeitlich) aneinander angrenzen, vorgenommen wurde.
Der Einfachheit der Beschreibung halber wird im Folgenden angenommen, dass die Pulsbreitensteuerung 100 vier Datenbits, die ein Datenmuster aufweist, aufeinander folgend empfängt und eine Pulsbreite eines dritten Datenbits der vier Datenbits anpasst. Abhängig von einem Betriebsverfahren, das im Folgenden zu beschreiben ist, kann, mit anderen Worten, die Pulsbreitensteuerung 100 eine Pulsbreite eines Datensignals zwischen einem dritten Datenbit und einem vierten Datenbit steuern.
Die im Vorhergehenden beschriebenen Ausdrücke und Annahmen können dazu dienen, um beispielhafte Ausführungsformen der erfinderischen Ideen ohne weiteres zu beschreiben, und die erfinderischen Ideen sind nicht darauf begrenzt.
Bezugnehmend auf 1A, 1B und 3 kann bei einem Vorgang S110 die Pulsbreitensteuerung 100 ein Datenmuster empfangen. Die Pulsbreitensteuerung 100 kann beispielsweise verschiedene Datenmuster (z. B. die ersten bis achten Datenmuster DP1 bis DP8) empfangen. Die Pulsbreitensteuerung 100 kann alternativ aufeinander folgend eine Mehrzahl von Datenbits empfangen.
Bei einem Vorgang S120 kann die Pulsbreitensteuerung 100 basierend auf dem empfangenen Datenmuster einen Übergangszustand jedes Datenbits bestimmen. In dem Fall, in dem die Pulsbreitensteuerung 100 das zweite Datenmuster DP2 (d. h. „0101“) (Bezug nehmend auf 2A) empfängt, kann beispielsweise, da alle angrenzenden Datenbits geändert sind, ein Zustand jedes Datenbits des zweiten Datenmusters DP2 ein Übergangszustand sein.
In dem Fall, in dem die Pulsbreitensteuerung 100 das dritte Datenmuster DP3 (d. h. „1001“) empfängt, kann im Gegensatz dazu, da zweite und dritte Datenbits „0“ sind, ein Zustand des dritten Datenbits ein Nicht-Übergangs-Zustand sein.
Bei einem Vorgang S130 kann die Pulsbreitensteuerung 100 bestimmen, ob sich ein Datenbit in einem Nicht-Übergangs-Zustand befindet. Die Pulsbreitensteuerung 100 kann, mit anderen Worten, bestimmen, dass angrenzende Datenbits in dem empfangenen Datenmuster denselben Wert haben.
In dem Fall, in dem ein Datenbit des Nicht-Übergangs-Zustands existiert, kann bei einem Vorgang S140 die Pulsbreitensteuerung 100 bestimmen, ob das Datenbit des Nicht-Übergangs-Zustands „1“ oder „0“ ist.
In dem Fall, in dem das Datenbit des Nicht-Übergangs-Zustands „1“ ist, kann bei einem Vorgang S150 die Pulsbreitensteuerung 100 eine Dauer, die einem Datenbit mit „0“ entspricht, vergrößern. In dem Fall, in dem die Pulsbreitensteuerung 100 das siebte Datenmuster DP7 (d. h. „0110“) empfängt, kann beispielsweise, da ein zweites Datenbit und ein drittes Datenbit, das an das zweite Datenbit angrenzt, „1“ sind, ein Datenbit des Nicht-Übergangs-Zustands „1“ sein. In diesem Fall kann die Pulsbreitensteuerung 100 eine Pulsbreite einer Dauer (einer Dauer eines niedrigen Zustands), die einem Datenbit mit „0“ entspricht, vergrößern oder kann eine Pulsbreite einer Dauer (d. h. einer Dauer eines hohen Zustands), die einem Datenbit mit „1“ entspricht, verkleinern. In diesem Fall kann, wie bei dem siebten Datenmuster DP7, das in 2B dargestellt ist, ein Abfallzeitpunkt von einem dritten Datenbit zu einem vierten Datenbit bei dem sechsten Zeitpunkt t6 ausgerichtet werden.
In dem Fall, in dem das Datenbit des Nicht-Übergangs-Zustands „0“ ist, kann die Pulsbreitensteuerung 100 bei dem Vorgang S150 eine Dauer, die einem Datenbit mit „1“ entspricht, vergrößern. In dem Fall, in dem die Pulsbreitensteuerung 100 das dritte Datenmuster DP3 (d. h. „1001“) empfängt, kann beispielsweise, da ein zweites Datenbit und ein drittes Datenbit, das an das zweite Datenbit angrenzt, „0“ sind, ein Datenbit des Nicht-Übergangs-Zustands „0“ sein. In diesem Fall kann die Pulsbreitensteuerung 100 eine Pulsbreite einer Dauer (einer Dauer eines hohen Zustands), die einem Datenbit mit „1“ entspricht, vergrößern oder kann eine Pulsbreite einer Dauer (d. h. einer Dauer eines niedrigen Zustands), die einem Datenbit mit „0“ entspricht, verkleinern. In diesem Fall kann, wie bei dem dritten Datenmuster DP3, das in 2A dargestellt wird, ein Anstiegszeitpunkt von einem dritten Datenbit zu einem vierten Datenbit bei dem zweiten Zeitpunkt t2 ausgerichtet werden.
In dem Fall, in dem ein Datenbit des Nicht-Übergangs-Zustands nicht existiert, darf die Pulsbreitensteuerung 100 einen Pulsbreitensteuerbetrieb nicht durchführen. In dem Fall, in dem die Pulsbreitensteuerung 100 das zweite Datenmuster DP2 mit „0101“ empfängt, kann beispielsweise, da jedes Datenbit des zweiten Datenmusters DP2 einen Wert hat, der sich von einem Wert eines angrenzenden Datenbits unterscheidet, jedes Datenbit den Übergangszustand haben. In diesem Fall darf die Pulsbreitensteuerung 100 einen getrennten Pulsbreitensteuerbetrieb nicht durchführen.
Wie im Vorhergehenden beschrieben wurde, kann die Pulsbreitensteuerung 100 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen bestimmen, dass angrenzende Datenbits, die denselben Wert haben, in den empfangenen Datenbits anwesend sind. In dem Fall, in dem angrenzende Datenbits, die denselben Wert haben, in den empfangenen Datenbits anwesend sind, wird eine Dauer eines hohen Zustands oder eine Dauer eines niedrigen Zustands eines aktuellen Zeitpunkts basierend auf einem Datenbit desselben Werts vergrößert oder verkleinert.
Bei einer beispielhaften Ausführungsform kann die Pulsbreitensteuerung 100 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen eine Breite einer Dauer eines hohen Zustands oder eine Breite einer Dauer eines niedrigen Zustands abhängig von der Zahl von angrenzenden Datenbits, die denselben Wert haben, anpassen (z. B. vergrößern).
4A und 4B sind Diagramme zum Beschreiben eines Betriebsverfahrens von 3 im Detail. Eine beispielhafte Ausführungsform der Datenmuster DP1 bis DP4, bei denen ein aktuelles Datenbit D[n] „0“ ist, wird unter Bezugnahme auf 4A beschrieben werden, und eine beispielhafte Ausführungsform der Datenmuster DP5 bis DP8, bei denen das aktuelle Datenbit D[n] „1“ ist, wird unter Bezugnahme auf 4B beschrieben werden. Bei jedem der Datenmuster DP1 bis DP8 gibt das aktuelle Datenbit D[n] ein drittes Datenbit an.
Der Einfachheit der Beschreibung halber wird ferner ein Pulsbreitensteuerbetrieb eines Punkts X[n] beschrieben werden. Der Punkt X[n] kann einen Punkt angeben, an dem eine Änderung von dem aktuellen Datenbit D[n] zu einem nächsten Datenbit D[n+1] vorgenommen wird. Das heißt, die Pulsbreitensteuerung 100 kann eine Pulsbreite einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands an dem Punkt X[n] vergrößern/verkleinern.
Wie in 4A und 4B dargestellt wird, kann die Pulsbreitensteuerung 100 die ersten bis achten Datenmuster DP1 bis DP8 empfangen. Ein Datensignal kann einen Signalpegel haben, der einem Datenbit von jedem der Datenmuster DP1 bis DP4 entspricht.
Bei einer beispielhaften Ausführungsform können das zweite Datenmuster DP2 oder das sechste Datenmuster DP6 während einer Dauer jedes Datenbits einen idealen Signalpegel haben. Das zweite Datenmuster DP2 und das sechste Datenmuster DP6 können beispielsweise Datenbits aufweisen, die sich periodisch wiederholen (oder sich ändern). Das heißt, das zweite Datenmuster DP2 und das sechste Datenmuster DP6 können ein Datensignal (d. h. einen hohen Pegel oder einen niedrigen Pegel) haben, das sich während Dauern von zweiten und ersten vorausgehenden Datenbits D[n-2] und D[n-1], des aktuellen Datenbits D[n] und des nächsten Datenbits D[n+1] periodisch ändert.
Die verbleibenden Datenmuster DP1, DP3, DP4, DP5, DP7 und DP8 können im Gegensatz dazu ein Datensignal haben, das eine Phase hat, die hinsichtlich der zweiten und sechsten Datenmuster DP2 und DP6 voreilt oder verzögert ist.
In dem Fall des ersten Datenmusters DP1 kann beispielsweise eine Pulsbreite hinsichtlich des Punkts X[n] durch eine erste Zeit ta1 verkleinert sein. In dem Fall des ersten Datenmusters DP1 kann, mit anderen Worten, ein Datensignal um die erste Zeit ta1 früher als der Punkt X[n] ansteigen. In dem Fall des dritten Datenmusters DP3 kann im Gegensatz dazu eine Pulsbreite durch eine zweite Zeit ta2 hinsichtlich des Punkts X[n] vergrößert sein. In dem Fall des dritten Datenmusters DP3 kann, mit anderen Worten, ein Datensignal nach der zweiten Zeit ta2 hinsichtlich des Punktes X[n] ansteigen. In dem Fall des vierten Datenmusters DP4 kann eine Pulsbreite durch eine dritte Zeit ta3 hinsichtlich des Punktes X[n] vergrößert sein. In dem Fall des vierten Datenmusters DP4 kann, mit anderen Worten, ein Datensignal nach der dritten Zeit ta3 hinsichtlich des Punktes X[n] ansteigen.
Die Pulsbreitensteuerung 100 gemäß beispielhaften Ausführungsformen der erfinderischen Ideen kann eine Pulsbreite einer Dauer eines niedrigen Zustands/einer Dauer eines hohen Zustands durch die erste Zeit ta1 in dem Fall des ersten Datenmusters DP1 vergrößern/verkleinern, eine Pulsbreite einer Dauer eines hohen Zustands/einer Dauer eines niedrigen Zustands durch die zweite Zeit ta2 in dem Fall des dritten Datenmusters DP3 vergrößern/verkleinern, und kann eine Pulsbreite einer Dauer eines hohen Zustands/einer Dauer eines niedrigen Zustands durch die dritte Zeit ta3 in dem Fall des vierten Datenmusters DP4 vergrößern/verkleinern.
In dem Fall des ersten Datenmusters DP1 mit „1101“ haben beispielsweise erste und zweite vorausgehende Datenbits D[n-1] und D[n-2] denselben Wert, das heißt „1“. Das heißt, das erste Datenmuster DP1 weist ein Datenbit mit „1“ als ein Datenbit des Nicht-Übergangs-Zustands auf. In diesem Fall kann, wie es unter Bezugnahme auf 3 beschrieben wurde, die Pulsbreitensteuerung 100 eine Pulsbreite (d. h. eine Breite einer Dauer eines niedrigen Zustands), die dem Datenbit mit „0“ entspricht, zu dem aktuellen Zeitpunkt X[n] vergrößern.
In dem Fall des dritten Datenmusters DP3 mit „1001“ haben ein zweites vorausgehendes Datenbit D[n-2] und ein aktuelles Datenbit D[n] denselben Wert, das heißt „0“. Das heißt, das dritte Datenmuster DP3 weist ein Datenbit mit „0“ als ein Datenbit des Nicht-Übergangs-Zustands auf. In diesem Fall kann, wie unter Bezugnahme auf 3 beschrieben wurde, die Pulsbreitensteuerung 100 eine Pulsbreite (d. h. eine Breite einer Dauer eines hohen Zustands), die dem Datenbit mit „1“ entspricht, zu dem aktuellen Zeitpunkt X[n] vergrößern.
In dem Fall des vierten Datenmusters DP4 mit „0001“ haben erste und zweite vorausgehende Datenbits D[n-1] und D[n-2] und ein aktuelles Datenbit D[n] denselben Wert, das heißt „0“. Das heißt, das vierte Datenmuster DP4 weist ein Datenbit mit „0“ als ein Datenbit des Nicht-Übergangs-Zustands auf. In diesem Fall kann, wie unter Bezugnahme auf 3 beschrieben wurde, die Pulsbreitensteuerung 100 eine Pulsbreite (d. h. eine Breite einer Dauer eines hohen Zustands), die dem Datenbit mit „1“ entspricht, zu dem aktuellen Zeitpunkt X[n] vergrößern.
Bei einer beispielhaften Ausführungsform können die dritten und vierten Datenmuster DP3 und DP4 Datenbits mit „0“ als ein Datenbit des Nicht-Übergangs-Zustands aufweisen, es können sich jedoch Pulsbreiten, die anzupassen sind, voneinander unterscheiden. Die Zahl von Datenbits mit „0“, die das dritte Datenmuster DP3 als ein Datenbit des Nicht-Übergangs-Zustands aufweist, ist „1“, und die Zahl der Datenbits mit „0“, die das vierte Datenmuster DP4 als ein Datenbit des Nicht-Übergangs-Zustands aufweist, ist „2“.
Das heißt, die dritten und vierten Datenmuster DP3 und DP4 können Datenbits mit „0“ als ein Datenbit des Nicht-Übergangs-Zustands aufweisen, die Zahl von Datenbits des Nicht-Übergangs-Zustands, die das dritte Datenmuster DP3 aufweist, kann sich jedoch von der Zahl der Datenbits des Nicht-Übergangs-Zustands unterscheiden, die das vierte Datenmuster DP4 aufweist. Die Pulsbreitensteuerung 100 gemäß beispielhaften Ausführungsformen der erfinderischen Ideen kann basierend auf der Zahl der Datenbits des Nicht-Übergangs-Zustands eine Pulsbreitenanpassung anpassen. Bei einer beispielhaften Ausführungsform kann sich die Pulsbreitenanpassung vergrößern, sowie sich die Zahl der Datenbits des Nicht-Übergangs-Zustands vergrößert.
Das Prinzip eines Anpassens von Pulsbreiten der fünften bis achten Datenmuster DP5 bis DP8 ist identisch zu demselben, das den ersten bis vierten Datenmustern DP1 bis DP4 zugeordnet ist, abgesehen davon, dass sich Datenbits der fünften bis achten Datenmuster DP5 bis DP8 von Datenbits der ersten bis vierten Datenmuster DP1 bis DP4 unterscheiden, und somit wird eine zusätzliche Beschreibung weggelassen werden, um eine Redundanz zu vermeiden.
Wie im Vorhergehenden beschrieben wurde, kann in jedem Datenmuster basierend auf einer Kombination des aktuellen Datenbits D[n], des ersten vorausgehenden Datenbits D[n-1] und des zweiten Datenbits D[n-2] ein Zustand jedes Datenbits bestimmt werden.
Die Pulsbreitensteuerung 100 kann beispielsweise eine UND-Operation und eine ODER-Operation an dem aktuellen Datenbit D[n], dem ersten vorausgehenden Datenbit D[n-1] und dem zweiten vorausgehenden Datenbit D[n-2] durchführen und ein erstes Pull-Up-Bit Xpu[n-1], ein erstes Pull-down- bzw. Pull-Down-Bit Xpd[n-1], ein zweites Pull-Up-Bit Xpu[n-2] und zweites Pull-Down-Bit Xpd[n-2] erzeugen.
Das erste Pull-Up-Bit Xpu[n-1] kann einen Wert haben, der durch Durchführen der ODER-Operation an dem aktuellen Datenbit D[n] und dem ersten vorausgehenden Datenbit D[n-1] erhalten wird, das erste Pull-Down-Bit Xpd[n-1] kann einen Wert haben, der durch Durchführen der UND-Operation an dem aktuellen Datenbit D[n] und dem ersten vorausgehenden Datenbit D[n-1] erhalten wird, das zweite Pull-Up-Bit Xpu[n-2] kann einen Wert haben, der durch Durchführen der ODER-Operation an dem ersten vorausgehenden Datenbit D[n-1] und dem zweiten vorausgehenden Datenbit D[n-2] erhalten wird, und das zweite Pull-Down-Bit Xpd[n-2] kann einen Wert haben, der durch Durchführen der UND-Operation an dem ersten vorausgehenden Datenbit D[n-1] und dem zweiten vorausgehenden Datenbit D[n-2] erhalten wird. Resultate eines Durchführens der UND-Operation und der ODER-Operation an den Datenmustern DP1 bis DP8 werden in 4A und 4B dargestellt, und eine Beschreibung derselben wird weggelassen werden.
Die Pulsbreitensteuerung 100 kann basierend auf den ersten und zweiten Pull-Down-Bits Xpd[n-1] und Xpd[n-2] eine Dauer eines niedrigen Zustands vergrößern. Wie in 4A und 4B dargestellt wird, kann mindestens entweder das erste Pull-Down-Bit Xpd[n-1] oder das zweite Pull-Down-Bit Xpd[n-2], die jedem der ersten, siebten und achten Datenmuster DP1, DP7 und DP8 zugeordnet sind, „1“ sein, und das erste Pull-Down-Bit Xpd[n-1] und das zweite Pull-Down-Bit Xpd[n-2], die jedem der verbleibenden Datenmuster DP2, DP3, DP4, DP5 und DP6 zugeordnet sind, können „0“ sein. In diesem Fall kann die Pulsbreitensteuerung 100 eine Pulsbreite eines Datensignals (d. h. eine Dauer eines niedrigen Zustands), die einem niedrigen Pegel entspricht, an dem Punkt X[n] im Hinblick auf die ersten, siebten und achten Datenmuster DP1, DP7 und DP8 vergrößern.
Die Pulsbreitensteuerung 100 kann im Gegensatz dazu basierend auf den ersten und zweiten Pull-Up-Bits Xpu[n-1] und Xpu[n-2] eine Dauer eines hohen Zustands vergrößern. Wie in 4A und 4B dargestellt wird, kann beispielsweise mindestens entweder das erste Pull-Up-Bit Xpu[n-1] oder das zweite Pull-Up-Bit Xpu[n-2], die jedem der dritten, vierten und fünften Datenmuster DP3, DP4 und DP5 zugeordnet sind, „0“ sein, und sowohl das erste Pull-Up-Bit Xpu[n-1] als auch das zweite Pull-Up-Bit Xpu[n-2], die jedem der verbleibenden Datenmuster DP1, DP2, DP6, DP7 und DP8 zugeordnet sind, können „1“ sein. In diesem Fall kann die Pulsbreitensteuerung 100 eine Pulsbreite eines Datensignals (d. h. eine Dauer eines hohen Zustands), die einem hohen Pegel entspricht, an dem Punkt X[n] im Hinblick auf die dritten, vierten und fünften Datenmuster DP3, DP4 und DP5 vergrößern.
Wie im Vorhergehenden beschrieben wurde, kann die Pulsbreitensteuerung 100 basierend auf einem Datenmuster (d. h. einem aktuellen Datenbit und vorausgehenden Datenbits) eine Pulsbreite an einem spezifischen Punkt (z. B. X[n]) anpassen. Insofern wird, da sich ein effektiver Spielraum für eine Datenidentifizierung bei der Speichersteuerung 12 vergrößert, eine Speichersteuerung 12, die eine verbesserte Zuverlässigkeit hat, geliefert.
Bei einer beispielhaften Ausführungsform dient das Betriebsverfahren, das unter Bezugnahme auf 4A und 4B beschrieben wurde, dazu, das Prinzip eines Anpassens einer Pulsbreite zu beschreiben, und die erfinderischen Ideen sind darauf nicht begrenzt. Die beispielhaften Ausführungsformen der erfinderischen Ideen können verschieden geändert oder modifiziert sein, ohne von dem Umfang und dem Sinn der erfinderischen Ideen abzuweichen.
Bei den im Vorhergehenden beschriebenen beispielhaften Ausführungsformen werden das aktuelle Datenbit D[n] und zwei vorausgehende Datenbits D[n-1] und D[n-2] verwendet, um eine Pulsbreite zu dem aktuellen Zeitpunkt X[n] anzupassen, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Die Pulsbreitensteuerung 100 kann ein aktuelles Datenbit und „k“ vorausgehende Datenbits D[n] bis D[n-k] (wobei k eine ganze Zahl ist) für den Zweck eines Anpassens einer Pulsbreite zu dem aktuellen Zeitpunkt X[n] verwenden.
5 ist ein Blockdiagramm, das eine Hardwarekonfiguration der Pulsbreitensteuerung 100 von 1A und 1B darstellt. Für eine kurze Beschreibung werden Komponenten, die unnötig sind, um eine Struktur und einen Betrieb der Pulsbreitensteuerung 100 zu beschreiben, weggelassen werden.
Bezug nehmend auf 1A, 1B und 5 kann die Pulsbreitensteuerung 100 eine Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n, eine Mehrzahl von pulsbreitengesteuerten Entscheidungsrückkopplungsentzerren 120-1 bis 120-n (auf die im Folgenden als „PWC-DFE“ Bezug genommen wird), eine Steuerlogik 130 und eine Verzögerungsschaltung 140 aufweisen.
Die Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n kann durch eine Mehrzahl von Datenleitungen DQ1 bis DQn Daten „DATEN“ von der Speichervorrichtung 11 empfangen und kann basierend auf den empfangenen Daten „DATEN“ eine Mehrzahl von Verzögerungssignalen ausgeben.
Die Mehrzahl von PWC-DFEs 120-1 bis 120-n kann jeweils die Mehrzahl von Verzögerungssignalen von der Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n empfangen und kann basierend auf den empfangenen Verzögerungssignalen eine Mehrzahl von Ausgangssignalen Youtl bis Youtn ausgeben.
Die Steuerlogik 130 kann die Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n und die Mehrzahl von PWC-DFEs 120-1 bis 120-n steuern. Die Steuerlogik 130 kann beispielsweise Verzögerungskoeffizienten zum Erzeugen der Mehrzahl von Verzögerungssignalen zu der Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n liefern und kann Anpassungskoeffizienten zum Anpassen einer Pulsbreite zu der Mehrzahl von PWC-DFEs 120-1 bis 120-n liefern.
Bei einer beispielhaften Ausführungsform kann die Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n basierend auf den Verzögerungskoeffizienten von der Steuerlogik 130 die Mehrzahl von Verzögerungssignalen erzeugen, und jeder der Mehrzahl von PWC-DFEs 120-1 bis 120-n kann basierend auf den Anpassungskoeffizienten von der Steuerlogik 130 und vorausgehenden Datenbits eine Pulsbreite eines Datensignals, das einem aktuellen Datenbit entspricht, anpassen.
Die Verzögerungsschaltung 140 kann konfiguriert sein, um ein Signal, das durch die Datenhinweisleitung DQS empfangen wird, zu verzögern. Die Mehrzahl von PWC-DFEs 120-1 bis 120-n kann jeweils basierend auf einem Verzögerungssignal von der Verzögerungsschaltung 140 die Ausgangssignale Youtl bis Youtn ausgeben.
Bei einer beispielhaften Ausführungsform kann ein Pulsbreitensteuerbetrieb, der unter Bezugnahme auf 2 bis 4B beschrieben wurde, durch die Mehrzahl von Verzögerungssignalgeneratoren 110-1 bis 110-n und die Mehrzahl von PWC-DFEs 120-1 bis 120-n durchgeführt werden. Eine Konfiguration und ein Betriebsverfahren werden unter Bezugnahme auf die folgenden Zeichnungen vollständiger beschrieben werden.
6 ist ein Blockdiagramm, das einen PWC-DFE von 5 im Detail darstellt. Im Folgenden wird für eine Bequemlichkeit der Beschreibung eine beispielhafte Ausführungsform der erfinderischen Ideen unter Bezugnahme auf eine Datenleitung DQ, einen Verzögerungssignalgenerator 110 und einen PWC-DFE 120 beschrieben werden. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Eine Mehrzahl von Verzögerungssignalgeneratoren und eine Mehrzahl von PWC-DFEs können beispielsweise basierend auf beispielhaften Ausführungsformen, die im Folgenden zu beschreiben sind, in Betrieb sein.
Die Pulsbreitensteuerung 100 kann den Verzögerungssignalgenerator 110, den PWC-DFE 120 und die Steuerlogik 130 aufweisen. Der Verzögerungssignalgenerator 110 kann durch die Datenleitung DQ ein Datenmuster DP0 empfangen und durch Verzögern eines Datensignals gemäß dem empfangenen Datenmuster DP0 eine Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) ausgeben. Bei einer beispielhaften Ausführungsform kann jedes der Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) ein Signal sein, das basierend auf einem Verzögerungskoeffizienten Cd von der Steuerlogik 130 verzögert wird.
Der PWC-DFE 120 kann einen Pulsbreitenanpasser 121, einen Abtaster 122 und eine Mehrzahl von Verzögerungseinrichtungen 123-1 bis 123-m aufweisen.
Der Abtaster 122 kann konfiguriert sein, um das Endausgangssignal Yout von dem Pulsbreitenanpasser 121 abzutasten. Ein nulltes Rückkopplungssignal Y[0], das durch den Abtaster 122 abgetastet wurde, kann zu der ersten Verzögerungseinrichtung 123-1 geliefert werden. Die ersten bis m-ten Verzögerungseinrichtungen 123-1 bis 123-m können miteinander in Reihe geschaltet sein und können Ausgaben von vorausgehenden Stufen verzögern, um erste bis m-te Rückkopplungssignale Y[1] bis Y[m] zu liefern. Die nullten bis m-ten Rückkopplungssignale Y[0] bis Y[m] können von dem Abtaster 122 und den ersten bis m-ten Verzögerungseinrichtungen 123-1 bis 123-m zu dem Pulsbreitenanpasser 121 zurückgekoppelt werden.
Der Pulsbreitenanpasser 121 kann basierend auf den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m] das Endausgangssignal Yout ausgeben. Der Pulsbreitenanpasser 121 kann beispielsweise basierend auf den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m], Anpassungskoeffizienten Cp und der Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) von dem Verzögerungssignalgenerator 110 den im Vorhergehenden beschriebenen Pulsbreitenanpassungsbetrieb durchführen. Das Endausgangssignal Yout kann ein Datensignal angeben, dessen Pulsbreite so, wie im Vorhergehenden beschrieben wurde, angepasst ist.
Das nullte Rückkopplungssignal Y[0] kann beispielsweise ein Signal sein, das dem aktuellen Datenbit D[n] entspricht, das erste Rückkopplungssignal Y[1] kann ein Signal sein, das dem ersten vorausgehenden Datenbit D[n-1] entspricht, und das zweite Rückkopplungssignal Y[2] kann ein Signal sein, das dem zweiten vorausgehenden Datenbit D[n-2] entspricht. Der Pulsbreitenanpasser 121 kann, wie es im Vorhergehenden beschrieben wurde, eine Pulsbreite basierend auf den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m] anpassen. In diesem Fall kann der Pulsbreitenanpasser 121 durch Kombinieren (oder Addieren) der Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) durch ein Verwenden der Anpassungskoeffizienten Cp eine Pulsbreite des Endausgangssignals Yout anpassen. Eine Struktur des Pulsbreitenanpassers 121 wird unter Bezugnahme auf 7 vollständiger beschrieben werden.
Bei einer beispielhaften Ausführungsform können Werte und die Zahlen des Verzögerungskoeffizienten Cd und der Anpassungskoeffizienten Cp abhängig von der Weise, wie der Pulsbreitenanpasser 121 zu implementieren ist, verschieden geändert oder modifiziert sein. Die Zahl von Verzögerungseinrichtungen bei dem PWC_DFE 120 kann ferner abhängig von der Weise, wie der PWC-DFE 120 zu implementieren ist, verschieden geändert oder modifiziert sein. In dem Fall, in dem der PWC-DFE 120 mit einer 1-ABGRIFF-Struktur implementiert ist, kann beispielsweise der PWC-DFE 120 lediglich die erste Verzögerungseinrichtung 123-1 aufweisen; in dem Fall, in dem der PWC-DFE 120 mit einer 2-ABGRIFF-Struktur implementiert ist, kann der PWC-DFE 120 lediglich die ersten und zweiten Verzögerungseinrichtungen 123-1 und 123-2 aufweisen. In dem Fall, in dem der PWC-DFE 120 mit einer m-ABGRIFF-Struktur implementiert ist, kann der PWC-DFE 120 die ersten bis m-ten Verzögerungseinrichtungen 123-1 bis 123-m aufweisen.
7 ist ein Schaltungsdiagramm, das den Pulsbreitenanpasser 121 von 6 darstellt. 8 ist ein Zeitdiagramm zum Beschreiben eines Betriebs des Pulsbreitenanpassers 121 von 7. Für eine kurze Beschreibung wird angenommen, dass der Verzögerungssignalgenerator 110 drei Verzögerungssignale S(t0), S(t1) und S(t2) ausgibt. Das Schaltungsdiagramm des Pulsbreitenanpassers 121, das in 7 dargestellt wird, ist ferner als ein Beispiel vorgesehen, und beispielhafte Ausführungsformen der erfinderischen Ideen sind nicht darauf begrenzt. Der Pulsbreitenanpasser 121 kann ferner irgendwelche anderen Komponenten, wie z. B. eine Ausgangspufferschaltung, aufweisen.
Eine beispielhafte Ausführungsform von 8 wird ferner unter Bezugnahme auf ein spezifisches Datenmuster DP0 mit „00010“ beschrieben werden. Das heißt, es wird in 8 im Hinblick auf Datenbits D[n-3], D[n-2], D[n-1], D[n] und D[n+1] des spezifischen Datenmusters DP0 angenommen, dass D[n-3] „0“ ist, D[n-2] „0“ ist, D[n-1] „0“ ist, D[n] „1“ ist und D[n+2] „0“ ist.
Obwohl der Pulsbreitenanpasser 121, der die m-ABGRIFF-Struktur hat, ebenfalls in 7 dargestellt ist, wird für eine Bequemlichkeit der Beschreibung ein Betrieb des Pulsbreitenanpassers 121 unter Bezugnahme auf die 2-ABGRIFF-Struktur beschrieben werden. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Wie in 7 dargestellt wird, kann beispielsweise der Pulsbreitenanpasser 121 mit einer 1-ABGRIFF- oder Mehr-ABGRIFF-Struktur, die eine Mehrzahl von Pull-Up-Einheiten PU und eine Mehrzahl von Pull-Down-Einheiten PD aufweist, implementiert sein.
Bezug nehmend auf 7 und 8 kann der Pulsbreitenanpasser 121 Inverterschaltungen INV1 bis INV3, einen Pull-Up-Treiber PUD und einen Pull-Down-Treiber PDD aufweisen. Die Inverterschaltungen INV1 bis INV3 können konfiguriert sein, um die nullten bis zweiten Verzögerungssignale S(t0), S(t1) und S(t2) zu empfangen und die nullten bis zweiten Verzögerungssignale S(t0), S(t1) und S(t2) zu invertieren, um dieselben jeweils auszugeben.
Bei einer beispielhaften Ausführungsform kann das nullte Verzögerungssignal S(t0) ein Signal sein, das lediglich eine Verzögerung durch die Datenleitung DQ oder eine interne Schaltung ohne eine getrennte absichtliche Verzögerung aufweist. Bei dem spezifischen Datenmuster DP0 kann das nullte Verzögerungssignal S(t0) ein Signal sein, das in einem Abschnitt (z. B. tb1) der Dauer „D[n]“ einen hohen Pegel hat, wie es in 8 dargestellt wird. Wie es in 8 dargestellt wird, kann das erste Verzögerungssignal S(t1) ein Signal sein, dessen Phase mit einer ersten Zeit ta1 hinsichtlich des nullten Verzögerungssignals S(t0) voreilt. Wie es in 8 dargestellt wird, kann das zweite Verzögerungssignal S(t2) ein Signal sein, dessen Phase mit einer Zeit ta2 hinsichtlich des nullten Verzögerungssignals S(t0) verzögert ist.
Bei einer beispielhaften Ausführungsform können sowohl das nullte, erste als auch zweite Verzögerungssignal S(t0), S(t1) und S(t2) ein Signal sein, das basierend auf dem Verzögerungskoeffizienten Cd durch den Verzögerungssignalgenerator 110-1 erzeugt wird. Phasen der ersten und zweiten Verzögerungssignale S(t1) und S(t2) können durch den Verzögerungskoeffizienten Cd der Steuerlogik 130 bestimmt werden. Bei einer beispielhaften Ausführungsform können in dem Fall, in dem der Verzögerungssignalgenerator 110 drei Verzögerungssignalsignale S(t0), S(t1) und S(t2) erzeugt, Phasenunterschiede zwischen den Verzögerungssignalen S(t0), S(t1) und S(t2) bestimmt werden, um die folgende Gleichung 1 zu erfüllen. $\begin{array}{l} t a 1 + t b 1 + t a 2 > T \\ t a 1 \leq t b 1 \\ t a 2 \leq t b 1 \end{array}$
Bezug nehmend auf die Gleichung 1 stellt ta1 eine Verzögerungszeit des ersten Verzögerungssignals S(t1) dar, ta2 stellt eine Verzögerungszeit des zweiten Verzögerungssignals S(t2) dar, tb1 stellt eine Länge einer Dauer eines hohen Zustands des nullten Verzögerungssignals S(t0) dar, und „T“ stellt eine Periode eines Datensignals dar. Wie im Vorhergehenden beschrieben wurde, kann die Steuerlogik 130 die Verzögerungskoeffizienten Cd erzeugen, um die Gleichung 1 zu erfüllen.
Wie in 7 dargestellt wird, können der Pull-Up-Treiber PUD und der Pull-Down-Treiber PDD basierend auf Signalen von den Inverterschaltungen INV1 bis INV3 und den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m] das Endausgangssignal Yout ausgeben.
Der Pull-Up-Treiber PUD kann beispielsweise eine Spannung eines Ausgangsknotens, der mit dem Endausgangssignal Yout verbunden ist, basierend auf den Signalen von den Inverterschaltungen INV1 bis INV3 und den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m] vergrößern. Das heißt, eine Pulsbreite einer Dauer eines hohen Zustands kann durch einen Betrieb des Pull-Up-Treibers PUD vergrößert werden.
Der Pull-Down-Treiber PDD kann eine Spannung des Ausgangsknoten, der mit dem Endausgangssignal Yout verbunden ist, basierend auf den Signalen von den Inverterschaltungen INV1 bis INV3 und den nullten bis m-ten Rückkopplungssignalen Y[0] bis Y[m] verkleinern. Das heißt, eine Pulsbreite einer Dauer eines niedrigen Zustands kann durch einen Betrieb des Pull-Down-Treibers PDD vergrößert werden.
Der Pull-Up-Treiber PUD kann im Detail eine Mehrzahl von Pull-Up-Einheiten PU0 bis PUm2 aufweisen, und der Pull-Down-Treiber PDD kann eine Mehrzahl von Pull-Down-Einheiten PD0 bis PDm2 aufweisen. Jede der Mehrzahl von Pull-Up-Einheiten PU0 bis PUm2 kann ein Signal eines hohen Pegels ausgeben, wenn alle Eingangssignale „0“ sind. Jede der Mehrzahl von Pull-Down-Einheiten PD0 bis PDm2 kann ein Signal eines niedrigen Pegels ausgeben, wenn alle Eingangssignale „1“ sind.
Wie beispielsweise in 8 dargestellt wird, können die nullten, ersten und zweiten Rückkopplungssignale Y[0], Y[1] und Y[2] D[n-1], D[n-2] und D[n-3] an einem Punkt X[n-1] sein. Das heißt, an dem Punkt X[n-1] können die nullten, ersten und zweiten Rückkopplungssignale Y[0], Y[1] und Y[2] einen Wert von „0“ haben. In diesem Fall können Bezug nehmend auf einen Pull-Up-Treiber der 2-ABGRIFF-Struktur vor dem Punkt X[n-1], da alle Eingaben der Pull-Up-Einheiten PU11 und PU21 „0“ sind, die Pull-Up-Einheiten PU11 und PU21 jeweils Signale mit einem hohen Pegel ausgeben. Das heißt, an dem Punkt X[n-1] kann das Endausgangssignal Yout durch den Pull-Up-Treiber PUD auf den hohen Pegel eingestellt werden. Während einer ersten Dauer tpost kann, mit anderen Worten, der hohe Pegel des Endausgangssignals Yout durch den Pull-Up-Treiber PUD erzeugt werden. Dies kann bedeuten, dass eine Dauer eines hohen Zustands durch die erste Dauer tpost durch den Pull-Up-Treiber PUD vergrößert wird, da Datenbits des Nicht-Übergangs-Zustands einen Wert von „0“ haben.
Bei einer beispielshaften Ausführungsform können sich die die nullten, ersten und zweiten Rückkopplungssignale Y[0], Y[1] und Y[2] in einer Synchronisation mit einem Taktsignal CK ändern. Bei einer beispielhaften Ausführungsform kann das Taktsignal CK das Datenhinweissignal DQS sein.
Bis zu dem Punkt X[n] kann danach das Endausgangssignal Yout durch den Pull-Up-Treiber PUD den hohen Pegel beibehalten. An dem Punkt X[n] können beispielsweise die nullten, ersten und zweiten Rückkopplungssignale Y[0], Y[1] und Y[2] D[n], D[n-1] und D[n-2] sein. Das heißt, an dem Punkt X[n] können die nullten, ersten und zweiten Rückkopplungssignale Y[0], Y[1] und Y[2] Werte von „1“, „0“ bzw. „0“ haben. In diesem Fall kann an dem Punkt X[n], da alle Eingaben (Y[1], Y[2] und eine invertierte Version eines zweiten Verzögerungssignals) der Pull-Up-Einheit PU22 „0“ sind, die Pull-Up-Einheit PU22 ein Signal des hohen Pegels ausgeben. Das heißt, an dem Punkt X[n] kann ein Pegel des Endausgangssignals Yout der hohe Pegel sein. Eine Dauer eines hohen Zustands kann, mit anderen Worten, durch eine zweite Dauer tpre durch den Pull-Up-Treiber PUD vergrößert werden, da Datenbits des Nicht-Übergangs-Zustands einen Wert von „0“ haben.
Verglichen mit dem nullten Verzögerungssignal S(t0) kann als ein Resultat das Endausgangssignal Yout durch die Zeit tpost an dem Punkt X[n-1] kompensiert werden und kann durch die Zeit tpre an dem Punkt X[n] kompensiert werden. Dies kann bedeuten, dass ein Puls des hohen Pegels zu dem Ausgangssignal Yout mit der Zeit tpost an dem Punkt X[n-1] und mit der Zeit tpre an dem Punkt X[n] hinzugefügt wird.
Bei einer beispielhaften Ausführungsform können Ausgangssignale der Mehrzahl von Pull-Up-Einheiten PU0 bis PUm2 und der Mehrzahl von Pull-Down-Einheiten PD0 bis PDm2 zu dem Ausgangsknoten, der dem Endausgangssignal Yout zugeordnet ist, geliefert werden, nachdem dieselben durch entsprechende Anpassungskoeffizienten Cpu0 bis Cpum2 und Cpd0 bis Cpdm2 verstärkt wurden. Bei einer beispielhaften Ausführungsform können sich Anpassungskoeffizienten, die der Mehrzahl von Pull-Up-Einheiten PU0 bis PUm2 und der Mehrzahl von Pull-Down-Einheiten PD0 bis PDm2 entsprechen, voneinander unterscheiden. Bei einer beispielhaften Ausführungsform können die Anpassungskoeffizienten Cpu0 bis Cpum2 und Cpd0 bis Cpdm2 von der Steuerlogik 130 geliefert werden und können durch einen Initialisierungsvorgang eingestellt werden oder können im Voraus durch eine Firmware eines Herstellers eingestellt werden.
Wie im Vorhergehenden beschrieben wurde, kann die Pulsbreitensteuerung 100 gemäß beispielhaften Ausführungsformen der erfinderischen Ideen eine Pulsbreite einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands an einem aktuellen Punkt basierend auf Werten von vorausgehenden Datenbits vergrößern/verkleinern. Insofern wird, da ein effektiver Spielraum zum Identifizieren von Daten vergrößert wird, eine Speichersteuerung, die eine verbesserte Zuverlässigkeit hat, geliefert.
9 ist ein Blockdiagramm, das einen Pulsbreitenanpasser von 6 darstellt. 10 ist ein Zeitdiagramm zum Beschreiben eines Betriebs eines Pulsbreitenanpassers von 9. Für eine Bequemlichkeit der Beschreibung wird die Beschreibung, die unter Bezugnahme auf die im Vorhergehenden beschriebenen Komponenten angegeben wurde, hier nicht wiederholt werden. Für eine kurze Beschreibung werden ferner, wie bei der vorhergehenden Beschreibung, Ausführungsformen von 9 und 10 unter Bezugnahme auf das Datenmuster DP0 mit „00010“ beschrieben werden.
Bezug nehmend auf 9 und 10 kann ein Pulsbreitenanpasser 121' eine Mehrzahl von Inverterschaltungen, den Pull-Up-Treiber PUD und den Pull-Down-Treiber PDD aufweisen. Anders als der Pulsbreitenanpasser 121 von 7 kann der Pulsbreitenanpasser 121' von 9 sieben Verzögerungssignale S(t0) bis S(t6) empfangen.
Der Verzögerungssignalgenerator 110 kann beispielsweise basierend auf dem Verzögerungskoeffizienten Cd von der Steuerlogik 130 die Mehrzahl von Verzögerungssignalen S(t0) bis S(t6) erzeugen. Jedes der Mehrzahl von Verzögerungssignalen S(t0) bis S(t6) kann ein Verzögerungssignal sein, dessen Phase um eine gegebene Zeit hinsichtlich des nullten Verzögerungssignals S(t0) voreilt oder verzögert ist. Wie in 10 dargestellt wird, können beispielsweise Phasen der zweiten und vierten Verzögerungssignals S(t2) und S(t4) jeweils um erste und zweite Zeiten ta1 und ta2 hinsichtlich des nullten Verzögerungssignals S(t0) voreilen. Eine Phase des sechsten Verzögerungssignals S(t6) kann um eine dritte Zeit ta3 hinsichtlich des nullten Verzögerungssignals S(t0) verzögert sein. Obwohl es nicht in 10 dargestellt wird, kann eine Phase von jedem der verbleibenden Verzögerungssignale um eine gegebene Zeit hinsichtlich des nullten Verzögerungssignals S(t0) voreilen oder verzögert sein. Eine Phase jedes Verzögerungssignals kann durch den Verzögerungskoeffizienten Cd von der Steuerlogik 130 eingestellt werden.
Wie in der vorhergehenden Beschreibung können der Pull-Up-Treiber PUD und der Pull-Down-Treiber PDD basierend auf Signalen von der Mehrzahl von Inverterschaltungen und den nullten bis zweiten Rückkopplungssignalen Y[0] bis Y[2] einen Pegel des Endausgangssignals Yout anpassen. Der Pull-Up-Treiber PUD kann beispielsweise eine Mehrzahl von Pull-Up-Einheiten PU0 bis PU22 aufweisen, und jede der Mehrzahl von Pull-Up-Einheiten PU0 bis PU22 kann ein Signal eines hohen Pegels ausgeben, wenn alle Eingangssignale „0“ sind. Der Pull-Down-Treiber PDD kann eine Mehrzahl von Pull-Down-Einheiten PD0 bis PD22 aufweisen, und jede der Mehrzahl von Pull-Down-Einheiten PD0 bis PD22 kann ein Signal eines niedrigen Pegels ausgeben, wenn alle Eingangssignale „1“ sind. Der Betrieb des Pull-Up-Treibers PUD und des Pull-Down-Treibers PDD wurde im Vorhergehenden beschrieben, und eine zusätzliche Beschreibung wird weggelassen werden, um eine Redundanz zu vermeiden.
Bei einer beispielhaften Ausführungsform können ein Ausgangssignal der Pull-Up-Einheit PU0 bei dem Pull-Up-Treiber PUD und ein Ausgangssignal der Pull-Down-Einheit PD0 bei dem Pull-Down-Treiber PDD durch einen ersten Anpassungskoeffizienten Cp1 verstärkt werden, und Ausgangssignale der verbleibenden Pull-Up-Einheiten PU11 bis PU22 bei dem Pull-Up-Treiber PUD und Ausgangssignale der verbleibenden Pull-Down-Einheiten PD11 bis PD22 bei dem Pull-Down-Treiber PDD können durch einen zweiten Anpassungskoeffizienten Cp2 verstärkt werden. In diesem Fall kann der Betrag des zweiten Anpassungskoeffizienten Cp2 eingestellt sein, um verglichen mit dem ersten Anpassungskoeffizienten Cp1 erheblich größer zu sein (d. h. Cp2 » Cp1). Dies dient dazu, um eine exakte Kompensation zu implementieren, indem die Stärke von Pull-Up- und Pull-Down-Einheiten, die ansprechend auf Verzögerungssignale in Betrieb sind, groß gemacht wird.
Wie in 10 dargestellt wird, kann das Endausgangssignal Yout durch den Pull-Up-Treiber PUD während einer ersten Dauer tpost an einem Punkt X[n-1] und während einer zweiten Dauer tpre an einem Punkt X[n] kompensiert werden. Der Pull-Up-Treiber PUD kann, mit anderen Worten, während der ersten Dauer tpost durch ein Verwenden der zweiten und vierten Verzögerungssignale S(t2) und S(t4) und der nullten bis zweiten Rückkopplungssignale Y[0] bis Y[2] ein Signal eines hohen Pegels ausgeben, und der Pull-Up-Treiber PUD kann während der zweiten Dauer tpre durch ein Verwenden des sechsten Verzögerungssignals S(t6) und der nullten bis zweiten Rückkopplungssignale Y[0] bis Y[2] ein Signal eines hohen Pegels ausgeben. Das heißt, da die vorausgehenden Datenbits D[n-1], D[n-2] und D[n-3] denselben Wert, das heißt „0“, an dem Punkt X[n-1] haben, und die vorausgehenden Datenbits D[n-1] und D[n-2] denselben Wert, d. h. „0“ haben (d. h. D[n-1], D[n-2] und D[n-3] haben denselben Wert, das heißt „0“), ist eine Pulsbreite einer hohen Dauer an jedem Punkt vergrößert.
Obwohl es nicht in 9 und 10 dargestellt wird, kann, wie bei dem Betriebsverfahren, das unter Bezugnahme auf 6 bis 10 beschrieben wurde, ein Pulsbreitenanpassungsbetrieb an den verbleibenden Datenmustern durchgeführt werden. Eine Konfiguration zum Anpassen einer Pulsbreite einer Dauer eines hohen Zustands (d. h. einer Dauer, die einem Datenbit mit „1“ entspricht) wird beispielsweise unter Bezugnahme auf 6 bis 10 beschrieben. Die Konfiguration kann jedoch angewendet werden, um eine Pulsbreite einer Dauer eines niedrigen Zustands (d. h. einer Dauer, die einem Datenbit mit „0“ entspricht) anzupassen. In diesem Fall kann ein Pegel des Endausgangssignals Yout durch den Hinterzieh-Treiber PDD angepasst werden.
11 ist ein Blockdiagramm, das eine Pulsbreitensteuerung 200 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellt.
Bei einer beispielhaften Ausführungsform zeigt die Pulsbreitensteuerung 100, die unter Bezugnahme auf 1A bis 10 beschrieben wurde, eine Datenempfangsstufe einer Vollratenstruktur (d. h. eine Einfachdatenraten- (SDR-) Datenempfangsstufe). Die Pulsbreitensteuerung 200 von 11 zeigt im Gegensatz dazu eine Datenempfangsstufe einer Halbratenstruktur (d. h. einer Doppeldatenraten- (DDR-) Datenempfangsstufe). Das heißt, die Pulsbreitensteuerung 100, die unter Bezugnahme auf 1A bis 10 beschrieben wurde, kann ein Datenbit pro Periode des Taktsignals CK (oder des Datenhinweissignals DQS) empfangen oder identifizieren; die Pulsbreitensteuerung 200 von 11 kann im Gegensatz dazu ein Datenbit pro Halbperiode des Taktsignals CK (oder des Datenhinweissignals DQS) empfangen oder identifizieren.
Bezug nehmend auf 11 kann die Pulsbreitensteuerung 200 einen Verzögerungssignalgenerator 210, erste und zweite Pulsbreitenanpasser 221 und 222 und erste bis vierte Flip-Flops bzw. bistabile Kippschaltungen FF1 bis FF4 aufweisen. Die ersten und zweiten Pulsbreitenanpasser 221 und 222 und die ersten bis vierten Flip-Flops FF1 bis FF4 können den im Vorhergehenden beschriebenen PWC-DFE begründen.
Der Verzögerungssignalgenerator 210 kann durch die Datenleitung DQ ein spezifisches Datenmuster DP0 empfangen und kann basierend auf dem empfangenen Datenmuster DP0 eine Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) ausgeben. Der Verzögerungssignalgenerator 210 wurde im Vorhergehenden beschrieben, und somit wird hier eine detaillierte Beschreibung desselben nicht wiederholt werden.
Das erste Flip-Flop FF1 kann von dem zweiten Pulsbreitenanpasser 222 ein zweites Endausgangssignal Yout2 empfangen und kann ansprechend auf das Taktsignal CK ein erstes Rückkopplungssignal Y[1] ausgeben. Das zweite Flip-Flop FF2 kann von dem ersten Pulsbreitenanpasser 221 ein erstes Endausgangssignal Youtl empfangen und kann ansprechend auf das invertierte Taktsignal CKB ein zweites Rückkopplungssignal Y[2] ausgeben. Das dritte Flip-Flop FF3 kann von dem ersten Flip-Flop FF1 das erste Rückkopplungssignal Y[1] empfangen und kann ansprechend auf ein invertiertes Taktsignal CKB ein drittes Rückkopplungssignal Y[3] ausgeben. Das vierte Flip-Flop FF4 kann von dem zweiten Flip-Flop FF2 das zweite Rückkopplungssignal Y[2] empfangen und kann ansprechend auf das Taktsignal CK ein viertes Rückkopplungssignal Y[4] ausgeben.
Die ersten und zweiten Pulsbreitenanpasser 221 und 222 können basierend auf der Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) von dem Verzögerungssignalgenerator 210 und den ersten bis vierten Rückkopplungssignalen Y[1] bis Y[4] das erste bzw. zweite Endausgangssignal Youtl und Yout2 ausgeben. Bei einer beispielhaften Ausführungsform können Konfigurationen der ersten und zweiten Pulsbreitenanpasser 221 und 222 ähnlich zu der Konfiguration von Pulsbreitenanpassern, die unter Bezugnahme auf 7 oder 9 beschrieben wurden, sein. Bei einer beispielhaften Ausführungsform können die ersten und zweiten Pulsbreitenanpasser 221 und 222 mit der 2-ABGRIFF-Struktur implementiert sein.
Das heißt, jeder der ersten und zweiten Pulsbreitenanpasser 221 und 222 kann den Pull-Up-Treiber PUD und den Pull-Down-Treiber PDD aufweisen, und der Pull-Up-Treiber PUD und der Pull-Down-Treiber PDD bei jedem der ersten und zweiten Pulsbreitenanpasser 221 und 222 können basierend auf Eingangssignalen Pegel der ersten und zweiten Endausgangssignale Youtl und Yout2 anpassen.
Bei einer beispielhaften Ausführungsform kann jeder der ersten und zweiten Pulsbreitenanpasser 221 und 222 basierend auf den ersten und zweiten Rückkopplungssignalen Y[1] und Y[2] einen Zustand (d. h. Übergangsinformationen) eines Datenbits vor einer Periode von einem aktuellen Zeitpunkt erhalten und kann basierend auf den dritten und vierten Rückkopplungssignalen Y[3] und Y[4] einen Zustand (d. h. Übergangsinformationen) eines Datenbits vor zwei Perioden von dem aktuellen Zeitpunkt erhalten. Bei einer beispielhaften Ausführungsform kann jeder der ersten und zweiten Pulsbreitenanpasser 221 und 222 durch ein Verwenden von ersten und zweiten Rückkopplungssignalen, die um eine gegebene Zeit (z. B. eine Zeit, die einer Hälfte der Periode entspricht) verzögert werden, einen Zustand (d. h. Übergangsinformationen) eines Datenbits vor zwei Perioden erhalten.
12 ist ein Zeitdiagramm zum Beschreiben eines Betriebs der Pulsbreitensteuerung 200 von 11. Für eine Kürze der Darstellung und eine Bequemlichkeit der Beschreibung wird aufgrund eines tatsächlichen Betriebs in jeder Schaltung eine Verzögerung (z. B. eine Einrichtungszeit eines Flip-Flops oder dergleichen) auf das Zeitdiagramm nicht exakt angewendet. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Einige Signale können beispielsweise aufgrund einer internen Schaltungskonfiguration eine Verzögerung aufweisen.
Der Einfachheit der Beschreibung halber wird ferner angenommen, dass der zweite Pulsbreitenanpasser 222 ein Pulsbreitenanpasser ist, der basierend auf der Mehrzahl von Verzögerungssignalen S(t0) bis S(t6) in Betrieb ist, wie es unter Bezugnahme auf 9 beschrieben wurde. Eine beispielhafte Ausführungsform von 12 wird ferner unter Bezugnahme auf das zweite Endausgangssignal Yout2 des zweiten Pulsbreitenanpassers 222 beschrieben werden. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt.
Bezug nehmend auf 11 und 12 kann die Pulsbreitensteuerung 200 ein Datenmuster mit „00010“ empfangen. Das heißt, D[n-3] kann „0“ sein, D[n-2] kann „0“ sein, D[n-1] kann „0“ sein, D[n] kann „1“ sein und D[n+1] kann „0“ sein. Wie in der Beschreibung, die unter Bezugnahme auf 9 und 10 angegeben wurde, kann die Pulsbreitensteuerung 200 die nullten bis sechsten Verzögerungssignale S(t0) bis S(t6) empfangen. Die ersten, dritten und fünften Verzögerungssignale S(t1), S(t3) und S(t5) sind unnötig, um einen Betrieb des zweien Pulsbreitenanpassers 222 zu beschreiben, und eine Beschreibung derselben wird weggelassen werden. Die nullten bis sechsten Verzögerungssignale S(t0) bis S(t6) wurden ferner unter Bezugnahme auf 9 und 10 beschrieben, und eine zusätzliche Beschreibung wird somit weggelassen werden, um eine Redundanz zu vermeiden.
An einem Punkt X[n-1] können die ersten bis vierten Rückkopplungssignale Y[1] bis Y[4] D[n-2], D[n-1], D[n-2] und D[n-3] sein. An einem Punkt X[n] können ferner die ersten bis vierten Rückkopplungssignale Y[1] bis Y[4] D[n], D[n-1], D[n-2] und D[n-1] sein. Wie in der vorhergehenden Beschreibung kann der zweite Pulsbreitenanpasser 222 basierend auf den ersten bis vierten Rückkopplungssignalen Y[1] bis Y[4] an dem Punkt X[n-1] und dem Punkt X[n] eine Pulsbreite des zweiten Endausgangssignals Yout2 anpassen.
Bei einer beispielhaften Ausführungsform kann das zweite Endausgangssignal Yout2 ein Signal sein, das durch eine Steuerverzögerungszeit tc verzögert wurde. Die Steuerverzögerungszeit tc kann eine Verzögerungszeit aufgrund des zweiten Pulsbreitenanpassers 222 sein. Bei einer beispielhaften Ausführungsform kann die Steuerverzögerungszeit tc bestimmt werden, um eine Gleichung 2 zu erfüllen. $t f f = t c \leq \frac{1}{2} T$
In der Gleichung 2 stellt tff eine Verzögerungszeit aufgrund eines Flip-Flops dar, tc stellt eine Verzögerungszeit aufgrund des zweiten Pulsbreitenanpassers 222 dar, und „T“ stellt eine Periode des zweiten Endausgangssignals Yout2 oder eine Hälfte der Periode eines Taktsignals dar.
Bei einer beispielhaften Ausführungsform kann an dem Punkt X[n-1] die Pulsbreitensteuerung 200 die ersten und zweiten Rückkopplungssignale Y[1] und Y[2] für den Zweck eines Bestimmens eines Zustands eines ersten vorausgehenden Datenbits verwenden und kann die dritten und vierten Rückkopplungssignale Y[3] und Y[4] für den Zweck eines Bestimmens eines Zustands eines zweiten vorausgehenden Datenbits verwenden. An dem Punkt X[n-1] kann beispielweise die Pulsbreitensteuerung 200 die ersten und zweiten Rückkopplungssignale Y[1] und Y[2], die D[n-2] und D[n-1] sind, für den Zweck eines Bestimmens eines Zustands eines ersten vorausgehenden Datenbits D[n-1] verwenden, und kann die dritten und vierten Rückkopplungssignale Y[3] und Y[4], die D[n-2] und D[n-1] sind, für den Zweck eines Bestimmens eines Zustands eines zweiten vorausgehenden Datenbits D[n-2] verwenden. Bei einer beispielhaften Ausführungsform kann jedes der ersten bis vierten Rückkopplungssignale Y[1] und Y[4] ein Signal sein, das um eine gegebene Zeit tff hinsichtlich des Taktes CK und des invertierten Taktsignals CKB verzögert wurde. Die gegebene Zeit tff kann eine Verzögerungszeit aufgrund der Flip-Flops FF1 bis FF4 sein.
Bei einer beispielhaften Ausführungsform können an dem Punkt X[n] erste und zweite verzögerte Rückkopplungssignale Y[1]_d und Y[2]_d, die durch ein Verzögern der ersten und zweiten Rückkopplungssignale Y[1] und Y[2] um eine Verzögerungszeit td erhalten werden, verwendet werden, um einen Zustand des zweiten vorausgehenden Datenbits zu bestimmen. An dem Punkt X[n] kann beispielsweise die Pulsbreitensteuerung 200 die ersten und zweiten verzögerten Rückkopplungssignale Y[1]_d und Y[2]_d, die D[n-2] und D[n-1] sind, für den Zweck eines Bestimmens eines Zustands eines zweiten vorausgehenden Datenbits D[n-1] verwenden. Die ersten und zweiten verzögerten Rückkopplungssignale Y[1]_d und Y[2]_d können verschiedene Signalverzögerungen, wie zum Beispiel eine Verzögerung aufgrund einer getrennten Verzögerungsschaltung und eine Verzögerung aufgrund einer internen Verschaltung, aufweisen.
Wie in 12 dargestellt wird, kann der zweite Pulsbreitenanpasser 222 basierend auf den ersten bis vierten Rückkopplungssignalen Y[1] und Y[4] und der Mehrzahl von Verzögerungssignalen S(t0) bis S(t6) die zweiten Endausgangssignale Yout2 ausgeben. Wie in 12 dargestellt wird, kann eine Dauer eines hohen Zustands des zweiten Endausgangssignals Yout2 an dem Punkt X[n-1] und dem Punkt X[n] jeweils vergrößert oder kompensiert werden. Da ein Betrieb des zweiten Pulsbreitenanpassers 222 ähnlich zu einem Betrieb eines Pulsbreitenanpassers, der unter Bezugnahme auf 9 und 10 beschrieben wurde, ist, wird eine zusätzliche Beschreibung weggelassen werden, um eine Redundanz zu vermeiden.
13 ist ein Blockdiagramm, das eine Pulsbreitensteuerung 300 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellt. 14 ist ein Diagramm, das einen nullten Pulsbreitenanpasser 320 von 13 darstellt. Für eine kurze Beschreibung wird hier eine Beschreibung, die den im Vorhergehenden beschriebenen Komponenten zugeordnet ist, nicht wiederholt werden.
Bezug nehmend auf 13 und 14 kann die Pulsbreitensteuerung 300 einen Verzögerungssignalgenerator 310, nullte bis zweite Pulsbreitenanpasser 320 bis 322, erste und zweite Multiplexer MUX1 und MUX2 und erste und zweite Flip-Flops FF1 bis FF2 aufweisen.
Der Verzögerungssignalgenerator 310 kann von der Datenleitung DQ ein spezifisches Datenmuster DP0 empfangen und kann eine Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) ausgeben. Der Verzögerungssignalgenerator 310 wurde im Vorhergehenden beschrieben, und somit wird eine zusätzliche Beschreibung weggelassen werden, um eine Redundanz zu vermeiden.
Jeder der nullten bis zweiten Pulsbreitenanpasser 320 bis 322 kann die Mehrzahl von Verzögerungssignalen S(t0) bis S(tn) empfangen, und die nullten bis zweiten Pulsbreitenanpasser 320 bis 322 können basierend auf den empfangenen Verzögerungssignalen jeweils nullte bis zweite Zwischensignale Y0 bis Y2 ausgeben.
Wie in 14 dargestellt ist, kann beispielsweise der nullte Pulsbreitenanpasser 320 einen Pull-Up-Treiber PUD und einen Pull-Down-Treiber PDD aufweisen. Wie im Vorhergehenden beschrieben wurde, kann der Pull-Up-Treiber PUD Pull-Up-Einheiten PU aufweisen, und jede der Pull-Up-Einheiten PU kann ein Signal eines hohen Pegels ausgeben, wenn alle Eingangssignale „0“ sind. Der Pull-Down-Treiber PDD kann eine Mehrzahl von Pull-Down-Einheiten PD aufweisen, und jede der Pull-Down-Einheiten PD kann ein Signal eines niedrigen Pegels ausgeben, wenn alle Eingangssignale „1“ sind.
Ein Ausgangssignal der Pull-Up-Einheit PU0 bei dem Pull-Up-Treiber PUD und ein Ausgangssignal der Pull-Down-Einheit PD0 bei dem Pull-Down-Treiber PDD können durch einen ersten Anpassungskoeffizienten Cp1 verstärkt werden, und ein Ausgangssignal der Pull-Up-Einheit PU1 bei dem Pull-Up-Treiber PUD und ein Ausgangssignal der Pull-Down-Einheit PD11 bei dem Pull-Down-Treiber PDD können durch einen zweiten Anpassungskoeffizienten Cp2 verstärkt werden. Der Betrag des zweiten Anpassungskoeffizienten Cp2 kann verglichen mit dem ersten Anpassungskoeffizienten Cp1 erheblich größer sein. Bei einer beispielhaften Ausführungsform können Strukturen der ersten und zweiten Pulsbreitenanpasser 321 und 322 ähnlich zu der Struktur des nullten Pulsbreitenanpassers 320 von 14 sein.
Eine Massespannung VSS und eine Leistungsversorgungsspannung VDD können an die nullten und ersten Eingangsanschlüsse Z[0] und Z[1] des nullten Pulsbreitenanpassers 320 angelegt werden, die Massespannung VSS kann an die nullten und ersten Eingangsanschlüsse Z[0] und Z[1] des ersten Pulsbreitenanpassers 321 angelegt werden, und die Leistungsversorgungsspannung VDD kann an die nullten und ersten Eingangsanschlüsse Z[0] und Z[1] des zweiten Pulsbreitenanpassers 322 angelegt werden.
In diesem Fall kann das nullte Zwischensignal Y0 des nullten Pulsbreitenanpassers 320 gleich einem Ausgangssignal bei einem Datenmuster, das Datenbits mit „01“ oder „10“ hat, sein. Das erste Zwischensignal Y1 des ersten Pulsbreitenanpassers 321 kann gleich einem Ausgangssignal bei einem Datenmuster, das vorausgehende Datenbits mit „00“ hat, sein. Das zweite Zwischensignal Y2 des zweiten Pulsbreitenanpassers 322 kann gleich einem Ausgangssignal bei einem Datenmuster, das vorausgehende Datenbits mit „11“ hat, sein. Da ein Betriebsverfahren der nullten bis zweiten Pulsbreitenanpasser 320 bis 322 ähnlich zu einem Betriebsverfahren eines Pulsbreitenanpassers, der unter Bezugnahme auf 1A bis 12 beschrieben wurde, ist, wird eine zusätzliche Beschreibung weggelassen werden, um eine Redundanz zu vermeiden.
Das erste Flip-Flop FF1 kann das erste Endausgangssignal Youtl empfangen und kann ansprechend auf das Taktsignal CK das erste Rückkopplungssignal Y[1] ausgeben. Das zweite Flip-Flop FF2 kann das zweite Endausgangssignal Yout2 empfangen und kann ansprechend auf das invertierte Taktsignal CKB das zweite Rückkopplungssignal Y[2] ausgeben.
Der erste Multiplexer MUX1 kann basierend auf den ersten und zweiten Rückkopplungssignalen Y[1] und Y[2] eines der nullten bis zweiten Zwischensignale Y0 bis Y2 auswählen, um das erste Endausgangssignal Youtl auszugeben; der zweite Multiplexer MUX2 kann basierend auf den ersten und zweiten Rückkopplungssignalen Y[1] und Y[2] eines der nullten bis zweiten Zwischensignale Y0 bis Y2 auswählen, um das zweite Endausgangssignal Yout2 auszugeben. In dem Fall, in dem die ersten und zweiten Rückkopplungssignale Y[1] und Y[2] Datenbits mit „10“ oder „01“ angeben, können beispielsweise die ersten und zweiten Multiplexer MUX1 und MUX2 das nullte Zwischensignal Y0 der nullten bis zweiten Zwischensignale Y0 bis Y2 auswählen; in dem Fall, in dem die ersten und zweiten Rückkopplungssignale Y[1] und Y[2] Datenbits mit „00“ angeben, können die ersten und zweiten Multiplexer MUX1 und MUX2 das erste Zwischensignal Y1 der nullten bis zweiten Zwischensignale Y0 bis Y2 auswählen; in dem Fall, in dem die ersten und zweiten Rückkopplungssignale Y[1] und Y[2] Datenbits mit „11“ angeben, können die ersten und zweiten Multiplexer MUY1 und MUX2 das zweite Zwischensignal Y2 der nullten bis zweiten Zwischensignale Y0 bis Y2 auswählen.
Wie im Vorhergehenden beschrieben wurde, kann die Pulsbreitensteuerung 300 eine Mehrzahl von Zwischensignalen, deren Pulsbreiten angepasst sind, hinsichtlich eines spezifischen Datenmusters erzeugen und kann basierend auf Werten von vorausgehenden Datenbits irgendeines der Mehrzahl von Zwischensignalen auswählen und das ausgewählte Signal als ein Endausgangssignal ausgeben.
15 ist ein Zeitdiagramm zum Beschreiben eines Betriebs der Pulsbreitensteuerung 300 von 13. Eine beispielhafte Ausführungsform, bei der das erste Endausgangssignal Youtl im Hinblick auf ein Datenmuster mit „1101“ erzeugt wird, wird unter Bezugnahme auf 15 beschrieben werden. Für eine kurze Beschreibung werden Verzögerungszeiten aufgrund von Komponenten der Pulsbreitensteuerung 300 in 15 nicht dargestellt. Die erfinderischen Ideen sind jedoch nicht darauf begrenzt.
Bezug nehmend auf 13 und 15 kann der Verzögerungssignalgenerator 310 die nullten und die ersten Verzögerungssignale S(t0) und S(t1) erzeugen. Das nullte Verzögerungssignal S(t0) kann während einer Teildauer von D[n] einen niedrigen Pegel haben, und eine Phase des ersten Verzögerungssignals S(t1) kann um eine erste Zeit ta1 hinsichtlich des nullten Verzögerungssignals S(t0) voreilen.
Wie im Vorhergehenden beschrieben wurde, kann das nullte Zwischensignal Y0 identisch zu dem nullten Verzögerungssignal S(t0) sein. Der Grund dafür besteht darin, dass eine getrennte Pulsbreitensteuerung auf das nullte Zwischensignal Y0, das dem Fall zugeordnet ist, in dem vorausgehende Datenbits „01“ oder „10“ sind, nicht angewendet wird. Das erste Zwischensignal Y1 kann einen Datenpuls haben, dessen Dauer eines niedrigen Zustands reduziert ist, wie es in 15 dargestellt ist. Der Grund dafür besteht darin, dass auf das erste Zwischensignal Y1, das dem Fall zugeordnet ist, in dem vorausgehende Datenbits „00“ sind, eine getrennte Pulsbreitensteuerung angewendet wird. Das zweite Zwischensignal Y2 kann einen Datenpuls aufweisen, der während einer Dauer von D[n] einen niedrigen Pegel hat, wie es in 15 dargestellt wird. Der Grund dafür besteht darin, dass auf das zweite Zwischensignal Y2, das dem Fall zugeordnet ist, in dem vorausgehende Datenbits „11“ sind, eine getrennte Pulsbreitensteuerung angewendet wird.
Das heißt, an einem Punkt X[n-1] kann, da vorausgehende Datenbits „11“ sind, das zweite Zwischensignal Y2 als das erste Endausgangssignal Youtl ausgewählt werden. Bei einer beispielhaften Ausführungsform kann zu einem spezifischen Zeitpunkt ts das nullte Zwischensignal Y0 als das erste Endausgangssignal Youtl ausgewählt werden. Zu dem spezifischen Zeitpunkt ts kann sich beispielsweise das erste Rückkopplungssignal Y[1] von D[n-2] auf D[n] ändern. In diesem Fall können sich die ersten und zweiten Rückkopplungssignale Y[1] und Y[2], die in den ersten Multiplexer MUX1 eingegeben werden, von D[n-2]/D[n-1] auf D[n]/D[n-1] ändern.
Bei einer beispielhaften Ausführungsform kann sich zu dem spezifischen Zeitpunkt ts ein Signal, das aus dem ersten Multiplexer MUX1 ausgegeben wird, auf das nullte Zwischensignal Y0 ändern, das erste Endausgangssignal Youtl kann jedoch normal ausgegeben werden. Da vorausgehende Datenbits „10“ oder „01“ hinsichtlich eines Zeitpunkts X[n] sind, kann, mit anderen Worten, eine getrennte Pulsbreitenkompensation nicht erforderlich sein. Insofern kann die Pulsbreitensteuerung 300 der erfinderischen Ideen ein Endausgangssignal normal ausgeben, obwohl sich ein Rückkopplungssignal während einer spezifischen Datendauer ändert.
16A und 16B sind Blockdiagramme, die ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen darstellen. Bezug nehmend auf 16A kann ein Speichersystem 40 eine Speichervorrichtung 41 und eine Speichersteuerung 42 aufweisen. Die Speichersteuerung 42 kann einen Befehl CMD und eine Adresse ADDR zu der Speichervorrichtung 41 senden. Die Speichersteuerung 42 kann durch die Datenleitung DQ und die Datenhinweisleitung DQS Daten „DATEN“ zu der Speichervorrichtung 41 senden.
Bei einer beispielhaften Ausführungsform kann die Speichersteuerung 42 eine Pulsbreitensteuerung 400 aufweisen. Die Pulsbreitensteuerungen 100, 200 und 300 von 1A bis 15 sind beispielsweise konfiguriert, um eine Pulsbreite eines empfangenen Datensignals in einer Eingangsstufe einer Speichersteuerung zu steuern. Die Pulsbreitensteuerung 400 von 16 kann im Gegensatz dazu im Voraus eine Pulsbreite eines Datensignals in einer Ausgangsstufe der Speichersteuerung 42 anpassen und kann das Datensignal mit der angepassten Pulsbreite zu der Speichervorrichtung 41 senden. In dem Fall, in dem ein Datensignal abhängig von einer Last der Datenleitung DQ nicht vollständig normal schwingen kann, kann durch im Voraus Anpassen einer Pulsbreite, um ein Datensignal zu senden, ein effektiver Spielraum gesichert werden.
Bezug nehmend auf 16B kann ein Speichersystem 40' eine Speichervorrichtung 41' und eine Speichersteuerung 42' aufweisen. Die Speichersteuerung 41' und die Speichersteuerung 42' wurden im Vorhergehenden beschrieben, und somit wird eine zusätzliche Beschreibung weggelassen werden, um eine Redundanz zu vermeiden.
Bei einer beispielhaften Ausführungsform kann die Speichersteuerung 42' eine Pulsbreitensteuerung 400' aufweisen. Die Pulsbreitensteuerung 400' kann im Voraus eine Pulsbreite eines Datensignals anpassen und kann das Datensignal mit der angepassten Pulsbreite durch die Datenleitung DQ zu der Speichersteuerung 42' senden.
Das heißt, die Speichervorrichtung 41' oder die Speichersteuerung 42 kann, wie es in 16A und 16B dargestellt wird, konfiguriert sein, um im Voraus eine Pulsbreite eines Datensignals anzupassen und das Datensignal, das die angepasste Pulsbreite hat, zu senden.
17 ist ein Blockdiagramm, das eine Pulsbreitensteuerung 400 von 16 darstellt. 18 ist ein Zeitdiagramm zum Beschreiben eines Betriebs der Pulsbreitensteuerung 400. Für eine kurze Beschreibung wird eine beispielhafte Ausführungsform unter Bezugnahme auf die Pulsbreitensteuerung 400 beschrieben werden, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Bezug nehmend auf 17 und 18 kann die Pulsbreitensteuerung 400 einen Verzögerungssignalgenerator 410 und einen Pulsbreitenanpasser 420 aufweisen.
Der Verzögerungssignalgenerator 410 kann basierend auf einem Eingangsdatensignal S(t0) eine Mehrzahl von Verzögerungssignalen S(t1) bis S(t5) ausgeben. Der Verzögerungssignalgenerator 410 kann beispielsweise erste bis fünfte Verzögerungseinrichtungen 411 bis 415 aufweisen. Jede der ersten bis fünften Verzögerungseinrichtungen 411 bis 415 kann ein Eingangssignal um eine gegebene Zeit verzögern und ausgeben.
Die erste Verzögerungseinrichtung 411 kann das Eingangssignal S(t0) um eine erste Zeit verzögern und kann das erste Verzögerungssignal S(t1) ausgeben Bei einer beispielhaften Ausführungsform kann das erste Verzögerungssignal S(t1) Eingangsdaten D[n] entsprechen. Die zweite Verzögerungseinrichtung 412 kann das erste Verzögerungssignal S(t1) um eine zweite Zeit verzögern und kann ein zweites Verzögerungssignal S(t2) ausgeben. Das heißt, zeitliche Abstimmungen des Eingangssignals S(t0) und der ersten und zweiten Verzögerungssignale S(t1) und S(t2) können in 18 dargestellt werden.
Die dritte Verzögerungseinrichtung 413 kann das erste Verzögerungssignal S(t1), das den Eingangsdaten D[n] entspricht, um eine Hälfte der Periodenzeit verzögern und kann ein drittes Verzögerungssignal S(t3) ausgeben. Die vierte Verzögerungseinrichtung 414 kann das dritte Verzögerungssignal S(t3) um eine Periode verzögern und kann ein viertes Verzögerungssignal S(t4) ausgeben. Die fünfte Verzögerungseinrichtung 415 kann das vierte Verzögerungssignal S(t4) um eine Periode verzögern und kann ein fünftes Verzögerungssignal S(t5) ausgeben. Das heißt, zeitliche Abstimmungen der dritten bis fünften Verzögerungssignale S(t3) bis S(t5) können in 18 dargestellt werden.
Das heißt, in dem Fall, in dem Eingangsdaten ein Datenmuster mit „00010“ haben, können das Eingangssignal S(t0) und die ersten bis fünften Verzögerungssignale S(t1) bis S(t5) Kurvenverläufe haben, die in 18 dargestellt werden.
Der Pulsbreitenanpasser 420 kann das Eingangssignal S(t0) und die ersten bis fünften Verzögerungssignale S(t1) bis S(t5) empfangen und kann basierend auf den empfangenen Signalen eine Pulsbreite eines Signals auf der Datenleitung DQ anpassen. In dem Fall, in dem die Eingangsdaten ein Datenmuster mit „00010“ haben, kann beispielsweise der Pulsbreitenanpasser 420 eine Pulsbreite während einer Dauer, die einem Datenbit mit „1“ entspricht, anpassen, derart, dass ein Signal der Datenleitung DQ eine Dauer eines hohen Zustands hat, die länger als eine Periode ist.
Insofern kann ein Signalspielraum gemäß einer RC-Last der Datenleitung DQ gesichert werden. In dem Fall, in dem eine Pulsbreite nicht angepasst wird, kann beispielsweise ein Signal gemäß der RC-Last einen Kurvenverlauf, der durch eine gestrichelte Linie in 18 dargestellt ist, haben. In diesem Fall kann der effektive Spielraum eine erste Zeit T1 sein. In dem Fall, in dem eine Pulsbreite durch die Pulsbreitensteuerung 400 gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen angepasst wird, kann im Gegensatz dazu ein Signal gemäß der RC-Last einen Kurvenverlauf, der durch eine durchgezogene Linie in 18 dargestellt ist, haben; in diesem Fall kann der effektive Spielraum eine zweite Zeit T2 sein, die länger als die erste Zeit T1 ist. Das heißt, ein Signalspielraum kann durch Anpassen einer Pulsbreite, die einem Datenbit, das aktuell zu liefern ist, entspricht, basierend auf einem Datenbit, das zu einer Speichervorrichtung vorausgehend gesendet wurde, gesichert werden.
19A bis 19C sind Blockdiagramme, die elektronische Vorrichtungen darstellen, die eine Pulsbreitensteuerung PWC gemäß den erfinderischen Ideen aufweisen. Für eine kurze Beschreibung wird eine Beschreibung, die unter Bezugnahme auf die vorhergehenden Komponenten angegeben wurde, hier nicht wiederholt werden.
Bezug nehmend auf 19A kann ein System 1000 erste und zweite Vorrichtungen 1100 und 1200 aufweisen. Die ersten und zweiten Vorrichtungen 1100 und 1200 können Vorrichtungen sein, die Informationssignale, wie zum Beispiel ein Datensignal, ein elektrisches Signal, ein analoges Signal oder ein digitales Signal, in dem System 1000 austauschen. Bei einer beispielhaften Ausführungsform kann jede der ersten und zweiten Vorrichtungen 1100 und 1200 eine Informationsverarbeitungsvorrichtung, wie z. B. ein Signalsender, ein Signalempfänger, ein Block eines geistigen Eigentums (IP), ein elektronisches Modul oder eine elektronische Schaltung, sein.
Die ersten und zweiten Vorrichtungen 1100 und 1200 können Pulsbreitensteuerungen 1110 bzw. 1210 aufweisen. Jede der Pulsbreitensteuerungen 1110 und 1210 kann eine Pulsbreitensteuerung sein, die unter Bezugnahme auf 1A bis 15 beschrieben wurde. Das heißt, die Pulsbreitensteuerungen 1110/1210 können konfiguriert sein, um eine Pulsbreite eines Signals, das von den Vorrichtungen 1200/1100 empfangen wird, anzupassen.
Bezug nehmend auf 19B kann ein System 2000 erste und zweite Vorrichtungen 2100 und 2200 aufweisen, und die ersten und zweiten Vorrichtungen 2100 und 2200 können Pulsbreitensteuerungen 2110 bzw. 2210 aufweisen. Jede der Pulsbreitensteuerungen 2110 und 2210 kann eine Pulsbreitensteuerung sein, die unter Bezugnahme auf 16A bis 18 beschrieben wurde. Das heißt, jede der ersten und zweiten Vorrichtungen 2100 und 2200 kann konfiguriert sein, um eine Pulsbreite eines Signals im Voraus anzupassen und das Signal, das die angepasste Pulsbreite hat, zu senden.
Bezug nehmend auf 19C kann ein System 3000 erste und zweite Vorrichtungen 3100 und 3200 aufweisen, und die erste Vorrichtung 3100 kann erste und zweite Pulsbreitensteuerungen 3110 und 3120 aufweisen. Die erste Pulsbreitensteuerung 3110 kann eine Pulsbreitensteuerung sein, die unter Bezugnahme auf 16A bis 18 beschrieben wurde, und die zweite Pulsbreitensteuerung 3120 kann eine Pulsbreitensteuerung sein, die unter Bezugnahme auf 1A bis 15 beschrieben wurde. Das heißt, die erste Vorrichtung 3100 kann konfiguriert sein, um eine Pulsbreite eines Signals im Voraus anzupassen und das Signal, das die angepasste Pulsbreite hat, zu senden, oder kann konfiguriert sein, um eine Pulsbreite an einem aktuellen Punkt basierend auf vorausgehenden Bitwerten eines empfangenen Signals anzupassen.
20 ist ein Blockdiagramm, das ein elektronisches System darstellt, auf das ein Sender und ein Empfänger, die eine Pulsbreitensteuerung gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen haben, angewendet sind. Bezug nehmend auf 20 kann bei einer beispielhaften Ausführungsform ein elektronisches System 4000 in der Form eines tragbaren Kommunikationsgeräts, eines persönlichen digitalen Assistenten (PDA), eines tragbaren Multimedia-Spielers (PM), eines Smartphones oder einer transportablen Vorrichtung oder in der Form eines Rechensystems, wie z. B. eines Personal-Computers, eines Servers, einer Workstation oder eines Notebook-Computers, implementiert sein.
Das elektrische System 4000 kann einen Anwendungsprozessor 4100 (oder eine zentrale Verarbeitungseinheit), eine Anzeige 4220 und einen Bildsensor 4230 aufweisen. Der Anwendungsprozessor 4100 kann einen DigRF-Master 4110, einen Display-Serial-Interface- (DSI-) Host 4120, einen Camera-Serial-Interface- (CSI-) Host 4130 und eine physikalische Schicht 4140 aufweisen.
Der DSI-Host 4120 kann durch die DSI mit einer DSI-Vorrichtung 4225 der Anzeige 4220 kommunizieren. Bei einer beispielhaften Ausführungsform kann ein optischer Seriell-Wandler SER in dem DSI-Host 4120 implementiert sein. Ein optischer Seriell-Rückwandler DES kann beispielsweise in der DSI-Vorrichtung 4225 implementiert sein. Der CSI-Host 4130 kann durch die CSI mit einer CSI-Vorrichtung 4235 des Bildsensors 4230 kommunizieren. Bei einer beispielhaften Ausführungsform kann ein optischer Seriell-Rückwandler DES in dem CSI-Host 4130 implementiert sein. Ein optischer Seriell-Wandler SER kann beispielsweise in der CSI-Vorrichtung 4235 implementiert sein.
Das elektronische System 4000 kann ferner einen Hochfrequenz- (HF-) Chip 4240 zum Kommunizieren mit dem Anwendungsprozessor 4100 aufweisen. Der HF-Chip 4240 kann eine physikalische Schicht 4242, einen DigRF-Slave 4244 und eine Antenne 4246 aufweisen. Bei einer beispielhaften Ausführungsform können die physikalische Schicht 4242 des HF-Chips 4240 und die physikalische Schicht 4140 des Anwendungsprozessors 4100 durch eine MIPI-DigRF-Schnittstelle Daten miteinander austauschen.
Das elektronische System 4000 kann ferner einen Arbeitsspeicher 4250 und einen eingebetteten/Karten-Datenspeicher 4255 aufweisen. Der Arbeitsspeicher 4250 und der eingebettete/Karten-Datenspeicher 4255 können Daten, die von dem Anwendungsprozessor 4100 empfangen werden, speichern. Der Arbeitsspeicher 4250 und der eingebettete/Karten-Datenspeicher 4255 können die Daten, die darin gespeichert sind, zu dem Anwendungsprozessor 4100 liefern.
Der Arbeitsspeicher 4250 kann Daten, die durch den Anwendungsprozessor 4100 verarbeitet werden oder verarbeitet werden sollen, vorübergehend speichern. Der Arbeitsspeicher 4250 kann einen flüchtigen Speicher, wie zum Beispiel einen statischen Speicher mit wahlfreiem Zugriff (SRAM), einen dynamischen RAM (DRAM) oder einen synchronen DRAM (SDRAM), oder einen nichtflüchtigen Speicher, wie zum Beispiel einen Flash-Speicher, einen PRAM, einen MRAM, einen ReRAM oder einen FRAM, aufweisen. Der eingebettete/Karten-Datenspeicher 4255 kann ungeachtet dessen, ob mit einer Leistung versorgt wird, Daten speichern.
Das elektronische System 4000 kann durch eine Worldwide Interoperability für Microwave Access (WiMAC) 4260, ein drahtloses lokales Netzwerk (WLAN) 4262 und ein Ultra-Wideband (UWB) 4264 mit einem externen System kommunizieren.
Das elektronische System 4000 kann ferner einen Lautsprecher 4270 und ein Mikrofon 4275 zum Verarbeiten von Sprachinformationen aufweisen. Das elektronische System 4000 kann ferner eine Global-Positioning-System- (GPS-) Vorrichtung 4280 zum Verarbeiten von Positionsinformationen aufweisen. Das elektronische System 4000 kann ferner einen Brücken-Chip 4290 zum Verwalten von Verbindungen zwischen Peripherievorrichtungen aufweisen.
Bei einer beispielhaften Ausführungsform kann jede der Komponenten des elektronischen Systems 400 oder jede Einheit, die die Komponenten aufweisen, durch ein Verwenden einer Pulsbreitensteuerung gemäß den erfinderischen Ideen eine Pulsbreite eines empfangenen Signals anpassen oder kann durch Verwenden einer Pulsbreitensteuerung gemäß den erfinderischen Ideen eine Pulsbreite eines Signals im Voraus anpassen und kann das Signal, das die angepasste Pulsbreite hat, senden.
Gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen kann eine elektronische Vorrichtung basierend auf vorausgehenden Datenbits eine Pulsbreite eines Datensignals, das einem aktuellen Datenbit entspricht, anpassen. Ein Betriebsverfahren eines Signalempfängers, der eine verbesserte Zuverlässigkeit hat, eine Pulsbreitensteuerung und eine elektronische Vorrichtung, die den Signalempfänger und die Pulsbreitensteuerung aufweist, werden dementsprechend geschaffen.
Gemäß einer oder mehreren beispielhaften Ausführungsformen können die Einheiten und/oder Vorrichtungen, die im Vorhergehenden beschrieben wurden, einschließlich Elementen der Pulsbreitensteuerung 100, 200, 300, 400, wie zum Beispiel die Steuerlogik, Verzögerungssignalgeneratoren und pulsbreitengesteuerte Entscheidungsrückkopplungsgeneratoren (PWC-DFEs) und Teilelemente derselben (z. B. der Pulsbreitenanpasser, der Abtaster, die ersten bis m-ten Verzögerungseinrichtungen), unter Verwendung von Hardware, einer Kombination von Hardware und Software oder eines nicht-transitorischen Speicherungsmediums, das Software, die ausführbar ist, um die Funktionen derselben zu erfüllen, speichert, implementiert sein.
Eine Hardware kann unter Verwendung einer Verarbeitungsschaltungsanordnung, wie zum Beispiel, jedoch nicht darauf begrenzt, eines Prozessors oder mehrerer Prozessoren, einer zentralen Verarbeitungseinheit oder mehreren zentralen Verarbeitungseinheiten (CPUs), einer Steuerung oder mehreren Steuerungen, einer arithmetischen Logikeinheit oder mehreren arithmetischen Logikeinheiten (ALUs), eines digitalen Signalprozessors oder mehreren digitalen Signalprozessoren (DSPs), eines Mikrocomputers oder mehreren Mikrocomputern, eines feldprogrammierbaren Gate-Arrays oder mehreren feldprogrammierbaren Gate-Arrays (FPGAs), eines Ein-Chip-Systems oder mehreren Ein-Chip-Systemen (SoCs), einer programmierbaren Logikeinheit oder mehreren programmierbaren Logikeinheiten (PLUs), eines Mikroprozessors oder mehreren Mikroprozessoren, einer anwendungsspezifischen integrierten Schaltung oder mehreren anwendungsspezifischen integrierten Schaltungen (ASICs) oder irgendeiner anderen Vorrichtung oder irgendwelchen anderen Vorrichtungen, die fähig ist oder sind, auf Anweisungen auf eine definierte Art und Weise anzusprechen und dieselben auszuführen, implementiert sein.
Eine Software kann ein Computerprogramm, einen Programmcode, Anweisungen oder eine Kombination derselben zum unabhängigen oder gemeinsamen Anweisen oder Konfigurieren einer Hardwarevorrichtung, um wie gewünscht in Betrieb zu sein, aufweisen. Das Computerprogramm und/oder der Programmcode kann oder können ein Programm oder computerlesbare Anweisungen, Softwarekomponenten, Softwaremodule, Datendateien, Datenstrukturen etc. aufweisen, das fähig ist oder die fähig sind, durch eine Hardwarevorrichtung oder mehrere Hardwarevorrichtungen, wie zum Beispiel eine oder mehrere der Hardwarevorrichtungen, die im Vorhergehenden erwähnt wurden, implementiert zu werden. Beispiele eines Programmcodes weisen sowohl einen Maschinencode, der durch einen Compiler erzeugt wird, als auch einen Programmcode auf einem höheren Niveau, der unter Verwendung eines Interpreters ausgeführt wird, auf.
Wenn beispielsweise eine Hardwarevorrichtung eine Computerverarbeitungsvorrichtung (z. B. ein Prozessor oder mehrere Prozessoren, eine CPU oder mehrere CPUs, eine Steuerung oder mehrere Steuerungen, eine ALU oder mehrere ALUs, ein DSP oder mehrere DSPs, ein Mikrocomputer oder mehrere Mikrocomputer, ein Mikroprozessor oder mehrere Mikroprozessoren etc.) ist, kann die Computerverarbeitungsvorrichtung konfiguriert sein, um den Programmcode durch ein Durchführen von arithmetischen, logischen und Eingabe-/Ausgabevorgängen gemäß dem Programmcode auszuführen. Sobald der Programmcode in eine Computerverarbeitungsvorrichtung geladen wurde, kann die Computerverarbeitungsvorrichtung programmiert sein, um den Programmcode durchzuführen, wodurch die Computerverarbeitungsvorrichtung in eine Spezialzweck-Computerverarbeitungsvorrichtung gewandelt wird. Bei einem spezifischen Beispiel wird, wenn der Programmcode in einen Prozessor geladen wird, der Prozessor programmiert, um den Programmcode und Vorgänge, die demselben entsprechen, durchzuführen, wodurch der Prozessor in einen Spezialzweck-Prozessor gewandelt wird. Bei einem anderen Beispiel kann die Hardwarevorrichtung eine integrierte Schaltung sein, die als eine Spezialzweck-Verarbeitungsschaltungsanordnung (z. B eine ASIC) kundenspezifisch angepasst ist.
Eine Hardwarevorrichtung, wie zum Beispiel eine Computerverarbeitungsvorrichtung, kann ein Betriebssystem (OS) und eine Softwareanwendung oder mehrere Softwareanwendungen, die auf dem OS laufen, laufen lassen. Die ComputerverarbeitungsVorrichtung kann ferner ansprechend auf die Ausführung der Software auf Daten zugreifen, dieselben speichern, manipulieren, verarbeiten und erzeugen. Für eine Vereinfachung kann eine beispielhafte Ausführungsform oder können mehrere beispielhafte Ausführungsformen als eine Computerverarbeitungsvorrichtung veranschaulicht sein; Fachleute werden jedoch anerkennen, dass eine Hardwarevorrichtung mehrere Verarbeitungselemente und mehrere Typen von Verarbeitungselementen aufweisen kann. Eine Hardwarevorrichtung kann beispielsweise mehrere Prozessoren oder einen Prozessor und eine Steuerung aufweisen. Andere Verarbeitungskonfigurationen sind zusätzlich möglich, wie zum Beispiel parallele Prozessoren.
Software und/oder Daten kann oder können als irgendein Typ eines Speicherungsmediums, das eine Maschine, Komponente, physische oder virtuelle Ausrüstung aufweist, jedoch nicht darauf begrenzt ist, oder eines Computerspeicherungsmediums oder einer Computerspeicherungsvorrichtung, das oder die fähig ist, Anweisungen oder Daten zu einer Hardwarevorrichtung zu liefern oder dieselben dadurch zu interpretieren, dauerhaft oder vorübergehend verkörpert sein. Die Software kann ferner über netzgekoppelte Computersysteme verteilt werden, so dass die Software auf eine verteilte Weise gespeichert und ausgeführt wird. Software und Daten können insbesondere beispielsweise durch ein computerlesbare Aufzeichnungsmedium oder mehrere computerlesbare Aufzeichnungsmedien, das oder die greifbare oder nicht-transitorische computerlesbare Speicherungsmedien, wie hierin erörtert wird, aufweist oder aufweisen, gespeichert sein.
Speicherungsmedien können ferner eine Speicherungsvorrichtung oder mehrere Speicherungsvorrichtungen bei Einheiten und/oder Vorrichtungen gemäß einer beispielhaften Ausführungsform oder gemäß mehreren beispielhaften Ausführungsformen aufweisen. Die eine Speicherungsvorrichtung oder die mehreren Speicherungsvorrichtungen können greifbare oder nicht-transitorische computerlesbare Speicherungsmedien, zum Beispiel ein Speicher mit wahlfreiem Zugriff (RAM), ein Nur-Lese-Speicher (ROM), eine Permanent-Massenspeicherungsvorrichtung (wie zum Beispiel ein Plattenlaufwerk) und/oder irgendein anderes ähnliches Datenspeicherungsmittel, das fähig ist, Daten zu speichern und aufzuzeichnen, sein. Die eine Speicherungsvorrichtung oder die mehreren Speicherungsvorrichtungen kann oder können konfiguriert sein, um Computerprogramme, Programmcode, Anweisungen oder eine Kombination derselben für ein Betriebssystem oder mehrere Betriebssysteme und/oder zum Implementieren der beispielhaften Ausführungsformen, die hierin beschrieben werden, zu speichern. Die Computerprogramme, der Programmcode, die Anweisungen oder eine Kombination derselben können ferner von einem getrennten computerlesbaren Speicherungsmedium in die eine Speicherungsvorrichtung oder die mehreren Speicherungsvorrichtungen und/oder die eine Computerverarbeitungsvorrichtung oder die mehreren Computerverarbeitungsvorrichtungen unter Verwendung einer Laufwerkseinrichtung geladen werden. Ein solches getrenntes computerlesbares Speicherungsmedium kann ein Universal-Serial-Bus- (USB-) Flash-Laufwerk, einen Speicher-Stick, ein Blu-ray-/DVD-/CD-ROM-Laufwerk, eine Speicherkarte und/oder ähnliche computerlesbare Speicherungsmedien aufweisen. Die Computerprogramme, der Programmcode, die Anweisungen oder ein Kombinationen derselben kann oder können in die eine Speicherungsvorrichtung oder die mehreren Speicherungsvorrichtungen und/oder die eine Computerverarbeitungsvorrichtung oder die mehreren Computerverarbeitungsvorrichtungen von einer fernen Datenspeicherungsvorrichtung über eine Netzschnittstelle und nicht über ein computerlesbares Speicherungsmedium geladen werden. Die Computerprogramme, der Programmcode, die Anweisungen oder eine Kombination derselben können zusätzlich in die eine Speicherungsvorrichtung oder die mehreren Speicherungsvorrichtungen und/oder den einen Prozessor oder die mehreren Prozessoren von einem fernen Rechensystem, das konfiguriert ist, um die Computerprogramme, den Programmcode, die Anweisungen oder eine Kombination derselben über ein Netzwerk zu übertragen und/oder zu verteilen, geladen werden. Das ferne Rechensystem kann die Computerprogramme, den Programmcode, die Anweisungen oder eine Kombination derselben über eine verdrahtete Schnittstelle, eine Luftschnittstelle und/oder irgendein anderes ähnliches Medium übertragen und/oder verteilen.
Die eine Hardwarevorrichtung oder die mehreren Hardwarevorrichtungen, das Speicherungsmedium, die Computerprogramme, der Programmcode, die Anweisungen oder eine Kombination derselben können für die Zwecke der beispielhaften Ausführungsformen speziell entworfen und aufgebaut sein, oder dieselben können bekannte Vorrichtungen sein, die für die Zwecke von beispielhaften Ausführungsformen abgeändert und/oder modifiziert wurden.
Obwohl beispielhafte Ausführungsformen der erfinderischen Ideen unter Bezugnahme auf einige beispielhafte Ausführungsformen derselben beschrieben wurden, ist es für Fachleute offensichtlich, dass verschiedene Änderungen und Modifikationen an denselben vorgenommen sein können, ohne von dem Sinn und dem Umfang der erfinderischen Idee, wie sie in den folgenden Ansprüchen dargelegt ist, abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020170155874 [0001]
KR 1020180051570 [0001]

Claims

Betriebsverfahren eines Signalempfängers, mit folgenden Schritten: aufeinander folgendes Empfangen (S110) eines nullten Bits und eines ersten Bits durch eine Signalleitung (DQ); und selektives Anpassen (S150, S160) einer Breite von entweder einer ersten Dauer eines hohen Zustands oder einer ersten Dauer eines niedrigen Zustands eines ersten Signals, das dem ersten Bit entspricht, basierend auf Werten des nullten Bits und des ersten Bits, basierend darauf, ob die Werte des nullten Bits und des ersten Bits identisch sind.
Verfahren nach Anspruch 1, bei dem sich die erste Dauer eines niedrigen Zustands des ersten Signals vergrößert, wenn die Werte des nullten Bits und des ersten Bits logisch hoch sind, und sich die erste Dauer eines hohen Zustands des ersten Signals vergrößert, wenn das nullte Bit und das erste Bit logisch niedrig sind.
Verfahren nach Anspruch 1, mit ferner folgenden Schritten: Empfangen eines zweiten Bits nach einem Empfang des nullten Bits und des ersten Bits; Anpassen der Breite von entweder einer zweiten Dauer eines hohen Zustands oder einer zweiten Dauer eines niedrigen Zustands eines zweiten Signals, das dem zweiten Bit entspricht, basierend auf den Werten des nullten Bits und des ersten Bits ansprechend darauf, dass das nullte Bit und das erste Bit identisch sind; und Anpassen der Breite von entweder der zweiten Dauer eines hohen Zustands oder zweiten Dauer eines niedrigen Zustands des zweiten Signals basierend auf dem Wert des ersten Bits und einem Wert des zweiten Bits ansprechend darauf, dass das erste Bit und das zweite Bit identisch sind.
Verfahren nach Anspruch 3, bei dem sich die zweite Dauer eines niedrigen Zustands des zweiten Signals vergrößert, wenn die Werte des nullten Bits und des ersten Bits logisch hoch sind, oder wenn die Werte des ersten Bits und des zweiten Bits logisch hoch sind, und sich die zweite Dauer eines hohen Zustands des zweiten Signals vergrößert, wenn die Werte des nullten Bits und des ersten Bits logisch niedrig sind, oder wenn die Werte des ersten Bits und des zweiten Bits logisch niedrig sind.
Verfahren nach Anspruch 3, bei dem sich die Breite von entweder der zweiten Dauer eines hohen Zustands oder der zweiten Dauer eines niedrigen Zustands des zweiten Signals um eine erste Menge vergrößert, wenn das nullte Bit bis zu dem zweiten Bit einen gleichen Wert haben, und sich die Breite von entweder der zweiten Dauer eines hohen Zustands oder der zweiten Dauer eines niedrigen Zustands des Signals um eine zweite Menge, die kürzer als die erste Menge ist, vergrößert, wenn sich eines von dem nullten Bit bis zu dem zweiten Bit von verbleibenden Bits unterscheidet.
Verfahren nach Anspruch 3, bei dem die Breite der zweiten Dauer eines hohen Zustands und die Breite der zweiten Dauer eines niedrigen Zustands des zweiten Signals nicht angepasst werden, wenn sich das nullte Bit und das erste Bit voneinander unterscheiden und sich das erste Bit und das zweite Bit voneinander unterscheiden.
Pulsbreitensteuerung (100; 200; 300; 400; 1110; 1210; 2110, 2210; 3110, 3120) mit: einer Schnittstelle, die konfiguriert ist, um ein Signal zu empfangen; und einer Verarbeitungsschaltungsanordnung (120), die konfiguriert ist, um ein Ausgangssignal (Yout) abzutasten, um ein nulltes Rückkopplungssignal (Y[0]) auszugeben, das nullte Rückkopplungssignal (Y[0]) zu verzögern, um ein erstes Rückkopplungssignal (Y[1]) auszugeben, eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands des Ausgangssignals (Yout) anzupassen, wenn Werte des nullten Rückkopplungssignals (Y[0]) und des ersten Rückkopplungssignals (Y[1]) identisch sind.
Pulsbreitensteuerung (100; 200; 300; 400; 1110; 1210; 2110, 2210; 3110, 3120) nach Anspruch 7, bei der das Signal einer Mehrzahl von Bits, die durch dieselbe Leitung (DQ) empfangen werden, zugeordnet ist, wobei die Verarbeitungsschaltungsanordnung konfiguriert ist, um basierend auf dem Signal eine Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) auszugeben.
Pulsbreitensteuerung (100) nach Anspruch 8, bei der die Verarbeitungsschaltungsanordnung (120) folgende Merkmale aufweist: eine Mehrzahl von Inverterschaltungen (INV1, INV2, INV3), die konfiguriert sind, um jeweilige der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) zu empfangen und um jeweilige einer Mehrzahl von invertierten Verzögerungssignalen auszugeben; einen Pull-Up-Treiber (PUD), der konfiguriert ist, um basierend auf der Mehrzahl von invertierten Verzögerungssignalen, dem nullten Rückkopplungssignal (Y[0]) und dem ersten Rückkopplungssignal (Y[1]) eine Breite der Dauer eines hohen Zustands des Ausgangssignals (Yout) anzupassen; und einen Pull-Down-Treiber (PDD), der konfiguriert ist, um basierend auf der Mehrzahl von invertierten Verzögerungssignalen, dem nullten Rückkopplungssignal (Y[0]) und dem ersten Rückkopplungssignal (Y[1]) eine Breite der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) anzupassen.
Pulsbreitensteuerung (100) nach Anspruch 9, bei der die Verarbeitungsschaltungsanordnung konfiguriert ist, um mindestens einen Verzögerungskoeffizienten (Cd) und mindestens einen Anpassungskoeffizienten (Cp) zu erzeugen, und basierend auf dem mindestens einen Verzögerungskoeffizienten (Cd) die Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) auszugeben, und wobei der Pull-Up-Treiber (PUD) und der Pull-Down-Treiber (PDD) basierend auf dem mindestens einen Anpassungskoeffizienten (Cp) die Breite der Dauer eines hohen Zustands und die Breite der Dauer eines niedrigen Zustands steuern.
Pulsbreitensteuerung (100) nach Anspruch 8, bei der die Verarbeitungsschaltungsanordnung (120) konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) eine Breite der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) zu vergrößern, wenn das nullte Rückkopplungssignal (Y[0]) und das erste Rückkopplungssignal (Y[1] beide logisch hoch sind, und basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) eine Breite der Dauer eines hohen Zustands des Ausgangsignals (Yout) zu vergrößern, wenn das nullte Rückkopplungssignal (Y[0]) und das erste Rückkopplungssignal (Y[1]) beide logisch niedrig sind.
Pulsbreitensteuerung (100) nach Anspruch 8, bei der die Verarbeitungsschaltungsanordnung ferner konfiguriert ist, um das erste Rückkopplungssignal (Y[1]) zu verzögern, um ein zweites Rückkopplungssignal (Y[2]) auszugeben. basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) eine Breite der Dauer eines niedrigen Zustands des Ausgangsignals (Yout) zu vergrößern, wenn das nullte Rückkopplungssignal (Y[0]) und das erste Rückkopplungssignal (Y[1]) logisch hoch sind, oder wenn das erste Rückkopplungssignal (Y[1]) und das zweite Rückkopplungssignal (Y[2]) logisch hoch sind, und basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) eine Breite der Dauer eines hohen Zustands des Ausgangssignals (Yout) zu vergrößern, wenn das nullte Rückkopplungssignal (Y[0]) und das erste Rückkopplungssignal (Y[1]) logisch niedrig sind, oder wenn das erste Rückkopplungssignal (Y[1]) und das zweite Rückkopplungssignal (Y[2]) logisch niedrig sind.
Pulsbreitensteuerung (100) nach Anspruch 12, bei der die Mehrzahl von Bits ein nulltes Bit, ein erstes Bit und ein zweites Bit aufweist, das nullte Bit bis zu dem zweiten Bit über die Schnittstelle durch dieselbe Leitung aufeinander folgend empfangen werden, und das nullte Rückkopplungssignal (Y[0]) dem zweiten Bit entspricht, das erste Rückkopplungssignal (Y[1]) dem ersten Bit entspricht und das zweite Rückkopplungssignal (Y[2]) dem nullten Bit entspricht.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) mit: einem Verzögerungssignalgenerator (110; 210; 310; 410), der konfiguriert ist, um ein Signal, das ein nulltes Bit, ein erstes Bit und ein zweites Bit hat, aufeinander folgend zu empfangen, und um das Signal zu verzögern, um eine Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) zu erzeugen; und einem pulsbreitengesteuerten Entscheidungsrückkopplungsentzerrer (120), der konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands eines Ausgangssignal (Yout) anzupassen, wenn das nullte Bit und das erste Bit identisch sind, oder wenn das erste Bit und das zweite Bit identisch sind.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer (120) konfiguriert ist, um eine Breite der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) zu vergrößern, wenn das nullte Bit und das erste Bit logisch hoch sind, oder wenn das erste Bit und das zweite Bit logisch hoch sind, und eine Breite der Dauer eines hohen Zustands des Ausgangssignals (Yout) zu vergrößern, wenn ein nulltes Rückkopplungssignal (Y[0]) und ein erstes Rückkopplungssignal (Y[1]) logisch niedrig sind, oder wenn das erste Rückkopplungssignal (Y[1]) und ein zweites Rückkopplungssignal (Y[2]) logisch niedrig sind.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer (120) konfiguriert ist, um eine Breite von entweder der Dauer eines hohen Zustands oder der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) um eine erste Menge zu vergrößern, wenn das nullte Bit bis zu dem zweiten Bit identisch sind, und eine Breite von entweder der Dauer eines hohen Zustands oder der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) um eine zweite Menge, die kürzer als die erste Menge ist, zu vergrößern, (i) wenn das nullte Bit und das erste Bit identisch sind und sich das erste Bit und das zweite Bit unterscheiden, oder (ii) wenn sich das nullte Bit und das erste Bit unterscheiden und das erste Bit und das zweite Bit identisch sind.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, mit ferner: einer Steuerlogik (130), die konfiguriert ist, um mindestens einen Verzögerungskoeffizienten (Cd) zu dem Verzögerungssignalgenerator (110) zu liefern und um mindestens einen Anpassungskoeffizienten (Cp) zu dem pulsbreitengesteuerten Entscheidungsrückkopplungsentzerrer (120) zu liefern, wobei der Verzögerungssignalgenerator (110) konfiguriert ist, um basierend auf dem mindestens einen Verzögerungskoeffizienten (Cd) die Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) auszugeben, und der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer (120) konfiguriert ist, um basierend auf dem mindestens einen Anpassungskoeffizienten (Cp) eine Breite von entweder der Dauer eines hohen Zustands oder der Dauer eines niedrigen Zustands anzupassen.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer (120) folgende Merkmale aufweist: einen Abtaster (122), der konfiguriert ist, um das Ausgangssignal (Yout) abzutasten, um ein nulltes Rückkopplungssignal (Y[0]), das dem zweiten Bit entspricht, auszugeben; eine erste Verzögerungseinrichtung (123-1), die konfiguriert ist, um das nullte Rückkopplungssignal (Y[0]) zu verzögern, um ein erstes Rückkopplungssignal (Y[1]), das dem ersten Bit entspricht, auszugeben; eine zweite Verzögerungseinrichtung (123-2), die konfiguriert ist, um das erste Rückkopplungssignal (Y[1]) zu verzögern, um ein zweites Rückkopplungssignal (Y[2]), das dem nullten Bit entspricht, auszugeben; und eine Pulsbreitensteuerung (121), die konfiguriert ist, um die Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) und die nullten bis zweiten Rückkopplungssignale (Y[0]-Y[2]) zu empfangen, und eine Breite von entweder der Dauer eines hohen Zustands oder der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) anzupassen, wenn das nullte Rückkopplungssignal (Y[0]) und das erste Rückkopplungssignal (Y[1]) identisch sind, oder wenn das erste Rückkopplungssignal (Y[1]) und das zweite Rückkopplungssignal (Y[2]) identisch sind.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer folgende Merkmale aufweist: ein erstes Flip-Flop (FF1), das konfiguriert ist, um ein erstes Ausgangssignal (Yout2) des Ausgangssignals (Yout) zu empfangen, und um ansprechend auf ein Taktsignal (CK) ein erstes Rückkopplungssignal (Y[1]) auszugeben; ein zweites Flip-Flop (FF2), das konfiguriert ist, um ein zweites Ausgangssignal (Yout1) des Ausgangssignals (Yout) zu empfangen, und um ansprechend auf ein invertiertes Taktsignal (CKB), das durch Invertieren des Taktsignals (CK) erhalten wird, ein zweites Rückkopplungssignal (Y[2]) auszugeben; ein drittes Flip-Flop (FF3), das konfiguriert ist, um das erste Rückkopplungssignal (Y[1]) zu empfangen, und um ansprechend auf das invertierte Taktsignal (CKB) ein drittes Rückkopplungssignal (Y[3]) auszugeben; ein viertes Flip-Flop (FF4), das konfiguriert ist, um das zweite Rückkopplungssignal (Y[2]) zu empfangen, und um ansprechend auf das Taktsignal (CK) ein viertes Rückkopplungssignal (Y[4]) auszugeben; eine erste Pulsbreitensteuerung (222), die konfiguriert ist, um basierend auf dem ersten Rückkopplungssignal (Y[1]), dem zweiten Rückkopplungssignal (Y[2]), dem dritten Rückkopplungssignal (Y[3]), dem vierten Rückkopplungssignal (Y[4]) und der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) das erste Ausgangssignal (Yout2) auszugeben; und eine zweite Pulsbreitensteuerung (221), die konfiguriert ist, um basierend auf dem ersten Rückkopplungssignal (Y[1]), dem zweiten Rückkopplungssignal (Y[2]), dem dritten Rückkopplungssignal (Y[3]), dem vierten Rückkopplungssignal (Y[4]) und der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) das zweite Ausgangssignal (Yout1) auszugeben.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer folgende Merkmale aufweist: eine nullte Pulsbreitensteuerung (320), die konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) ansprechend auf eine Massespannung (VSS) und eine Leistungsversorgungsspannung (VDD) ein nulltes Zwischensignal (Y0) zu erzeugen; eine erste Pulsbreitensteuerung (322), die konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) ansprechend auf die Leistungsversorgungsspannung (VDD) ein erstes Zwischensignal (Y2) zu erzeugen; eine zweite Pulsbreitensteuerung (321), die konfiguriert ist, um basierend auf der Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) ansprechend auf die Massespannung (VSS) ein zweites Zwischensignal (Y1) zu erzeugen; ein erstes Flip-Flop (FF1), das konfiguriert ist, um ein erstes Ausgangssignal (Yout1) des Ausgangssignals (Yout) zu empfangen, und um ansprechend auf ein Taktsignal (CK) ein erstes Rückkopplungssignal (Y[1]) auszugeben; ein zweites Flip-Flop (FF2), das konfiguriert ist, um ein zweites Ausgangssignal (Yout2) des Ausgangssignals (Yout) zu empfangen, und um ansprechend auf ein invertiertes Taktsignal (CKB), das durch Invertieren des Taktsignals (CK) erhalten wird, ein zweites Rückkopplungssignal (Y[2]) auszugeben; einen ersten Multiplexer (MUX1), der konfiguriert ist, um basierend auf dem ersten Rückkopplungssignal (Y[1]) und dem zweiten Rückkopplungssignal (Y[1]) entweder das nullte Zwischensignal (Y0), das erste Zwischensignal (Y1) oder das zweite Zwischensignal (Y2) als das erste Ausgangssignal (Yout1) auszugeben; und einen zweiten Multiplexer (MUX2), der konfiguriert ist, um basierend auf dem ersten Rückkopplungssignal (Y[1]) und dem zweiten Rückkopplungssignal (Y[1]) entweder das nullte Zwischensignal (Y0), das erste Zwischensignal (Y1) und das zweite Zwischensignal (Y2) als das zweite Ausgangssignal (Yout2) auszugeben.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 14, bei der die Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) erste bis fünfte Verzögerungssignale (S(t1)-S(t5)) aufweist, und bei der der Verzögerungssignalgenerator (410) folgende Merkmale aufweist: eine erste Verzögerungseinrichtung (411), die konfiguriert ist, um durch ein Verzögern des Signals das erste Verzögerungssignal (S(t1)) zu erzeugen; eine zweite Verzögerungseinrichtung (412), die konfiguriert ist, um durch ein Verzögern des ersten Verzögerungssignals (S(t1)) das zweite Verzögerungssignal (S(t2)) zu erzeugen; eine dritte Verzögerungseinrichtung (413), die konfiguriert ist, um durch ein Verzögern des ersten Verzögerungssignals (S(t1)) um eine Hälfte einer Periode des Signals das dritte Verzögerungssignal (S(t3)) zu erzeugen; eine vierte Verzögerungseinrichtung (414), die konfiguriert ist, um durch ein Verzögern des dritten Verzögerungssignals (S(t3)) um eine Periode des Signals das vierte Verzögerungssignal (S(t4)) zu erzeugen; und eine fünfte Verzögerungseinrichtung (415), die konfiguriert ist, um durch ein Verzögern des vierten Verzögerungssignals (S(t4)) um die eine Periode des Signals das fünfte Verzögerungssignal (S(t5)) zu erzeugen.
Elektronische Vorrichtung (1100, 1200; 2100, 2200; 3100) nach Anspruch 21, bei der der pulsbreitengesteuerte Entscheidungsrückkopplungsentzerrer konfiguriert ist, um basierend auf dem Signal und den ersten bis fünften Verzögerungssignalen (S(t1)-S(t5)) eine Breite von entweder der Dauer eines hohen Zustands oder der Dauer eines niedrigen Zustands des Ausgangssignals (Yout) anzupassen, um ein angepasstes Ausgangssignal zu erzeugen; und das angepasste Ausgangssignal zu einer externen Vorrichtung zu senden.
Signalsender mit: einem Verzögerungssignalgenerator (110; 210; 310; 410), der konfiguriert ist, um ein Signal, das ein nulltes Bit, ein erstes Bit und ein zweites Bit hat, zu empfangen, und um durch ein Verzögern des Signals eine Mehrzahl von Verzögerungssignalen (S(t0)-S(tn)) zu erzeugen; und einem Pulsbreitenanpasser (121; 221; 222; 320; 321; 322; 420), der konfiguriert ist, um eine Breite von entweder einer Dauer eines hohen Zustands oder einer Dauer eines niedrigen Zustands eines Ausgangssignals (Yout) anzupassen, um ein angepasstes Ausgangssignal zu erzeugen, wenn das nullte Bit und das erste Bit identisch sind, oder wenn das erste Bit und das zweite Bit identisch sind, und das angepasste Ausgangssignal durch eine Datenleitung zu einer externen Vorrichtung auszugeben.