DE102016119494A1

DE102016119494A1 - Takterzeugungsschaltung, welche eine Entzerrfunktion hat, und integrierte Halbleiterschaltung mit derselben

Info

Publication number: DE102016119494A1
Application number: DE102016119494.8A
Authority: DE
Inventors: Jin Ook Song; Bong ll Park; Jae-gon Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2015-10-21
Filing date: 2016-10-13
Publication date: 2017-04-27
Also published as: TWI717402B; CN106972842A; KR102432457B1; US20190245529A1; US10432183B2; US20170117886A1; TW201720058A; CN106972842B; KR20170046504A

Abstract

Eine Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D), welche eine Entzerrfunktion hat, und eine integrierte Halbleiterschaltungsvorrichtung, welche dieselbe aufweist, sind vorgesehen. Die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) weist eine Clockgatingschaltung (110) auf, welche konfiguriert ist, um ein Eingangstaktsignal basierend auf einem ersten Kurvenverlaufssignal auszublenden, um ein erstes Ausgangssignal zu erzeugen, ein Flip-Flop (120), welches konfiguriert ist, um das Eingangstaktsignal und ein zweites Kurvenverlaufssignal zu empfangen und um ein zweites Ausgangssignal zu erzeugen und eine ODER-Schaltung (130), welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen, welches eine Periode hat, welche N mal eine Periode des Eingangstaktsignals ist.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2015-0146933 , welche am 21. Oktober 2015 eingereicht wurde.
HINTERGRUND
Bestimmte Ausführungsformen des erfinderischen Konzepts beziehen sich auf Takterzeugungsschaltungen, welche eine Entzerrfunktion haben. Andere Ausführungsformen des erfinderischen Konzepts beziehen sich auf integrierte Halbleiterschaltungsvorrichtungen (IC Devices = Integrated Circuit Devices = integrierte Schaltungsvorrichtungen), wie beispielsweise ein Ein-Chip-System (SoC = System-on-Chip = Ein-Chip-System), eine Speichervorrichtung oder einen Prozessor, welche eine Takterzeugungsschaltung aufweist, welche eine Entzerrfunktion hat.
Halbleiter-ICs wie beispielsweise ein SoC, ein Prozessor oder eine Speichervorrichtung benötigen oftmals ein oder mehrere Taktsignal(e). Ein Taktteiler kann verwendet werden, um die Frequenz eines Eingangstaktsignals zu teilen, um ein Taktsignal zu erzeugen, welches eine benötigte Frequenz hat.
Unglücklicherweise kann die Frequenzteilung eines Taktsignals einen Versatz einführen. Ein Versatz kann verstanden werden als ein Unterschied zwischen einer erwünschten Taktsignalankunftszeit (beispielsweise ein Taktübergang, eine ansteigende Taktflanke, eine abfallende Taktflanke etc.) und einer tatsächlichen Taktsignalankunftszeit. Und Taktteiler sind oftmals charakterisiert durch große Latenzzeitdauern und schlechte Jittercharakteristiken. Demzufolge wird oftmals eine Entzerrschaltung benötigt, um Jittercharakteristiken durch ein Beseitigen oder Verringern eines Taktsignalversatzes zu verbessern. Es ist demnach typisch, eine Entzerrschaltung zusammen mit einem Taktteiler vorzusehen. Unglücklicherweise benötigt die Schaltung, welche notwendig ist, um sowohl ansteigende als auch abfallende Flanken eines Taktsignals zu entzerren, gegenwärtig in großem Maße viele konstituierende Elemente (beispielsweise Flip-Flops) und ist im hohen Maße in ihrem Design und ihrem Betrieb komplex.
KURZFASSUNG
Gemäß einigen Ausführungsformen des erfinderischen Konzepts ist eine Takterzeugungsschaltung vorgesehen, die Folgendes aufweist: eine Clockgatingschaltung beziehungsweise Taktgatingschaltung, welche konfiguriert ist, um ein erstes Kurvenverlaufssignal in Antwort auf ein Eingangstaktsignal zu empfangen und ein erstes Ausgangssignal zu erzeugen, ein Flip-Flop, welches konfiguriert ist, um das Eingangstaktsignal und ein zweiten Kurverlaufssignal zu empfangen und um ein zweites Ausgangssignal zu erzeugen und eine ODER-Schaltung, welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen, welches eine Periode hat, welche N mal diejenige einer Periode des Eingangstaktsignals ist, wobei ”N” eine positive reelle Zahl ist.
Gemäß einigen Ausführungsformen des erfinderischen Konzepts ist eine integrierte Halbleiterschaltungsvorrichtung vorgesehen, die Folgendes aufweist: eine Takterzeugungsschaltung, welche konfiguriert ist, um ein Eingangstaktsignal zu empfangen und um ein Ausgangstaktsignal zu erzeugen, welches eine Periode von N mal einer Periode des Eingangstaktsignals hat und welche einen Versatz von wenigstens einem einer ansteigenden Flanke und einer abfallenden Flanke verringert hat, wobei N eine positive reelle Zahl ist, und eine Logikschaltung, welche konfiguriert ist, um das Ausgangstaktsignal zu empfangen, wobei die Takterzeugungsschaltung Folgendes aufweist: eine Clockgatingschaltung, welche konfiguriert ist, um ein erstes Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu empfangen, und um ein erstes Ausgangssignal zu erzeugen, ein erstes Flip-Flop, welches konfiguriert ist, um ein zweites Kurverlaufssignal in Antwort auf das Eingangstaktsignal zu verzögern, um ein zweites Ausgangssignal zu erzeugen und eine ODER-Schaltung, welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um das Ausgangstaktsignal zu erzeugen,.
Gemäß einigen Ausführungsformen des erfinderischen Konzepts ist eine Takterzeugungsschaltung vorgesehen, welche Folgendes aufweist: einen Kurvenverlaufserzeuger, welcher konfiguriert ist, um ein erstes Kurvenverlaufssignal und ein zweites Kurvenverlaufssignal zu erzeugen, welches eine Periode hat, welche N mal einer Periode eines Eingangstaktsignals ist, wobei N eine positive reelle Zahl ist, eine Clockgatingschaltung, welche konfiguriert ist, um das Eingangstaktsignal basierend auf dem ersten Kurvenverlaufssignal auszublenden, um ein erstes Ausgangssignal zu erzeugen, ein Flip-Flop, welches konfiguriert ist, um das Eingangstaktsignal und das zweite Kurvenverlaufssignal zu empfangen, und um ein zweites Ausgangssignal zu erzeugen, und eine ODER-Schaltung, welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen.
Gemäß einigen Ausführungsformen des erfinderischen Konzepts ist eine Takterzeugungsschaltung vorgesehen, welche Folgendes aufweist: einen Kurvenverlaufserzeuger, welcher konfiguriert ist, um ein erstes Kurvenverlaufssignal und ein zweites Kurvenverlaufssignal aus einem Eingangstaktsignal zu erzeugen, einen Puffer, welcher konfiguriert ist, um das Eingangstaktsignal zu empfangen und um ein gepuffertes Eingangstaktsignal zu erzeugen, eine Clockgatingschaltung, welche konfiguriert ist, um das erste Kurvenverlaufssignal zu empfangen, um das erste Kurvenverlaufssignal in Antwort auf das gepufferte Eingangstaktsignal auszublenden, und um ein erstes Ausgangssignal zu erzeugen, ein Flip-Flop, welches konfiguriert ist, um das gepufferte Eingangstaktsignal und das zweite Kurvenverlaufssignal zu empfangen und um ein zweites Ausgangssignal zu erzeugen, und eine ODER-Schaltung, welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und anderen Merkmale und Vorteile des erfinderischen Konzepts werden offensichtlicher werden durch ein Beschreiben von beispielhaften Ausführungsformen davon im Detail unter Bezugnahme auf die beigefügten Zeichnungen, in welchen:
1 ein Schaltbild einer Takterzeugungsschaltung gemäß einigen Ausführungsformen des erfinderischen Konzepts ist;
2 ein Schaltbild einer Clockgatingschaltung ist, welche in 1 gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht ist.
3 ein Schaltbild einer Takterzeugungsschaltung gemäß anderen Ausführungsformen des erfinderischen Konzepts ist;
4 ein Kurvenverlaufstimingdiagramm von Signalen in der Takterzeugungsschaltung ist, welche in 3 gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht sind;
5 ein Kurvenverlaufstimingdiagramm von Signalen in der Takterzeugungsschaltung ist, welche in 3 gemäß anderen Ausführungsformen des erfinderischen Konzepts veranschaulicht ist;
6 ein Schaltbild einer Takterzeugungsschaltung gemäß noch anderen Ausführungsformen des erfinderischen Konzepts ist;
7 ein Kurvenverlaufstimingdiagramm von Signalen in der Takterzeugungsschaltung ist, welche in 6 gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht ist;
8 ein Schaltbild einer Modifikation der Takterzeugungsschaltung ist, die in 6 veranschaulicht ist;
9 ein Kurvenverlaufstimingdiagramm von Signalen in der Takterzeugungsschaltung ist, welche in 8 gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht ist;
10 ein Blockschaltbild einer integrierten Halbleiterschaltungsvorrichtung (semiconductor IC Device = integrierte Halbleiterschaltungsvorrichtung) ist, welche eine Takterzeugungsschaltung gemäß einigen Ausführungsformen des erfinderischen Konzepts aufweist;
11 ein Blockschaltbild einer integrierten Halbleiterschaltungsvorrichtung ist, welche eine Takterzeugungsschaltung gemäß anderen Ausführungsformen des erfinderischen Konzepts aufweist; und
12 ein Blockschaltbild eines elektronischen Systems 400 ist, welches das SoC gemäß einigen Ausführungsformen des erfinderischen Konzepts aufweist.
DETAILLIERTE BESCHREIBUNG
Das erfinderische Konzept wird nun in einigen zusätzlichen Details unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Das erfinderische Konzept kann jedoch in vielen unterschiedlichen Formen ausgeführt werden und sollte nicht als auf nur die veranschaulichten Ausführungsformen beschränkt betrachtet werden. Vielmehr sind diese Ausführungsformen vorgesehen, sodass diese Offenbarung gewissenhaft und vollständig sein wird und den Umfang der Erfindung Fachleuten vollständig übermitteln wird. Durch die Beschreibung und Zeichnungen hindurch werden gleiche Bezugszeichen und Kennzeichnungen verwendet, um gleiche oder ähnliche Elemente zu bezeichnen.
1 ist ein Schaltbild, welche eine Takterzeugungsschaltung 100A gemäß einigen Ausführungsformen des erfinderischen Konzepts veranschaulicht. 2 ist ein Schaltbild, welches ferner ein Beispiel der Taktgatingschaltung beziehungsweise Clockgatingschaltung 110 der 1 veranschaulicht. Bezug nehmend auf die 1 und 2 weist die Takterzeugungsschaltung 100A die Clockgatingschaltung 110, ein Flip-Flop 120 und eine ODER-Schaltung 130 auf.
Die Clockgatingschaltung 110 empfängt ein Eingangstaktsignal CLKIN und ein erstes Kurvenverlaufssignal PH0 und erzeugt ein erstes Ausgangssignal S1. Hier kann die Clockgatingschaltung 110 als das erste Ausgangssignal S1 das Eingangstaktsignal CLKIN während nur einer bestimmten Periode basierend auf dem ersten Kurvenverlaufssignal PH0 ausgeben, sodass das Eingangstaktsignal CLKIN ”durch das erste Kurvenverlaufssignal PH0 ausgeblendet wird”, um das erste Ausgangssignal S1 zu erzeugen.
Beispielsweise kann die Clockgatingschaltung 110 das erste Kurvenverlaufssignal PH0 latchen und eine UND-Operation auf dem ersten Kurvenverlaufssignal PH0 und dem Eingangstaktsignal CLKIN während einer ”Niedrig-Periode” durchführen, in welcher das Eingangstaktsignal CLKIN einen ersten Logikpegel (beispielsweise einen ”niedrigen” Pegel) hat, und kann ebenso eine UND-Operation auf dem vorangehend gelatchten ersten Kurvenverlaufssignal PH0 und dem Eingangstaktsignal CLKIN während einer ”Hoch-Periode” durchführen, in welcher das Eingangstaktsignal CLKIN einen zweiten Logikpegel (beispielsweise einen ”hohen” Pegel) hat, um das erste Ausgangssignal S1 zu erzeugen. Wie in 2 gezeigt ist, kann die Clockgatingschaltung 110 in einem Beispiel unter Verwendung eines Latch 112 und eines UND-Gatters 114 implementiert sein.
Hier latcht das Latch 112 das erste Kurvenverlaufssignal PH0 in Antwort auf das Eingangstaktsignal CLKIN, um ein Latchsignal LS auszugeben. Das Eingangstaktsignal CLKIN wird einem Taktanschluss des Latch 112 zugeführt und das erste Kurvenverlaufssignal PH0 wird einem Eingangsanschluss EN zugeführt. Beispielsweise kann das Latch 112 das erste Kurvenverlaufssignal PH0 als das Latchsignal LS während der Niedrig-Periode des Eingangstaktsignals CLKIN passieren und ausgeben, und kann das erste Kurvenverlaufssignal PH0 als das Latchsignal LS nicht passieren, um das vorangehende Latchsignal LS während der Hoch-Periode des Eingangstaktsignals CLKIN aufrecht zu erhalten. In anderen Worten gesagt kann das Latch 112 ein Signal, welches dem Eingangsanschluss EN zugeführt wird, zu einem Ausgangsanschluss Q in Übereinstimmung mit einem bestimmten Logikpegel des Eingangstaktsignals CLKIN passieren.
In dieser Hinsicht werden Fachleute verstehen, dass die Designation eines bestimmten Logikpegels als ”erster” oder ”zweiter”; ”niedrig” oder ”hoch” willkürlich ist und mit dem Design variieren kann. Demnach könnte die ausgewählte Verwendung von niedrig/hoch oder erster/zweiter hinsichtlich Signalpegeln jederzeit, wie durch unterschiedliche Designaufgaben vorgegeben, umgekehrt werden.
Das UND-Gatter 114 führt eine UND-Operation auf dem Latchsignal LS, welches von dem Latch 112 ausgegeben wird, und dem Eingangstaktsignal CLKIN durch. Demzufolge kann die Clockgatingschaltung 110, welche in 2 veranschaulicht ist, das Eingangstaktsignal CLKIN basierend auf (oder in Antwort auf) das Latchsignal LS ausblenden, welches durch ein Latchen des ersten Kurvenverlaufssignals PH0 in Antwort auf das Eingangstaktsignal CLKIN erlangt wird.
In der veranschaulichten Ausführungsform der 1 wird ein Puffer 140 verwendet, um eine gepufferte Version des Eingangstaktsignals zu erzeugen. Der Puffer 140 ist einzeln in 1 veranschaulicht, kann jedoch innerhalb der Clockgatingschaltung 110 oder des Flip-Flops 120 enthalten sein. Fachleute werden erkennen, dass die Clockgatingschaltung 110 in anderen Ausführungsformen des erfinderischen Konzepts verschiedentlich implementiert sein kann unter Verwendung anderer, zusätzlicher oder unterschiedlich angeordneter Elemente. Beispielsweise kann ein Flip-Flop anstelle des Latch 112 verwendet werden.
Das Flip-Flop 120 empfängt das Eingangstaktsignal CLKIN (oder eine gepufferte Version des Eingangstaktsignals CLKIN) und ein zweites Kurvenverlaufssignal PH1 und erzeugt ein zweites Ausgangssignal S2. Das Flip-Flop 120 kann ein D-Q-Flip-Flop sein, ist jedoch nicht darauf beschränkt. Das zweite Kurvenverlaufssignal PH1 kann identisch zu oder unterschiedlich von dem ersten Kurvenverlaufssignal PH0 sein.
Die ODER-Schaltung 130 führt eine ODER-Operation auf dem ersten Ausgangssignal S1 und dem zweiten Ausgangssignal S2 durch, um ein Ausgangstaktsignal CLKOUT zu erzeugen, welches eine Periode hat, welche N mal die Periode des Eingangstaktsignals CLKIN ist, wobei ”N” eine positive reelle Zahl ist. Unter den steigenden und fallenden Flanken des Ausgangstaktsignals CLKOUT kann eine Flanke (beispielsweise die ansteigende Flanke) einen Versatz nicht aufweisen, während die andere Flanke (beispielsweise die abfallende Flanke) einen Versatz aufweist. In anderen Worten gesagt kann die Takterzeugungsschaltung 100A zu einer Einzelflankenentzerrfunktion führen, durch welche eine Verzerrung beziehungsweise ein Versatz von entweder der ansteigenden Flanke oder der abfallenden Flanke des Ausgangstaktsignals CLKOUT eliminiert oder signifikant verringert wird. Demzufolge beseitigt die Takterzeugungsschaltung 100A einen Versatz wenigstens einer der ansteigenden und der abfallenden Flanken eines Taktsignals, welches durch ein Dividieren beziehungsweise Teilen der Frequenz des Eingangstaktsignals CLKIN durch N erlangt wird, um das Ausgangstaktsignal CLKOUT zu erzeugen.
3 ist ein Schaltbild, welches eine Takterzeugungsschaltung 100B gemäß anderen Ausführungsformen des erfinderischen Konzepts veranschaulicht. Bezug nehmend auf die 1 und 3 weist die Takterzeugungsschaltung 100B ferner einen Kurvenverlaufserzeuger 150 verglichen mit der Takterzeugungsschaltung 100A, welche in 1 veranschaulicht ist, auf.
Der Kurvenverlaufserzeuger 150 kann verwendet werden, um die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 als Ausgaben in Antwort auf das Eingangstaktsignal CLKIN zu erzeugen, welches als eine Eingabe angewandt wird. Der Kurvenverlaufserzeuger 150 kann die Frequenz des Eingangstaktsignals CLKIN durch N teilen, um die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 zu erzeugen, welche beispielsweise Perioden haben, welche N mal langer sind als die Periode des Eingangstaktsignals CLKIN.
4 ist ein Kurvenverlaufstimingdiagramm, welches ferner verschiedene Signalbeziehungen veranschaulicht, welche in der Takterzeugungsschaltung 100B der 3 existieren können. Ein beispielhafter Betrieb der Takterzeugungsschaltung 100B wird unter Bezugnahme auf die 3 und 4 beschrieben werden, wobei ”N” als 4 angenommen wird und die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 angenommen werden, denselben Kurvenverlauf zu haben. Demzufolge haben die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 eine Periode, welche ungefähr viermal (4 ×) derjenigen der Periode des Eingangstaktsignals CLKIN ist. Ferner wird angenommen, dass es einen Versatz in den ansteigenden und abfallenden Flanken der ersten und zweiten Kurvenverlaufssignale PH0 und PH1 gibt.
Die Clockgatingschaltung 110 blendet das Eingangstaktsignal CLKIN basierend auf dem ersten Kurvenverlaufssignal PH0 aus, um das erste Ausgangssignal S1 zu erzeugen. Das Latch 112 der Clockgatingschaltung 110 passiert und gibt aus das erste Kurvenverlaufssignal PH0 als das Latchsignal LS, während das Eingangstaktsignal CLKIN niedrig ist (das heißt bei dem ersten Logikpegel), und passiert das erste Kurvenverlaufssignal PH0 als das Latchsignal LS nicht, sondern erhält anstelle dessen das vorangehende Latchsignal LS aufrecht, während das Eingangstaktsignal CLKIN hoch ist (das heißt bei dem zweiten Logikpegel). Demzufolge kann das Latch 112 ein hohes Eingangstaktsignal CLKIN als das Latchsignal LS ausgeben, während das Eingangstaktsignal CLKIN niedrig ist, und kann das hohe Eingangstaktsignal CLKIN aufrechterhalten, welches vorangehend gelatcht wurde, während das Eingangstaktsignal CLKIN hoch ist.
Das UND-Gatter 114 der Clockgatingschaltung 110 führt eine UND-Operation auf dem Latchsignal LS und dem Eingangstaktsignal CLKIN aus, um das erste Ausgangssignal S1 auszugeben. Demzufolge kann, während das Eingangstaktsignal CLKIN niedrig ist, das UND-Gatter 114 eine UND-Operation auf dem hohen Latchsignal LS und dem niedrigen Eingangstaktsignal CLKIN durchführen, um ein niedriges erstes Ausgangssignal S1 auszugeben. Während das Eingangstaktsignal CLKIN hoch ist, kann das UND-Gatter 114 eine UND-Operation auf dem hohen Latchsignal LS und dem hohen Eingangstaktsignal CLKIN durchführen, um das hohe ersten Ausgangssignal S1 auszugeben.
Demzufolge hat, wie in 4 gezeigt ist, das erste Ausgangssignal S1 einen ähnlichen Kurverlauf zu demjenigen des Eingangstaktsignals CLKIN während zweier Perioden (beispielsweise Zeit T1 bis Zeit T3) des Eingangstaktsignals CLKIN und wird danach auf niedrig während der nächsten zwei Perioden (beispielsweise Zeit T3 bis Zeit T5) des Eingangstaktsignals CLKIN aufrechterhalten. Anders jedoch als das erste Kurvenverlaufssignal PRO hat das erste Ausgangssignal S1 einen versatzbeseitigten oder versatzverringerten Kurvenverlauf.
Das Flip-Flop 120 empfängt das zweite Kurvenverlaufssignal PH1 und erzeugt das zweite Ausgangssignal S2 in Antwort auf das Eingangstaktsignal CLKIN. Demzufolge kann das Flip-Flop 120 das zweite Kurvenverlaufssignal PH1 um die Periode des Eingangstaktsignals CLKIN verzögern, um das zweite Ausgangssignal S2 auszugeben. Demzufolge eilt, wie in 4 gezeigt ist, das zweite Ausgangssignal S2 hinter dem zweiten Kurvenverlaufssignal PH1 um die Periode des Eingangstaktsignals CLKIN hinterher und hat einen ähnlichen Kurvenverlauf zu dem zweiten Kurvenverlaufssignal PH1.
Die ODER-Schaltung 130 führt eine ODER-Operation auf dem ersten Ausgangssignal S1 und dem zweiten Ausgangssignal S2 durch, um das Ausgangstaktsignal CLKOUT zu erzeugen. Demzufolge kann das Ausgangstaktsignal CLKOUT von niedrig zu hoch übergehen in Antwort auf eine ansteigende Flanke des ersten Ausgangssignals S1, und kann von hoch zu niedrig übergehen in Antwort auf eine abfallende Flanke des zweiten Ausgangssignals S2. Demzufolge hat das Ausgangstaktsignal CLKOUT einen ähnlichen Kurvenverlauf zu den ersten und zweiten Kurvenverlaufssignalen PH0 und PH1, aber eine Periode, welche viermal (4 ×) länger ist als die Periode des Eingangstaktsignals CLKIN. Das Ausgangstaktsignal CLKOUT hat einen Kurvenverlauf, in welchem ein Versatz einer ansteigenden Flanke beseitigt oder verringert ist, verglichen mit den ersten und zweiten Kurvenverlaufssignalen PH0 und PH1.
Wenn N eine gerade Zahl ist, erzeugt die Takterzeugungsschaltung 100B das Ausgangstaktsignal CLKOUT, welches eine Periode hat, welche N mal länger ist als die Periode des Eingangstaktsignals CLKIN und welche den Versatz einer ansteigenden Flanke beseitigt oder verringert hat, verglichen mit dem Eingangstaktsignal CLKIN. (Siehe beispielsweise die Ausführungsform, welche in 4 veranschaulicht ist.) Der Versatz einer abfallenden Flanke kann jedoch in dem Ausgangstaktsignal CLKOUT in anderen Ausführungsformen des erfinderischen Konzepts beseitigt oder verringert werden. Beispielsweise wird, wenn die Takterzeugungsschaltung 100B modifiziert wird, sodass die Clockgatingschaltung 110 auf ein hohes Taktsignal reagiert, der Versatz einer abfallenden Flanke in dem Ausgangstaktsignal CLKOUT beseitigt oder verringert.
In den oben beschriebenen Ausführungsformen wird das Ausgangstaktsignal CLKOUT erlangt, in welchem der Versatz einer ansteigenden Flanke beseitigt oder verringert ist. Demzufolge zeigt das Ausgangstaktsignal CLKOUT verbesserte Jittercharakteristiken.
Gemäß einigen Ausführungsformen des erfinderischen Konzepts benötigt eine Takterzeugungsschaltung, welche entweder eine ansteigende Flanke oder eine abfallende Flanke entzerrt, eine relativ geringe Anzahl an Elementen und hat demnach eine geringere Komplexität verglichen mit herkömmlichen Takterzeugungsschaltungen. In anderen Ausführungsformen des erfinderischen Konzepts kann eine Takterzeugungsschaltung sowohl ansteigende als auch abfallende Flanken entzerren.
5 ist ein anderes Kurvenverlauftimingdiagramm, welches ferner verschiedene Signalbeziehungen veranschaulicht, welche in der Takterzeugungsschaltung 100B der 3 existieren können. Der Betrieb der Takterzeugungsschaltung 100B wird unter Bezugnahme auf die 3 und 5 beschrieben werden. In der Ausführungsform, welche in 5 veranschaulicht ist, wird angenommen, dass N gleich 3 ist und die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 unterschiedliche Kurvenverläufe haben.
Der Kurvenverlaufserzeuger 150 kann verwendet werden, um ein erstes Kurvenverlaufssignal PH0 zu erzeugen, welches während zwei nacheinanderfolgenden Perioden (beispielsweise Zeit T0 bis Zeit T2) hoch ist und dann niedrig während einer einzelnen folgenden nächsten Periode (beispielsweise Zeit T2 bis Zeit T3), wodurch ein erstes Kurvenverlaufssignal PH0 über eine Periode erzeugt wird, welche dreimal (3 ×) die Periode des Eingangstaktsignals CLKIN ist. Der Kurvenverlaufserzeuger 150 kann ebenso verwendet werden, um das zweite Kurvenverlaufssignal zu erzeugen, welches für eine einzelne Periode (beispielsweise Zeit T0 bis Zeit T1) hoch ist und niedrig für die folgenden zwei aufeinanderfolgenden Perioden (beispielsweise Zeit T2 bis Zeit T4), wodurch ein zweites Kurvenverlaufssignal PH1 erzeugt wird, welches eine Periode hat, welche dreimal (3 ×) die Periode des Eingangstaktsignals CLKIN ist. In dem Vorangehenden ist jede einzelne ”Periode” (beispielsweise Zeit T1 bis Zeit t2 etc.) durch die Periode des Eingangstakts CLKIN definiert.
Demzufolge hat in dem veranschaulichten Beispiel der 5, während jedes der ersten und zweiten Kurvenverlaufssignale PH0 und PH1 eine Periode hat, welche ungefähr dreimal (3 ×) der Periode des Eingangstaktsignals CLKIN ist, jedes eine der ersten und zweiten Kurvenverlaufssignale PH0 und PH1 eine unterschiedliche relative Einschaltdauer. Und wie zuvor gibt es einen Versatz in den Flanken der ersten und zweiten Kurvenverlaufssignale PH0 und PH1.
Die Clockgatingschaltung 110 blendet das Eingangstaktsignal CLKIN basierend auf dem ersten Kurvenverlaufssignal PH0 aus, um das erste Ausgangssignal S1 zu erzeugen. Das Latch 112 der Clockgatingschaltung 110 passiert und gibt das erste Kurvenverlaufssignal PH0 als das Latchsignal LS aus, während das Eingangstaktsignal CLKIN niedrig ist und passiert das erste Kurvenverlaufssignal PH0 als das Latchsignal LS nicht, sondern hält das vorangehend gelatchte Signal LS aufrecht, während das Eingangstaktsignal CLKIN hoch ist. Demzufolge wird das Latch 112 das hohe Eingangstaktsignal CLKIN als das Latchsignal LS ausgeben, während das Eingangstaktsignal CLKIN niedrig ist, wird aber das hohe Eingangstaktsignal CLKIN, welches vorangehend gelatcht worden ist, aufrechterhalten, während das Eingangstaktsignal CLKIN hoch ist.
Das UND-Gatter 114 der Clockgatingschaltung 110 führt eine UND-Operation auf dem Latchsignal LS und dem Eingangstaktsignal CLKIN durch, um das erste Ausgangssignal S1 auszugeben. Demzufolge kann, während das Eingangstaktsignal CLKIN niedrig ist, das UND-Gatter 114 eine UND-Operation auf dem hohen Latschsignal LS und dem niedrigen Eingangstaktsignal CLKIN durchführen, um das niedrige erste Ausgangssignal S1 auszugeben. Während das Eingangstaktsignal CLKIN hoch ist, kann das UND-Gatter 114 eine UND-Operation auf dem hohen Latchsignal LS und dem hohen Eingangstaktsignal CLKIN durchführen, um das hohe erste Ausgangssignal S1 auszugeben.
Demzufolge hat, wie in 5 gezeigt ist, das erste Ausgangssignal S1 einen ähnlichen Kurvenverlauf zu dem Eingangstaktsignal CLKIN während zweier Perioden (beispielsweise Zeit T1 bis Zeit T3) des Eingangstaktsignals CLKIN und wird während der nächsten Periode (beispielsweise Zeit T3 bis Zeit T4) auf niedrig aufrechterhalten. Anders jedoch als das erste Kurvenverlaufssignal PH0 hat das erste Ausgangssignal S1 einen versatzbeseitigten oder versatzverringerten Kurvenverlauf.
Das Flip-Flop 120 empfängt das zweite Kurvenverlaufssignal PH1 und erzeugt das zweite Ausgangssignal S2 in Antwort auf das Eingangstaktsignal CLKIN. Demzufolge kann das Flip-Flop 120 das zweite Kurvenverlaufssignal PH1 um die Periode des Eingangstaktsignals CLKIN verzögern, um das zweite Ausgangssignal S2 auszugeben. Demzufolge eilt, wie in 5 gezeigt ist, das zweite Ausgangssignal S2 hinter dem zweiten Kurvenverlaufssignal PH1 um die Periode des Eingangstaktsignals CLKIN hinterher und hat einen ähnlichen Kurvenverlauf zu dem zweiten Kurvenverlaufssignal PH1.
Die ODER-Schaltung 130 führt eine ODER-Operation auf dem ersten Ausgangssignal S1 und dem zweiten Ausgangssignal S2 durch, um das Ausgangstaktsignal CLKOUT zu erzeugen. Demzufolge kann das Ausgangstaktsignal CLKOUT von niedrig zu hoch in Antwort auf eine ansteigende Flanke des ersten Ausgangssignals S1 übergehen und kann von hoch zu niedrig in Antwort auf eine abfallende Flanke des ersten Ausgangssignals S1 übergehen. Demzufolge hat das Ausgangstaktsignal CLKOUT eine Periode, welche dreimal (3 ×) länger ist als die Periode des Eingangstaktsignal CLKIN. Das Ausgangstaktsignal CLKOUT hat einen Kurvenverlauf, in welchem ein Versatz von sowohl einer ansteigenden Flanke als auch einer abfallenden Flanke beseitigt oder verringert ist.
Wenn N eine ungerade Zahl ist, erzeugt die Takterzeugungsschaltung 100B das Ausgangstaktsignal CLKOUT, welches eine Periode hat, welche N mal länger ist als die Periode des Eingangstaktsignals CLKIN und welche den Versatz sowohl der ansteigenden als auch der abfallenden Flanken beseitigt oder verringert hat, verglichen mit dem Eingangstaktsignal CLKIN (siehe beispielsweise die Ausführungsform, welche in 5 veranschaulicht ist).
6 ist ein Schaltbild, welches eine Takterzeugungsschaltung 100C gemäß noch anderen Ausführungsformen des erfinderischen Konzepts veranschaulicht. Da die Takterzeugungsschaltung 100C ähnlich zu der Takterzeugungsschaltung 100A ist, welche in 1 veranschaulicht ist, wird die Beschreibung auf Unterschiede zwischen den Takterzeugungsschaltungen 100A und 100C fokussiert sein, um Redundanz zu vermeiden.
Bezug nehmend auf 6 ist ein positives Ausgangssignal Q des Flip-Flop 120 als das zweite Ausgangssignal S2 vorgesehen und ein negatives Ausgangssignal /Q des Flip-Flop 120 ist als die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 vorgesehen. In anderen Worten gesagt wird das negative Ausgangssignal /Q des Flip-Flop 120 als die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 in der Ausführungsform, welche in 6 veranschaulicht ist, verwendet, wodurch die Notwendigkeit für einen getrennten Kurvenverlaufserzeuger wie den einen, welcher in 3 veranschaulicht ist, beseitigt wird.
Die Takterzeugungsschaltung 100C, welche in 6 veranschaulicht ist, teilt die Frequenz des Eingangstaktsignals CLKIN durch zwei (2) und beseitigt einen Versatz, um das Ausgangstaktsignal CLKOUT zu erzeugen. Die Takterzeugungsschaltung 100C verwendet eine minimale Anzahl von konstituierenden Flip-Flops. Da die Takterzeugungsschaltung 100C das negative Ausgangssignal /Q des Flip-Flop 120 als die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 verwendet, benötigt die Takterzeugungsschaltung 100C den Kurvenverlaufserzeuger 150, welcher in der Takterzeugungsschaltung 100B enthalten ist, welche in 3 veranschaulicht ist, nicht.
7 ist noch ein anderes Kurvenverlaufstimingdiagramm, welches ferner verschiedene Signalbeziehungen veranschaulicht, welche in der Takterzeugungsschaltung 100C der 6 existieren können. Demnach wird der Betrieb der Takterzeugungsschaltung 100C in einigen zusätzlichen Details unter Bezugnahme auf die 6 und 7 beschrieben werden.
Während einer Resetperiode, in der ein Resetsignal RESET niedrig ist (das heißt bis zu dem Übergang des Resetsignals RESET von niedrig zu hoch zu der Zeit T2), passiert und gibt die Takterzeugungsschaltung 100C das Eingangstaktsignal CLKIN als das Ausgangstaktsignal CLKOUT aus. Demzufolge ist das Ausgangstaktsignal CLKOUT dasselbe wie das Eingangstaktsignal CLKIN während der Resetperiode.
Beispielsweise gibt das Flip-Flop 120 ein niedriges positives Ausgangssignal Q und ein hohes negatives Ausgangssignal /Q während der Resetperiode aus. Demzufolge sind die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 hoch. Als ein Ergebnis gibt die Clockgatingschaltung 110 das erste Ausgangssignal S1 aus, welches denselben Kurvenverlauf hat wie das Eingangstaktsignal CLKIN während der Resetperiode. Das zweite Ausgangssignal S2, welches das positive Ausgangssignal Q des Flip-Flop 120 ist, ist niedrig. Demzufolge hat das Ausgangssignal CLKOUT im Wesentlichen denselben Kurvenverlauf wie das Eingangstaktsignal CLKIN während der Resetperiode.
Wenn das Resetsignal RESET von niedrig zu hoch übergeht (oder auslöst), gibt das Flip-Flop 120 ein D-Eingangssignal (dasselbe wie das negative Ausgangssignal /Q) als das positive Ausgangssignal Q in Antwort auf das Eingangstaktsignal CLKIN aus. Demzufolge hat das positive Ausgangssignal Q (das heißt das zweite Ausgangssignal S2) einen Pegel, welcher sich mit jeder Periode des Eingangstaktsignals CLKIN ändert, und demnach hat es eine Periode, welche zweimal (2 ×) die Periode des Eingangstaktsignals CLKIN ist, wie in 7 gezeigt ist.
Die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 sind das negative Ausgangssignal /Q und haben demnach eine Phasendifferenz (ungefähr 180 Grad) von dem positiven Ausgangssignal Q. Demzufolge haben, wie in 7 gezeigt ist, die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 ebenso eine Periode, welche ungefähr zweimal (2 ×) länger ist als die Periode des Eingangstaktsignals CLKIN, sie können aber einen Versatz haben.
Die Clockgatingschaltung 110 blendet das erste Kurvenverlaufssignal PH0 in Antwort auf das Eingangstaktsignal CLKIN aus, um das erste Ausgangssignal S1 zu erzeugen. Die Struktur und der Betrieb der Clockgatingschaltung 110 können dieselben sein wie diejenigen, welche unter Bezugnahme auf die 1 und 2 obenstehend beschrieben sind.
Das erste Ausgangssignal S1 hat einen ähnlichen Kurvenverlauf zu dem Eingangstaktsignal CLKIN während einer Periode des Eingangstaktsignals CLKIN (beispielsweise Zeit T2 bis Zeit T3 oder Zeit T4 bis Zeit T5) und wird niedrig aufrechterhalten während der nächsten einen Periode des Eingangstaktsignals CLKIN (beispielsweise Zeit T3 bis Zeit T4 oder Zeit T5 bis Zeit T6), wie in 7 gezeigt ist. Anders jedoch als das erste Kurvenverlaufssignal PH0 hat das erste Ausgangssignal S1 einen versatzbeseitigten oder versatzverringerten Kurvenverlauf.
Die ODER-Schaltung 130 führt eine ODER-Operation auf dem ersten Ausgangssignal S1 und dem zweiten Ausgangssignal S2 durch, um das Ausgangstaktsignal CLKOUT zu erzeugen. Demzufolge kann das Ausgangstaktsignal CLKOUT von niedrig zu hoch in Antwort auf eine ansteigende Flanke des ersten Ausgangssignals S1 übergehen, und kann von hoch zu niedrig in Antwort auf eine abfallende Flanke des zweiten Ausgangssignals S2 übergehen. Demzufolge hat das Ausgangstaktsignal CLKOUT eine Periode, welche zweimal (2 ×) länger ist als die Periode des Eingangstaktsignals CLKIN, und ein Versatz einer ansteigenden Flanke kann beseitigt oder verringert werden, ein Versatz aber einer abfallenden Flanke kann in dem Ausgangstaktsignal CLKOUT nicht beseitigt oder verringert werden.
8 ist ein Schaltbild, welches eine Takterzeugungsschaltung 100D veranschaulicht, welche eine Modifikation der Takterzeugungsschaltung 100C ist, welche in 6 veranschaulicht ist. 9 ist ein Kurvenverlauftimingdiagramm, welches ferner verschiedene Signalbeziehungen veranschaulicht, welche in der Takterzeugungsschaltung 100E der 8 existieren können. Der Betrieb der Takterzeugungsschaltung 100D wird unter Bezugnahme auf die 8 und 9 beschrieben werden.
Die Takterzeugungsschaltung 100D der 8 hat ein zusätzliches Taktstoppmerkmal verglichen mit der Takterzeugungsschaltung 100C der 6. Da die Takterzeugungsschaltung 100D, welche in 8 veranschaulicht ist, ähnlich zu der Takterzeugungsschaltung 100C ist, welche in 6 veranschaulicht ist, wird die Beschreibung auf die Unterschiede zwischen den Takterzeugungsschaltungen 100C und 100D fokussiert werden, um eine Redundanz zu vermeiden. Verglichen mit der Takterzeugungsschaltung 100C, welche in 6 veranschaulicht ist, weist die Takterzeugungsschaltung 100D, welche in 8 veranschaulicht ist, ferner ein Flip-Flop 211, einen Inverter 213 und ein UND-Element 215 auf.
Das Flip-Flop 211 empfängt ein Taktstoppanforderungssignal CLKSTOP_REQ und gibt ein Taktstoppantwortsignal CLKSTOP_ACK aus. Mit dieser Konfiguration verzögert das Flip-Flop 211 das Taktstoppanforderungssignal CLKSTOP_REQ um einen Taktzyklus, um das Taktstoppantwortsignal CLKSTOP_ACK auszugeben. Das Taktstoppanforderungssignal CLKSTOP_REQ kann von einem Prozessor oder einem Host (nicht gezeigt) außerhalb der Takterzeugungsschaltung 100D empfangen werden. Das Taktstoppantwortsignal CLKSTOP_ACK ist eine Antwort auf das Taktstoppanforderungssignal CLKSTOP_REQ und kann zu dem Prozessor oder dem Host kommuniziert (oder zurückverbracht) werden.
Der Inverter 213 invertiert das Taktstoppanforderungssignal CLKSTOP_REQ. Das UND-Element 215 führt eine UND-Operation auf einem Ausgangssignal des Inverters 213 und dem negativen Ausgangssignal /Q des Flip-Flop 120 durch, um die ersten und zweiten Kurvenverlaufssignale PRO und PH1 auszugeben. In anderen Worten gesagt ist das UND-Element 215 ein Logikoperationselement, welches selektiv die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 basierend auf dem Taktstoppanforderungssignal CLKSTOP_REQ erzeugt.
Demzufolge gehen, wenn das Taktstoppanforderungssignal CLKSTOP_REQ zu hoch übergeht, die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 zu niedrig über, und demnach wird das Ausgangstaktsignal CLKOUT nicht erzeugt, wie in 9 gezeigt ist. Wenn das Taktstoppanforderungssignal CLKSTOP_REQ zu hoch übergeht, geht das Ausgangssignal des Inverters 213 zu einem niedrigen Pegel über unabhängig von dem negativen Ausgangssignal /Q des Flip-Flop 120. Demnach gehen sowohl die ersten als auch die zweiten Kurvenverlaufssignale PH0 und PH1 zu niedrig über. Demzufolge gehen auch die ersten und zweiten Ausgangssignale S1 und S2 zu niedrig über. Als ein Ergebnis wird das Ausgangstaktsignal CLKOUT nicht erzeugt.
Wenn jedoch das Taktstoppanforderungssignal CLKSTOP_REQ von hoch zu niedrig übergeht, erlaubt es das Ausgangssignal des Inverters 213 dem negativen Ausgangssignal /Q des Flip-Flop 120 zu dem ersten und zweiten Ausgangssignal S1 und S2 ausgegeben zu werden. In anderen Worten gesagt wird das negative Ausgangssignal /Q des Flip-Flop 120 als die ersten und zweiten Kurvenverlaufssignale PH0 und PH1 vorgesehen. Als ein Ergebnis wird das Ausgangstaktsignal CLKOUT erzeugt.
10 ist ein Blockschaltbild einer integrierten Halbleiterschaltungs (IC = Integrated Circuit = integrierte Schaltung)-Vorrichtung 1A, welche eine Takterzeugungsschaltung 100 gemäß einer oder mehreren Ausführungsformen des erfinderischen Konzepts aufweist. Bezug nehmend auf die 1 bis 10 weist die Halbleiter-IC-Vorrichtung 1A die Takterzeugungsschaltung 100 und eine Logikschaltung 30 auf. Die Takterzeugungsschaltung 100 kann die Takterzeugungsschaltung 100A, 100B, 100C und/oder 100D sein, welche in 1, 3, 6 oder 8 veranschaulicht ist. Die Takterzeugungsschaltung 100 kann das Eingangstaktsignal CLKIN empfangen und kann das Ausgangstaktsignal CLKOUT ausgeben. Die Logikschaltung 30 kann das Ausgangstaktsignal CLKOUT von der Takterzeugungsschaltung 100 empfangen und kann basierend auf dem Ausgangstaktsignal CLKOUT arbeiten.
11 ist ein Blockschaltbild einer Halbleiter-IC-Vorrichtung 1B, welche die Takterzeugungsschaltung 100 gemäß einer oder mehreren Ausführungsformen des erfinderischen Konzepts aufweist. Bezug nehmend auf 11 kann die Halbleiter-IC-Vorrichtung 1B als eine handgeführte Vorrichtung wie beispielsweise ein Mobiltelefon, ein Smartphone, ein Tabletcomputer, ein persönlicher digitaler Assistent (PDA = Personal Digital Assistant = persönlicher digitaler Assistent), ein Enterprise Digital Assistant (EDA), ein digitale Fotokamera, eine digitale Videokamera, ein tragbarer Multimediaplayer (PMP = Portable Multimedia Player = tragbarer Multimediplayer), eine persönliche Navigationsvorrichtung oder eine tragbare Navigationsvorrichtung (PND = Portable Navigation Device = tragbare Navigationsvorrichtung), eine handgeführte Spielekonsole oder ein E-Buch implementiert sein. Die Halbleiter-IC-Vorrichtung 1B kann ein Ein-Chip-System (SoC = System an Chip = Ein-Chip-System) 300, eine Speichervorrichtung 390 und eine Anzeigevorrichtung 395 aufweisen.
Das SoC 300 kann eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit = zentrale Verarbeitungseinheit) 310, einen Lesespeicher (ROM = Read Only Memory = Lesespeicher) 320, einen Direktzugriffsspeicher (RAM = Random Access Memory = Direktzugriffspeicher) 330, eine Grafikverarbeitungseinheit (GPU = Graphics Processing Unit) 340, die Takterzeugungsschaltung 100, einen Anzeigecontroller 350, eine Speicherschnittstelle 370 und einen Bus 380 aufweisen. Das SoC 300 kann auch eine Leistungsverwaltungseinheit (PMU = Power Management Unit = Leistungsverwaltungseinheit) 360 aufweisen. Das SoC 300 kann ebenso andere Elemente aufweisen. Die PMU 360 ist innerhalb des SoC 360 in den Ausführungsformen, welche in 11 veranschaulicht sind, implementiert, die PMU 360 kann jedoch außerhalb des SoC 300 in anderen Ausführungsformen implementiert sein.
Die CPU 310, auf welche Bezug genommen werden kann als ein Prozessor, kann Programme und/oder Daten, welche in der Speichervorrichtung 390 gespeichert sind, verarbeiten oder ausführen. Beispielsweise kann die CPU 310 die Programme und/oder die Daten in Antwort auf ein Taktsignal, welches von einem Taktsignalerzeuger (nicht gezeigt) ausgegeben wird, verarbeiten oder ausführen. Die CPU 310 kann als ein Multikernprozessor implementiert sein. Der Multikernprozessor ist eine einzelne berechnende Komponente mit zwei oder mehr unabhängigen tatsächlichen Prozessoren (Bezug wird hierauf genommen als Kerne). Jeder der Prozessoren liest und führt Programmbefehle aus. Der Multikernprozessor kann eine Mehrzahl von Beschleunigern zu einer Zeit betreiben und demnach kann ein Datenverarbeitungssystem, welches den Multikernprozessor aufweist, eine Vielfachbeschleunigung durchführen.
Programme und/oder Daten, welche in dem ROM 320, dem RAM 330 und der Speichervorrichtung 390 gespeichert sind, können in den Speicher in der CPU 310 geladen werden, wenn es notwendig ist. Der ROM 320 kann permanent Programme und/oder Daten speichern. Der ROM 320 kann als ein löschbarer programmierbarer ROM (EPROM = Erasable Programmable ROM = löschbarer programmierbarer ROM) oder ein elektrisch löschbarer programmierbarer ROM (EEPROM = Electrically Erasable Programmable ROM = elektrisch löschbarer programmierbarer ROM) implementiert sein.
Der RAM 330 kann Programme, Daten oder Befehle vorübergehend speichern. Die Programme und/oder Daten, welche in der Speichervorrichtung 390 gespeichert sind, können vorübergehend in dem RAM 330 gemäß der Steuerung der CPU 310 oder einem Boot-Code, welcher in dem ROM 320 gespeichert ist, gespeichert werden. Der RAM 330 kann als dynamischer RAM (DRAM) oder als statischer RAM (SRAM) implementiert sein.
Die GPU 340 kann Daten, welche durch die Speicherschnittstelle 370 aus der Speichervorrichtung 390 gelesen werden, in ein Signal, welches geeignet zum Anzeigen ist, verarbeiten.
Die Takterzeugungsschaltung 100 kann die Takterzeugungsschaltung 100A, 100B, 100C oder 100D sein, welche in 1, 3, 6 oder 8 veranschaulicht ist. Die Takterzeugungsschaltung 100 kann ein Taktsignal für andere Module, das heißt die CPU 310, den ROM 320, den RAM 330, die GPU 340, den Anzeigecontroller 350 und die Speicherschnittstelle 370 in dem SoC 300 vorsehen.
Die Speicherschnittstelle 370 ist ein Block zum Koppeln mit der Speichervorrichtung 390. Die Speicherschnittstelle 370 steuert den Gesamtbetrieb der Speichervorrichtung 390 und steuert den Datenaustausch zwischen einem Host und der Speichervorrichtung 390. Beispielsweise schreibt die Speicherschnittstelle 370 Daten zu der Speichervorrichtung 390 oder liest Daten aus der Speichervorrichtung 390 bei der Anforderung des Host aus. Hier kann der Host eine Verarbeitungseinheit sein wie beispielsweise die CPU 310, die GPU 340 oder der Anzeigecontroller 350.
Die Speichervorrichtung 390 ist ein Speicher zum Speichern von Daten und sie kann ein Betriebssystem (OS = Operating System = Betriebssystem) und verschiedene Arten von Programmen und Daten speichern. Die Speichervorrichtung 390 kann ein DRAM sein, ist jedoch nicht darauf beschränkt. Beispielsweise kann die Speichervorrichtung 390 ein nichtflüchtiger Speicher wie beispielsweise ein Flashspeicher, ein Phasenübergangs-RAM (PRAM = Phase-Change-RAM = Phasenübergangs-RAM), ein magnetoresistiver RAM (MRAM = Magneto-Resistive RAM = magnetoresistiver RAM), ein resistiver RAM (ReRAM = Resistive RAM = resistiver RAM) oder ein ferroelektrischer RAM (FeRAM = Ferroelectric RAM = ferroelektrischer RAM) sein. In anderen Ausführungsformen kann die Speichervorrichtung 390 ein eingebetteter Speicher sein, welcher innerhalb des SoC 300 vorgesehen ist. Die Elemente 310, 320, 330, 340, 350, 360 und 100 können miteinander durch den Bus 380 kommunizieren.
Die Anzeigevorrichtung 395 kann Bildsignale, welche von dem Anzeigecontroller 350 ausgegeben werden, anzeigen. Die Anzeigevorrichtung 395 kann implementiert sein als eine Flüssigkristallanzeige (LCD = Liquid Crystal Display = Flüssigkristall-Anzeige), eine Leuchtdioden(LED = Light Emitting Diode = Leuchtdioden)-Anzeigevorrichtung, eine organische LED(OLED = Organic LED = organische LED)-Anzeigevorrichtung oder eine Aktivmatrix-OLED(AMOLED = Active-Matrix-OLED = Aktivmatrix OLED)-Anzeigevorrichtung. Der Anzeigecontroller 350 steuert den Betrieb der Anzeigevorrichtung 395.
12 ist ein Blockschaltbild eines elektronischen Systems 400, welches das SoC gemäß einigen Ausführungsformen des erfinderischen Konzepts aufweist. Bezug nehmend auf 12 kann das elektronische System 400 als ein PC, ein Datenserver, ein Laptopcomputer oder eine tragbare Vorrichtung implementiert sein. Die tragbare Vorrichtung kann ein Mobiltelefon, ein Smartphone, ein Tabletpersonalcomputer (PC), ein persönlicher digitaler Assistent (PDA), ein Enterprise Digital Assistant (EDA), eine digitale Fotokamera, eine digitale Videokamera, ein tragbarer Multimediaplayer (PMP), eine tragbare Navigationsvorrichtung (PND), eine handgeführte Spielekonsole oder eine E(elektronische)-Buchvorrichtung sein.
Das elektronische System 400 weist das SoC 300, eine Leistungsquelle 410, eine Speichervorrichtung 420, einen Speicher 430, I/O-Anschlüsse 440, eine Erweiterungskarte 450, eine Netzwerkvorrichtung 460 und eine Anzeige 470 auf. Das elektronische System 400 kann ferner ein Kameramodul 480 ausweisen.
Das SoC 300 entspricht dem SoC 300, welches in 11 veranschaulicht ist. Das SoC 300 kann den Betrieb wenigstens eines der Elemente 410 bis 480 steuern. Die Leistungsquelle 410 kann eine Betriebsspannung wenigstens einem der Elemente 300 und 420 bis 480 zuführen. Die Speichervorrichtung 420 kann durch ein Festplattenlaufwerk (HDD = Hard Disc Drive = Festplattenlaufwerk) oder ein Festkörperlaufwerk (SDD = Solid State Drive = Festkörperlaufwerk) implementiert sein.
Der Speicher 430 kann durch einen flüchtigen oder nichtflüchtigen Speicher implementiert sein. Der Speicher 430 kann dem Speicher 390, welcher in 11 veranschaulicht ist, entsprechen. Eine Speicherschnittstelle 370 (gezeigt in 11), welche eine Datenzugriffsoperation, beispielsweise eine Leseoperation, eine Schreiboperation (oder eine Programmieroperation) oder eine Löschoperation auf dem Speicher 430 steuert, kann in den SoC 300 integriert oder eingebettet sein. Alternativ kann die Speicherschnittstelle zwischen dem SoC 300 und dem Speicher 430 vorgesehen sein.
Die I/O-Anschlüsse 440 sind Anschlüsse, welche Daten empfangen, welche zu dem elektronischen System 400 übertragen werden, oder Daten von dem elektronischen System 400 zu einer externen Vorrichtung übertragen. Beispielsweise können die I/O-Anschlüsse 440 einen Anschluss aufweisen, welcher eine Verbindung mit einer Zeigevorrichtung wie beispielsweise einer Computermaus bildet, einen Anschluss, welcher eine Verbindung mit einem Drucker bildet und einen Anschluss, welcher eine Verbindung mit einem USB-Laufwerk bildet.
Die Erweiterungskarte 450 kann als eine Secure Digital(SD)-Karte oder eine Multimediakarte (MMC = Multi Media Card = Multimediakarte) implementiert sein. Die Erweiterungskarte 450 kann eine Subscriber Identity Module(SIM)-Card oder eine Universal SIM(USIM)-Karte sein.
Die Netzwerkvorrichtung 460 versetzt das elektronische System 400 in die Lage, mit einem verdrahteten oder einem drahtlosen Netzwerk verbunden zu sein. Die Anzeige 470 zeigt Daten an, welche von der Speichervorrichtung 420, dem Speicher 430, den I/O-Anschlüssen 440, der Erweiterungskarte 450 oder der Netzwerkvorrichtung 460 ausgegeben werden.
Das Kameramodul 480 wandelt optische Bilder in elektrische Bilder um. Demzufolge können die elektrischen Bilder, welche von dem Kameramodul 480 ausgegeben werden, in dem Speichermodul 320, dem Speicher 430 oder der Erweiterungskarte 450 gespeichert werden. Ebenso können die elektrischen Bilder, welche von dem Kameramodul 480 ausgegeben werden, durch die Anzeige 470 angezeigt werden.
Wie obenstehend beschrieben ist, verringert, gemäß einigen Ausführungsformen des erfinderischen Konzepts, eine Takterzeugungsschaltung den Versatz wenigstens einer der ansteigenden und abfallenden Flanken eines Taktsignals, wodurch die Jittercharakteristiken des Taktsignals verbessert werden. Zusätzlich benötigt die Takterzeugungsschaltung eine relativ geringe Anzahl von konstituierenden Elementen und eine geringe Komplexität.
Während das erfinderische Konzept insbesondere unter Bezugnahme auf beispielhafte Ausführungsformen davon gezeigt und beschrieben wurde, wird es durch Fachleute verstanden werden, dass verschiedene Änderungen in den Formen und den Details darin getätigt werden können, ohne von dem Umfang des erfinderischen Konzepts, wie es durch die folgenden Ansprüche definiert ist, abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-215-0146933 [0001]

Claims

Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D), die Folgendes aufweist: eine Clockgatingschaltung (110), welche konfiguriert ist, um ein erstes Kurvenverlaufssignal in Antwort auf ein Eingangstaktsignal zu empfangen, und um ein erstes Ausgangssignal zu erzeugen; ein Flip-Flop (120), welches konfiguriert ist, um das Eingangstaktsignal und ein zweites Kurvenverlaufssignal zu empfangen, und um ein zweites Ausgangssignal zu erzeugen; und eine ODER-Schaltung (130), welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen, welches eine Periode hat, welche N mal diejenige einer Periode des Eingangstaktsignals ist, wobei ”N” eine positive reelle Zahl ist.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 1, wobei die Clockgatingschaltung (110) Folgendes aufweist: ein Latch (112), welches konfiguriert ist, um das erste Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu latchen; und ein UND-Element (114), welches konfiguriert ist, um eine UND-Operation auf einem Ausgangssignal des Latch (112) und dem Eingangstaktsignal durchzuführen.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 1, ferner aufweisend: einen Kurvenverlaufserzeuger (150), welcher konfiguriert ist, um das erste Kurvenverlaufssignal und das zweite Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu erzeugen.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 3, wobei der Kurvenverlaufserzeuger (150) eine Frequenz des Eingangstaktsignals durch N teilt, um das erste und zweite Kurvenverlaufssignal zu erzeugen, welche eine Periode haben, welche N mal die Periode des Eingangstaktsignals ist, und dieselbe relative Einschaltdauer haben.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 4, wobei N eine gerade Zahl ist und die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) beide einer ansteigenden Flanke und einer abfallenden Flanke des Ausgangstaktsignals entzerrt.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 3, wobei der Kurvenverlaufserzeuger (150) eine Frequenz des Eingangstaktsignals durch N teilt, um das erste und das zweite Kurvenverlaufssignal zu erzeugen, welche eine Periode haben, welche N mal die Periode des Eingangstaktsignals ist, und unterschiedliche relative Einschaltdauer haben.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 6, wobei N eine ungerade Zahl ist und die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) sowohl eine ansteigende Flanke als auch eine abfallende Flanke des Ausgangstaktsignals entzerrt.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 1, wobei das erste und das zweite Kurvenverlaufssignal eine invertierte Version des zweiten Ausgangssignals sind.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 8, wobei das Flip-Flop (120) Folgendes aufweist: einen Taktanschluss, welcher konfiguriert ist, um das Eingangstaktsignal zu empfangen; einen Eingangsanschluss, welcher konfiguriert ist, um das zweite Kurvenverlaufssignal zu empfangen; einen positiven Ausgangsanschluss, welcher konfiguriert ist, um das zweite Ausgangssignal auszugeben; und einen negativen Ausgangsanschluss, welcher konfiguriert ist, um eine invertierte Version des zweiten Ausgangssignals auszugeben, und wobei das Ausgangssignal des negativen Ausgangssignals als das erste und zweite Kurvenverlaufssignal vorgesehen ist.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 8, wobei die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) das Eingangstaktsignal als das Ausgangstaktsignal in Antwort auf ein Resetsignal während einer Resetperiode passiert und ausgibt.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 1, ferner aufweisend: ein zweites Flip-Flop (211), welches konfiguriert ist, um ein Taktstoppanforderungssignal zu verzögern, um ein Taktstoppantwortsignal zu erzeugen; und ein Logikoperationselement (215), welches konfiguriert ist, um das erste und zweite Kurvenverlaufssignal basierend auf dem Taktstoppanforderungssignal zu erzeugen.
Integrierte Halbleiterschaltungsvorrichtung, die Folgendes aufweist: eine Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D), welche konfiguriert ist, um ein Eingangstaktsignal zu empfangen und um ein Ausgangstaktsignal zu erzeugen, welches eine Periode von N mal derjenigen einer Periode des Eingangstaktsignals hat und einen Versatz von wenigstens einer einer ansteigenden Flanke und einer abfallenden Flanke verringert hat, wobei N eine positive reelle Zahl ist; und eine Logikschaltung (30), welche konfiguriert ist, um das Ausgangstaktsignal zu empfangen, wobei die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) Folgendes aufweist: eine Clockgatingschaltung (110), welche konfiguriert ist, um ein erstes Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu empfangen, und um ein erstes Ausgangssignal zu erzeugen; ein erstes Flip-Flop (120), welches konfiguriert ist, um ein zweites Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu verzögern, um ein zweites Ausgangssignal zu erzeugen; und eine ODER-Schaltung (130), welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um das Ausgangstaktsignal zu erzeugen.
Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 12, wobei die Clockgatingschaltung (110) Folgendes aufweist: ein Latch (112), welches konfiguriert ist, um das erste Kurvenverlaufssignal in Antwort auf das Eingangstaktsignal zu latchen; und ein UND-Element (114), welches konfiguriert ist, um eine UND-Operation auf einem Ausgangssignal des Latch (112) und dem Eingangstaktsignal durchzuführen.
Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 12, wobei das erste Flip-Flop (120) Folgendes aufweist: einen positiven Ausgangsanschluss, welcher konfiguriert ist, um das zweite Ausgangssignal auszugeben; und einen negativen Ausgangsanschluss, welcher konfiguriert ist, um ein invertiertes Signal des zweiten Ausgangssignals auszugeben, und wobei das erste und das zweite Kurvenverlaufssignal auf einem Signal des negativen Ausgangsschlusses des ersten Flip-Flop (120) basiert sind.
Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 14, wobei die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) ferner Folgendes aufweist: ein zweites Flip-Flop (211), welches konfiguriert ist, um ein Taktstoppanforderungssignal zu verzögern, um ein Taktstoppantwortsignal zu erzeugen; und ein Logikoperationselement (215), welches konfiguriert ist, um eine UND-Operation auf einem invertierten Signal des Taktstoppanforderungssignals und dem Signal des negativen Ausgangsanschlusses durchzuführen, um das erste und zweite Kurvenverlaufssignal zu erzeugen.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D), die Folgendes aufweist: einen Kurvenverlaufserzeuger (150), welcher konfiguriert ist, um ein erstes Kurvenverlaufssignal und ein zweites Kurvenverlaufssignal aus einem Eingangstaktsignal zu erzeugen; einen Puffer (140), welcher konfiguriert ist, um das Eingangstaktsignal zu empfangen und um ein gepuffertes Eingangstaktsignal zu erzeugen; eine Clockgatingschaltung (110), welche konfiguriert ist, um das erste Kurvenverlaufssignal zu empfangen, um das erste Kurvenverlaufssignal in Antwort auf das gepufferte Eingangstaktsignal auszublenden, und um ein erstes Ausgangssignal zu erzeugen; ein Flip-Flop (120), welches konfiguriert ist, um das gepufferte Eingangstaktsignal und das zweite Kurvenverlaufssignal zu empfangen und um ein zweites Ausgangssignal zu erzeugen; und eine ODER-Schaltung (130), welche konfiguriert ist, um eine ODER-Operation auf dem ersten Ausgangssignal und dem zweiten Ausgangssignal durchzuführen, um ein Ausgangstaktsignal zu erzeugen, welches eine Periode hat, welche N mal diejenige der Periode des Eingangstaktsignals ist, wobei ”N” eine positive reelle Zahl ist.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 16, wobei die Clockgatingschaltung (110) Folgendes aufweist: ein Latch (112), welches konfiguriert ist, um das erste Kurvenverlaufssignal in Antwort auf das gepufferte Eingangstaktsignal zu latchen; und ein UND-Element (114), welches konfiguriert ist, um eine UND-Operation auf einem Ausgangssignal des Latch (112) und dem gepufferten Eingangstaktsignal durchzuführen.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 16, wobei der Kurvenverlaufserzeuger (150) eine Frequenz des Eingangstaktsignals durch N teilt, um das erste und zweite Kurvenverlaufssignal zu erzeugen, welche eine Periode haben, welche N mal die Periode des Eingangstaktsignals ist, und dieselbe relative Einschaltdauer haben.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 18, wobei N eine gerade Zahl ist und die Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) jede einer ansteigenden Flanke und einer abfallenden Flanke des Ausgangstaktsignals entzerrt.
Takterzeugungsschaltung (100; 100A, 100B, 100C, 100D) nach Anspruch 16, wobei der Kurvenverlaufserzeuger (150) eine Frequenz des Eingangstaktsignals durch N teilt, um das erste und das zweite Kurvenverlaufssignal zu erzeugen, welche eine Periode haben, welche N mal die Periode des Eingangstaktsignals ist, und unterschiedliche relative Einschaltdauer haben.