DE602005001266T2 - Speicherbaustein mit mehrfunktions-strobe-anschlüssen - Google Patents

Speicherbaustein mit mehrfunktions-strobe-anschlüssen Download PDF

Info

Publication number
DE602005001266T2
DE602005001266T2 DE602005001266T DE602005001266T DE602005001266T2 DE 602005001266 T2 DE602005001266 T2 DE 602005001266T2 DE 602005001266 T DE602005001266 T DE 602005001266T DE 602005001266 T DE602005001266 T DE 602005001266T DE 602005001266 T2 DE602005001266 T2 DE 602005001266T2
Authority
DE
Germany
Prior art keywords
data
information
transceivers
code
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602005001266T
Other languages
English (en)
Other versions
DE602005001266D1 (de
Inventor
Joo S. Boise CHOI
Troy A. Meridian MANNING
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE602005001266D1 publication Critical patent/DE602005001266D1/de
Application granted granted Critical
Publication of DE602005001266T2 publication Critical patent/DE602005001266T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente.
  • HINTERGRUND
  • Halbleiterbauelemente, wie etwa Speicherbauelemente, befinden sich in vielen Computer- und elektronischen Erzeugnissen. Speicherbauelemente speichern Daten. Eingangsdaten werden in einem Speicherbauelement in einer Schreiboperation gespeichert. Ausgangsdaten werden vom Speicherbauelement in einer Leseoperation ausgegeben.
  • Die meisten Speicherbauelemente haben Daten-(Eingangs/Ausgangs-)Kontaktstifte und Daten-Strobeimpuls-Kontaktstifte. Die Daten-Kontaktstifte befördern die Eingangs- und Ausgangsdaten zum und vom Speicherbauelement. Die Daten-Strobeimpuls-Kontaktstifte befördern Taktinformation der Daten.
  • Einige Speicherbauelemente haben zwei getrennte Mengen von Daten-Strobeimpuls-Kontaktstiften: Schreibdaten-Strobeimpuls-Kontaktstifte und Lesedaten-Strobeimpuls-Kontaktstifte. Die Schreibdaten-Strobeimpuls-Kontaktstifte befördern Taktinformation der Eingangsdaten. Die Lesedaten-Strobeimpuls-Kontaktstifte befördern Taktinformation der Ausgangsdaten.
  • US-Patent Nr. 5822334 , auf dem der Oberbegriff von Anspruch 1 beruht, lehrt ein Direktzugriff-Speicherbauelement mit bidirektionalen Register-Sendeempfängern.
  • In den meisten Fällen sind die Schreibdaten-Strobeimpuls-Kontaktstifte während der Leseoperation unbenutzt; und die Lesedaten-Strobeimpuls-Kontaktstifte sind während der Schreiboperation unbenutzt.
  • Einige Kontaktstifte bei einigen Operationen unbenutzt zu lassen, ist Ressourcenverschwendung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt Schaltungen und Verfahren zur Durchführung verschiedener Funktionen unter Verwendung von Daten-Strobeimpuls-Kontaktstiften eines Speicherbauelements bereit.
  • Ein Aspekt weist ein Bauelement auf wie in Anspruch 1 definiert. Es hat eine Anzahl von Daten-Sendeempfängern zur Übermittlung von Eingangsdaten und Ausgangsdaten. Eine Anzahl von Schreibstrobeimpuls-Sendeempfängern übermittelt Taktinformation der Eingangsdaten. Eine Anzahl von Lesestrobeimpuls-Sendeempfängern übermittelt Taktinformation der Ausgangsdaten. Eine Hilfsschaltung übermittelt Hilfsinformation über die Lesestrobeimpuls-Sendeempfänger und die Schreibstrobeimpuls-Sendeempfänger. Die Hilfsinformation ist eine nichttaktbezogene Information über die Eingangs- und Ausgangsdaten. Beispiele für die Hilfsinformation umfassen Invertierungscodes, Paritätscodes, Temperaturcodes und Taktkalibrierungscodes.
  • Ein weiterer Aspekt weist ein Verfahren zur Übermittlung von Daten in einem Speicherbauelement auf. Das Verfahren übermittelt Eingangs- und Ausgangsdaten zum und vom Speicherbauelement über Daten-Sendeempfänger. Das Verfahren übermittelt Taktinformation der Eingangsdaten über Schreibstrobeimpuls-Sendeempfänger. Das Verfahren übermittelt Taktinformation der Ausgangsdaten über Lesestrobeimpuls-Sendeempfänger. Das Verfahren verwendet die Lesestrobeimpuls-Sendeempfänger, um während der Zeit, in der die Schreibstrobeimpuls-Sendeempfänger die Taktinformation der Eingangsdaten übermitteln, Hilfsinformation zu übermitteln. Das Verfahren verwendet die Schreibstrobeimpuls- Sendeempfänger, um während der Zeit, in der die Lesestrobeimpuls-Sendeempfänger die Taktinformation der Ausgangsdaten übermitteln, Hilfsinformation zu übermitteln.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein Speicherbauelement gemäß einer Ausführungsform der Erfindung.
  • 2 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 1.
  • 3 ist ein Schaltbild einer Hilfsschaltung und der Sendeempfängerschaltungen des Speicherbauelements von 1.
  • 4 ist ein Schaltbild einer Inversionssteuereinrichtung von 3.
  • 5 zeigt beispielhafte Daten mit Inversionsinformation.
  • 6 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 4.
  • 7 ist ein Schaltbild einer Paritätssteuereinrichtung von 3.
  • 8 zeigt beispielhafte Daten mit Paritätsinformation.
  • 9 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 7.
  • 10 ist ein Schaltbild eines Temperaturmelders von 3.
  • 11 zeigt beispielhafte Temperaturinformation.
  • 12 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 10.
  • 13 ist ein Schaltbild eines Kalibrators von 3.
  • 14 zeigt beispielhafte Kalibrierungs-Taktinformation.
  • 15 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 13.
  • 16 zeigt eine alternative Ausführungsform der Hilfsschaltung und der Sendeempfängerschaltungen von 3.
  • 17 zeigt ein System gemäß einer Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die folgende Beschreibung und die Zeichnungen stellen spezifische Ausführungsformen der Erfindung hinreichend dar, um den Fachmann zu befähigen, die Erfindung in die Praxis umzusetzen. Andere Ausführungsformen können strukturelle, logische, elektrische, Ablauf- und andere Veränderungen einschließen. In den Zeichnungen beschreiben gleiche Bezugszeichen im wesentlichen gleiche Bauteile überall in den mehreren Ansichten. Beispiele verkörpern nur mögliche Varianten. Abschnitte und Merkmale einiger Ausführungsformen können in die von anderen eingeschlossen werden oder diese ersetzen. Der Schutzbereich der Erfindung umfaßt den gesamten Bereich der Ansprüche und alle verfügbaren Entsprechungen.
  • 1 zeigt Speicherbauelement gemäß einer Ausführungsform der Erfindung. Das Speicherbauelement 100 weist eine Speicheranordnung 102 mit einer Vielzahl von Speicherzellen 103 auf, die in Zeilen und Spalten angeordnet sind.
  • Der Zeilendecodierer 104 und der Spaltendecodierer 106 greifen auf die Speicherzellen 103 als Antwort auf Adreßsignale A0 bis AX (A0-AX) zu, die auf Adreßleitungen (Adreßbus) 108 bereitgestellt werden.
  • Ein Zeilenadressen-Zwischenspeicher 134 übermittelt Zeilenadressen auf den Leitungen 108 zum Zeilendecodierer 104 auf der Grundlage eines Signals auf der Leitung 144. Ein Spaltenadressen-Zwischenspeicher 136 übermittelt Spaltenadressen auf den Leitungen 108 zum Spaltendecodierer 106 auf der Grundlage eines Signals auf der Leitung 146.
  • Eine Steuerungsschaltung 118 steuert die Operationen des Speicherbauelements 100 auf der Grundlage von Steuersignalen auf den Steuerungs-Eingangsleitungen 120. Beispiele für die Operationen des Speicherbauelements 100 umfassen eine Leseoperation, eine Schreiboperation und eine Auffrischungsoperation. Beispiele für die Steuersignale auf den Leitungen 120 weisen ein Taktsignal CLK, ein Zeilenzugriffs-Strobeimpulssignal RAS*, ein Spaltenzugriffs-Strobeimpulssignal CAS*, ein Schreib-Freigabesignal WE* und ein Chipauswahlsignal CS* auf.
  • Eine Auffrischungssteuereinrichtung 145 steuert die Auffrischungsoperation des Speicherbauelements 100, um den Inhalt der Speicherzellen 103 aufzufrischen.
  • Eine Schreiboperation schreibt Daten von den Datenleitungen 194 in die Speicherzellen 103. Eine Leseoperation liest Daten von den Speicherzellen 103 in die Datenleitungen 194. Die Adresse einer Zeile oder einer Spalte von Speicherzellen 103, die gelesen oder geschrieben werden, wird durch eine Kombination der Adreßsignale A0-AX bereitgestellt. Eine Auffrischungsoperation frischt den Inhalt der Speicherzellen 103 auf.
  • Die Steuerungsschaltung 118 aktiviert bestimmte Freigabesignale während verschiedener Operationen des Speicherbauelements 100. Beispiele für die Freigabesignale umfassen Schreibdaten-Freigabesignale WDEN0-WDENn, Datenlese-Freigabesignale RDEN0-RDENn, Schreibstrobeimpuls-Freigabesignale WSEN0-WSENm und Lesestrobeimpuls-Freigabesignale RSEN0-RSENm. Die Funktionen dieser Freigabesignale werden in Verbindung mit den nachfolgenden Figuren beschrieben.
  • Das Speicherbauelement 100 weist ferner einen Eingangsdatenweg 111, einen Ausgangsdatenweg 122, eine Strobeimpuls-Sendeempfängerschaltung 170 und eine Daten-Sendeempfängerschaltung 190 auf. Die Daten-Sendeempfängerschaltung 190 übermittelt Daten zum und vom Speicherbauelement 100. Die zum Speicherbauelement 100 übermittelten Daten sind Eingangsdaten. Die durch das Speicherbauelement 100 ausgegebenen Daten sind Ausgangsdaten. Die Strobeimpuls-Sendeempfängerschaltung 170 übermittelt Taktinformation der Eingangsdaten und der Ausgangsdaten.
  • Die Strobeimpuls-Sendeempfängerschaltung 170 weist eine Schreibstrobeimpuls-Einheit 171 mit Schreibstrobeimpuls-Sendeempfängern (WST TX) 172 (172-0 bis 172-M) und eine Lesestrobeimpuls-Einheit 173 mit Lesestrobeimpuls-Sendeempfängern (RST TX) 174 (174-0 bis 174-M) auf. Die Schreibstrobeimpuls-Einheit 171 übermittelt Taktinformation der Eingangsdaten. Die Schreibstrobeimpuls-Signale WDQS (0-M) auf den Leitungen 182 stellen die Taktinformation der Eingangsdaten dar. Die Lesestrobeimpuls-Einheit 173 übermittelt Taktinformation der Ausgangsdaten. Die Lesestrobeimpuls-Signale RDQS (0-M) auf den Leitungen 184 stellen die Taktinformation der Ausgangsdaten dar.
  • Die Daten-Sendeempfängerschaltung 190 weist Daten-Sendeempfänger (D TX) 192 (192-0 bis 192-N) auf. Die Daten-Sendeempfänger 192 sind bidirektionale Schaltungen; sie übermitteln Daten in beide Richtungen. Die Daten-Sendeempfänger 192 übermitteln sowohl die Eingangsdaten als auch die Ausgangsdaten. Die Datensignale oder Daten DQ (0-N) auf den Leitungen 194 stellen sowohl die Eingangsdaten als auch die Ausgangsdaten dar. DQ (0-N) stellen die Eingangsdaten dar, wenn das Speicherbauelement 100 während der Schreiboperation Daten empfängt. DQ (0-N) stellen die Ausgangsdaten dar, wenn das Speicherbauelement 100 während der Leseoperation Daten ausgibt.
  • Der Datenweg 111 übermittelt während der Schreiboperation Daten zwischen der Daten-Sendeempfängerschaltung 190 und der Speicheranordnung 102. Der Datenweg 122 übermittelt während der Leseoperation Daten zwischen der Daten-Sendeempfängerschaltung 190 und der Speicheranordnung 102.
  • Das Speicherbauelement 100 weist außerdem eine Hilfsschaltung 195 zur Durchführung verschiedener Funktionen und zur Übermittlung von Hilfsinformation zum und vom Speicherbauelement 100 auf. In einer bestimmten Ausführungsform verwendet die Hilfsschaltung 195 die Strobeimpuls-Sendeempfängerschaltung 170 zur Übermittlung der Hilfsinformation. Die Hilfsinformation ist keine Taktinformation der Eingangsdaten und der Ausgangsdaten. Beispiele für Hilfsinformation umfassen Invertierungscodes, Paritätscodes, Temperaturcodes und Taktkalibrierungscodes.
  • Die Invertierungscodes befördern Information, die der Inversion der Eingangs- und Ausgangsdaten, die zum und vom Speicherbauelement 100 übermittelt werden, zugeordnet ist. Die Paritätscodes befördern Paritätsinformation der Eingangs- und Ausgangsdaten, die zum und vom Speicherbauelement 100 übermittelt werden. Die Temperaturcodes befördern Temperaturinformation des Speicherbauelements 100. Die Taktkalibrierungscodes befördern Kalibrierungsinformation, um einen Takt der Ausgangsdaten zu kalibrieren, die vom Speicherbauelement 100 ausgegeben werden.
  • 1 weist eine Anzahl von Leitungen auf die zwischen die Elemente, wie etwa die Leitungen 185, 187, 189, 191, 193, 196 und 198, geschaltet sind. Jede der Leitungen 185, 187, 189, 191, 193, 196 und 198 weist mehrere Leitungen auf Zur Vereinfachung zeigt 1 jede der Leitungen 185, 187, 189, 191, 193, 196 und 198 als eine einzige Leitung.
  • Die Leitungen 182, 184 und 194 entsprechen externen Anschlüssen oder Verbindungen des Speicherbauelements 100. In einigen Ausführungsformen entsprechen die Leitungen 182, 184 und 194 den Kontaktstiften oder Lötperlen auf einem geschlossenen integrierten Schaltkreis des Speicherbauelements 100. In anderen Ausführungsformen entsprechen die Leitungen 182, 184 und 194 den Kontaktflächen auf einem Schaltungschip des Speicherbauelements 100.
  • Das Speicherbauelement 100 kann ein dynamisches Direktzugriffsspeicher-(DRAM-)Bauelement sein. Beispiele für DRAM-Bauelemente umfassen synchronen DRAM, der allgemein als SDRAM bezeichnet wird, SDRAM II, SGRAM (Synchroner Grafik-Direktzugriffsspeicher), DDR-SDRAM (SDRAM mit doppelter Datenrate), DDR-II-SDRAM, DDR-III-SDRAM, GDDR-II-SDRAM (Grafik mit doppelter Datenrate) und Rambus-DRAM-Bauelemente. Auf einige Elemente des Speicherbauelements 100 wird zur Vereinfachung verzichtet.
  • 2 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 1. In 2 stellen T0 bis T12 verschiedene Zeitpunkte dar. CLK stellt das CLK-Signal auf den Leitungen 110 (1) dar. Ein Lese- und ein Schreib-Befehl werden zu verschiedenen Zeitpunkten erteilt. Zum Beispiel wird zum Zeitpunkt T0 der Lese-Befehl in der Leseoperation des Speicherbauelements 100 erteilt. Als weiteres Beispiel wird zum Zeitpunkt T3 der Schreib-Befehl in einer Schreiboperation des Speicherbauelements 100 erteilt. Die Lese- und Schreib-Befehle werden auf der Grundlage der Kombination der Signalpegel der Steuersignale auf den Leitungen 120 (1) erteilt, wie etwa der Signale RAS*, CAS*, WE* und CS*. Zum Beispiel erteilt eine Kombination der Signalpegel der Signale RAS*, CAS*, WE* und CS* den Lese-Befehl; eine andere Kombination der Signalpegel der Signale RAS*, CAS*, WE* und CS* erteilt den Schreib-Befehl.
  • Das RDQS-Signal stellt eines der RDQS (0-M) von 1 dar. Das WDQS-Signal stellt eines der WDQS (0-M) von 1 dar. DQ stellt eines der DQ (0-N) von 1 dar. In 2 stellt das DQ-Signal DO-Daten und DI-Daten dar. DO sind die Ausgangsdaten. DI sind die Eingangsdaten. DO werden vom Speicherbauelement 100 zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Lese-Befehl erteilt worden ist. Zum Beispiel werden DO zwischen den Zeitpunkten T2 und T6 ausgegeben. DI werden durch das Speicherbauelement 100 zu einem bestimmten Zeitpunkt, nachdem der Schreib-Befehl erteilt worden ist, empfangen. Zum Beispiel werden DI zwischen den Zeitpunkten T7 und T11 empfangen.
  • Nach dem zum Zeitpunkt T0 erteilten Lese-Befehl gibt das Speicherbauelement 100 zwischen den Zeitpunkten T2 und T6 die Ausgangsdaten DO aus. Das RDQS-Signal, das Taktinformation der Ausgangsdaten DO befördert, wird zwischen den Zeitpunkten T2 und T6 aktiviert. 2 zeigt, daß das RDQS-Signal umschaltet (hin- und herschaltet), wenn es zwischen den Zeitpunkten T2 und T6 aktiviert wird. Weil zwischen den Zeitpunkten T2 und T6 nur die Ausgangsdaten DO ausgegeben werden, wird zwischen den Zeitpunkten T2 und T6 nur das RDQS-Signal zur Beförderung der Taktinformation der Ausgangsdaten aktiviert. Weil die Eingangsdaten DI bis zum Zeitpunkt T7 nicht empfangen werden, wird das WDQS-Signal bis zum Zeitpunkt T7 nicht aktiviert, um die Taktinformation der DI zu übermitteln. Somit kann zwischen den Zeitpunkten T2 und T6 das WDQS-Signal verwendet oder aktiviert werden, um andere Information zu befördern.
  • In dem beispielhaften Zeitablaufdiagramm, das in 2 dargestellt ist, wird während der Zeit, in der die Ausgangsdaten DO ausgegeben werden, das Schreibstrobeimpuls-Signal WDQS aktiviert, um Hilfsinformation zu übermitteln. Wie in 1 beschrieben, umfassen Beispiele für die Hilfsinformation Invertierungscodes, Paritätscodes, Temperaturcodes und Taktkalibrierungscodes. Die Hilfsinformation wird in den Beschreibungen von 3 bis 15 ausführlicher beschrieben.
  • In einem ähnlichen Verfahren kann das Lesestrobeimpuls-Signal RDQS während der Zeit, in der die Eingangsdaten DI eingegeben werden, ebenfalls aktiviert werden, um Hilfsinformation zu befördern. Zum Beispiel kann zwischen den Zeitpunkten T7 und T11 das RDQS-Signal aktiviert werden, um Hilfsinformation während der Zeit zu befördern, in der DI eingegeben werden. Zwischen den Zeitpunkten T7 und T11 wird Taktinformation des Eingangssignals DI durch das WDQS-Signal befördern.
  • In einigen Ausführungsformen wird das WDQS-Signal teilweise aktiviert (teilweise verwendet), um Hilfsinformation zu übermitteln, so daß das WDQS für ein Intervall aktiviert wird, das kleiner als das gesamte Intervall der Übermittlung der Ausgangsdaten DO ist. Zum Beispiel ist es möglich, daß das WDQS-Signal nur für einen Abschnitt des Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert wird, statt für das gesamte Intervall zwischen den Zeitpunkten T2 und T6.
  • In anderen Ausführungsformen wird das WDQS-Signal vollständig aktiviert (vollständig verwendet), um Hilfsinformation für ein Intervall zu befördern, das gleich dem gesamten Intervall der Übermittlung der Ausgangsdaten DO ist. Zum Beispiel kann das WDQS für das gesamte Intervall zwischen den Zeitpunkten T2 und T6 aktiviert werden.
  • In einigen Ausführungsformen wird das RDQS-Signal teilweise aktiviert, um Hilfsinformation zu übermitteln, so daß das RDQS-Signal für ein Intervall aktiviert wird, das kleiner als das gesamte Intervall der Übermittlung der Eingangsdaten DI ist. Zum Beispiel ist es möglich, daß das RDQS-Signal nur für einen Abschnitt des Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert wird, statt für das gesamte Intervall zwischen den Zeitpunkten T7 und T11.
  • In anderen Ausführungsformen wird das RDQS-Signal für ein Intervall aktiviert, das gleich dem gesamten Intervall der Übermittlung der Eingangsdaten DI ist, um Hilfsinformation zu befördern. Zum Beispiel kann das RDQS-Signal für das gesamte Intervall zwischen den Zeitpunkten T7 und T11 aktiviert werden.
  • 3 ist ein Schaltbild einer Hilfsschaltung und der Sendeempfängerschaltungen von 1. Die Hilfsschaltung 195 übermittelt Hilfsinformation zum und vom Speicherbauelement 100 (1) über die Strobeimpuls-Sendeempfängerschaltung 170. Die Hilfsschaltung 195 arbeitet auch anhand der Daten, die zu und von der Daten-Sendeempfängerschaltung 190 übermittelt werden.
  • In einigen Ausführungsformen verwendet die Hilfsschaltung 195 während der Zeit, in der die Lesestrobeimpuls-Sendeempfänger 174 zur Übermittlung von Taktinformation der Eingangsdaten verwendet werden, die Schreibstrobeimpuls-Sendeempfänger 172 zur Übermittlung von Hilfsinformation. In anderen Ausführungsformen verwendet die Hilfsschaltung 195 während der Zeit, in der die Schreibstrobeimpuls-Sendeempfänger 172 zur Übermittlung von Taktinformation der Ausgangsdaten verwendet werden, die Lesestrobeimpuls-Sendeempfänger 174 zur Übermittlung von Hilfsinformation.
  • Die Hilfsschaltung 195 weist eine Inversionssteuereinrichtung 304, eine Paritätssteuereinrichtung 307, einen Temperaturmelder 310 und einen Kalibrator 313 auf. Die Hilfsschaltung 195 ist mit der Daten-Sendeempfängerschaltung 190 über die Leitungen 391 und die Leitungen 392 verbunden, mit den Eingangsknoten des Dateneingangswegs 111 über die Leitungen 311 und mit den Ausgangsknoten des Datenausgangswegs 122 über die Leitungen 322.
  • Einige der Leitungen in 3 gleichen einigen der Leitungen in 1. In 3 gleichen die Leitungen 391 und 392 den Leitungen 191 bzw. 192 von 1. Die Leitungen 311 und 322 entsprechen den Leitungen 196 bzw. 198 von 1.
  • Die Hilfsschaltung 195 ist außerdem zur Übermittlung einer Anzahl von Codes einschließlich eines Eingangsinvertierungscodes INVi, eines Ausgangsinvertierungscodes INVo, eines Eingangsparitätscodes Pi, eines Ausgangsparitätscodes Po, eines Temperaturcodes TMP und eines Taktkalibrierungscodes CAL mit der Strobeimpuls-Sendeempfängerschaltung 170 verbunden. Die Codes INVi, INVo, Pi, Po, TMP und CAL stellen die Hilfsinformation dar. INVo, Po und TMP bilden eine erste Gruppe der Hilfsinformation. INVi, Pi und CAL bilden eine zweite Gruppe der Hilfsinformation.
  • Jeder der Schreibstrobeimpuls-Sendeempfänger 172 hat einen Empfänger 372 und einen Sender 373. Die Empfänger 372 werden durch die Schreibstrobeimpuls-Freigabesignale WSEN0-WSEN3 gesteuert, die in 1 als WSEN0-WSENm gezeigt sind. Zu geeigneten Zeitpunkten werden die Signale WSEN0-WSEN3 aktiviert, um den Empfängern 372 zu ermöglichen, entweder die Taktinformation (WDQS) der Eingangsdaten oder die Hilfsinformation (zum Beispiel INVi, Pi und CAL) zu übermitteln.
  • Jeder der Lesestrobeimpuls-Sendeempfänger 174 hat einen Sender 374 und einen Empfänger 375. Die Sender 374 werden durch die Lesestrobeimpuls-Freigabesignale RSEN0-RSEN3 gesteuert, die in 1 als RSEN0-RSENm gezeigt sind. Zu geeigneten Zeitpunkten werden die Signale RSEN0-RSEN3 aktiviert, um den Sendern 374 zu ermöglichen, entweder die Taktinformation (RDQS) der Ausgangsdaten oder die Hilfsinformation (INVo, Po und TMP) zu übermitteln.
  • 3 zeigt vier Lesestrobeimpuls-Sendeempfänger 172 und vier Schreibstrobeimpuls-Sendeempfänger 174 als ein Beispiel. In einigen Ausführungsformen unterscheidet sich die Anzahl der Schreibstrobeimpuls- und Lesestrobeimpuls-Sendeempfänger von vier.
  • Jeder der Daten-Sendeempfänger 192 hat einen Empfänger 314 und einen Sender 324. Die Empfänger 314 werden durch die Schreibdaten-Freigabesignale WDEN0-WDEN3 gesteuert, die in 1 als WDEN0-WDENn dargestellt sind. Zu geeigneten Zeitpunkten werden die Signale WDEN0-WDEN3 aktiviert, um den Empfängern 314 zu ermöglichen, die Eingangsdaten (DQ) zu empfangen. Die Sender 324 werden durch die Lesedaten-Freigabesignale RDEN0-RDEN3 gesteuert, die in 1 als RDEN0-RDENn gezeigt sind. Zu geeigneten Zeitpunkten werden die Signale RDEN0-RDEN3 aktiviert, um den Sendern 324 zu ermöglichen, die Ausgangsdaten (DQ) auszugeben.
  • 3 zeigt, daß eine gleiche Anzahl von Elementen zwischen einem Sendeempfänger der Schreibstrobeimpuls-Sendeempfänger 172, einem Sendeempfänger der Lesestrobeimpuls-Sendeempfänger 174 und einem Sendeempfänger der Daten-Sendeempfänger 192 besteht. Zum Beispiel hat jeder der Sendeempfänger 172, 174 und 192 zwei Elemente einschließlich eines Empfängers und eines Senders. In einer bestimmten Ausführungsform sind die Empfänger 372, 375 und 314 identisch (übereinstimmend) und die Sender 373, 374 und 324 sind identisch.
  • In einigen Ausführungsformen sind die Sender 373 der Schreibstrobeimpuls-Sendeempfänger 172 und die Empfänger 375 der Lesestrobeimpuls-Sendeempfänger 174 unbenutzt. Obwohl unbenutzt, verbessern die Sender 373 und die Empfänger 375 den Lastausgleich zwischen den Schreibstrobeimpuls-Sendeempfängern, Lesestrobeimpuls-Sendeempfängern und den Daten-Sendeempfängern. Eine zwischen den Sendeempfängern ausgeglichene Last verbessert die Leistungsfähigkeit des Speicherbauelements.
  • Die Dateneingangssignale DI-0 bis DI-N auf den Leitungen 391 stellen die Eingangsdaten dar. Der Einfachheit halber werden DI-0 bis DI-N als DI(0-N) oder einfach DI bezeichnet. In 1 stellen DQ (0-N) sowohl die Eingangsdaten als auch die Ausgangsdaten dar. In 3 stellen DI (0-N) die Eingangsdaten DQ (0-N) dar, nachdem DQ (0-N) von den Leitungen 194 zu den Leitungen 391 übermittelt worden sind. Somit sind bei einer Schreiboperation, wenn Daten in das Speicherbauelement 100 (1) eingegeben werden, DI (0-N) gleich DQ (0-N).
  • Die Datenausgangssignale DO-0 bis DO-N auf den Leitungen 392 stellen die Ausgangsdaten dar. Der Einfachheit halber werden DO-0 bis DO-N als DO (0-N) oder einfach DO bezeichnet. In 1 stellen DQ (0-N) sowohl die Ausgangsdaten als auch die Eingangsdaten dar. In 3 stellen DO (0-N) die Ausgangsdaten DQ (0-N) dar, nachdem DO (0-N) von den Leitungen 392 zu den Leitungen 194 übermittelt worden sind. Somit sind bei einer Leseoperation, wenn Daten vom Speicherbauelement 100 (1) ausgegeben werden, DO (0-N) gleich DQ (0-N).
  • Ankommende Datensignale oder ankommende Daten Din-0 bis Din-N auf den Leitungen 311 stellen Daten dar, die in den Eingangs-Datenweg 111 eingegeben werden. Der Einfachheit halber werden Din-0 bis Din-N als Din (0-N) oder einfach Din bezeichnet. Din steht mit DI in Beziehung. Abhängig vom Zustand des INVi-Codes kann Din entweder eine invertierte Version oder eine wahre (nichtinvertierte) Version von DI sein.
  • Ausgehende Datensignale oder ausgehende Daten Dout-0 bis Dout-N auf den Leitungen 322 stellen Daten dar, die durch den Datenweg 122 ausgegeben werden. Der Einfachheit halber werden Dout-0 bis Dout-N als Dout (0-N) oder einfach Dout bezeichnet. DO steht mit Dout in Beziehung. Abhängig vom Zustand des INVo-Codes kann DO entweder eine invertierte Version oder eine nichtinvertierte Version von Dout sein.
  • Die Inversionssteuereinrichtung 304 steuert die Werte der Daten, die zum Eingangs-Datenweg 111 übermittelt werden, und die Werte der Daten, die vom Ausgangs-Datenweg 122 übermittelt werden. In einigen Ausführungsformen invertiert die Inversionssteuereinrichtung 304 DI, bevor DI als Din zum Daten-Eingangsweg 111 übermittelt wird. In anderen Ausführungsformen invertiert die Inversionssteuereinrichtung 304 Dout, bevor Dout als DO auf Leitung 392 übermittelt wird.
  • In einigen Fallen verringert die Inversion von DI oder die Inversion von Dout die Anzahl der Datenumschaltungen oder das Hin- und Herschalten auf den Leitungen 194 des Speicherbauelements 100 (1). Die Verringerug der Anzahl der Datenumschaltungen verbessert den Stromverbrauch.
  • In dieser Beschreibung haben die Begriffe „Signalpegel", „Zustand", „Wert" und „logischer Wert" die gleiche Bedeutung. Die Begriffe werden austauschbar verwendet. Außerdem haben „niedriger Signalpegel" und „logisch Null" die gleiche Bedeutung und werden austauschbar verwendet. „Hoher Signalpegel" und „logische Eins" haben ebenfalls die gleiche Bedeutung und werden austauschbar verwendbar.
  • Das Invertieren von Daten bedeutet die Umschaltung des Signalpegels der Daten zwischen unterschiedlichen Signalpegeln. Wenn zum Beispiel Daten einen niedrigen Signalpegel oder logisch Null haben, bedeutet das Invertieren der Daten die Umschaltung des niedrigen Signalpegels der Daten auf einen hohen Signalpegel oder logisch Eins. Somit haben in diesem Beispiel die invertierten Daten einen hohen Signalpegel oder eine logische Eins, was eine invertierte Version des niedrigen Signalpegels ist. Als weiteres Beispiel: wenn die Daten einen hohen Signalpegel haben, bedeutet das Invertieren der Daten die Umschaltung des hohen Signalpegels der Daten auf einen niedrigen Signalpegel. Somit haben in diesem Beispiel die invertierten Daten einen niedrigen Signalpegel, was eine invertierte Version des hohen Signalpegels ist.
  • Die Inversionssteuereinrichtung 304 invertiert DI auf der Grundlage des INVi-Codes und invertiert Dout auf der Grundlage des INVo-Codes. Sowohl der INVi- als auch der INVo-Code haben einen Wert. In einigen Ausführungsformen wird der Wert sowohl des INVi- als auch des INVo-Codes durch einen Signalpegel eines Signals mit einem niedrigen Signalpegel und einem hohen Signalpegel dargestellt.
  • Der Zustand oder Wert des INVi-Codes gibt an, ob DI zu invertieren ist, bevor DI zum Eingangs-Datenweg 111 übermittelt wird. Zum Beispiel kann ein erster Zustand des INVi-Codes (zum Beispiel Tiefpegel) anzeigen, daß die Eingangsdaten nicht zu invertieren sind, und ein zweiter Zustand des INVi-Codes (zum Beispiel Hochpegel) kann angeben, daß DI zu invertieren ist.
  • Der Zustand oder Wert des INVo-Codes gibt an, ob Dout vom Datenweg 122 zu invertieren ist, bevor Dout zu den Daten-Sendeempfängern 192 übermittelt wird. Zum Beispiel kann ein erster Zustand des INVo-Codes (zum Beispiel Tiefpegel) angeben, daß Dout nicht zu invertieren ist, und ein zweiter Zustand des INVo-Codes (zum Beispiel Hochpegel) kann angeben, daß Dout zu invertieren ist.
  • Da die Inversionssteuereinrichtung 304 DI auf der Grundlage des Zustands des INVi-Codes invertiert, invertiert die Inversionssteuereinrichtung 304 DI bedingt. Ebenso invertiert, da die Inversionssteuereinrichtung 304 Dout auf der Grundlage des Zustandes des INVo-Codes invertiert, die Inversionssteuereinrichtung 304 Dout bedingt.
  • In einigen Ausführungsformen verwendet die Inversionssteuereinrichtung 304 während der Zeit, in der die Lesestrobeimpuls-Sendeempfänger 174 zur Übermittlung von Taktinformation der Ausgangsdaten verwendet werden, die Schreibstrobeimpuls-Sendeempfänger 172, um den INVi-Code von den Leitungen 182 zu empfangen. In anderen Ausführungsformen verwendet die Inversionssteuereinrichtung 304 während der Zeit, in der Schreibstrobeimpuls-Sendeempfänger 172 zur Übermittlung von Taktinformation der Eingangsdaten verwendet werden, die Lesestrobeimpuls-Sendeempfänger 174, um den INVo-Code an die Leitungen 184 auszugeben.
  • Die Paritätssteuereinrichtung 307 erzeugt den Ausgangsparitätscode Po auf der Grundlage von Dout. Der Po-Code gibt die Parität der Ausgangsdaten DO an. Die Paritätssteuereinrichtung 307 überprüft auch die Eingangsdaten DI auf der Grundlage des Eingangsparitätscodes Pi, der von der Strobeimpuls-Sendeempfängerschaltung 170 empfangen wurde.
  • Sowohl DI als auch DO haben eine Anzahl von Bits. Jedes Bit hat entweder den Wert logisch Null oder logisch Eins. Der Po-Code gibt an, ob die Anzahl der Bits von DO mit logisch Null (oder logisch Eins) eine gerade Zahl oder ungerade Zahl ist. Ebenso gibt der Pi-Code an, ob die Anzahl der Bits von DI mit logisch Null (oder logisch Eins) eine gerade Zahl oder eine ungerade Zahl ist. Die Po- und Pi-Codes werden über eine Strobeimpuls-Sendeempfängerschaltung 170 übermittelt.
  • In einigen Ausführungsformen empfängt ein externes Bauelement, das sich außerhalb des Speicherbauelements 100 von 1 befindet, DQ (0-N) und den Po-Code. Beispiele für das externe Bauelement umfassen Speichersteuereinrichtungen und Mikroprozessoren. Der Po-Code ermöglicht dem externen Bauelement, DQ (0-N) zu überprüfen, nachdem DO (0-N) durch das externe Bauelement empfangen worden sind.
  • In einigen Ausführungsformen verwendet die Paritätssteuereinrichtung 307 während der Zeit, in der die Lesestrobeimpuls-Sendeempfänger 174 zur Übermittlung der Taktinformation von DO verwendet werden, die Schreibstrobeimpuls-Sendeempfänger 172, um den Pi-Code von den Leitungen 182 zu empfangen.
  • In anderen Ausführungsformen verwendet die Paritätssteuereinrichtung 307, während der Zeit, in der Schreibstrobeimpuls-Sendeempfänger 172 zur Übermittlung von Taktinformation von DI verwendet werden, die Lesestrobeimpuls-Sendeempfänger 174, um den Po-Code an die Leitungen 184 auszugeben.
  • Der Temperaturmelder 310 meldet die Temperaturinformation des Speicherbauelements 100 über die Strobeimpuls-Sendeempfängerschaltung 170. Der Temperaturcode TMP stellt die Temperaturinformation dar. In einigen Ausführungsformen wird eine Auffrischungsrate des Speicherbauelements 100 (1) auf der Grundlage des TMP-Codes reguliert. Zum Beispiel kann die Auffrischungsrate bei einer bestimmten Temperatur oder in einem bestimmten Temperaturbereich verringert werden, um Strom zu sparen.
  • In einigen Ausführungsformen verwendet der Temperaturmelder 310, während der Zeit, in der die Schreibstrobeimpuls-Sendeempfänger 172 aktiviert sind, um Taktinformation von DI zu übermitteln, die Lesestrobeimpuls-Sendeempfänger 174, um den TMP-Code an die Leitungen 184 auszugeben.
  • Der Kalibrator 313 empfangt einen Kalibrierungscode CAL von der Strobeimpuls-Sendeempfängerschaltung 170, um einen Takt der Daten zu regulieren, die durch den Daten-Sendeempfänger 190 übermittelt werden. In einigen Ausführungsformen bekommt ein externes Bauelement, das sich außerhalb des Speicherbauelements 100 befindet, während einer Initialisierung die Charakteristik der Übertragungsleitungen oder Kanäle zwischen dem Speicherbauelement 100 (1) und dem externen Bauelement. Beispiele für externe Bauelemente umfassen Speichersteuereinrichtungen und Mikroprozessoren. In einigen Ausführungsformen berechnet das externe Bauelement eine Zeitverzögerung der Übermittlungsleitungen und sendet den Kalibrierungscode CAL an das Speicherbauelement 100. Auf der Grundlage des CAL-Codes erzeugt der Kalibrator 313 ein Regulierungssignal ADJ, um zu ermöglichen, daß das Speicherbauelement 100 den Takt der Ausgangsdaten DO reguliert (oder kalibriert), um die durch das externe Bauelement berechnete Zeitverzögerung zu kompensieren. Die Regulierung des Takts der Ausgangsdaten DO auf der Grundlage des CAL-Codes verbessert die Genauigkeit der Übermittlung der Ausgangsdaten durch das Speicherbauelement 100.
  • In einigen Ausführungsformen empfangt der Kalibrator 313 während der Zeit, in der die Lesestrobeimpuls-Sendeempfänger 174 aktiviert sind, um Taktinformation der Eingangsdaten zu übermitteln, den CAL-Code über die Schreibstrobeimpuls-Sendeempfänger 172.
  • INVERSIONSSTEUEREINRICHTUNG
  • 4 ist ein Schaltbild der Inversionssteuereinrichtung von 3. Die Inversionssteuereinrichtung 304 weist eine Berechnungseinheit 410 und eine Inversionseinheit 430 auf. Die Inversionseinheit 430 invertiert die Eingangsdaten (DI) auf der Grundlage des Eingangsinvertierungscodes INVi. Die Inversionseinheit 430 invertiert außerdem die ausgehenden Daten (Dout) auf der Grundlage des Ausgangsinvertierungscodes INVo, der durch die Berechnungseinheit 410 erzeugt wird. INVi wird an das Speicherbauelement 100 durch externe Bauelemente über die Schreibstrobeimpuls-Einheit 171 übergeben. Beispiele für externe Bauelemente umfassen Speicher-Steuereinheiten und Mikroprozessoren.
  • Die Berechnungseinheit 410 bestimmt, ob Dout zu invertieren ist, und übergibt den INVo-Code an die Inversionseinheit 430 und die Lesestrobeimpuls-Einheit 173. Die Berechnungseinheit 410 weist einen Vergleichsabschnitt 412, einen Speicherungsabschnitt 416, einen Mathematikabschnitt 420 und einen Entscheidungsabschnitt 422 auf.
  • Der Vergleichsabschnitt 412 hat eine Anzahl von Komparatoren 414 (414-0 bis 414-N) zum Vergleich von Dout-0 bis Dout-N auf den Leitungen 322 mit den vorhergehenden Ausgangsdaten DOp-0 bis DOp-N auf den Leitungen 415. DOp-0 bis DOp-N sind die Ausgangsdaten auf den Leitungen 392 von einem vorhergehenden Ausgabezyklus. In einigen Ausführungsformen weist jeder der Komparatoren 414 eine Exklusiv-Oder-Logik zum Vergleichen der Werte der beiden entsprechenden Ausgangsdaten auf.
  • Jeder der Komparatoren 412 vergleicht einen Wert eines ausgehenden Datenelements mit einem Wert eines entsprechenden vorhergehenden ausgehenden Datenelements. Zum Beispiel vergleicht der Komparator 414-0 den Wert von Dout-0 mit dem Wert von DOp-0. Als weiteres Beispiel vergleicht der Komparator 414-N den Wert von Dout-N mit dem Wert von DOp-N. In einigen Ausführungsformen ist der Wert eines Datenelements (zum Beispiel Dout-0 oder DOp-0) ein Wert von einem Datenbit. Der Wert des Datenbit kann eine logische Null (Tiefpegel) oder eine logische Eins (Hochpegel) sein.
  • Nach dem Vergleich übergibt jeder der Komparatoren 414 ein Vergleichsergebnis auf einer der Leitungen 417. Das Vergleichsergebnis kann entweder eine logische Null oder eine logische Eins sein. In einigen Ausführungsformen gibt die logische Null des Vergleichsergebnisses an, daß die Werte der Dout-Bits und die Werte der DOp-Bits gleich sind oder übereinstimmen; die logische Eins des Vergleichsergebnisses gibt an, daß die Werte der Dout-Bits und die Werte der DOp-Bits unterschiedlich sind oder nicht übereinstimmen. Zum Beispiel wäre, wenn Dout-0 und DOp-0 gleich sind, das Vergleichsergebnis auf der Leitung 417-0 die logische Null; wenn Dout-0 und DOp-0 unterschiedlich sind, wäre das Vergleichsergebnis auf der Leitung 417-0 die logische Eins.
  • Der Speicherungsabschnitt 416 weist eine Anzahl von Registern 418 (418-0 bis 418-N) auf, um die Werte der Ausgangsdaten zu speichern, die durch DOp-0 bis DOp-N dargestellt werden. Jedes Mal, wenn DO auf den Leitungen 392 auftritt, ersetzt oder aktualisiert der Speicherungsabschnitt 416 den Inhalt der Register 418 mit DO auf den Leitungen 392. Somit wird DO im aktuellen Ausgabezyklus DOp im nächsten Ausgabezyklus.
  • Der Mathematikabschnitt 420 führt eine mathematische Operation an den Vergleichsergebnissen durch, die auf den Leitungen 417 übergeben worden sind. Der Mathematikabschnitt 420 gibt ein mathematisches Ergebnis auf den Leitungen 419 aus. Die Kombination der Signale (oder Bits) auf den Leitungen 419 stellt eine Zahl dar, bezeichnet durch X, wobei X eine ganze Zahl ist. X ist die Anzahl der Bits von Dout, die einen anderen Wert haben als die entsprechenden Bits DOp. Wenn zum Beispiel das aktuelle Dout acht Bits mit Bitwerten von 00011111 hat und das vorhergehende DOp 00011100 ist, wäre X zwei (2), weil die letzten beiden Bits von Dout und die entsprechenden letzten beiden Bits von DO unterschiedliche Werte haben. Als weiteres Beispiel, wenn das aktuelle Dout 00011111 ist und das vorhergehende DOp 111111111, dann wäre X drei (3), weil die ersten drei Bits von Dout und die ersten drei Bits von DOp unterschiedliche Werte haben.
  • Der Entscheidungsabschnitt 422 legt den Wert des INVo-Codes auf der Grundlage der Zahl X auf den Leitungen 419 fest. In einigen Ausführungsformen legt der Entscheidungsabschnitt 422 den Wert des INVo-Codes auf einen ersten Wert (zum Beispiel Tiefpegel) fest, wenn X kleiner oder gleich N/2 ist, und legt den INVo-Code auf einen zweiten Wert (zum Beispiel Hochpegel) fest, wenn X größer als N/2 ist. N ist die Anzahl der Bits der ausgehenden Daten (Dout), was auch die Anzahl der Bits der Ausgangsdaten (DQ) ist. Wenn zum Beispiel N = 8, dann wird der INVo-Code auf einen ersten Wert (zum Beispiel Tiefpegel) festgelegt, wenn X kleiner oder gleich vier (N/2 = 4) ist, und der INVo-Code wird auf den zweiten Wert (zum Beispiel Hochpegel) festgelegt, wenn X größer als vier ist.
  • Der INVo wird an den Schreibstrobeimpuls-Sendeempfänger 172-0 übergeben, der den INVo-Code zu den Leitungen 184 zur externen Verwendung übermittelt. Zum Beispiel können eines oder mehrere externe Bauelemente, die mit dem Speicherbauelement 100 verbunden sind, den INVo-Code zum Invertieren der vom Speicherbauelement 100 ausgegebenen Daten verwenden. Der Wert des INVo-Codes auf den Leitungen 184 gibt an, ob DQ auf den Leitungen 194 eine invertierte Version oder eine nichtinvertierte (wahre) Version der Ausgangsdaten Dout auf den Leitungen 322 ist. In einigen Ausführungsformen empfangen die externen Bauelemente DQ und invertieren DQ bedingt auf der Grundlage des Werts des INVo-Codes. Zum Beispiel invertiert das externe Bauelement DQ, nachdem es DQ und INVo vom Speicherbauelement 100 empfangen hat, wenn INVo auf Hochpegel ist, und läßt DQ unverändert, wenn INVo auf Tiefpegel ist. Innerhalb des Speicherbauelements 100 wird der INVo-Code auch an die Inversionseinheit 430 übergeben.
  • Die Inversionseinheit 430 weist einen Ausgangsinvertierungsabschnitt 432 und einen Eingangsinvertierungsabschnitt 434 auf Der Ausgangsinvertierungsabschnitt 432 invertiert die ausgehenden Daten Dout auf der Grundlage des Ausgangsinvertierungscodes INVo. Der Eingangsinvertierungsabschnitt 434 invertiert die ankommenden Daten DI auf der Grundlage des Eingangsinvertierungscodes INVi.
  • Der Ausgangsinvertierugsabschnitt 432 weist einen Eingangsknoten 433 zum Empfangen des INVo-Codes auf, eine Anzahl von Daten-Ausgangsknoten, die mit den Leitungen 392 verbunden sind, und eine Anzahl von Umschaltungsbauelementen 442. Jedes der Umschaltungsbauelemente 422 befindet sich auf einem Weg zwischen einem der Daten-Sendeempfänger 192 und dem Ausgangs-Datenweg 122. Jedes Umschaltungsbauelement 442 weist zwei in Reihe geschaltete Inverter 452 und 462 und einen Umschalter 472 auf. Der Umschalter 472 stellt eine Verbindung um einen der Inverter 452 und 462 herum her, um einen der Inverter 452 und 462 zu umgehen.
  • Die Umschaltungsbauelemente 442 werden durch den INVo-Code gesteuert. Der Umschalter 472 schaltet sich ein, wenn INVo einen bestimmten Wert oder Zustand hat (zum Beispiel Hochpegel). Wenn der Umschalter 472 sich einschaltet, wird der Inverter 462 umgangen. Dout von den Leitungen 322 umgeht den Inverter 462 und durchläuft nur den Inverter 452 und den Umschalter 472 und wird zu DO auf den Leitungen 392. In diesem Fall ist DO eine invertierte Version von Dout. Der Umschalter 472 schaltet sich aus, wenn INVo einen anderen Wert hat (zum Beispiel Tiefpegel). Wenn sich der Umschalter 472 ausschaltet, wird der Inverter 462 nicht umgangen. Dout von den Leitungen 322 durchläuft beide Inverter 452 und 462 und wird zu DO auf den Leitungen 392. In diesem Fall ist DO eine wahre Version von Dout.
  • Der Eingangsinvertierungsabschnitt 434 weist einen Eingangsknoten 434 zum Empfangen des INVi-Codes auf, eine Anzahl von Daten-Ausgangsknoten, die mit den Leitungen 311 verbunden sind, und eine Anzahl von Umschaltungsbauelementen 444. Jedes der Umschaltungsbauelemente 444 befindet sich auf einem Weg zwischen einem der Daten-Sendeempfänger 192 und dem Eingangs-Datenweg 111. Jedes Umschaltungsbauelement 444 weist zwei in Reihe geschaltete Inverter 454 und 464 und einen Umschalter 474 auf. Der Umschalter 474 stellt eine Verbindung um einen der Inverter 454 und 464 herum her, um einen der Inverter 454 und 464 zu umgehen.
  • Die Umschaltungsbauelemente 444 werden durch den INVi-Code gesteuert. Der Umschalter 474 schaltet sich ein, wenn INVi einen bestimmten Wert (zum Beispiel Hochpegel) hat. Wenn sich der Umschalter 474 einschaltet, wird der Inverter 464 umgangen. DI von den Leitungen 391 umgeht den Inverter 464 und durchlauft nur den Inverter 454 und den Umschalter 474 und wird zu DO auf den Leitungen 311. In diesem Fall ist Din eine invertierte Version von DI. Der Umschalter 474 schaltet sich aus, wenn INVi einen anderen Wert hat (zum Beispiel Tiefpegel). Wenn sich der Umschalter 474 ausschaltet, wird der Inverter 464 nicht umgangen. DI von den Leitungen 391 durchläuft beide Inverter 454 und 464 und wird zu Din auf den Leitungen 311. In diesem Fall ist Din eine wahre Version von DI.
  • 5 zeigt beispielhafte Daten mit Inversionsinformation. DOp sind die vorhergehenden Ausgangsdaten auf den Leitungen 392 (4). Dout in Zeile 1 bis Zeile 16 stellen 16 unterschiedliche beispielhafte aktuelle ausgehende Daten dar, die auf den Leitungen 392 vom Datenweg 122 ausgegeben werden. Als ein Beispiel haben DO und Dout acht Bits, B0 bis B7. Das „invertierte Dout" in jeder Zeile ist die invertierte Version von Dout. Der Wert von INVo bestimmt, ob Dout invertiert werden, so daß DO eine invertierte Version von Dout ist, oder nicht.
  • In 5 ist DOp gleich 00000111, was besagt, daß die Bits B0 bis B4 allesamt Nullen sind und die Bits B5 bis B7 allesamt Einsen sind. Diese Bitwerte werden als eine Grundlage zum Vergleich mit jedem der Bitwerte der 16 möglichen Dout verwendet X stellt die Anzahl der Unterschiede in Bitwerten zwischen DOp und den entsprechenden acht Bitwerten jedes der 16 Dout dar. Zum Beispiel gibt es beim bitweisen Vergleichen von B0 bis B7 von DOp mit Dout in Zeile 1 acht Unterschiede in den Bitwerten. Somit ist X in Zeile 1 gleich acht (8). Als anderes Beispiel gibt es beim Vergleich von DOp mit Dout in Zeile 6 drei Unterschiede in den Bitwerten, das heißt, drei Bits B5, B6 und B7 haben unterschiedliche Bitwerte. Somit ist X in Zeile 6 gleich drei (3).
  • Y stellt die Anzahl der Unterschiede in den Bitwerten zwischen DOp und den entsprechenden Bitwerten jedes der 16 invertierten Dout dar.
  • Wie in 4 beschrieben, wird X durch die Vergleichseinheit 410 berechnet. Der INVo-Code wird auf der Grundlage des Werts von X festgelegt. Zum Beispiel ist INVo gleich null, wenn X kleiner oder gleich N/2 ist, und INVo ist eins, wenn X größer als N/2 ist, wobei N die Anzahl der Bits von DO (DOp oder Dout) ist. In 5 ist N = 8. Somit ist in Zeile 1 INVo gleich eins (1), weil X größer als vier (4) ist. In Zeile 6 ist INVo null, weil X kleiner als vier ist.
  • Der Wert von INVo gibt an, ob Dout invertiert ist Wenn Dout invertiert ist, ist DO eine invertierte Version von Dout Zum Beispiel ist in Zeile 1, da INVo eins ist, Dout invertiert, und die invertierte Version von Dout wird zu den Leitungen 392 übermittelt Das invertierte Dout von Zeile 1 ist 00000111. Die Leitungen 392 haben den vorhergehenden Wert DOp von 00000111, der ebenfalls gleich dem Wert der invertierten Dout von 00000111 ist Somit müssen, wenn das invertierte Dout zu den Leitungen 392 übermittelt wird, die Werte oder Signale auf den Leitungen 392 nicht umgeschaltet oder hin- und hergeschaltet werden, weil das invertierte Dout und das vorhergehende DOp den gleichen Wert haben. In diesem Fall ist, da auf den Leitungen 392 keine Umschaltung vorgenommen wird, die Anzahl der Umschaltungen in den Bitwerten zwischen DOp und Dout gleich null. In 5 ist in Zeile 1 Y gleich null, was kennzeichnet, daß die Anzahl der Umschaltungen null ist.
  • Wenn Dout nicht invertiert wäre, wäre die Anzahl der Umschaltungen auf den Leitungen 392 acht gewesen, wie durch den Wert von X gleich acht (8) in Zeile 1 angegeben. Somit verringert im Beispiel bezüglich Zeile 1 die Inversion von Dout vor der Übermittlung von Dout zu den Leitungen 392 die Anzahl der Umschaltungen auf den Leitungen 392 von acht auf null. Es wird Strom gespart, wenn die Anzahl der Umschaltungen verringert wird.
  • In einem anderen Beispiel wird in Zeile 6, da INVo null ist, eine nichtinvertierte oder wahre Version von Dout zu den Leitungen 392 übermittelt. Beim Vergleich der Bits 00000000 von Dout in Zeile 6 mit den Bits 00000111 von DOp gibt es drei Bits mit unterschiedlichem Wert, wie durch X gleich drei in Zeile 6 angegeben. Somit werden, wenn die wahre Version von Dout zu den Leitungen 392 übermittelt wird, die letzten drei Bits B6, B7 und B8 von Dout umgeschaltet. Im Beispiel bezüglich Zeile 6 ist die Anzahl der Umschaltungen in den Bitwerten zwischen DOp und Dout drei. Wenn Dout invertiert würde und das invertierte Dout in Zeile 6 zu den Leitungen 392 übermittelt würde, wäre die Anzahl der Umschaltungen fünf (5) gewesen, wie durch den Wert von Y in Zeile 6 angegeben. Somit halt in diesem Fall die Übermittlung der wahren Version von Dout die Anzahl der Umschaltungen bei drei (3), was niedriger ist als fünf (5) Umschaltungen zwischen dem invertierten Dout (Zeile 6) und DOp.
  • Die Beispiele oben bezüglich Zeile 1 und Zeile 6 und die Tabelle in 5 zeigen, daß abhängig vom Wert des INVo-Codes eine invertierte Version oder eine wahre Version von Dout übermittelt wird. Ungeachtet dessen, welche Version von Dout übermittelt wird, wird die Anzahl der Umschaltungen zwischen den Bitwerten der Daten, die übermittelt werden, auf dem niedrigsten Wert gehalten (zwischen X und Y), wodurch der Stromverbrauch verbessert wird.
  • 6 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 4. CLK stellt ein Taktsignal dar, wie etwa das CLK-Signal auf den Leitungen 110 (1). Die Signale RDQS und WDQS stellen die Signale RDQS-0 und WDQS-0 von 4 dar. DQ stellt eines der DQ (0-N) von 4 dar. In 6 schließt DQ DO und DI ein. DO wird zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Lese-Befehl erteilt wurde. Zum Beispiel wird DO zwischen den Zeitpunkten T2 und T6 ausgegeben. DI wird zu einem bestimmten Zeitpunkt eingegeben, nachdem der Schreib-Befehl erteilt wurde. Zum Beispiel wird DI zwischen den Zeitpunkten T7 und T11 eingegeben.
  • Nach dem zum Zeitpunkt T0 erteilten Lese-Befehl gibt das Speicherbauelement 100 die Ausgangsdaten DO zwischen den Zeitpunkten T2 und T6 aus. Das RDQS-Signal, das die Taktinformation der Ausgangsdaten DO befördert, wird zwischen den Zeitpunkten T2 und T6 aktiviert. 6 zeigt, daß das RDQS-Signal umgeschaltet wird (hin- und herschaltet), wenn es zwischen den Zeitpunkten T2 und T6 aktiviert wird. Weil zwischen den Zeitpunkten T2 und T6 nur die Ausgangsdaten DO ausgegeben werden, wird zwischen den Zeitpunkten T2 und T6 nur das RDQS-Signal zur Beförderung der Taktinformation der Ausgangsdaten DO aktiviert. Das WDQS wird bis zum Zeitpunkt T7 nicht aktiviert, um Taktinformation der Eingangsdaten DI zu befördern. Somit kann zwischen den Zeitpunkten T2 und T6 das WDQS-Signal aktiviert werden, um den Eingangsinvertierungscode INVi zu übermitteln.
  • In einer ähnlichen, aber umgekehrten Situation kann das RDQS-Signal auch aktiviert werden, um den Ausgangsinvertierungscode INVo zu befördern, wenn die Eingangsdaten DI eingegeben werden. Zum Beispiel kann zwischen den Zeitpunkten T7 und T11 das RDQS-Signal aktiviert werden, um den INVo-Code während der Zeit zu befördern, in der die Eingangsdaten DI eingegeben werden. Zwischen den Zeitpunkten T7 und T11 wird die Taktinformation der Eingangsdaten DI durch das WDQS-Signal befördert.
  • In einigen Ausführungsformen wird das WDQS-Signal teilweise aktiviert, um den INVi-Code zu befördern, so daß das WDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Ausgangsdaten DO ausgegeben werden. Zum Beispiel wird das WDQS nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert und nicht für das gesamte Intervall zwischen den Zeitpunkten T2 und T6. In anderen Ausführungsformen wird das WDQS-Signal aktiviert, um den INVi-Code für ein Intervall zu befördern, das gleich dem Intervall ist, in dem die Ausgangsdaten DO ausgegeben werden. Zum Beispiel wird das WDQS während des gesamten Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert
  • In einigen Ausführungsformen wird das RDQS-Signal teilweise aktiviert, um den INVo-Code zu befördern, so daß das RDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Eingangsdaten DI eingegeben werden. Das RDQS wird zum Beispiel nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert und nicht während des gesamten Intervalls zwischen den Zeitpunkten T7 und T11. In einigen anderen Ausführungsformen wird das RDQS-Signal für ein Intervall aktiviert, das gleich dem Intervall ist, in dem die Eingangsdaten DI eingegeben werden, um den INVo-Code zu befördern. Zum Beispiel wird das RDQS während des gesamten Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert.
  • PARITÄTSSTEUEREINRICHTUNG
  • 7 ist ein Schaltbild einer Paritätssteuereinrichtung von 3. Die Paritätssteuereinrichtung 307 weist einen Paritätsgenerator 710 und einen Prüfer 730 auf. Der Paritätsgenerator 710 erzeugt den Ausgangsparitätscode Po auf der Grundlage der ausgehenden Daten Dout Der Paritätsgenerator 710 erzeugt außerdem einen internen Eingangsparitätscode Pii auf der Grundlage der Eingangsdaten DI. Der Prüfer 730 prüft die Eingangsdaten auf der Grundlage des Eingangsparitätscodes Pi und des internen Paritätscodes Pii.
  • Der Paritätsgenerator 710 weist eine Ausgangsparitätseinheit 712 und eine Eingangsparitätseinheit 714 auf. Die Ausgangsparitätseinheit 712 erzeugt Po auf der Grundlage von Dout. Die Eingangsparitätseinheit 714 erzeugt Pii auf der Grundlage von DI. Da Po die Parität von Dout ist, ist Po ebenfalls die Parität von DO, weil DO aus Dout erzeugt wird. Da Pii die Parität von Din ist, ist Pii auch die Parität von DI, weil Din aus DI erzeugt wird. Für die Beschreibung der Paritätssteuereinrichtung 307 beziehen sich die Ausgangsdaten entweder auf Dout oder DO und die Eingangsdaten beziehen sich entweder auf DI oder Din.
  • Die Ausgangsparitätseinheit 712 ist mit den Leitungen 322 zum Empfang von Dout verbunden. In einigen Ausführungsformen ist die Ausgangsparitätseinheit 712 mit den Leitungen 392 (3) zum Empfang von DO verbunden. In einigen Ausführungsformen weist die Ausgangsparitätseinheit 712 mindestens eine Exklusiv-Oder-Logik zur Berechnung des Werts von Po auf. Die Ausgangsparitätseinheit 712 übergibt Po an die Lesestrobeimpuls-Einheit 173, die Po zu einer der Leitungen 184 übermittelt. In einigen Ausführungsformen übermitteln während der Zeit, in der die Daten-Sendeempfänger 192 die Eingangsdaten DI empfangen, der Lesestrobeimpuls-Sendeempfänger 174-1 Po zu einer der Leitungen 184.
  • Die Eingangsparitätseinheit 714 ist mit den Leitungen 311 zum Empfang von Din verbunden. In einigen Ausführungsformen ist die Eingangsparitätseinheit 714 mit den Leitungen 391 zum Empfang von DI verbunden. In einigen Ausführungsformen weist die Eingangsparitätseinheit 714 mindestens eine Exklusiv-Oder-Logik zur Berechnung des Werts von Pii auf Die Eingangsparitätseinheit 714 übergibt Pii an den Prüfer 730.
  • Der Prüfer 730 weist einen Komparator 732 zum Vergleich von Pii mit Pi auf. Wie oben beschrieben, wird Pii intern durch die Eingangsparitätseinheit 714 erzeugt. Pi wird durch ein Bauelement, das sich außerhalb des Speicherbauelements 100 (1) befindet, auf den Leitungen 182 extern bereitgestellt. Beispiele für das externe Bauelement umfassen Speichersteuereinrichtungen und Mikroprozessoren. Der Komparator 732 erzeugt einen Prüfcode VER auf der Grundlage des Ergebnisses des Vergleichs zwischen Pii und Pi. Der VER-Code gibt die Gültigkeit der Eingangsdaten an. Zum Beispiel gibt der VER-Code in einem Zustand (zum Beispiel Tiefpegel) an, daß das Eingangssignal ungültig ist; und in einem anderen Zustand (zum Beispiel Hochpegel) gibt der VER-Code an, daß das Eingangssignal gültig ist. Der VER-Code wird an die Steuerungsschaltung 118 (1) übergeben.
  • Wenn der VER-Code angibt, daß die Eingangsdaten ungültig sind, benachrichtigt die Steuerungsschaltung 118 den Eingangsdatenweg 111, daß die Eingangsdaten zu ignorieren sind, und die Steuerungsschaltung 118 fordert, daß die Eingangsdaten erneut zu den Leitungen 194 des Speicherbauelements 100 übermittelt werden. Wenn der VER-Code kennzeichnet, daß die Eingangsdaten gültig sind, übermittelt der Eingangs-Datenweg 111 die Eingangsdaten zur Speicheranordnung 102 (1).
  • 8 zeigt beispielhafte Daten mit Paritätsinformation. Die Bits B0 bis B7 stellen entweder die Bits der Eingangsdaten oder der Ausgangsdaten dar. Wie oben in 7 beschrieben, können die Ausgangsdaten entweder Dout oder DO sein und die Eingangsdaten können entweder DI oder Din sein. Das Paritätsbit P kann den Wert des Ausgangsparitätsbits Po, des Eingangsparitätsbits Pi oder des internen Eingangsparitätsbits Pii darstellen. 8 zeigt acht Bits B0-B7 als Beispiel. Die Anzahl der Bits kann verändert werden.
  • Das Paritätsbit P ist entweder null (logisch Null) oder eins (logisch Eins). In den beispielhaften Daten von 8 ist P null, wenn die Bits B0 bis B7 eine gerade Anzahl von Null-Bits (oder Eins-Bits) haben; und P ist eins, wenn die Bits B0 bis B7 eine ungerade Anzahl von Null-Bits (oder Eins-Bits) haben. Zum Beispiel ist P in Zeile 1 und Zeile 3 null, weil alle Daten in Zeile 1 und Zeile 3 eine gerade Anzahl von Null-(oder Eins-)Bits haben. Als anderes Beispiel ist P in Zeile 6 und Zeile 14 eins, weil alle Daten in Zeile 6 und Zeile 14 eine ungerade Anzahl von Null-(oder Eins-)Bits haben.
  • Im obigen Beispiel ist P null, wenn die Bits B0 bis B7 eine gerade Anzahl von Null-Bits (oder Eins-Bits) haben; und P ist eins, wenn die Bits B0 bis B7 eine ungerade Anzahl von Null-Bits (oder Eins-Bits) haben. In einigen Ausführungsformen ist P gleich null, wenn die Bits B0 bis B7 eine ungerade Anzahl von Null-Bits (oder Eins-Bits) haben; und P ist eins, wenn die Bits B0 bis B7 eine gerade Anzahl von Null-Bits (oder Eins-Bits) haben.
  • 9 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 7. CLK stellt ein Taktsignal dar, wie etwa das CLK-Signal auf den Leitungen 110 (1). Die Signale RDQS und WDQS stellen die Signale RDQS-1 und WDQS-1 von 7 dar. DQ stellt eines der DQ (0-N) von 7 dar. In 9 schließt DQ DO und DI ein. DO wird zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Lese-Befehl erteilt worden ist. Zum Beispiel wird DO zwischen den Zeitpunkten T2 und T6 ausgegeben. DI wird zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Schreib-Befehl erteilt worden ist. Zum Beispiel wird DI zwischen den Zeitpunkten T7 und T11 eingegeben.
  • Nach dem zum Zeitpunkt T0 erteilten Lese-Befehl gibt das Speicherbauelement 100 zwischen den Zeitpunkten T2 und T6 die Ausgangsdaten DO aus. Das RDQS-Signal, das die Taktinformation der Ausgangsdaten DO befördert, wird zwischen den Zeitpunkten T2 und T6 aktiviert. 9 zeigt, daß das RDQS-Signal umgeschaltet wird (hin- und herschaltet), wenn es zwischen den Zeitpunkten T2 und T6 aktiviert wird. Weil zwischen den Zeitpunkten T2 und T6 nur die Ausgangsdaten DO ausgegeben werden, wird zwischen den Zeitpunkten T2 und T6 nur das RDQS-Signal zur Beförderung von Taktinformation der Ausgangsdaten DO aktiviert. Das WDQS wird bis zum Zeitpunkt T7 nicht aktiviert, um Taktinformation der Eingangsdaten DI zu befördern. Somit kann zwischen den Zeitpunkten T2 und T6 das WDQS-Signal aktiviert werden, um den Eingangsparitätscode Pi zu befördern.
  • In einer ähnlichen, aber umgekehrten Situation kann das RDQS-Signal auch aktiviert werden, um die Ausgangsparität Po zu befördern, wenn die Eingangsdaten DI eingegeben werden. Zum Beispiel kann zwischen den Zeitpunkten T7 und T11 das RDQS-Signal aktiviert werden, um während der Zeit, in der die Eingangsdaten DI eingegeben werden, den Po-Code zu befördern. Zwischen den Zeitpunkten T7 und T11 wird die Taktinformation der Eingangsdaten DI durch das WDQS-Signal befördert.
  • In einigen Ausführungsformen wird das WDQS-Signal teilweise aktiviert, um den Pi-Code zu befördern, so daß das WDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Ausgangsdaten DO ausgegeben werden. Zum Beispiel wird das WDQS nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert und nicht während des gesamten Intervalls zwischen den Zeitpunkten T2 und T6. In anderen Ausführungsformen wird das WDQS-Signal für ein Intervall aktiviert, das gleich dem Intervall ist, in dem die Ausgangsdaten DO ausgegeben werden, um den Pi-Code zu befördern. Zum Beispiel wird das WDQS während des gesamten Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert.
  • In einigen Ausführungsformen wird das RDQS-Signal teilweise aktiviert, um den Po-Code zu befördern, so daß das RDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Eingangsdaten DI eingegeben werden. Zum Beispiel wird das RDQS nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert, nicht während des gesamten Intervalls zwischen den Zeitpunkten T6 und T11. In einigen anderen Ausführungsformen wird das RDQS-Signal für ein Intervall aktiviert, das gleich dem Intervall ist, in dem die Eingangsdaten DI eingegeben werden, um den Po-Code zu befördern. Zum Beispiel wird das RDQS während des gesamten Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert.
  • TEMPERATURMELDER
  • 10 ist ein Schaltbild eines Temperaturmelders von 3. Der Temperaturmelder 310 weist einen Temperatursensor 1010 zum Erfassen der Temperatur des Bauelements 100 (1) und eine Temperatur-Ausgabeschaltung 1012 zum Ausgeben der Temperaturdaten oder Temperaturinformation auf.
  • Der Temperatursensor 1010 erfaßt die Temperatur des Speicherbauelements 100 (1) und erzeugt die Temperaturdaten. In einigen Ausführungsformen sind die Temperaturdaten analoge Temperaturdaten.
  • Die Temperatur-Ausgabeschaltung 1012 weist einen Signalumsetzer 1020 und einen Formatumsetzer 1030 auf. Der Signalumsetzer 1020 erzeugt ein digitales Temperaturdatenelement, das durch den Temperatursensor 1010 erfaßt wurde. In einigen Ausführungsformen weist der Signalumsetzer 1020 einen Analog-Digital-Umsetzer zur Umsetzung eines analogen Temperaturdatenelements in ein digitales Temperaturdatenelement auf. In einigen Ausführungsformen erzeugt der Signalumsetzer 1020 die digitalen Temperaturdaten in einem parallelen Format.
  • Der Formatumsetzer 1030 erzeugt ein digitales Temperaturdatenelement in einem seriellen Format. In einigen Ausführungsformen weist der Formatumsetzer 1030 einen Parallel-Seriell-Umsetzer zur Umsetzung eines digitalen Temperaturdatenelements mit einem parallelen Format in ein digitales Temperaturdatenelement mit einem seriellen Format auf.
  • Der Temperaturcode TMP stellt die digitalen Temperaturdaten mit einem seriellen Format dar. In einigen Ausführungsformen weist der TMP-Code mehrere Temperaturcode-Bits auf. Die Kombination der mehreren Temperaturcode-Bits stellt die Temperatur des Speicherbauelements 100 (1) dar. Zum Beispiel stellt, wenn die Anzahl der mehreren Codebits acht (8) beträgt, jede der 256 (28) Kombinationen eine Temperatur des Speicherbauelements 100 (1) dar.
  • Der Formatumsetzer 1030 übergibt den TMP-Code an den Lesestrobeimpuls-Sendeempfänger 174-2. Der Lesestrobeimpuls-Sendeempfänger 174-2 übermittelt den TMP-Code zu den Leitungen 184.
  • In einigen Ausführungsformen empfängt ein externes Bauelement, das sich außerhalb des Speicherbauelements 100 (1) befindet, den TMP-Code, um eine Auffrischungsrate des Speicherbauelements 100 zu steuern. Die Auffrischungsrate ist die Rate oder Frequenz, mit der die Auffrischungssteuereinrichtung 145 (1) die Speicherzellen 103 auffrischt. Beispiele für das externe Bauelement umfassen Speichersteuereinrichtungen und Mikroprozessoren. In einigen Ausführungsformen kann das externe Bauelement Auffrischungs-Steuersignale auf den Leitungen 182 über einen Schreibstrobeimpuls-Sendeempfänger, wie etwa den Schreibstrobeimpuls-Sendeempfänger 172-3, an das Speicherbauelement 100 übergeben. Das Speicherbauelement 100 verwendet die Auffrischungs-Steuersignale, um die Auffrischungsrate zu steuern. Zum Beispiel kann bei einer gewissen Temperatur, wie etwa einer Temperatur, die niedriger als eine normale Betriebstemperatur des Speicherbauelements 100 ist, die Auffrischungssteuereinrichtung 145 die Aktivierung des Auffrischungs-Signals verringern, um die Auffrischungsrate zu verringern, um Strom zu sparen.
  • 11 zeigt beispielhafte Temperaturinformation. TB0 bis TB7 stellen die mehreren Temperaturcode-Bits des TMP-Codes dar. 11 zeigt den TMP-Code mit acht Temperaturcode-Bits (TB0-TB7) als ein Beispiel. In einigen Ausführungsformen kann sich die Anzahl der Temperaturcode-Bits TB des TMP-Codes von acht unterscheiden.
  • Jede Kombination von TB0-TB7 stellt eine andere Temperatur dar. 11 zeigt acht unterschiedliche Kombinationen von TB0-TB7 (Spalte 1 bis Spalte 8), die acht unterschiedliche Temperaturen (unterste Zeile) darstellen. Zum Beispiel hat TBO-TB7 in Spalte 2 die Kombination 00000001, was 15 Grad Celsius darstellt. Als anderes Beispiel hat TBO-TB7 in Spalte 8 die Kombination 01111111, was 105 Grad Celsius darstellt. Da der TMP-Code acht Bits TBO-TB7 hat, können 256 mögliche Kombinationen von TBO-TB7 gewonnen werden. 11 zeigt acht Kombinationen von TBO-TB7 als ein Beispiel; andere Kombinationen aus den 256 Kombinationen von TBO-TB7 können verwendet werden, um andere Temperaturen darzustellen, die sich von den in 11 gezeigten Temperaturen unterscheiden.
  • Der Temperaturmelder 310 (10) übergibt die mehreren Temperaturcode-Bits TBO-TB7 des TMP-Codes an die Lesestrobeimpuls-Sendeempfänger 174 zur Ausgabe an die Leitungen 184. In einigen Ausführungsformen wird jedes der acht Bits TBO-TB7 in einem Zyklus eines Taktsignals an die Leitungen 184 ausgegeben. Somit ist in einigen Ausführungsformen die Anzahl der Taktzyklen, die zur Ausgabe des TMP-Codes verwendet werden, gleich der Anzahl der mehreren Temperaturcode-Bits TB. Zum Beispiel werden in 11, da der TMP-Code acht Bits hat, nämlich TBO-TB7, acht Zyklen des Takts verwendet, um die Bits TBO-TB7 auszugeben.
  • 12 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 10. CLK stellt ein Taktsignal dar, wie etwa das CLK-Signal auf den Leitungen 110 (1). Das RDQS-Signal stellt RDQS-2 dar. Das WDQS-Signal stellt eines der Signale WDQS (0-M) dar. DQ stellt eines der DQ (0-N) von 10 dar. In 12 schließt DQ DO und DI ein. DO wird zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Lese-Befehl erteilt wurde. Zum Beispiel wird DO zwischen den Zeitpunkten T2 und T6 ausgegeben. DI wird zu einem bestimmten Zeitpunkt eingegeben, nachdem der Schreib-Befehl erteilt wurde. Zum Beispiel wird DI zwischen den Zeitpunkten T7 und T11 eingegeben.
  • Nach dem zum Zeitpunkt T0 erteilten Lese-Befehl gibt das Speicherbauelement 100 zwischen den Zeitpunkten T2 und T6 die Ausgangsdaten DO aus. Das RDQS-Signal, das die Taktinformation der Ausgangsdaten DO befördert, wird zwischen den Zeitpunkten T2 und T6 aktiviert. 12 zeigt, daß das RDQS-Signal umgeschaltet wird (hin- und herschaltet), wenn es zwischen den Zeitpunkten T2 und T6 aktiviert wird. Weil zwischen den Zeitpunkten T2 und T6 nur die Ausgangsdaten DO ausgegeben werden, wird zwischen den Zeitpunkten T2 und T6 nur das RDQS-Signal zur Beförderung der Taktinformation der Ausgangsdaten aktiviert. Das WDQS wird bis zum Zeitpunkt T7 nicht aktiviert, um Taktinformation der Eingangsdaten zu befördern.
  • Zwischen den Zeitpunkten T7 und T11 wird das WDQS-Signal aktiviert, um Taktinformation des Eingangssignals DI zu befördern. Weil zwischen den Zeitpunkten T7 und T11 nur die Eingangsdaten DI ausgegeben werden, wird nur das WDQS-Signal aktiviert, das RDQS-Signal wird nicht zur Beförderung von Taktinformation aktiviert. Jedoch kann das RDQS zwischen den Zeitpunkten T7 und T11 aktiviert werden, um den Temperaturcode TMP zu befördern.
  • In einigen Ausführungsformen wird das RDQS-Signal teilweise aktiviert, um den TMP-Code zu befördern, so daß das RDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Eingangsdaten DI eingegeben werden. Zum Beispiel wird das RDQS nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert, nicht aber während des gesamten Intervalls zwischen den Zeitpunkten T7 und T11. In einigen anderen Ausführungsformen wird das RDQS-Signal für ein Intervall aktiviert, das gleich dem Intervall ist, in dem die Eingangsdaten DI eingegeben werden, um den TMP-Code zu befördern. Zum Beispiel wird das RDQS während des gesamten Intervalls zwischen den Zeitpunkten T7 und T11 aktiviert.
  • KALIBRATOR
  • 13 ist ein Schaltbild eines Kalibrators von 3. Der Kalibrator 313 empfängt einen Kalibrierungscode CAL von der Sendeempfängerschaltung 170. Der CAL-Code stellt eine Taktverzögerung dar. In einigen Ausfürungsformen wird der CAL-Code durch ein externes Bauelements bereitgestellt, das sich außerhalb des Speicherbauelements 100 befindet. Beispiele für das externe Bauelement umfassen Speichersteuereinrichtungen und Mikroprozessoren.
  • Der Kalibrator 313 weist einen Kalibrierungscodeempfänger 1302 und eine Speicherungseinheit 1330 auf. Der Kalibrierungscodeempfänger 1302 weist einen Umsetzer 1310 und einen Decodierer 1320 auf. Der Umsetzer 1310 empfangt einen Kalibrierungscode CAL von der Strobeimpuls-Sendeempfängerschaltung 170. Der CAL-Code weist mehrere Kalibrierungscode-Bits auf. Eine Kombination der mehreren Kalibrierungscode-Bits stellt eine Zeitverzögerung dar. In einigen Ausführungsformen setzt der Umsetzer 1310 die Kalibrierungscode-Bits des CAL-Codes in ein paralleles Format um. Der Decodierer 1320 decodiert die Kalibrierungscode-Bits des CAL-Codes, um Kalibrierungsdaten oder Kalibrierungsinformation, welche die Taktverzögerung darstellt, bereitzustellen.
  • Die Speicherungseinheit 1330 speichert die durch den Decodierer 1320 bereitgestellte Taktverzögerung. Auf der Grundlage der Taktverzögerung sendet die Speicherungseinheit 1330 ein Regulierungssignal ADJ an die Steuerungsschaltung 118 (1). In einigen Ausführungsformen hat das ADJ-Signal mehrere Bits, und die Kombination der mehreren Bits entspricht der in der Speicherungseinheit 1330 gespeicherten Taktverzögerung. Auf der Grundlage des ADJ-Signals steuert die Steuerungseinrichtung 118 das Datenlese-Freigabesignal RDEN (1 und 3), um den Takt der Übermittlung der Daten von der Daten-Sendeempfängerschaltung 190 zu regulieren.
  • In einigen Ausführungsformen sendet das externe Bauelement (zum Beispiel die Speichersteuereinrichtung oder der Prozessor) während eines Kalibrierungsprozesses oder eines Initialisierungsprozesses den CAL-Code an das Speicherbauelement. Im Kalibrierungsprozeß kann das externe Bauelement unterschiedliche CAL-Codes an das Speicherbauelement 100 senden. Als Antwort auf die unterschiedlichen CAL-Codes kann das Speicherbauelement 100 mehrere Ausgangsdatenelemente in mehreren Datenübermittlungen zu unterschiedlichen Zeitpunkten an das externe Bauelement übermitteln. Jedes Mal hat jedes der mehreren Ausgangsdatenelemente eine unterschiedliche Taktverzögerung, die einem der unterschiedlichen CAL-Codes entspricht. Das externe Bauelement kann die genaueste Datenübermittlung unter den mehreren Datenübermittlungen durch das Speicherbauelement 100 ermitteln. In einigen Ausführungsformen sendet das externe Bauelement, nachdem die genaueste Datenübermittlung ermittelt worden ist, einen endgültigen CAL-Code an das Speicherbauelement 100, der eine Taktverzögerung darstellt, die den genauesten Daten entspricht. Die Speicherungseinheit 1300 des Kalibrators 313 speichert den endgültigen CAL-Code. Auf der Grundlage des endgültigen CAL-Codes reguliert die Steuerungseinrichtung 118 den Takt der Sendeempfänger 190, so daß nach dem Kalibrierungsprozeß die nachfolgende Datenübermittlung vom Speicherbauelement 100 an das externe Bauelement die genauesten Daten übermittelt.
  • 14 zeigt beispielhafte Kalibrierungs-Taktinformation. CB0 bis CB7 stellen die mehreren Kalibrierungscode-Bits des CAL-Codes dar. 13 zeigt als ein Beispiel, daß der CAL-Code acht Kalibrierungscode-Bits (CB0-CB7) hat. In einigen Ausführungsformen kann sich die Anzahl der Kalibrierungscode-Bits des CAL-Codes von acht unterscheiden.
  • Jede Kombination von CB0-CB7 stellt eine andere Taktverzögerung dar. 13 zeigt acht unterschiedliche Kombinationen von CB0-CB7 (Spalte 1 bis Spalte 8), die acht unterschiedliche Taktverzögerungen (unterste Zeile) darstellen. Zum Beispiel haben CB0-CB7 in Spalte 2 die Kombination 00000001, was 150 Pikosekunden Verzögerung darstellt. Als anderes Beispiel hat CB0-CB7 die Kombination 01111111, was 200 Pikosekunden Verzögerung darstellt. In 13 kann das ADJ-Signal mehrere Bits aufweisen, um die Taktverzögerung darzustellen, wie etwa die Verzögerung um 150 Pikosekunden oder die Verzögerung um 200 Pikosekunden, die in den beiden obigen Beispielen gegeben sind.
  • In 14 können, da der CAL-Code acht Bits CB0-CB7 hat, 256 mögliche Kombinationen von CB0-CB7 gewonnen werden. 14 zeigt acht Kombinationen von CB0-CB7 als ein Beispiel; andere Kombinationen unter den 256 Kombinationen von CB0-CB7 können verwendet werden, um andere Taktverzögerungen darzustellen, die sich von den in 13 gezeigten Taktverzögerungen unterscheiden.
  • Der Kalibrator 313 (13) empfängt die mehreren Kalibrierungscode-Bits CB0-CB7 des CAL-Codes von den Leitungen 182 über die Schreibstrobeimpuls-Sendeempfänger 172. In einigen Ausführungsformen wird jedes der acht Bits CB0-CB7 von den Leitungen 182 in einem Zyklus eines Taktsignals empfangen. Somit gleicht in einigen Ausführungsformen die Anzahl der Taktzyklen, die zum Empfangen des CAL-Codes verwendet werden, der Anzahl der mehreren Kalibrierungscode-Bits. Zum Beispiel werden in 13, da der CAL-Code acht Bits, CB0-CB7, hat, acht Zyklen des Takts verwendet, um die CB0-CB7-Bits zu empfangen.
  • 15 ist ein beispielhaftes Zeitablaufdiagramm für das Speicherbauelement von 13. CLK stellt ein Taktsignal dar, wie etwa das CLK-Signal auf den Leitungen 110 (1). Das RDQS-Signal stellt eines der Signale RDQS (0-M) dar. Das WDQS-Signal stellt das WDQS-2-Signal dar. DQ stellt eines der DQ (0-N) von 1 dar. In 15 schließt DQ DO und DI ein. DO wird zu einem bestimmten Zeitpunkt ausgegeben, nachdem der Lese-Befehl erteilt worden ist. Zum Beispiel wird DO zwischen den Zeitpunkten T2 und T6 ausgegeben. DI wird zu einem bestimmten Zeitpunkt eingegeben, nachdem der Schreib-Befehl erteilt worden ist. Zum Beispiel wird DI zwischen den Zeitpunkten T7 und T11 eingegeben.
  • Nach dem zum Zeitpunkt T0 erteilten Lese-Befehl gibt das Speicherbauelement 100 zwischen den Zeitpunkten T2 und T6 die Ausgangsdaten DO aus. Das RDQS-Signal, das die Taktinformation der Ausgangsdaten DO befördert, wird zwischen den Zeitpunkten T2 und T6 aktiviert. 15 zeigt, daß das RDQS-Signal umgeschaltet wird (hin- und herschaltet), wenn es zwischen den Zeitpunkten T2 und T6 aktiviert wird. Weil zwischen den Zeitpunkten T2 und T6 nur die Ausgangsdaten DO ausgegeben werden, wird zwischen den Zeitpunkten T2 und T6 nur das RDQS-Signal zur Beförderung von Taktinformation der Ausgangsdaten aktiviert. Das WDQS wird bis zum Zeitpunkt T7 nicht aktiviert, um Taktinformation der Eingangsdaten zu befördern. Somit kann zwischen den Zeitpunkten T2 und T6 das WDQS-Signal aktiviert werden, um den CAL-Code zu aktivieren.
  • In einigen Ausführungsformen wird das WDQS-Signal teilweise aktiviert, um den CAL-Code zu befördern, so daß das WDQS für ein Intervall aktiviert wird, das kleiner ist als das Intervall, in dem die Ausgangsdaten DO ausgegeben werden. Zum Beispiel wird das WDQS nur während eines Abschnitts des Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert und nicht während des gesamten Intervalls zwischen den Zeitpunkten T2 und T6. In einigen anderen Ausführungsformen wird das WDQS-Signal für ein Intervall aktiviert, das gleich dem Intervall ist, in dem die Eingangsdaten DO ausgegeben werden, um den CAL-Code zu befördern. Zum Beispiel wird das WDQS während des gesamten Intervalls zwischen den Zeitpunkten T2 und T6 aktiviert.
  • 16 zeigt eine alternative Ausführungsform der Hilfsschaltung und der Sendeempfänger-Schaltungen von 3. 16 verzichtet der Deutlichkeit halber auf einige der Elemente von 3. In 16 werden nur einer der Schreib-Sendeempfänger und nur einer der Lese-Sendeempfänger verwendet, um die Hilfsinformation zwischen der Strobeimpuls-Sendeempfängerschaltung 170 und der Hilfsschaltung 1695 zu übermitteln. Der Sendeempfänger 1610 stellt einen der Schreibstrobeimpuls-Sendeempfänger 172 von 3 dar. Der Sendeempfänger 1620 stellt einen der Lesestrobeimpuls-Sendeempfänger 174 von 3 dar. Die Hilfsschaltung 1695 stellt die Hilfsschaltung 195 von 3 dar.
  • In 16 empfängt ein Selektor 1612 ein Signal auf der Leitung 1614, das durch den Sendeempfänger 1610 übergeben wird. Das Signal auf Leitung 1614 kann eines der Signale WSDQS, INVi, Pi und CAL sein. In einigen Ausführungsformen weist der Selektor 1612 einen Decodierer zum Decodieren der Auswahlsignale S1 bis SN auf. In einigen Ausführungsformen werden die Signale S1 bis SN durch die Steuerungseinrichtung 118 von 1 bereitgestellt. Jede Kombination der Signale S1 bis SN befähigt den Selektor 1612, eines der Signale WSDQS, INVi, Pi und CAL zu aktivieren. WSDQS stellt eines der Signale WDQS-0 bis WDQS-3 von 3 dar. INVi, Pi und CAL entsprechen der ersten Gruppe der in 3 beschriebenen Hilfsinformation. Somit aktiviert der Selektor 1612 auf der Grundlage der Kombination der Signale S1 bis SN in geeigneter Weise eines der Ausgangssignale WSDQS, INVi, Pi und CAL zur weiteren Verarbeitung.
  • Ein Selektor 1622 wählt eines der Signale RSDQS, INVo, Po und TMP aus. In einigen Ausführungsformen weist der Selektor 1612 einen Multiplexer auf. RSDQS entspricht einem der Signale RDQS-0 bis RDQS-3 von 3. Die Signale INVo, Po und TMP entsprechen der zweiten Gruppe der in 3 beschriebenen Hilfsinformation. Die Auswahl durch den Selektor 1622 beruht auf Auswahlsignalen SEL1 bis SELN. In einigen Ausführungsformen werden die Signale SEL1 bis SELN durch die Steuerungseinrichtung 118 von 1 bereitgestellt. Jede Kombination der Signale SEL1 bis SELN befähigt den Selektor 1622, eines der Signale RSDQS, INVo, Po und TMP auszuwählen und das ausgewählte Signal an den Lesestrobeimpuls-Sendeempfänger 1620 weiterzugeben.
  • 17 zeigt ein System 1700. Das System 1700 weist einen Prozessor 1710, ein Speicherbauelement 1740, eine Steuerungsschaltung 1730, eine Grafiksteuereinrichtung 1740 und eine Eingabe/Ausgabe-(I/O-)Steuereinrichtung 1750, eine Anzeige 1752, eine Tastatur 1754, ein Zeigegerät 1756 und ein Peripheriegerät 1758 auf. Ein Bus 1760 koppelt all diese Bauelemente miteinander. Ein Taktgenerator 1770 übergibt ein Taktsignal über den Bus 1760 an mindestens eines der Bauelemente des Systems 1700. Ein Beispiel für den Taktgenerator 1770 weist einen Oszillator auf einer Leiterplatte, wie etwa der Hauptplatine, auf. Zwei oder mehr im System 1700 gezeigte Bauelemente können in einem einzigen Chip ausgebildet sein.
  • Das Speicherbauelement 1740 weist das Speicherbauelement 100 (1) auf. Ferner weist mindestens eines der im System 1700 gezeigten Bauelemente eine Hilfsschaltung, wie etwa die Hilfsschaltung 195 (1 bis 16), zur Übermittlung von Hilfsinformation über eine Strobeimpuls-Sendeempfängerschaltung, wie etwa die Strobeimpuls-Sendeempfängerschaltung 170, auf.
  • Der Bus 1760 kann aus Verbindungsleiterzügen auf einer Leiterplatte bestehen oder aus einem oder mehreren Kabeln bestehen. Der Bus 1760 kann die Bauelemente des Systems 1700 auch durch drahtlose Mittel, wie etwa elektromagnetische Strahlungen, zum Beispiel Funkwellen, koppeln. Das Peripheriegerät 1758 kann ein Drucker, ein optisches Gerät, wie etwa CD-ROM- und DVD-Leser und -Brenner, ein magnetisches Lese- und Schreibgerät, wie etwa ein Diskettenlaufwerk, oder ein Audiogerät, wie etwa ein Mikrofon, sein.
  • Das in 17 dargestellte System 1700 weist Computer (zum Beispiel Tischrechner, Laptops, tragbare Computer, Server, Internet-Einrichtungen, Router und so weiter), drahtlose Kommunikationsgeräte (zum Beispiel zellulare Telefone, schnurlose Telefone, Personenrufempfänger, digitale Assistenten und so weiter), computerbezogene Peripheriegeräte (zum Beispiel Drucker, Scanner, Monitore und so weiter), Unterhaltungsgeräte (zum Beispiel Fernseher, Radios, Stereoanlagen, Kassetten- und CD-Abspielgeräte, Videorecorder, Kamerarecorder, Digitalkameras, Abspielgeräte für MP3 (Film-Expertengruppe, Audioschicht 3), Videospiele, Uhren und so weiter) und dergleichen auf.
  • SCHLUßFOLGERUNG
  • Verschiedene Ausführungsformen der Erfindung stellen Schaltungen und Verfahren zur Durchführung verschiedener Funktionen unter Verwendung von Datenstrobeimpuls-Sendeempfängern eines Speicherbauelements bereit. Obwohl hierin spezifische Ausführungsformen beschrieben sind, wird der Fachmann anerkennen, daß die gezeigten spezifischen Ausführungsformen durch andere Ausführungsformen ersetzt werden können, um den gleichen Zweck zu erreichen. Diese Anmeldung schließt jegliche Anpassungen oder Variationen der vorliegenden Erfindung ein. Folglich ist die vorliegende Erfindung nur durch die Ansprüche und alle verfügbaren Äquivalente begrenzt.

Claims (20)

  1. Vorrichtung, umfassend eine Vielzahl von Sendeempfängern und eine Hilfsschaltung, um die Sendeempfänger zu steuern, dadurch gekennzeichnet, daß die Sendeempfänger folgendes umfassen: eine Vielzahl von Daten-Sendeempfängern (192-0 bis 192-N), um Eingangsdaten und Ausgangsdaten zu übermitteln; eine Vielzahl von Schreibstrobeimpuls-Sendeempfängern (172-0 bis 172-M), um Taktinformation der Eingangsdaten zu übermitteln und um eine erste Gruppe von Hilfsinformation zu übermitteln; eine Vielzahl von Lesestrobeimpuls-Sendeempfängern (174-0 bis 174-M), um Taktinformation der Ausgangsdaten zu übermitteln und um eine zweite Gruppe von Hilfsinformation zu übermitteln; und wobei die Hilfsschaltung (195) mit den Daten-Sendeempfängern und den Schreib- und Lesestrobeimpuls-Sendeempfängern verbunden ist, wobei die Hilfsschaltung (195) dafür konfiguriert ist, die Schreibstrobeimpuls-Sendeempfänger so zu steuern, daß die erste Gruppe von Hilfsinformation erzeugt wird, wenn die Lesestrobeimpuls-Sendeempfänger die Taktinformation der Ausgangsdaten übermitteln, und die Lesestrobeimpuls-Sendeempfänger so zu steuern, daß die zweite Gruppe von Hilfsinformation erzeugt wird, wenn die Schreibstrobeimpuls-Sendeempfänger die Taktinformation der Eingangsdaten übermitteln.
  2. Vorrichtung nach Anspruch 1, wobei die Hilfsschaltung (195) eine Paritätssteuereinrichtung (307) zur Erzeugung eines Paritätscodes der Ausgangsdaten aufweist.
  3. Vorrichtung nach Anspruch 1, wobei die Hilfsschaltung (195) einen Temperaturmelder (310) zur Erzeugung von Temperaturinformation der Vorrichtung aufweist.
  4. Vorrichtung nach Anspruch 1, wobei die Hilfsschaltung (195) einen Kalibrator (313) zur Kalibrierung eines Taktes einer Übermittlung der Ausgangsdaten aufweist.
  5. Vorrichtung nach Anspruch 1, wobei die Hilfsschaltung (195) eine Inversionssteuereinrichtung (304) zur bedingten Invertierung der Eingangs- und Ausgangsdaten aufweist.
  6. Vorrichtung nach Anspruch 5, wobei die Hilfsschaltung (195) ferner eine Paritätssteuereinrichtung (307) zur Erzeugung eines Paritätscodes der Ausgangsdaten aufweist.
  7. Vorrichtung nach Anspruch 6, wobei die Hilfsschaltung (195) ferner einen Temperaturmelder (310) zur Erzeugung von Temperaturinformation der Vorrichtung aufweist.
  8. Vorrichtung nach Anspruch 7, wobei die Hilfsschaltung (195) ferner einen Kalibrator (313) zur Kalibrierung eines Taktes einer Übermittlung der Ausgangsdaten aufweist.
  9. Vorrichtung nach Anspruch 1, wobei die Schreibstrobeimpuls-Sendeempfänger (172-0 bis 172-M) mindestens einen Schreibstrobeimpuls-Empfänger (372) aufweisen, der mit der Hilfsschaltung (195) verbunden ist, um die zweite Gruppe von Hilfsinformation an die Hilfsschaltung (195) zu übermitteln.
  10. Vorrichtung nach Anspruch 9, wobei die Lesestrobeimpuls-Sendeempfänger mindestens einen Lesestrobeimpuls-Sender (374) aufweisen, der mit der Hilfsschaltung (195) verbunden ist, um die erste Gruppe von Hilfsinformation von der Hilfsschaltung (195) zu übermitteln.
  11. Vorrichtung nach Anspruch 1, ferner umfassend eine Speicheranordnung, um die Eingangsdaten und die Ausgangsdaten zu speichern.
  12. Die Vorrichtung nach Anspruch 1 befindet sich in einem System, wobei das System einen mit der Vorrichtung verbundenen Prozessor aufweist.
  13. Verfahren zur Übermittlung von Daten in einer Vorrichtung mit einer Vielzahl von Sendeempfängern, wobei das Verfahren die folgenden Schritte umfaßt: Übermitteln von Taktinformation von Eingangsdaten mittels Schreib-Sendeempfängern (172-0 bis 172-M) und Übermitteln einer ersten Gruppe von Hilfsinformation mittels der Schreib-Sendeempfänger; Übermitteln von Taktinformation von Ausgangsdaten mittels Lesestrobeimpuls-Sendeempfängern (174-0 bis 174-M) und Übermitteln einer zweiten Gruppe von Hilfsinformation mittels der Lesestrobeimpuls-Sendeempfänger; Erzeugen der ersten Gruppe von Hilfsinformation, wenn die Lesestrobeimpuls-Sendeempfänger die Taktinformation der Ausgangsdaten übermitteln; und Erzeugen der zweiten Gruppe von Hilfsinformation, wenn die Schreibstrobeimpuls-Sendeempfänger die Taktinformation der Eingangsdaten übermitteln.
  14. Verfahren nach Anspruch 13, wobei der Schritt des Übermitteln einer der ersten und zweiten Gruppen von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Paritätscode.
  15. Verfahren nach Anspruch 13, wobei der Schritt des Übermitteln der zweiten Gruppe von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Temperaturcode.
  16. Verfahren nach Anspruch 13, wobei der Schritt des Übermitteln der ersten Gruppe von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Kalibrierungscode.
  17. Verfahren nach Anspruch 13, wobei der Schritt des Übermitteln einer der ersten und zweiten Gruppen von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Invertierungscode.
  18. Verfahren nach Anspruch 17, wobei der Schritt des Übermitteln der ersten Gruppe von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Eingangsparitätscode.
  19. Verfahren nach Anspruch 18, wobei der Schritt des Übermitteln der zweiten Gruppe von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Temperaturcode.
  20. Verfahren nach Anspruch 19, wobei der Schritt des Übermitteln der ersten Gruppe von Hilfsinformation den folgenden Schritt aufweist: Übermitteln von Kalibrierungscode.
DE602005001266T 2004-01-27 2005-01-11 Speicherbaustein mit mehrfunktions-strobe-anschlüssen Active DE602005001266T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US765310 2004-01-27
US10/765,310 US7508722B2 (en) 2004-01-27 2004-01-27 Memory device having strobe terminals with multiple functions
PCT/US2005/000809 WO2005073974A1 (en) 2004-01-27 2005-01-11 Memory device having multiple-function strobe terminals

Publications (2)

Publication Number Publication Date
DE602005001266D1 DE602005001266D1 (de) 2007-07-12
DE602005001266T2 true DE602005001266T2 (de) 2008-01-24

Family

ID=34795451

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005001266T Active DE602005001266T2 (de) 2004-01-27 2005-01-11 Speicherbaustein mit mehrfunktions-strobe-anschlüssen

Country Status (9)

Country Link
US (3) US7508722B2 (de)
EP (1) EP1709644B1 (de)
JP (1) JP4747342B2 (de)
KR (1) KR100779284B1 (de)
CN (2) CN1934651A (de)
AT (1) ATE363715T1 (de)
DE (1) DE602005001266T2 (de)
TW (1) TWI282097B (de)
WO (1) WO2005073974A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508722B2 (en) * 2004-01-27 2009-03-24 Micron Technology, Inc. Memory device having strobe terminals with multiple functions
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
KR100954109B1 (ko) * 2008-08-29 2010-04-23 주식회사 하이닉스반도체 데이터 입력회로 및 이를 포함하는 반도체 메모리장치
US8004887B2 (en) * 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
KR101039862B1 (ko) * 2008-11-11 2011-06-13 주식회사 하이닉스반도체 클럭킹 모드를 구비하는 반도체 메모리장치 및 이의 동작방법
US9472246B2 (en) 2012-11-07 2016-10-18 Freescale Semiconductor, Inc. Method and apparatus for maintaining an accurate I/O calibration cell
TWI506443B (zh) * 2012-12-27 2015-11-01 Mediatek Inc 處理器與週邊裝置之間的媒介週邊介面及其通信方法
US9472261B1 (en) * 2015-04-17 2016-10-18 Qualcomm Incorporated Systems and methods to refresh DRAM based on temperature and based on calibration data
KR102634315B1 (ko) * 2016-05-11 2024-02-13 삼성전자주식회사 패리티 에러 검출 회로를 포함하는 메모리 장치
US11017834B2 (en) * 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792896A (en) 1983-12-07 1988-12-20 516277 Ontario Limited Storage controller emulator providing transparent resource sharing in a computer system
JP2525765B2 (ja) 1985-12-26 1996-08-21 旭化成工業株式会社 電気発破装置
US4939692A (en) 1988-09-15 1990-07-03 Intel Corporation Read-only memory for microprocessor systems having shared address/data lines
US4965828A (en) * 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
US5127014A (en) 1990-02-13 1992-06-30 Hewlett-Packard Company Dram on-chip error correction/detection
US5307314A (en) 1991-07-15 1994-04-26 Micron Technology, Inc. Split read/write dynamic random access memory
US5729503A (en) 1994-12-23 1998-03-17 Micron Technology, Inc. Address transition detection on a synchronous design
US5822334A (en) 1996-01-05 1998-10-13 Unisys Corporation High speed initialization system for RAM devices using JTAG loop for providing valid parity bits
US5587961A (en) 1996-02-16 1996-12-24 Micron Technology, Inc. Synchronous memory allowing early read command in write to read transitions
KR100364127B1 (ko) 1997-12-29 2003-04-11 주식회사 하이닉스반도체 칩-세트
US6560669B1 (en) 1998-05-19 2003-05-06 Micron Technology, Inc. Double data rate synchronous memory with block-write
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6978367B1 (en) * 1999-10-21 2005-12-20 International Business Machines Corporation Selective data encryption using style sheet processing for decryption by a client proxy
DE10108605C1 (de) * 2001-02-22 2002-05-29 Kostal Leopold Gmbh & Co Kg Elektrischer Schalter
US6788593B2 (en) * 2001-02-28 2004-09-07 Rambus, Inc. Asynchronous, high-bandwidth memory component using calibrated timing elements
EP1359547A3 (de) * 2002-03-29 2006-05-24 Koninklijke Philips Electronics N.V. Verfahren zur Digitalbildverarbeitung für Anwendungen mit niedriger Bitrate
JP2004015434A (ja) * 2002-06-06 2004-01-15 Elpida Memory Inc 多数決回路
US6809990B2 (en) * 2002-06-21 2004-10-26 Micron Technology, Inc. Delay locked loop control circuit
KR100546335B1 (ko) * 2003-07-03 2006-01-26 삼성전자주식회사 데이터 반전 스킴을 가지는 반도체 장치
US6961269B2 (en) * 2003-06-24 2005-11-01 Micron Technology, Inc. Memory device having data paths with multiple speeds
US7508722B2 (en) 2004-01-27 2009-03-24 Micron Technology, Inc. Memory device having strobe terminals with multiple functions

Also Published As

Publication number Publication date
US20100265777A1 (en) 2010-10-21
US7508722B2 (en) 2009-03-24
US7751260B2 (en) 2010-07-06
EP1709644A1 (de) 2006-10-11
KR100779284B1 (ko) 2007-11-23
CN101740106A (zh) 2010-06-16
US20050165999A1 (en) 2005-07-28
JP4747342B2 (ja) 2011-08-17
WO2005073974A1 (en) 2005-08-11
US20090231936A1 (en) 2009-09-17
JP2007535083A (ja) 2007-11-29
CN1934651A (zh) 2007-03-21
US7944761B2 (en) 2011-05-17
TW200539194A (en) 2005-12-01
DE602005001266D1 (de) 2007-07-12
TWI282097B (en) 2007-06-01
ATE363715T1 (de) 2007-06-15
KR20060120262A (ko) 2006-11-24
EP1709644B1 (de) 2007-05-30

Similar Documents

Publication Publication Date Title
DE602005001266T2 (de) Speicherbaustein mit mehrfunktions-strobe-anschlüssen
US7725778B2 (en) Semiconductor integrated circuit and electronic device
US7459930B2 (en) Digital calibration circuits, devices and systems including same, and methods of operation
US10482936B2 (en) Signal training for prevention of metastability due to clocking indeterminacy
US10783937B2 (en) Voltage reference computations for memory decision feedback equalizers
EP3685379B1 (de) Erzeugung und interpolation von mehreren vorspannungspegeln
CN101002390A (zh) 数字锁频延迟线
US10482932B2 (en) Voltage reference computations for memory decision feedback equalizers
US20020159325A1 (en) Semiconductor memory device capable of adjusting phase of output data and memory system using the same
US9477259B2 (en) Calibration of clock signal for data transmission
US11567886B2 (en) Memory device performing self-calibration by identifying location information and memory module including the same
KR20200115805A (ko) 공통 모드 오프셋을 보상하기 위한 수신기
DE102020111249A1 (de) Speichertest und reparatur von speicherzellen während der einschaltsequenz einer speichervorrichtung
KR20040091045A (ko) 데이터 수신기를 적응성 조절하는 방법 및 장치
DE102006022124A1 (de) Eingangsschaltung mit aktualisiertem Ausgangssignal, das mit Taktsignal synchronisiert ist
CN112700805B (zh) 使用反向偏置电压执行负载循环调整的设备及方法
US10468074B2 (en) Methods for generating reference voltages and controllers utilizing the same
US11804255B2 (en) Amplifier input pair protection
DE102021121304A1 (de) Vorrichtung, speichervorrichtung und verfahren zur speicherung mehrerer parametercodes für betriebsparameter
US20230403184A1 (en) Memory decision feedback equalizer
KR20210059598A (ko) 기준 전압 보정 장치 및 방법
CN117275538A (zh) 输入缓冲器偏置电流控制

Legal Events

Date Code Title Description
8364 No opposition during term of opposition