DE102019129742A1 - Halbleiterpakete - Google Patents

Halbleiterpakete Download PDF

Info

Publication number
DE102019129742A1
DE102019129742A1 DE102019129742.7A DE102019129742A DE102019129742A1 DE 102019129742 A1 DE102019129742 A1 DE 102019129742A1 DE 102019129742 A DE102019129742 A DE 102019129742A DE 102019129742 A1 DE102019129742 A1 DE 102019129742A1
Authority
DE
Germany
Prior art keywords
section
connection
pad bonding
pad
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019129742.7A
Other languages
English (en)
Inventor
Jae Hoon Lee
Ju Il Eom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of DE102019129742A1 publication Critical patent/DE102019129742A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

Ein Paketsubstrat eines Halbleiterpakets schließt zweite und dritte Pad-Bonding-Abschnitte ein, die sich jeweils auf beiden Seiten eines ersten Pad-Bonding-Abschnitts befinden, der auf einem Substratkörper angeordnet ist. Erste bis dritte Durchkontaktierungs-Anlegeabschnitte sind so angeordnet, um von den ersten bis dritten Pad-Bonding-Abschnitten beabstandet eingerichtet zu sein. Erste und zweite Verbindungs-Trace-Abschnitte sind nebeneinander angeordnet. Ein erster Guard-Trace-Abschnitt ist im Wesentlichen parallel zum ersten Verbindungs-Trace-Abschnitt angeordnet. Der zweite Verbindungs-Trace-Abschnitt ist über einen ersten Verbindungsebenen-Abschnitt mit dem ersten Guard-Trace-Abschnitt verbunden. Der erste Verbindungsebenen-Abschnitt verbindet den zweiten Verbindungs-Trace-Abschnitt mit dem zweiten Durchkontaktierungs-Anlegeabschnitt. Der dritte Pad-Bonding-Abschnitt ist mit dem dritten Durchkontaktierungs-Anlegeabschnitt durch einen zweiten Verbindungsebenen-Abschnitt verbunden. Ein auf dem Paketsubstrat montierter Halbleiter-Chip schließt erste innere Chip-Pads und erste äußere Chip-Pads ein, die an das Paketsubstrat gebondet sind.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität unter 35 U.S.C 119(a) gegenüber der am 04. Dezember 2018 eingereichten koreanischen Anmeldung Nr. 10-2018-0154771 , die hierin durch Bezugnahme in ihrer Gesamtheit eingeschlossen ist.
  • HINTERGRUND
  • Anwendungsgebiet
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Halbleiterpakete.
  • Beschreibung des Standes der Technik
  • Jedes der Halbleiterpakete kann konfiguriert werden, um einen Halbleiter-Chip einzuschließen, der auf einem Paketsubstrat montiert ist. Das Paketsubstrat kann eine mit dem Halbleiter-Chip verbundene Schaltungsverbindungsstruktur einschließen. Die Schaltungsverbindungsstruktur kann konfiguriert werden, um eine Masseleitung, eine Stromleitung und Signalleitungen zum Übertragen elektrischer Signale einzuschließen. Da in elektronischen Hochleistungssystemen schnelle Halbleiter-Chips mit hoher Geschwindigkeit benötigt werden, wurden hochfrequente Signale über die Signalleitungen der Schaltungsverbindungsstruktur übertragen. Die hochfrequenten Signale haben eine kurze Wellenlänge, was zu einem Nebensprechen zwischen den hochfrequenten Signalen führt. Folglich kann ein Verfahren zum Unterdrücken eines Interferenzphänomens zwischen den Signalleitungen erforderlich sein, um zuverlässige Halbleiter-Chips bereitzustellen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform schließt ein Halbleiterpaket ein Paketsubstrat und einen auf dem Paketsubstrat montierten Halbleiter-Chip ein. Das Paketsubstrat schließt zweite und dritte Pad-Bonding-Abschnitte ein, jeweils angeordnet an beiden Seiten eines ersten Pad-Bonding-Abschnitts, der auf einem Substratkörper angeordnet ist, erste bis dritte Durchkontaktierungs-Anlegeabschnitte, die auf dem Substratkörper angeordnet sind, um von den ersten bis dritten Pad-Bonding-Abschnitten beabstandet zu sein, einen ersten Verbindungs-Trace-Abschnitt, der sich erstreckt, um den ersten Pad-Bonding-Abschnitt mit dem ersten Durchkontaktierungs-Anlegeabschnitt zu verbinden, einen zweiten Verbindungs-Trace-Abschnitt, der mit dem zweiten Pad-Bonding-Abschnitt verbunden ist, um im Wesentlichen parallel zum ersten Verbindungs-Trace-Abschnitt angeordnet zu sein, einen ersten Guard-Trace-Abschnitt mit einem Endabschnitt, der vom dritten Pad-Bonding-Abschnitt beabstandet ist und sich erstreckt, um im Wesentlichen parallel zum ersten Verbindungs-Trace-Abschnitt angeordnet zu sein, und einen ersten Verbindungsebenen-Abschnitt, der angeordnet ist, um von dem ersten Durchkontaktierungs-Anlegeabschnitt beabstandet zu sein. Der erste Verbindungsebenen-Abschnitt umgrenzt und überbrückt elektrisch oder umgeht den ersten Durchkontaktierungs-Anlegeabschnitt, um den zweiten Verbindungs-Trace-Abschnitt mit dem ersten Guard-Trace-Abschnitt zu verbinden. Darüber hinaus ist der erste Verbindungsebenen-Abschnitt angeordnet, um den zweiten Verbindungs-Trace-Abschnitt mit dem zweiten Durchkontaktierungs-Anlegeabschnitt zu verbinden. Ein zweiter Verbindungsebenen-Abschnitt ist angeordnet, um den dritten Pad-Bonding-Abschnitt mit dem dritten Durchkontaktierungs-Anlegeabschnitt zu verbinden. Der Halbleiter-Chip beinhaltet einen Chip-Körper, erste innere Chip-Pads, die auf einer Oberfläche des Chip-Körpers angeordnet sind, und erste äußere Chip-Pads, die auf der Oberfläche des Chip-Körpers angeordnet sind, um von den ersten inneren Chip-Pads beabstandet zu sein. Die ersten äußeren Chip-Pads sind angeordnet, um sich mit den ersten und dritten Pad-Bonding-Abschnitten zu überlappen. Darüber hinaus sind die ersten äußeren Chip-Pads mit den jeweiligen der ersten bis dritten Pad-Bonding-Abschnitte verbunden. Erste Pad-Verbindungs-Trace-Abschnitte verbinden die ersten inneren Chip-Pads mit den ersten äußeren Chip-Pads.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Halbleiterpaket gemäß einer Ausführungsform darstellt.
    • 2 ist eine Draufsicht, die die äußeren Chip-Pads eines Halbleiterpakets gemäß einer Ausführungsform darstellt.
    • 3 ist eine Draufsicht, die ein Beispiel für eine Schaltungsverbindungsstruktur veranschaulicht, die in einem Halbleiterpaket gemäß einer Ausführungsform enthalten ist.
    • 4 ist eine Querschnittsansicht eines Halbleiterpakets, eine Querschnittsansicht entlang einer Linie X2-X2' von 3 einschließend.
    • 5 ist eine Querschnittsansicht eines Halbleiterpakets, eine Querschnittsansicht entlang einer Linie X3-X3' von 3 einschließend.
    • 6 ist eine Draufsicht, die ein Beispiel für eine Schaltungsverbindungsstruktur veranschaulicht, die in einem Halbleiterpaket gemäß einer Ausführungsform eingeschlossen ist.
    • 7 ist eine Draufsicht, die ein Beispiel für eine Schaltungsverbindungsstruktur veranschaulicht, die in einem Halbleiterpaket gemäß einer Ausführungsform enthalten ist.
    • 8 ist ein Blockdiagramm, das ein elektronisches System veranschaulicht, das eine Speicherkarte mit einem Halbleiterpaket gemäß einer Ausführungsform verwendet.
    • 9 ist ein Blockdiagramm, das ein elektronisches System veranschaulicht, ein Halbleiterpaket gemäß einer Ausführungsform einschließend.
  • DETAILLIERTE BESCHREIBUNG
  • Die hierin verwendeten Begriffe können Wörtern entsprechen, die unter Berücksichtigung ihrer Funktionen in den Ausführungsformen ausgewählt wurden, und die Bedeutungen der Begriffe können so ausgelegt werden, dass sie sich je nach gewöhnlichen Fähigkeiten in dem Fachgebiet, zu dem die Ausführungsformen gehören, unterscheiden. Wenn die Begriffe im Detail definiert sind, können sie gemäß den Definitionen ausgelegt werden. Sofern nicht anders definiert, haben die hierin verwendeten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung, wie sie allgemein von demjenigen mit gewöhnlichen Fähigkeiten in dem Fachgebiet, zu der die Ausführungsformen gehören, verstanden werden.
  • Es versteht sich, dass, obwohl die Begriffe „erste“, „zweite“, „dritte“ usw. hierin zur Beschreibung verschiedener Elemente verwendet werden können, diese Elemente nicht durch diese Begriffe eingeschränkt werden sollten. Diese Begriffe werden nur zur Unterscheidung eines Elements von einem anderen Element verwendet, nicht aber zur Definition des Elements selbst oder zur Bedeutung einer bestimmten Reihenfolge.
  • Es versteht sich auch, dass, wenn ein Element oder eine Schicht als „auf“, „über“, „unter“, „hinter“ oder „außerhalb“ eines anderen Elements oder einer anderen Schicht bezeichnet wird, das Element oder die Schicht in direktem Kontakt mit dem anderen Element oder der anderen Schicht stehen kann oder dazwischenliegende Elemente oder Schichten vorhanden sein können. Andere Wörter, die zur Beschreibung der Beziehung zwischen Elementen oder Schichten verwendet werden, sollten in ähnlicher Weise interpretiert werden (z.B. „zwischen“ versus „direkt zwischen“ oder „angrenzend“ versus „direkt angrenzend“).
  • Räumlich relative Begriffe wie „unterhalb“, „darunter“, „unter“, „darüber“, „obere“, „höchste“, „untere“ und dergleichen können verwendet werden, um ein Element und / oder die Beziehung eines Merkmals zu (einem) anderen Element(en) und / oder Merkmal(en) zu beschreiben, wie sie beispielsweise in den Figuren dargestellt ist. Es versteht sich, dass die räumlich relativen Begriffe neben der in den Abbildungen dargestellten Orientierung auch verschiedene Ausrichtungen der verwendeten und / oder betriebenen Vorrichtung umfassen sollen. Wenn beispielsweise die Vorrichtung in den Figuren umgedreht wird, währen die Elemente, die als unter und / oder neben anderen Elementen oder Merkmalen beschrieben werden, dann über den anderen Elementen oder Merkmalen ausgerichtet. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Deskriptoren könnten entsprechend interpretiert werden.
  • In den folgenden Ausführungsformen kann ein Halbleiterpaket elektronische Vorrichtungen wie Halbleiter-Chips oder Halbleiter-Dies einschließen. Die Halbleiter-Chips oder die Halbleiter-Dies können durch Trennen eines Halbleitersubstrats, wie beispielsweise eines Wafers, in eine Vielzahl von Teilen unter Verwendung eines Die-Sägeverfahrens erhalten werden. Die Halbleiter-Chips können Speicherchips, Logik-Chips (einschließlich anwendungsspezifischer integrierter Schaltungen (ASIC-Chips)) oder System-on-Chips (SoC) entsprechen. Die Speicherchips können dynamische DRAM-Schaltungen (Dynamic Random Access Memory), statische SRAM-Schaltungen (Static Random Access Memory), NAND-Schaltungen (NAND Type Flash Memory), NOR-Schaltungen (NOR Type Flash Memory), magnetische MRAM-Schaltungen (Magnetic Random Access Memory), resistive ReRAM-Schaltungen (Resistive Random Access Memory), ferroelektrische FeRAM-Schaltungen (Ferroelectric Random Access Memory) oder auf dem Halbleitersubstrat integrierte PcRAM-Schaltungen (Phase Change Random Access Memory) einschließen. Die Logik-Chips können Logikschaltungen einschließen, die auf dem Halbleitersubstrat integriert sind. Das Halbleiterpaket kann in Kommunikationssystemen wie Mobiltelefonen, elektronischen Systemen im Zusammenhang mit Biotechnologie oder Gesundheitswesen oder tragbaren elektronischen Systemen eingesetzt werden.
  • Gleiche Referenznummern beziehen sich auf dieselben Elemente in der gesamten Spezifikation. Auch wenn eine Referenznummer nicht mit Bezug auf eine Figur erwähnt oder beschrieben wird, kann die Referenznummer mit Bezug auf eine andere Figur erwähnt oder beschrieben werden. Auch wenn eine Referenznummer in einer Figur nicht dargestellt ist, kann sie mit Bezug auf eine andere Figur erwähnt oder beschrieben werden.
  • 1 ist eine Querschnittsansicht, die ein Halbleiterpaket 10 gemäß einer Ausführungsform darstellt. 2 ist eine Draufsicht, die die ersten äußeren Chip-Pads 511 und zweiten äußeren Chip-Pads 512 eines Halbleiter-Chips 500C, der in einem Halbleiterpaket 10 eingeschlossen ist, gemäß einer Ausführungsform darstellt. 3 ist eine Draufsicht, die eine Schaltungsverbindungsstruktur 100 eines Paketsubstrats 200S darstellt, das in einem Halbleiterpaket 10 gemäß einer Ausführungsform eingeschlossen ist. 1 ist eine Querschnittsansicht entlang einer Linie X1-X1' von 3. 4 ist eine Querschnittsansicht des Halbleiterpakets 10, eine Querschnittsansicht entlang einer Linie X2-X2' von 3 einschließend. 5 ist eine Querschnittsansicht des Halbleiterpakets 10, eine Querschnittsansicht entlang einer Linie X3-X3' von 3 einschließend.
  • Unter Bezugnahme auf die 1 und 2 kann das Halbleiterpaket 10 konfiguriert werden, um das Paketsubstrat 200S und den Halbleiter-Chip 500C einzuschließen. Der Halbleiter-Chip 500C kann einen Chip-Körper 500 einschließen, in oder auf dem ein integrierter Schaltkreis gebildet ist. Erste innere Chip-Pads 521 können auf einer Oberfläche 501 des Chip-Körpers 500 angeordnet werden. Zweite innere Chip-Pads 522 können auf der Oberfläche 501 des Chip-Körpers 500 angeordnet werden, um von den ersten inneren Chip-Pads 521 beabstandet und den ersten inneren Chip-Pads 521 gegenüber angeordnet zu sein. Eine erste dielektrische Schicht 541 kann auf der Oberfläche 501 des Chip-Körpers 500 angeordnet sein, um die ersten und zweiten inneren Chip-Pads 521 und 522 freizulegen. Die erste dielektrische Schicht 541 kann einen Raum zwischen den ersten und zweiten inneren Chip-Pads 521 und 522 füllen, um die ersten und zweiten inneren Chip-Pads 521 und 522 voneinander elektrisch zu isolieren.
  • Die ersten äußeren Chip-Pads 511 können auf einer Oberfläche der ersten dielektrischen Schicht 541 gegenüber dem Chip-Körper 500 angeordnet werden, um in einer Draufsicht von den ersten inneren Chip-Pads 521 beabstandet zu sein (siehe 2). Die zweiten äußeren Chip-Pads 512 können auf der Oberfläche der ersten dielektrischen Schicht 541 gegenüber dem Chip-Körper 500 angeordnet werden, um in einer Draufsicht von den zweiten inneren Chip-Pads 522 beabstandet zu sein (siehe 2). Wie in 2 dargestellt, können die ersten und zweiten inneren Chip-Pads 521 und 522 zwischen den ersten äußeren Chip-Pads 511 und den zweiten äußeren Chip-Pads 512 angeordnet werden. Ein erster Abstand d1 zwischen den ersten inneren Chip-Pads 521 und den zweiten inneren Chip-Pads 522 kann kleiner sein als ein zweiter Abstand d2 zwischen den ersten äußeren Chip-Pads 511 und den zweiten äußeren Chip-Pads 512.
  • Die ersten Pad-Verbindungs-Trace-Abschnitte 531 können auf der ersten dielektrischen Schicht 541 angeordnet sein, um jeweils die ersten inneren Chip-Pads 521 mit den ersten äußeren Chip-Pads 511 zu verbinden. Die ersten Pad-Verbindungs-Trace-Abschnitte 531 können Umverteilungsleitungen entsprechen, die sich von den ersten inneren Chip-Pads 521 bis zu den ersten äußeren Chip-Pads 511 erstrecken. Zweite Pad-Verbindungs-Trace-Abschnitte 532 können auf der ersten dielektrischen Schicht 541 angeordnet sein, um jeweils die zweiten inneren Chip-Pads 522 mit den zweiten äußeren Chip-Pads 512 zu verbinden. Die zweiten Pad-Verbindungs-Trace-Abschnitte 532 können auch Umverteilungsleitungen entsprechen, die sich von den zweiten inneren Chip-Pads 522 bis zu den zweiten äußeren Chip-Pads 512 erstrecken.
  • Eine zweite dielektrische Schicht 542 kann auf der Oberfläche der ersten dielektrischen Schicht 541 gegenüber dem Chip-Körper 500 angeordnet sein, um die ersten und zweiten Pad-Verbindungs-Trace-Abschnitte 531 und 532 abzudecken. Die zweite dielektrische Schicht 542 kann so angeordnet werden, dass die ersten und zweiten äußeren Chip-Pads 511 und 512 freigelegt werden.
  • Die ersten und zweiten äußeren Chip-Pads 511 und 512 können als Anschlüsse zum Anlegen elektrischer Signale an den Halbleiter-Chip 500C dienen. Die ersten und zweiten äußeren Chip-Pads 511 und 512 können Signal-Pads zum Anlegen elektrischer Datensignale an den Halbleiter-Chip 500C, mindestens ein Masse-Pad zum Zuführen einer Massespannung zum Halbleiter-Chip 500C und mindestens ein Power-Pad zum Zuführen einer Netzspannung zum Halbleiter-Chip 500C einschließen.
  • Der Halbleiter-Chip 500C kann auf dem Paketsubstrat 200S montiert werden. Der Halbleiter-Chip 500C kann mit dem Paketsubstrat 200S in einer Flip-Chip-Form durch Bonding verbunden werden, so dass die ersten und zweiten äußeren Chip-Pads 511 und 512 des Halbleiter-Chips 500C dem Paketsubstrat 200S zugewandt angeordnet sind. Der Halbleiter-Chip 500C kann elektrisch mit dem Paketsubstrat 200S über innere Verbinder 560 verbunden werden, die sich zwischen dem Halbleiter-Chip 500C und dem Paketsubstrat 200S befinden. Die inneren Anschlüsse 560 können Höcker aufweisen.
  • Unter Bezugnahme auf 1 kann das Paketsubstrat 200S als ein Verbindungselement fungieren, das den Halbleiter-Chip 500C elektrisch mit einer externen Vorrichtung (nicht dargestellt) verbindet. Das Paketsubstrat 200S kann so vorgesehen werden, dass es eine Leiterplattenstruktur (PCB) aufweist.
  • Das Paketsubstrat 200S kann konfiguriert werden, um einen Substratkörper 200 einzuschließen. Der Substratkörper 200 kann eine dielektrische Schicht einschließen. Der Substratkörper 200 kann eine erste Oberfläche 201 aufweisen, auf der der Halbleiter-Chip 500C angeordnet ist, und eine zweite Oberfläche 203, die dem Halbleiter-Chip 500C gegenüberliegt. Äußere Anschlüsse 600 können an der zweiten Oberfläche 203 des Substratkörpers 200 befestigt werden. Die äußeren Anschlüsse 600 können Verbindungselemente sein, um das Halbleiterpaket 10 elektrisch mit einer externen Vorrichtung zu verbinden. Die äußeren Anschlüsse 600 können Verbindungselemente, z.B. Lötkugeln, sein.
  • Äußere Verbinder-Anlegeabschnitte 260 können auf der zweiten Oberfläche 203 des Substratkörpers 200 angeordnet werden. In diesem Fall können die äußeren Verbinder 600 mit den äußeren Verbinder-Anlegeabschnitten 260 durch Bonding verbunden werden. Die äußeren Verbinder-Anlegeabschnitte 260 können Leiterbilder sein. Eine vierte dielektrische Schicht 430 kann auf der zweiten Oberfläche 203 des Substratkörpers 200 angeordnet werden, um die äußeren Verbinder-Anlegeabschnitte 260 freizulegen. Die vierte dielektrische Schicht 430 kann gebildet werden, um eine Löt-Resistschicht aufzunehmen.
  • Leitfähige Durchkontaktierungen 240 können so angeordnet werden, dass sie vertikal in den Substratkörper 200 eindringen. Die leitfähigen Durchkontaktierungen 240 können elektrisch mit den äußeren Verbinder-Anlegeabschnitten 260 verbunden sein, die auf der zweiten Oberfläche 203 des Substratkörpers 200 angeordnet sind. In einer Ausführungsform können die leitfähigen Durchkontaktierungen 240 elektrisch mit den äußeren Verbinder-Anlegeabschnitten 260 eins-zu-eins verbunden werden, wobei eine einzelne leitfähige Durchkontaktierung 240 mit einem einzelnen äußeren Verbinder-Anlegeabschnitt 260 verbunden ist. Die leitfähigen Durchkontaktierungen 240 können so angeordnet werden, dass sie sich in einer Draufsicht jeweils mit den äußeren Verbinder-Anlegeabschnitten 260 überlappen. Obwohl in den Figuren nicht dargestellt, können leitfähige Verbindungs-Trace-Abschnitte zusätzlich auf der zweiten Oberfläche 203 des Substratkörpers 200 angeordnet werden, um die leitfähigen Durchkontaktierungen 240 mit den äußeren Verbinder-Anlegeabschnitten 260 elektrisch zu verbinden, wenn die leitfähigen Durchkontaktierungen 240 seitlich versetzt zu den äußeren Verbinder-Anlegeabschnitten 260 angeordnet sind.
  • Unter Bezugnahme auf die 1 und 3 kann die Schaltungsverbindungsstruktur 100 auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet werden. Die Schaltungsverbindungsstruktur 100 kann Leiterbilder einschließen. Die Schaltungsverbindungsstruktur 100 kann angeordnet werden, um die leitfähigen Durchkontaktierungen 240 mit den inneren Anschlüssen 560 elektrisch zu verbinden. Die Schaltungsverbindungsstruktur 100 kann aus Leiterbildern bestehen, die die leitfähigen Durchkontaktierungen 240 und den Halbleiter-Chip 500C elektrisch verbinden. Eine dritte dielektrische Schicht 410 kann auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet werden, um Abschnitte der Schaltungsverbindungsstruktur 100 freizulegen.
  • Die Schaltungsverbindungsstruktur 100 kann erste bis fünfte Pad-Bonding-Abschnitte 211, 212, 213, 214 und 215 einschließen, die auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet sind. Die ersten bis fünften Pad-Bonding-Abschnitte 211, 212, 213, 214 und 215 können Leiterbilder sein. Die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 können in einer ersten Reihe sequentiell angeordnet sein, die die Linie X1-X1' von 3 schneidet. Die Schaltungsverbindungsstruktur 100 kann ferner eine Vielzahl von sechsten Pad-Bonding-Abschnitten 217 einschließen, und die sechsten Pad-Bonding-Abschnitte 217 können sequentiell in einer zweiten Reihe angeordnet sein, die von der ersten Reihe beabstandet angeordnet ist. Die sechsten Pad-Bonding-Abschnitte 217 können so angeordnet werden, dass sie jeweils den dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitten 213, 211, 212, 214 und 215 gegenüberliegen. In einer Ausführungsform können die sechsten Pad-Bonding-Abschnitte 217 so angeordnet werden, dass sie den dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitten 213, 211, 212, 214 und 215 eins-zu-eins gegenüberliegen, wobei ein einziger sechster Pad-Bonding-Abschnitt 217 einem der Pad-Bonding-Abschnitte von den dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitten 213, 211, 212, 214 und 215 gegenüberliegt.
  • Die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 können jeweils elektrisch mit den entsprechenden ersten äußeren Chip-Pads (511 von 1) des Halbleiter-Chips 500C verbunden sein. In einer Ausführungsform sind die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 elektrisch mit den entsprechenden ersten äußeren Chip-Pads (511 von 1) eins-zu-eins verbunden, wobei ein einzelner Pad-Bonding-Abschnitt (d.h. 213) elektrisch mit einem einzelnen ersten äußeren Chip-Pad (d.h. einem entsprechenden ersten äußeren Chip-Pad 511) verbunden ist. Die sechsten Pad-Bonding-Abschnitte 217 können auch elektrisch jeweils mit den entsprechenden zweiten äußeren Chip-Pads (512 von 1) des Halbleiter-Chips 500C verbunden sein. In einer Ausführungsform sind die sechsten Pad-Bonding-Abschnitte 217 mit den entsprechenden zweiten äußeren Chip-Pads 512 eins-zu-eins elektrisch verbunden, wobei ein einzelner sechster Pad-Bonding-Abschnitt 217 elektrisch mit einem einzelnen entsprechenden zweiten äußeren Chip-Pad 512 verbunden ist. Die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 können jeweils an Positionen angeordnet sein, die sich mit den ersten äußeren Chip-Pads (511 von 1) des Halbleiter-Chips 500C in einer Draufsicht überlappen. Die sechsten Pad-Bonding-Abschnitte 217 können jeweils an Positionen angeordnet sein, die sich mit den zweiten äußeren Chip-Pads (512 von 1) des Halbleiter-Chips 500C in einer Draufsicht überlappen. Die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 und die sechsten Pad-Bonding-Abschnitte 217 können elektrisch jeweils mit den ersten und zweiten äußeren Chip-Pads 511 und 512 des Halbleiter-Chips 500C über die inneren Verbinder 560 verbunden werden. In einer Ausführungsform können die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 und die sechsten Pad-Bonding-Abschnitte 217 elektrisch mit den ersten und zweiten äußeren Chip-Pads 511 und 512 durch die inneren Verbinder 560 eins-zu-eins verbunden werden, wodurch ein einzelner Pad-Bonding-Abschnitt (i.e. 213) elektrisch mit einem einzelnen ersten äußeren Chip-Pad 511 über einen einzelnen inneren Verbinder 560 verbunden ist, und ein einzelner sechster Pad-Bonding-Abschnitt 217 elektrisch mit einem einzelnen zweiten äußeren Chip-Pad 512 über einen einzelnen inneren Verbinder 560 verbunden ist.
  • Die ersten inneren Chip-Pads 521 des Halbleiter-Chips 500C können so angeordnet sein, dass sie - aus einer Draufsicht betrachtet - von den dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitten 213, 211, 212, 214 und 215 in einem bestimmten Abstand beabstandet sind. Obwohl sich die ersten inneren Chip-Pads 521 des Halbleiter-Chips 500C nicht mit den dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitten 213, 211, 212, 214 und 215 in einer Draufsicht überlappen, können die ersten inneren Chip-Pads 521 elektrisch mit den jeweiligen der dritten, ersten, ersten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 über die ersten Pad-Verbindungs-Trace-Abschnitte 531 und die ersten äußeren Chip-Pads 511 verbunden sein. Die zweiten inneren Chip-Pads 522 des Halbleiter-Chips 500C können so angeordnet sein, dass sie - aus einer Draufsicht betrachtet - von den sechsten Pad-Bonding-Abschnitten 217 im einem bestimmten Abstand beabstandet sind. Die zweiten inneren Chip-Pads 522 können elektrisch mit den jeweiligen der sechsten Pad-Bonding-Abschnitte 217 über die zweiten Pad-Verbindungs-Trace-Abschnitte 532 und die zweiten äußeren Chip-Pads 512 verbunden werden.
  • Die ersten und zweiten äußeren Chip-Pads 511 und 512 und die ersten und zweiten Pad-Verbindungs-Trace-Abschnitte 531 und 532 können ermöglichen, dass die ersten bis sechsten Pad-Bonding-Abschnitte 211, 212, 213, 214, 215 und 217 an beliebigen Positionen auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet sind. Somit können die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 in einer Draufsicht seitlich versetzt zu den ersten inneren Chip-Pads 521 angeordnet werden, und die sechsten Pad-Bonding-Abschnitte 217 können in einer Draufsicht seitlich versetzt zu den zweiten inneren Chip-Pads 522 angeordnet werden. Folglich kann ein dritter Abstand d3 zwischen der ersten Reihe, in der die ersten bis fünften Pad-Bonding-Abschnitte 211-215 angeordnet sind, und der zweiten Reihe, in der die sechsten Pad-Bonding-Abschnitte 217 angeordnet sind, so ausgelegt sein, dass er größer ist als der erste Abstand d1 zwischen den ersten inneren Chip-Pads 521 und den zweiten inneren Chip-Pads 522.
  • Erste bis vierte Durchkontaktierungs-Anlegeabschnitte 231, 232, 233 und 234 können auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet sein, um einen Abschnitt der Schaltungsverbindungsstruktur 100 zu bilden. Die ersten bis vierten Durchkontaktierungs-Anlegeabschnitte 231, 232, 233 und 234 können so angeordnet werden, dass sie - von oben betrachtet - von den ersten bis sechsten Pad-Bonding-Abschnitten 213, 211, 212, 214, 215 und 217 beabstandet angeordnet sind. Die ersten bis vierten Durchkontaktierungs-Anlegeabschnitte 231, 232, 233 und 234 können so angeordnet werden, dass sie sich mit den leitfähigen Durchkontaktierungen (240 von 1) in einer Draufsicht überlappen. Wie beispielsweise in 1 dargestellt, kann der erste Durchkontaktierungs-Anlegeabschnitt 231 so angeordnet sein, dass er mit einer ersten leitfähigen Durchkontaktierung 241 überlappt, die in den leitfähigen Durchkontaktierungen 240 eingeschlossen ist, und mit der ersten leitfähigen Durchkontaktierung 241 elektrisch verbunden sein.
  • Erste bis dritte Verbindungs-Trace-Abschnitte 251, 252 und 254 und erste und zweite Guard-Trace-Abschnitte 253 und 255 können auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet sein, um einen Abschnitt der Schaltungsverbindungsstruktur 100 zu bilden. Die ersten bis dritten Verbindungs-Trace-Abschnitte 251, 252 und 254 und die ersten und zweiten Guard-Trace-Abschnitte 253 und 255 können linienförmige Leiterbilder sein.
  • Der erste Verbindungs-Trace-Abschnitt 251 kann sich erstrecken, um den ersten Pad-Bonding-Abschnitt 211 mit dem ersten Durchkontaktierungs-Anlegeabschnitt 231 zu verbinden. Der zweite Verbindungs-Trace-Abschnitt 252 kann mit dem zweiten Pad-Bonding-Abschnitt 212 verbunden und parallel zum ersten Verbindungs-Trace-Abschnitt 251 angeordnet sein. Der dritte Verbindungs-Trace-Abschnitt 254 kann sich erstrecken, um den vierten Pad-Bonding-Abschnitt 214 mit dem vierten Durchkontaktierungs-Anlegeabschnitt 234 zu verbinden. Die ersten bis dritten Verbindungs-Trace-Abschnitte 251, 252 und 254 können so angeordnet sein, um in einem bestimmten Abstand voneinander beabstandet zu sein. Die ersten bis dritten Verbindungs-Trace-Abschnitte 251, 252 und 254 können sich parallel zueinander erstrecken. In einer Ausführungsform können sich die ersten bis dritten Verbindungs-Trace-Abschnitte 251, 252 und 254 so erstrecken, dass sie sich nicht überlappen.
  • Der erste Guard-Trace-Abschnitt 253 kann so angeordnet werden, dass ein Endabschnitt 253E des ersten Guard-Trace-Abschnitts 253 von dem dritten Pad-Bonding-Abschnitt 213 beabstandet ist und angrenzend an diesen angeordnet ist. Der erste Guard-Trace-Abschnitt 253 kann sich parallel zum ersten Verbindungs-Trace-Abschnitt 251 erstrecken. Der erste Guard-Trace-Abschnitt 253 kann auf einer Seite des ersten Verbindungs-Trace-Abschnitts 251, gegenüber dem zweiten Verbindungs-Trace-Abschnitt 252 angeordnet sein. Der erste Guard-Trace-Abschnitt 253 und der erste Verbindungs-Trace-Abschnitt 251 können nebeneinander angeordnet sein, um in einem bestimmten Abstand voneinander beabstandet zu sein. Der zweite Guard-Trace-Abschnitt 255 kann so angeordnet werden, dass ein Endabschnitt 255E des zweiten Guard-Trace-Abschnitts 255 von dem fünften Pad-Bonding-Abschnitt 215 beabstandet ist und angrenzend an diesen angeordnet ist. Der zweite Guard-Trace-Abschnitt 255 kann sich parallel zum dritten Verbindungs-Trace-Abschnitt 254 erstrecken. Der zweite Guard-Trace-Abschnitt 255 kann auf einer Seite des dritten Verbindungs-Trace-Abschnitts 254 gegenüber dem zweiten Verbindungs-Trace-Abschnitt 252 angeordnet sein.
  • Erste und zweite Verbindungsebenen-Abschnitte 271 und 273 können auf der ersten Oberfläche 201 des Substratkörpers 200 angeordnet sein, um einen Abschnitt der Schaltungsverbindungsstruktur 100 zu bilden. Die ersten und zweiten Verbindungsebenen-Abschnitte 271 und 273 können Leiterbilder sein, von denen jeder eine große planare Fläche im Vergleich zu den planaren Flächen des ersten Verbindungs-Trace-Abschnitts 251 und des dritten Verbindungs-Trace-Abschnitts 254 aufweist. Die ersten und zweiten Verbindungsebenen-Abschnitte 271 und 273 können Leiterbilder sein, die von den ersten und vierten Durchkontaktierungs-Anlegeabschnitten 231 und 234 elektrisch isoliert sind.
  • In einer Ausführungsform kann der erste Verbindungsebenen-Abschnitt 271 so angeordnet sein, um in einem bestimmten Abstand vom ersten Durchkontaktierungs-Anlegeabschnitt 231 beabstandet zu sein. Der erste Verbindungsebenen-Abschnitt 271 kann so angeordnet sein, dass er den ersten Durchkontaktierungs-Anlegeabschnitt 231 in einer Draufsicht teilweise umschließt. In einer Ausführungsform kann der erste Verbindungsebenen-Abschnitt 271 so angeordnet sein, dass er von dem ersten Durchkontaktierungs-Anlegeabschnitt 231 um mindestens einen bestimmten Abstand oder mehr beabstandet ist, während er den ersten Durchkontaktierungs-Anlegeabschnitt 231 teilweise umgibt. Der erste Verbindungsebenen-Abschnitt 271 kann sich erstrecken, um den zweiten Verbindungs-Trace-Abschnitt 252 mit dem ersten Guard-Trace-Abschnitt 253 zu verbinden und den ersten Durchkontaktierungs-Anlegeabschnitt 231 elektrisch überbrückt oder umgeht. Der erste Verbindungsebenen-Abschnitt 271 kann sich ferner erstrecken, um den zweiten Verbindungs-Trace-Abschnitt 252 mit dem zweiten Durchkontaktierungs-Anlegeabschnitt 232 zu verbinden. Der erste Verbindungsebenen-Abschnitt 271 kann ein Leiterbild sein, das den zweiten Durchkontaktierungs-Anlegeabschnitt 232 einschließt. Das heißt, der zweite Durchkontaktierungs-Anlegeabschnitt 232 kann einem Abschnitt des ersten Verbindungsebenen-Abschnitts 271 entsprechen.
  • Der erste Verbindungsebenen-Abschnitt 271 kann sich zusätzlich erstrecken, um vom vierten Durchkontaktierungs-Anlegeabschnitt 234 beabstandet angeordnet zu sein. Der erste Verbindungsebenen-Abschnitt 271 kann sich erstrecken, um den vierten Durchkontaktierungs-Anlegeabschnitt 234 in einer Draufsicht teilweise zu umgeben und elektrisch zu überbrücken oder zu umgehen. In einer Ausführungsform kann der erste Verbindungsebenen-Abschnitt 271 so angeordnet sein, dass er von dem vierten Durchkontaktierungs-Anlegeabschnitt 234 um mindestens einen bestimmten Abstand oder mehr beabstandet ist, während er den vierten Durchkontaktierungs-Anlegeabschnitt 234 teilweise umgibt. Der erste Verbindungsebenen-Abschnitt 271 kann sich erstrecken, um den zweiten Verbindungs-Trace-Abschnitt 252 mit dem zweiten Guard-Trace-Abschnitt 255 zu verbinden. Der erste Verbindungsebenen-Abschnitt 271 kann die ersten und zweiten Guard-Trace-Abschnitte 253 und 255 elektrisch mit dem zweiten Durchkontaktierungs-Anlegeabschnitt 232 verbinden.
  • Der zweite Verbindungsebenen-Abschnitt 273 kann angeordnet werden, um den dritten Pad-Bonding-Abschnitt 213 mit dem dritten Durchkontaktierungs-Anlegeabschnitt 233 zu verbinden. Der zweite Verbindungsebenen-Abschnitt 273 kann konfiguriert werden, um den dritten Durchkontaktierungs-Anlegeabschnitt 233 einzuschließen. Das heißt, der dritte Durchkontaktierungs-Anlegeabschnitt 233 kann einem Abschnitt des zweiten Verbindungsebenen-Abschnitts 273 entsprechen. Der zweite Verbindungsebenen-Abschnitt 273 kann sich so erstrecken, dass eine Seitenfläche 273S des zweiten Verbindungsebenen-Abschnitts 273 den ersten, zweiten und vierten Pad-Bonding-Abschnitten 211, 212 und 214 zugewandt ist. Der zweite Verbindungsebenen-Abschnitt 273 kann sich ferner erstrecken, um den fünften Pad-Bonding-Abschnitt 215 mit dem dritten Durchkontaktierungs-Anlegeabschnitt 233 zu verbinden. Der zweite Verbindungsebenen-Abschnitt 273 kann so angeordnet sein, dass er von den ersten, zweiten und vierten Pad-Bonding-Abschnitten 211, 212 und 214 in einem bestimmten Abstand beabstandet angeordnet ist. So kann beispielsweise der zweite Verbindungsebenen-Abschnitt 273 die ersten, zweiten und vierten Pad-Bonding-Abschnitte 211, 212 und 214 in einer Draufsicht teilweise umgeben und elektrisch überbrücken oder umgehen.
  • Unter Bezugnahme auf 3 können sich der erste Guard-Trace-Abschnitt 253 und der zweite Verbindungs-Trace-Abschnitt 252 auf beiden Seiten des ersten Verbindungs-Trace-Abschnitts 251 befinden. Wie hierin für verschiedene Ausführungsformen verwendet, bedeuten erste und zweite Abschnitte, die sich jeweils auf beiden Seiten eines dritten Abschnitts befinden, dass sich der dritte Abschnitt zwischen dem ersten und zweiten Abschnitt befindet. So bedeutet beispielsweise der erste Guard-Trace-Abschnitt 253 und der zweite Verbindungs-Trace-Abschnitt 252, die sich auf beiden Seiten des ersten Verbindungs-Trace-Abschnitt 251 befinden, dass sich der erste Verbindungs-Trace-Abschnitt 251 zwischen dem ersten Guard-Trace-Abschnitt 253 und dem zweiten Verbindungs-Trace-Abschnitt 252 befindet. Der zweite Guard-Trace-Abschnitt 255 und der zweite Verbindungs-Trace-Abschnitt 252 können sich jeweils auf beiden Seiten des dritten Verbindungs-Trace-Abschnitts 254 befinden. Der erste Guard-Trace-Abschnitt 253, der erste Verbindungs-Trace-Abschnitt 251, der zweite Verbindungs-Trace-Abschnitt 252, der dritte Verbindungs-Trace-Abschnitt 254 und der zweite Guard-Trace-Abschnitt 255 können nacheinander in einer Richtung parallel zur ersten Reihe angeordnet werden. Dementsprechend können die dritten, ersten, zweiten, vierten und fünften Pad-Bonding-Abschnitte 213, 211, 212, 214 und 215 auch sequentiell in der ersten Reihe angeordnet sein.
  • Der erste Guard-Trace-Abschnitt 253 und der zweite Verbindungsebenen-Abschnitt 273 können sich jeweils auf beiden Seiten des dritten Pad-Bonding-Abschnitts 213 befinden. Darüber hinaus können der erste Verbindungs-Trace-Abschnitt 251 und der zweite Verbindungsebenen-Abschnitt 273 jeweils auf beiden Seiten des ersten Pad-Bonding-Abschnitts 211 angeordnet sein. Da der erste Durchkontaktierungs-Anlegeabschnitt 231 mit dem ersten Verbindungs-Trace-Abschnitt 251 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 mit dem zweiten Verbindungsebenen-Abschnitt 273 verbunden ist, können der erste Durchkontaktierungs-Anlegeabschnitt 231 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 jeweils an beiden Seiten des ersten Pad-Bonding-Abschnitts 211 angeordnet sein. In einer Ausführungsform befindet sich der erste Durchkontaktierungs-Anlegeabschnitt 231 an ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213, gegenüber dem ersten Durchkontaktierungs-Anlegeabschnitt 231. In einer Ausführungsform befinden sich die ersten bis dritten Pad-Bonding-Abschnitte 211-213 zwischen dem dritten Durchkontaktierungs-Anlegeabschnitt 233 und dem ersten Durchkontaktierungs-Anlegeabschnitt 231.
  • Der zweite Verbindungs-Trace-Abschnitt 252 und der zweite Verbindungsebenen-Abschnitt 273 können sich jeweils auf beiden Seiten des zweiten Pad-Bonding-Abschnitts 212 befinden. Da der zweite Verbindungs-Trace-Abschnitt 252 mit dem zweiten Durchkontaktierungs-Anlegeabschnitt 232 durch den ersten Verbindungsebenen-Abschnitt 271 verbunden ist, können der zweite Durchkontaktierungs-Anlegeabschnitt 232 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 jeweils an beiden Seiten des zweiten Pad-Bonding-Abschnitts 212 angeordnet sein. In einer Ausführungsform befindet sich der zweite Durchkontaktierungs-Anlegeabschnitt 232 an ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213, gegenüber dem zweiten Durchkontaktierungs-Anlegeabschnitt 232. In einer Ausführungsform befinden sich die ersten bis dritten Pad-Bonding-Abschnitte 211-213 zwischen dem dritten Durchkontaktierungs-Anlegeabschnitt 233 und dem zweiten Durchkontaktierungs-Anlegeabschnitt 232.
  • Der zweite Verbindungsebenen-Abschnitt 273 kann zwischen einem ersten Pad-Bonding-Reihen-Abschnitt angeordnet sein, der aus den ersten bis fünften Pad-Bonding-Abschnitten 211, 212, 213, 214 und 215 besteht, die in der ersten Reihe angeordnet sind, und einem zweiten Pad-Bonding-Reihen-Abschnitt, der aus den sechsten Pad-Bonding-Abschnitten 217 besteht, die in der zweiten Reihe angeordnet sind. Somit können der erste Verbindungsebenen-Abschnitt 271 und der zweite Verbindungsebenen-Abschnitt 273 auf beiden Seiten des ersten Pad-Bonding-Reihen-Abschnitts angeordnet sein, der aus den ersten bis fünften Pad-Bonding-Abschnitten 211, 212, 213, 214 und 215 besteht. In einer Ausführungsform befindet sich der erste Verbindungsebenen-Abschnitt 271 an ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213, und der zweite Verbindungsebenen-Abschnitt 273 befindet sich an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte 211-213, gegenüber dem ersten Verbindungsebenen-Abschnitt 271. In einer Ausführungsform befinden sich die ersten bis dritten Pad-Bonding-Abschnitte 211-213 zwischen dem ersten Verbindungsebenen-Abschnitt 271 und dem zweiten Verbindungsebenen-Abschnitt 273.
  • Unter Bezugnahme auf die 1 und 3 können der erste Pad-Bonding-Abschnitt 211, der erste Verbindungs-Trace-Abschnitt 251 und der erste Durchkontaktierungs-Anlegeabschnitt 231 eine erste Datensignalleitung bilden. Die erste Datensignalleitung kann eine Signalleitung sein, die ein Datensignal an den Halbleiter-Chip 500C überträgt. Die erste Datensignalleitung kann ferner die erste leitfähige Durchkontaktierung 241, einen ersten äußeren Verbinder-Anlegeabschnitt 261, der in den äußeren Verbinder-Anlegeabschnitten 260 eingeschlossen ist, und einen ersten äußeren Verbinder 601, der in den äußeren Verbindern 600 eingeschlossen ist, einschließen, die in Reihe mit dem ersten Durchkontaktierungs-Anlegeabschnitt 231 verbunden sind. Ebenso kann eine zweite Datensignalleitung den vierten Pad-Bonding-Abschnitt 214, den dritten Verbindungs-Trace-Abschnitt 254 und den vierten Durchkontaktierungs-Anlegeabschnitt 234 einschließen.
  • Unter Bezugnahme auf die 3 und 4 können der zweite Pad-Bonding-Abschnitt 212, der zweite Verbindungs-Trace-Abschnitt 252, der erste Verbindungsebenen-Abschnitt 271 und der zweite Durchkontaktierungs-Anlegeabschnitt 232 eine Masseleitung bilden. Die Masseleitung kann einen elektrischen Pfad zum Zuführen einer Massespannung an den Halbleiter-Chip 500C bereitstellen. Wie in 5 dargestellt, kann die Masseleitung ferner eine zweite leitfähige Durchkontaktierung 242, die in den leitfähigen Durchkontaktierungen 240 eingeschlossen ist, einen zweiten äußeren Verbinder-Anlegeabschnitt 262, der in den äußeren Verbinder-Anlegeabschnitten 260 eingeschlossen ist, und einen zweiten äußeren Verbinder 602, der in den äußeren Verbindern 600 eingeschlossen ist, einschließen, die in Reihe mit dem zweiten Durchkontaktierungs-Anlegeabschnitt 232 verbunden sind. Die ersten und zweiten Guard-Trace-Abschnitte 253 und 255 können auch über den ersten zu erdendenden Verbindungsebenen-Abschnitt 271 elektrisch mit der Masseleitung verbunden sein.
  • Unter Bezugnahme auf die 3 und 5 können der dritte Pad-Bonding-Abschnitt 213, der zweite Verbindungsebenen-Abschnitt 273 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 eine erste Stromleitung bilden. Die erste Stromleitung kann einen elektrischen Pfad zum Zuführen einer Netzspannung zum Halbleiter-Chip 500C bereitstellen. Wie in 4 dargestellt, kann die erste Stromleitung ferner eine dritte leitfähige Durchkontaktierung 243 einschließen, die in den leitfähigen Durchkontaktierungen 240 eingeschossen ist, einen dritten äußeren Verbinder-Anlegeabschnitt 263, der in den äußeren Verbinder-Anlegeabschnitten 260 eingeschlossen ist, und einen dritten äußeren Verbinder 603, der in den äußeren Verbindern 600 eingeschlossen ist, die in Reihe mit dem dritten Durchkontaktierungs-Anlegeabschnitt 233 verbunden sind. Der fünfte Pad-Bonding-Abschnitt 215, der zweite Verbindungsebenen-Abschnitt 273 und der dritte Durchkontaktierungs-Anlegeabschnitt 233 können eine zweite Stromleitung bilden.
  • Unter erneuter Bezugnahme auf die 1 und 3 kann ein Datensignal an den Halbleiter-Chip 500C über die erste Datensignalleitung angelegt werden, die den ersten Pad-Bonding-Abschnitt 211, den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt. Die Veränderung eines Impedanz-Wertes von einem Signalpfad, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt, kann die Übertragung eines Datensignals beeinflussen, das durch den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 übertragen wird. Gemäß einer Ausführungsform weisen jedoch der gesamte erste Guard-Trace-Abschnitt 253, der erste Verbindungsebenen-Abschnitt 271 und der zweite Verbindungs-Trace-Abschnitt 252, der einen elektrischen Pfad einschließlich des ersten Verbindungs-Trace-Abschnitts 251 und des ersten Durchkontaktierungs-Anlegeabschnitts 231 umgibt, das gleiche Massepotential auf. Somit kann die Impedanz-Änderung des Signalpfades einschließlich des ersten Verbindungs-Trace-Abschnitts 251 und des ersten Durchkontaktierungs-Anlegeabschnitts 231 unterdrückt werden.
  • Der erste Guard-Trace-Abschnitt 253, der erste Verbindungsebenen-Abschnitt 271 und der zweite Verbindungs-Trace-Abschnitt 252 können eine durchgehende Trace-Struktur bereitstellen, die den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 umgibt. Der erste Guard-Trace-Abschnitt 253 kann sich parallel zum ersten Verbindungs-Trace-Abschnitt 251 erstrecken und mit dem ersten Verbindungsebenen-Abschnitt 271 verbunden sein. Der erste Verbindungsebenen-Abschnitt 271 kann sich erstrecken, um den ersten Durchkontaktierungs-Anlegeabschnitt 231 zu umgeben, und kann mit dem zweiten Verbindungs-Trace-Abschnitt 252 verbunden werden. Der zweite Verbindungs-Trace-Abschnitt 252 kann sich erstrecken, um parallel zum ersten Verbindungs-Trace-Abschnitt 251 angeordnet zu sein. Somit können der erste Guard-Trace-Abschnitt 253, der erste Verbindungsebenen-Abschnitt 271 und der zweite Verbindungs-Trace-Abschnitt 252 in Reihe geschaltet werden, um eine durchgehende Trace-Struktur bereitzustellen.
  • Der gesamte erste Guard-Trace-Abschnitt 253, der erste Verbindungsebenen-Abschnitt 271 und der zweite Verbindungs-Trace-Abschnitt 252 können wie oben beschrieben geerdet werden. Folglich kann die Struktur, die den ersten Guard-Trace-Abschnitt 253, den ersten Verbindungsebenen-Abschnitt 271 und den zweiten Verbindungs-Trace-Abschnitt 252 einschließt, als eine Referenzebene des Signalpfades dienen, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt. Somit kann die Struktur, die den ersten Guard-Trace-Abschnitt 253, den ersten Verbindungsebenen-Abschnitt 271 und den zweiten Verbindungs-Trace-Abschnitt 252 einschließt, als ein durchgehender Signalrückführungsweg ohne einen diskontinuierlichen Bereich fungieren, oder als eine durchgehende Stromrückleitung ohne einen diskontinuierlichen Bereich für ein Datensignal fungieren, das über den Signalpfad mit dem ersten Verbindungs-Trace-Abschnitt 251 und dem ersten Durchkontaktierungs-Anlegeabschnitt 231 übertragen wird.
  • Wie vorstehend beschrieben, existiert in der Struktur kein diskontinuierlicher Bereich, der den ersten Guard-Trace-Abschnitt 253, den ersten Verbindungsebenen-Abschnitt 271 und den zweiten Verbindungs-Trace-Abschnitt 252 einschließt. Somit kann das Auftreten der abrupten Impedanzschwankung des Signalpfads, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt, durch die Kontinuität der Struktur, die den ersten Guard-Trace-Abschnitt 253, den ersten Verbindungsebenen-Abschnitt 271 und den zweiten Verbindungs-Trace-Abschnitt 252 einschließt, unterdrückt oder gemildert werden. Darüber hinaus können sich der erste Guard-Trace-Abschnitt 253 und der erste Verbindungs-Trace-Abschnitt 251 so erstrecken, dass sie nebeneinander und parallel zueinander liegen. Folglich kann die Impedanz-Änderung des Signalpfades, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt, deutlicher unterdrückt werden.
  • Wenn ein diskontinuierlicher Bereich in der Struktur vorhanden ist, der den ersten Guard-Trace-Abschnitt 253, den ersten Verbindungsebenen-Abschnitt 271 und den zweiten Verbindungs-Trace-Abschnitt 252 einschließt, kann der diskontinuierliche Bereich die abrupte Impedanz-Änderung des Signalpfades einschließlich des ersten Verbindungs-Trace-Abschnitts 251 und des ersten Durchkontaktierungs-Anlegeabschnitt 231, verursachen. Die abrupte Impedanz-Änderung des Signalpfades, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt231 einschließt, kann die Übertragung eines Datensignals beeinflussen, das über den Signalpfad übertragen wird, der den ersten Verbindungs-Trace-Abschnitt 251 und den ersten Durchkontaktierungs-Anlegeabschnitt 231 einschließt. Das heißt, die abrupte Impedanz-Änderung des Signalpfads kann die Übertragung eines über den Signalpfad übertragenen Datensignals stören.
  • Ein Leistungssignal mit einem logischen „hohen“ Pegel kann dem Halbleiter-Chip 500C über den dritten Pad-Bondbereich 213 zugeführt werden. Ein erstes Datensignal kann durch den ersten Pad-Bonding-Abschnitt 211 übertragen werden. Ein Massesignal mit einem logischen „niedrigen“ Pegel kann dem Halbleiter-Chip 500C über den zweiten Pad-Bonding-Abschnitt 212 zugeführt werden. Somit können die ersten, zweiten und dritten Pad-Bonding-Abschnitte 211, 212 und 213 jeweils als Power-Pad, Signal-Pad und Masse-Pad fungieren und so angeordnet sein, dass sie aneinander angrenzen. Das heißt, die ersten, zweiten und dritten Pad-Bonding-Abschnitte 211, 212 und 213 können so angeordnet werden, dass sie im Wesentlichen am nächsten beieinander liegen. Dementsprechend können Routing-Distanzen zwischen dem Leistungssignal, dem Datensignal und dem Massesignal, die auf den Halbleiter-Chip 500C aufgebracht werden, reduziert werden, um eine Betriebsgeschwindigkeit des Halbleiter-Chips 500C zu verbessern.
  • Pufferschaltungen (nicht dargestellt) für die Datensignale, das Leistungssignal und das Massesignal können in oder auf dem Chip-Körper (500 von 1) angrenzend an die ersten inneren Chip-Pads (521 und 522 von 1) des Halbleiter-Chips (500C von 1) vorgesehen sein. Die Pufferschaltungen können konfiguriert werden, um einen Schaltvorgang durchzuführen. Da das Power-Pad, die Signal-Pads und die Masse-Pads nebeneinander angeordnet sind, können die Routing-Distanzen zwischen der Stromleitung, der Datenleitung und der mit den Pufferschaltungen verbundenen Masseleitung reduziert werden. Dadurch kann eine Betriebsgeschwindigkeit der Pufferschaltungen verbessert werden.
  • Unter erneuter Bezugnahme auf 3 können die sechsten Pad-Bonding-Abschnitte 217, die in der zweiten Reihe angeordnet sind, so angeordnet werden, dass sie in Bezug auf eine gerade Linie zwischen der ersten und zweiten Reihe eine symmetrische Konfiguration zu den ersten bis fünften Pad-Bonding-Abschnitten 211-215 aufweisen, die in der ersten Reihe angeordnet sind. In einigen anderen Ausführungsformen können die sechsten Pad-Bonding-Abschnitte 217 jedoch zufällig an beliebigen Positionen angeordnet werden, um eine unsymmetrische Konfiguration zu den ersten bis fünften Pad-Bonding-Abschnitten 211-215 aufzuweisen.
  • Obwohl in 3 ein dritter Verbindungsebenen-Abschnitt 275 so angeordnet ist, um eine symmetrische Konfiguration zum ersten Verbindungsebenen-Abschnitt 271 in Bezug auf eine gerade Linie zwischen der ersten und der zweiten Reihe aufzuweisen, könnte der dritte Verbindungsebenen-Abschnitt 275 angeordnet werden, um eine unsymmetrische Konfiguration zum ersten Verbindungsebenen-Abschnitt 271 gemäß den Ausführungsformen aufzuweisen.
  • Obwohl in 3 ein dritter Guard-Trace-Abschnitt 293 und ein vierter Guard-Trace-Abschnitt 295 so angeordnet sind, dass sie eine symmetrische Konfiguration zu den ersten und zweiten Guard-Trace-Abschnitten 253 und 255 in Bezug auf eine gerade Linie zwischen der ersten und zweiten Reihe aufweisen, können der dritte Guard-Trace-Abschnitt 293 und der vierte Guard-Trace-Abschnitt 295 gemäß den Ausführungsformen so angeordnet sein, dass sie eine unsymmetrische Konfiguration zu den ersten und zweiten Guard-Trace-Abschnitt 253 und 255 aufweisen.
  • Obwohl in 3 ein vierter Verbindungs-Trace-Abschnitt 291, ein fünfter Verbindungs-Trace-Abschnitt 292 und ein sechster Verbindungs-Trace-Abschnitt 294 so angeordnet sind, dass sie eine symmetrische Konfiguration zu den ersten, zweiten und dritten Verbindungs-Trace-Abschnitten 251, 252 und 254 in Bezug auf eine gerade Linie zwischen der ersten und zweiten Reihe aufweisen, können gemäß den Ausführungsformen der vierte Verbindungs-Trace-Abschnitt 291, der fünfte Verbindungs-Trace-Abschnitt 292 und der sechste Verbindungs-Trace-Abschnitt 294 so angeordnet sein, um eine unsymmetrische Konfiguration zu den ersten, zweiten und dritten Verbindungs-Trace-Abschnitten 251, 252 und 254 aufzuweisen.
  • Obwohl in 3 ein fünfter Durchkontaktierungs-Anlegeabschnitt 281, ein sechster Durchkontaktierungs-Anlegeabschnitt 282 und ein siebter Durchkontaktierungs-Anlegeabschnitt 284 so angeordnet sind, dass sie eine symmetrische Konfiguration zu den ersten, zweiten und vierten Durchkontaktierungs-Anlegeabschnitten 231, 232 und 234 in Bezug auf eine gerade Linie zwischen der ersten und zweiten Reihe aufweisen, können der fünfte Durchkontaktierungs-Anlegeabschnitt 281, der sechste Durchkontaktierungs-Anlegeabschnitt 282 und der siebte Durchkontaktierungs-Anlegeabschnitt 284 so angeordnet sein, dass sie gemäß den Ausführungsformen eine nicht symmetrische Konfiguration aufweisen. Unter Bezugnahme auf die 1, 2 und 3 kann eine Linienbreite des zweiten Verbindungsebenen-Abschnitts 273 in einer Richtung parallel zur Linie X1-X1' begrenzt werden durch den dritten Abstand d3 zwischen der ersten Reihe, in der die ersten bis fünften Pad-Bonding-Abschnitte 211-215 angeordnet sind, und der zweiten Reihe, in der die sechsten Pad-Bonding-Abschnitte 217 angeordnet sind. Der dritte Abstand d3 zwischen der ersten Reihe und der zweiten Reihe kann größer sein als der erste Abstand d1 zwischen den ersten inneren Chip-Pads 521 und den zweiten inneren Chip-Pads 522. Der zweite Verbindungsebenen-Abschnitt 273 kann ein Leiterbild mit einer Breite in einer Richtung parallel zur Linie X1 -X1' sein, die größer ist als der erste Abstand d1 zwischen den ersten inneren Chip-Pads 521 und den zweiten inneren Chip-Pads 522.
  • Da beispielsweise der zweite Verbindungsebenen-Abschnitt 273 im Vergleich zu den ersten, zweiten und dritten Verbindungs-Trace-Abschnitten 251, 252 und 254 ein relativ breites Leiterbild ist, kann ein Widerstandswert und ein Impedanz-Wert des zweiten Verbindungsebenen-Abschnitts 273 abgesenkt werden, um die Massespannung oder die durch einen durch den zweiten Verbindungsebenen-Abschnitt 273 fließenden Strom induzierte Netzspannung effektiver zu stabilisieren. Darüber hinaus kann ein bestimmter Raum oder ein bestimmter Bereich erforderlich sein, um die Durchkontaktierungs-Anlegeabschnitte anzuordnen. Da der zweite Verbindungsebenen-Abschnitt 273 jedoch ein relativ breites Leiterbild beispielsweise im Vergleich zu den ersten, zweiten und dritten Verbindungs-Trace-Abschnitten 251, 252 und 254 ist, kann sich der dritte Durchkontaktierungs-Anlegeabschnitt 233 in einer Draufsicht in einem Bereich des zweiten Verbindungsebenen-Abschnitts 273 befinden. Das heißt, die dritte leitfähige Durchkontaktierung 243 kann so angeordnet werden, dass sie sich mit dem zweiten Verbindungsebenen-Abschnitt 273 in einer Draufsicht überlappt. Somit kann eine Routing-Länge eines elektrischen Pfades zwischen der dritten leitfähigen Durchkontaktierung 243 und dem zweiten Verbindungsebenen-Abschnitt 273 deutlich reduziert werden, um die Zuverlässigkeit und die elektrischen Eigenschaften des Halbleiterpakets 10 zu verbessern.
  • Wenn der dritte Abstand zwischen den ersten und zweiten Reihen gleich dem ersten Abstand d1 ist, kann es schwierig sein, die Breite des zweiten Verbindungsebenen-Abschnitts zu vergrößern. In diesem Fall kann sich ein Widerstandswert des zweiten Verbindungsebenen-Abschnitts erhöhen. Das heißt, wenn der dritte Abstand zwischen den ersten und zweiten Reihen ausgelegt ist, um dem ersten Abstand d1 zu gleichen, kann es schwierig sein, die dritte leitfähige Durchkontaktierung zwischen der ersten Reihe und der zweiten Reihe zu realisieren. Folglich kann sich, da die dritte leitfähige Durchkontaktierung so angeordnet ist, dass sie relativ zu dem zweiten Verbindungsebenen-Abschnitt seitlich versetzt ist, eine Routing-Länge eines elektrischen Pfades zwischen der dritten leitfähigen Durchkontaktierung und dem zweiten Verbindungsebenen-Abschnitt erhöhen, um die Zuverlässigkeit und die elektrischen Eigenschaften des Halbleiterpakets 10 zu vermindern.
  • Wie vorstehend beschrieben, kann der zweite Verbindungsebenen-Abschnitt 273 gemäß einer Ausführungsform ein relativ breites Leiterbild im Vergleich zu beispielsweise den ersten, zweiten und dritten Verbindungs-Trace-Abschnitten 251, 252 und 254 sein, und der dritten leitfähigen Durchkontaktierung 243 kann so ausgelegt sein, dass er sich mit dem zweiten Verbindungsebenen-Abschnitt 273 in einer Draufsicht überlappt. Somit kann die Netzspannung oder die Massespannung dem Halbleiter-Chip 500C über die dritte leitfähige Durchkontaktierung 243 und den zweiten Verbindungsebenen-Abschnitt 273 effizient zugeführt werden.
  • 6 ist eine Draufsicht, die eine andere Schaltungsverbindungsstruktur 1100 veranschaulicht, die in einem Halbleiterpaket gemäß einer Ausführungsform verwendet wird.
  • Unter Bezugnahme auf 6 kann die Schaltungsverbindungsstruktur 1100 erste bis fünfte Pad-Bonding-Abschnitte 1211, 1212, 1213, 1214 und 1215, erste bis dritte Verbindungs-Trace-Abschnitte 1251, 1252 und 1254, erste und zweite Guard-Trace-Abschnitte 1253 und 1255, erste bis vierte Durchkontaktierungs-Anlegeabschnitte 1231, 1232, 1233 und 1234 sowie erste und zweite Verbindungsebenen-Abschnitte 1271 und 1273 einschließen.
  • Der erste Pad-Bonding-Abschnitt 1211, der erste Verbindungs-Trace-Abschnitt 1251 und der erste Durchkontaktierungs-Anlegeabschnitt 1231 können eine erste Datensignalleitung bilden. Der vierte Pad-Bonding-Abschnitt 1214, der dritte Verbindungs-Trace-Abschnitt 1254 und der vierte Durchkontaktierungs-Anlegeabschnitt 1234 können eine zweite Datensignalleitung bilden.
  • Der zweite Pad-Bonding-Abschnitt 1212, der zweite Verbindungs-Trace-Abschnitt 1252, der erste Verbindungsebenen-Abschnitt 1271 und der zweite Durchkontaktierungs-Anlegeabschnitt 1232 können eine Stromleitung bilden. Die ersten und zweiten Guard-Trace-Abschnitte 1253 und 1255 können auch elektrisch mit dem ersten Verbindungsebenen-Abschnitt 1271 verbunden sein, um als Teil der Stromleitung zu wirken.
  • Wenn ein erstes Datensignal durch den ersten Durchkontaktierungs-Anlegeabschnitt 1231 und den ersten Verbindungs-Trace-Abschnitt 1251 übertragen wird, können der erste Guard-Trace-Abschnitt 1253, der zweite Verbindungs-Trace-Abschnitt 1252 und der erste Verbindungsebenen-Abschnitt 1271 als Signalrückführungsweg dienen. Der erste Guard-Trace-Abschnitt 1253, der zweite Verbindungs-Trace-Abschnitt 1252 und der erste Verbindungsebenen-Abschnitt 1271 können vorgesehen werden, um die Impedanz-Änderung des ersten Verbindungs-Trace-Abschnitts 1251 zu unterdrücken oder eine Größe der Impedanz-Änderung des ersten Verbindungs-Trace-Abschnitts 1251 zu reduzieren. Wenn ein zweites Datensignal durch den vierten Durchkontaktierungs-Anlegeabschnitt 1234 und den dritten Verbindungs-Trace-Abschnitt 1254 übertragen wird, können der zweite Guard-Trace-Abschnitt 1255, der zweite Verbindungs-Trace-Abschnitt 1252 und der erste Verbindungsebenen-Abschnitt 1271 als Signalrückführungsweg dienen. Der zweite Guard-Trace-Abschnitt 1255, der zweite Verbindungs-Trace-Abschnitt 1252 und der erste Verbindungsebenen-Abschnitt 1271 können vorgesehen werden, um die Impedanz-Änderung des dritten Verbindungs-Trace-Abschnitts 1254 zu unterdrücken oder eine Größe der Impedanz-Änderung des dritten Verbindungs-Trace-Abschnitts 1254 zu reduzieren.
  • Der dritte Pad-Bonding-Abschnitt 1213, der zweite Verbindungsebenen-Abschnitt 1273 und der dritte Durchkontaktierungs-Anlegeabschnitt 1233 können eine erste Masseleitung bilden. Der fünfte Pad-Bonding-Abschnitt 1215, der zweite Verbindungsebenen-Abschnitt 1273 und der dritte Durchkontaktierungs-Anlegeabschnitt 1233 können eine zweite Masseleitung bilden.
  • 7 zeigt eine Draufsicht, die gemäß einer Ausführungsform eine weitere Schaltungsverbindungsstruktur 2100 darstellt, die in einem Halbleiterpaket verwendet wird.
  • Unter Bezugnahme auf 7 kann die Schaltungsverbindungsstruktur 2100 Folgendes einschließen: erste bis fünfte Pad-Bonding-Abschnitte 2211, 2212, 2213, 2214 und 2215, erste bis dritte Verbindungs-Trace-Abschnitte 2251, 2252 und 2254, erste und zweite Guard-Trace-Abschnitte 2253 und 2255, erste bis vierte Durchkontaktierungs-Anlegeabschnitte 2231, 2232, 2233 und 2234 sowie erste und zweite Verbindungsebenen-Abschnitte 2271 und 2273.
  • Ein erster zusätzlicher Pad-Bonding-Abschnitt 2218 kann mit einem Endabschnitt 2253E des ersten Guard-Trace-Abschnitts 2253 verbunden werden, um dem dritten Pad-Bonding-Abschnitt 2213 gegenüber angeordnet zu sein. Der erste zusätzliche Pad-Bonding-Abschnitt 2218 kann im Wesentlichen die gleiche Form aufweisen wie der dritte Pad-Bonding-Abschnitt 2213, der dem ersten zusätzlichen Pad-Bonding-Abschnitt 2218 zugewandt ist. Ein zusätzlicher innerer Verbinder (nicht dargestellt) mit der gleichen Form wie die inneren Verbinder (560 aus 1) kann mit dem ersten zusätzlichen Pad-Bonding-Abschnitt 2218 verbunden werden. Somit kann der erste zusätzliche Pad-Bonding-Abschnitt 2218 elektrisch mit dem Halbleiter-Chip (500C aus 1) verbunden werden.
  • Ein zweiter zusätzlicher Pad-Bonding-Abschnitt 2219 kann mit einem Endabschnitt 2255E des zweiten Guard-Trace-Abschnitts 2255 verbunden werden, um dem fünften Pad-Bonding-Abschnitt 2215 gegenüber angeordnet zu sein. Der zweite zusätzliche Pad-Bonding-Abschnitt 2219 kann im Wesentlichen die gleiche Form wie der fünfte Pad-Bonding-Abschnitt 2215 aufweisen, der dem zweiten zusätzlichen Pad-Bonding-Abschnitt 2219 zugewandt ist. Ein zusätzlicher innerer Verbinder (nicht dargestellt) mit der gleichen Form wie die inneren Verbinder (560 aus 1) kann mit dem zweiten zusätzlichen Pad-Bonding-Abschnitt 2219 verbunden werden. Somit kann der zweite zusätzliche Pad-Bonding-Abschnitt 2219 auch elektrisch mit dem Halbleiter-Chip (500C aus 1) verbunden werden.
  • 8 ist ein Blockdiagramm, das ein elektronisches System mit einer Speicherkarte 7800 darstellt, die das Halbleiterpaket gemäß den Ausführungsformen verwendet. Die Speicherkarte 7800 beinhaltet einen Speicher 7810 ein, wie beispielsweise eine nichtflüchtige Speichervorrichtung, und eine Speichersteuerung 7820. Der Speicher 7810 und die Speichersteuerung 7820 können Daten speichern oder die gespeicherten Daten auslesen. Mindestens einer von dem Speicher 7810 und der Speichersteuerung 7820 kann das Halbleiterpaket gemäß den Ausführungsformen einschließen.
  • Der Speicher 7810 kann eine nichtflüchtige Speichervorrichtung einschließen, auf die die Technologie der Ausführungsformen der vorliegenden Offenbarung angewendet wird. Die Speichersteuerung 7820 kann den Speicher 7810 so steuern, dass gespeicherte Daten ausgelesen oder Daten als Reaktion auf eine Lese-/Schreibanforderung von einem Host 7830 gespeichert werden.
  • 9 ist ein Blockdiagramm, das ein elektronisches System 8710 mit einem Halbleiterpaket gemäß den Ausführungsformen veranschaulicht. Das elektronische System 8710 kann eine Steuerung 8711, eine Ein-/Ausgabevorrichtung 8712 und einen Speicher 8713 einschließen. Die Steuerung 8711, die Ein-/Ausgabevorrichtung 8712 und der Speicher 8713 können über einen Bus 8715 miteinander gekoppelt werden, der einen Pfad für die Datenbewegung bereitstellt.
  • In einer Ausführungsform kann die Steuerung 8711 einen oder mehrere von einem Mikroprozessor, einem digitalen Signalprozessor, einem Mikrocontroller und/oder einer logischen Vorrichtung einschließen, die in der Lage sind, die gleichen Funktionen wie diese Komponenten auszuführen. Die Steuerung 8711 oder der Speicher 8713 können eines oder mehrere der Halbleiterpakete gemäß den Ausführungsformen der vorliegenden Offenbarung einschließen. Die Ein-/Ausgabevorrichtung 8712 kann mindestens eines von einem Key-Pad, einer Tastatur, einer Anzeigevorrichtung, einem Touchscreen und so weiter einschließen. Der Speicher 8713 ist eine Vorrichtung zum Speichern von Daten. Der Speicher 8713 kann Daten und/oder Befehle speichern, die von der Steuerung 8711 und dergleichen ausgeführt werden sollen.
  • Der Speicher 8713 kann eine flüchtige Speichervorrichtung einschließen, wie beispielsweise ein DRAM, und/oder eine nichtflüchtige Speichervorrichtung, wie beispielsweise einen Flash-Speicher. So kann beispielsweise ein Flash-Speicher an einem Informationsverarbeitungssystem, wie beispielsweise einem mobilen Endgerät oder einem Desktop-Computer, angebracht werden. Der Flash-Speicher kann eine Solid State Disk (SSD) darstellen. In diesem Fall kann das elektronische System 8710 eine große Datenmenge zuverlässig in einem Flash-Speichersystem speichern.
  • Das elektronische System 8710 kann ferner eine Schnittstelle 8714 einschließen, die zum Senden und Empfangen von Daten zu und von einem Kommunikationsnetzwerk konfiguriert ist. Die Schnittstelle 8714 kann drahtgebunden oder drahtlos sein. So kann beispielsweise die Schnittstelle 8714 eine Antenne oder einen drahtgebundenen oder drahtlosen Transceiver einschließen.
  • Das elektronische System 8710 kann als ein mobiles System, ein Personalcomputer, ein Industriecomputer oder ein Logiksystem realisiert werden, die verschiedene Funktionen ausführen. Das mobile System kann beispielsweise eines von einem persönlichen digitalen Assistenten (PDA), einem tragbaren Computer, einem Tablet-Computer, einem Mobiltelefon, einem Smartphone, einem drahtlosen Telefon, einem Laptop-Computer, einer Speicherkarte, einem digitalen Musiksystem und einem Informationsübertragungs-/Empfangssystem sein.
  • Wenn das elektronische System 8710 eine Ausrüstung darstellt, die in der Lage ist, drahtlose Kommunikation durchzuführen, kann das elektronische System 8710 in einem Kommunikationssystem unter Verwendung einer Technik von CDMA (Code Division Multiple Access), GSM (Global System for Mobile Communications), NADC (North American Digital Cellular), E-TDMA (Enhanced Time Division Multiple Access), WCDMA (Wide Band Code Division Multiple Access), CDMA2000, LTE (Long Term Evolution) oder Wibro (Wireless Broadband Internet) verwendet werden.
  • Ausführungsformen der vorliegenden Offenbarung wurden zur Veranschaulichung offengelegt. Diejenigen, die im Fachgebiet erfahren sind, werden erkennen, dass verschiedene Änderungen, Ergänzungen und Alternativen in Bezug auf die dargestellten Ausführungsformen möglich sind, ohne vom Umfang und Anwendungsbereich der vorliegenden Offenbarung und der damit verbundenen Ansprüche abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020180154771 [0001]

Claims (20)

  1. Halbleiterpaket, umfassend: ein Paketsubstrat, einen Substratkörper einschließend; und einen Halbleiter-Chip, der auf dem Paketsubstrat montiert ist, wobei das Paketsubstrat Folgendes einschließt: zweite und dritte Pad-Bonding-Abschnitte, die auf dem Substratkörper angeordnet sind und jeweils auf beiden Seiten eines ersten Pad-Bonding-Abschnitts gelegen sind, wobei der erste Pad-Bonding-Abschnitt auf dem Substratkörper angeordnet ist; erste, zweite und dritte Durchkontaktierungs-Anlegeabschnitte, die auf dem Substratkörper angeordnet sind, um von den ersten, zweiten und dritten Pad-Bonding-Abschnitten beabstandet angeordnet zu sein; einen ersten Verbindungs-Trace-Abschnitt, der sich erstreckt, um den ersten Pad-Bonding-Abschnitt mit dem ersten Durchkontaktierungs-Anlegeabschnitt zu verbinden; einen zweiten Verbindungs-Trace-Abschnitt, der mit dem zweiten Pad-Bonding-Abschnitt verbunden ist, wobei der zweite Verbindungs-Trace-Abschnitt parallel zu dem ersten Verbindungs-Trace-Abschnitt verläuft; einen ersten Guard-Trace-Abschnitt mit einem Endabschnitt, der von dem dritten Pad-Bonding-Abschnitt beabstandet angeordnet ist, und wobei sich der erste Guard-Trace-Abschnitt erstreckt, um parallel zu dem ersten Verbindungs-Trace-Abschnitt angeordnet zu sein; einen ersten Verbindungsebenen-Abschnitt, der von dem ersten Durchkontaktierungs-Anlegeabschnitt beabstandet angeordnet ist und den ersten Durchkontaktierungs-Anlegeabschnitt umgrenzt und elektrisch überbrückt, um den zweiten Verbindungs-Trace-Abschnitt mit dem ersten Guard-Trace-Abschnitt zu verbinden, und der den zweiten Verbindungs-Trace-Abschnitt mit dem zweiten Durchkontaktierungs-Anlegeabschnitt verbindet; und einen zweiten Verbindungsebenen-Abschnitt, der den dritten Pad-Bonding-Abschnitt mit dem dritten Durchkontaktierungs-Anlegeabschnitt verbindet, und wobei der Halbleiter-Chip einschließt: ein Chip-Körper; erste innere Chip-Pads, die auf einer Oberfläche des Chip-Körpers angeordnet sind; erste äußere Chip-Pads, die auf der Oberfläche des Chip-Körpers angeordnet sind, um von den ersten inneren Chip-Pads beabstandet eingerichtet zu sein, die so angeordnet sind, um sich jeweils mit den ersten bis dritten Pad-Bonding-Abschnitten zu überlappen, und die mit den jeweiligen der ersten bis dritten Pad-Bonding-Abschnitte verbunden sind; und erste Pad-Verbindungs-Trace-Abschnitte, die die ersten inneren Chip-Pads mit den ersten äußeren Chip-Pads verbinden.
  2. Halbleiterpaket nach Anspruch 1, wobei der erste Guard-Trace-Abschnitt und der zweite Verbindungs-Trace-Abschnitt jeweils an beiden Seiten des ersten Verbindungs-Trace-Abschnitts angeordnet sind.
  3. Halbleiterpaket nach Anspruch 1, wobei der erste Guard-Trace-Abschnitt und der zweite Verbindungsebenen-Abschnitt jeweils an beiden Seiten des dritten Pad-Bonding-Abschnitts angeordnet sind.
  4. Halbleiterpaket nach Anspruch 1, wobei der erste Verbindungs-Trace-Abschnitt und der zweite Verbindungsebenen-Abschnitt jeweils an beiden Seiten des ersten Pad-Bonding-Abschnitts angeordnet sind.
  5. Halbleiterpaket nach Anspruch 1, wobei der zweite Verbindungs-Trace-Abschnitt und der zweite Verbindungsebenen-Abschnitt jeweils an beiden Seiten des zweiten Pad-Bonding-Abschnitts angeordnet sind.
  6. Halbleiterpaket nach Anspruch 1, wobei der erste Guard-Trace-Abschnitt in einer Richtung verlängert ist, der erste Verbindungs-Trace-Abschnitt in einer Richtung verlängert ist und der erste Guard-Trace-Abschnitt und der erste Verbindungs-Trace-Abschnitt voneinander beabstandet angeordnet sind.
  7. Halbleiterpaket nach Anspruch 1, wobei der erste Verbindungsebenen-Abschnitt von dem ersten Durchkontaktierungs-Anlegeabschnitt beabstandet angeordnet ist.
  8. Halbleiterpaket nach Anspruch 1, wobei der erste Durchkontaktierungs-Anlegeabschnitt an den ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte angeordnet ist; und wobei der dritte Durchkontaktierungs-Anlegeabschnitt an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte gegenüber den ersten Seiten angeordnet ist.
  9. Halbleiterpaket nach Anspruch 1, wobei der zweite Durchkontaktierungs-Anlegeabschnitt an ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte angeordnet ist; und wobei der dritte Durchkontaktierungs-Anlegeabschnitt an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte gegenüber den ersten Seiten angeordnet ist.
  10. Halbleiterpaket nach Anspruch 1, wobei der erste Verbindungsebenen-Abschnitt an ersten Seiten der ersten bis dritten Pad-Bonding-Abschnitte angeordnet ist; und wobei der zweite Verbindungsebenen-Abschnitt an zweiten Seiten der ersten bis dritten Pad-Bonding-Abschnitte gegenüber den ersten Seiten angeordnet ist.
  11. Halbleiterpaket nach Anspruch 1, wobei der erste Durchkontaktierungs-Anlegeabschnitt, der erste Verbindungs-Trace-Abschnitt und der erste Pad-Bonding-Abschnitt eine Datensignalleitung zum Übertragen eines Datensignals an den Halbleiter-Chip bilden.
  12. Halbleiterpaket nach Anspruch 11, wobei der zweite Durchkontaktierungs-Anlegeabschnitt, der erste Verbindungsebenen-Abschnitt, der zweite Verbindungs-Trace-Abschnitt und der zweite Pad-Bonding-Abschnitt eine Masseleitung zum Zuführen einer Massespannung zum Halbleiter-Chip bilden.
  13. Halbleiterpaket nach Anspruch 12, wobei der dritte Durchkontaktierungs-Anlegeabschnitt, der zweite Verbindungsebenen-Abschnitt und der dritte Pad-Bonding-Abschnitt eine Stromleitung zum Zuführen einer Netzspannung zum Halbleiter-Chip bilden.
  14. Halbleiterpaket nach Anspruch 11, wobei der zweite Durchkontaktierungs-Anlegeabschnitt, der erste Verbindungsebenen-Abschnitt, der zweite Verbindungs-Trace-Abschnitt und der zweite Pad-Bonding-Abschnitt eine Stromleitung zum Zuführen einer Netzspannung zum Halbleiter-Chip bilden.
  15. Halbleiterpaket nach Anspruch 14, wobei der dritte Durchkontaktierungs-Anlegeabschnitt, der zweite Verbindungsebenen-Abschnitt und der dritte Pad-Bonding-Abschnitt eine Masseleitung zum Zuführen einer Massespannung zum Halbleiter-Chip bilden.
  16. Halbleiterpaket nach Anspruch 1, ferner umfassend: vierte und fünfte Pad-Bonding-Abschnitte, die auf dem Substratkörper angeordnet sind; einen vierten Durchkontaktierungs-Anlegeabschnitt, der auf dem Substratkörper angeordnet ist, um von dem vierten Pad-Bonding-Abschnitt beabstandet zu sein; einen dritten Verbindungs-Trace-Abschnitt, der sich erstreckt, um den vierten Pad-Bonding-Abschnitt mit dem vierten Durchkontaktierungs-Anlegeabschnitt zu verbinden; und einen zweiten Guard-Trace-Abschnitt mit einem Endabschnitt, der von dem fünften Pad-Bonding-Abschnitt beabstandet angeordnet ist, und wobei sich der zweite Guard-Trace-Abschnitt erstreckt, um im Wesentlichen parallel zu dem dritten Verbindungs-Trace-Abschnitt angeordnet zu sein, wobei der erste Verbindungsebenen-Abschnitt von dem vierten Durchkontaktierungs-Anlegeabschnitt beabstandet angeordnet ist und den vierten Durchkontaktierungs-Anlegeabschnitt umgibt und elektrisch überbrückt, um den zweiten Verbindungs-Trace-Abschnitt mit dem zweiten Guard-Trace-Abschnitt zu verbinden, und wobei der zweite Verbindungsebenen-Abschnitt verlängert ist, um den fünften Pad-Bonding-Abschnitt mit dem dritten Durchkontaktierungs-Anlegeabschnitt zu verbinden.
  17. Halbleiterpaket nach Anspruch 16, wobei die ersten, zweiten, dritten, vierten und fünften Pad-Bonding-Abschnitte in einer ersten Reihe angeordnet sind.
  18. Halbleiterpaket nach Anspruch 17, ferner umfassend eine Vielzahl von sechsten Pad-Bonding-Abschnitten, die auf dem Substratkörper angeordnet und in einer zweiten Reihe angeordnet sind, die von der ersten Reihe beabstandet angeordnet ist, wobei der zweite Verbindungsebenen-Abschnitt zwischen der ersten Reihe und der zweiten Reihe angeordnet ist.
  19. Halbleiterpaket nach Anspruch 18, wobei der Halbleiter-Chip ferner einschließt: zweite äußere Chip-Pads, die auf dem Chip-Körper angeordnet sind, um sich mit den sechsten Pad-Bonding-Abschnitten zu überlappen, und die mit den jeweiligen der sechsten Pad-Bonding-Abschnitte verbunden sind; zweite innere Chip-Pads, die auf dem Chip-Körper angeordnet sind, um von den zweiten äußeren Chip-Pads beabstandet zu sein und den ersten inneren Chip-Pads zugewandt zu sein; und zweite Pad-Verbindungs-Trace-Abschnitte, die die zweiten inneren Chip-Pads mit den zweiten äußeren Chip-Pads verbinden.
  20. Halbleiterpaket nach Anspruch 19, wobei ein erster Abstand zwischen den ersten inneren Chip-Pads und den zweiten inneren Chip-Pads geringer ist als ein zweiter Abstand zwischen den ersten äußeren Chip-Pads und den zweiten äußeren Chip-Pads.
DE102019129742.7A 2018-12-04 2019-11-05 Halbleiterpakete Pending DE102019129742A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0154771 2018-12-04
KR1020180154771A KR102538705B1 (ko) 2018-12-04 2018-12-04 반도체 패키지

Publications (1)

Publication Number Publication Date
DE102019129742A1 true DE102019129742A1 (de) 2020-06-04

Family

ID=70681395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019129742.7A Pending DE102019129742A1 (de) 2018-12-04 2019-11-05 Halbleiterpakete

Country Status (5)

Country Link
US (1) US10985099B2 (de)
KR (1) KR102538705B1 (de)
CN (1) CN111276458B (de)
DE (1) DE102019129742A1 (de)
TW (1) TWI821361B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220173735A1 (en) * 2020-11-30 2022-06-02 SK Hynix Inc. Semiconductor chip including chip pads of different surface areas, and semiconductor package including the semiconductor chip
DE102020132641B4 (de) * 2020-12-08 2022-10-27 Infineon Technologies Ag Halbleitervorrichtungen und Verfahren zu deren Herstellung
KR20220090661A (ko) * 2020-12-22 2022-06-30 삼성전자주식회사 반도체 패키지

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686764A (en) * 1996-03-20 1997-11-11 Lsi Logic Corporation Flip chip package with reduced number of package layers
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US5994766A (en) * 1998-09-21 1999-11-30 Vlsi Technology, Inc. Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
KR100408391B1 (ko) * 2000-06-09 2003-12-06 삼성전자주식회사 전원 배선을 개선한 볼그리드 어레이 패키지 반도체 장치
US6462423B1 (en) * 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
KR100348820B1 (ko) * 2000-12-28 2002-08-17 삼성전자 주식회사 고속 반도체 칩 패키지 및 이에 사용되는 기판
JP2002270713A (ja) * 2001-03-08 2002-09-20 Sharp Corp 回路装置
US6608376B1 (en) * 2002-03-25 2003-08-19 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
US6891260B1 (en) * 2002-06-06 2005-05-10 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US6776659B1 (en) * 2003-06-26 2004-08-17 Teradyne, Inc. High speed, high density electrical connector
US7034391B2 (en) 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
GB2422483B (en) * 2005-01-21 2008-04-16 Artimi Ltd Integrated circuit die connection methods and apparatus
US8120927B2 (en) 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
US7994871B2 (en) * 2008-06-30 2011-08-09 Himax Technologies Limited Chip on film trace routing method for electrical magnetic interference reduction
KR101524186B1 (ko) * 2008-07-14 2015-06-01 삼성전자주식회사 반도체 칩, 반도체 패키지용 배선기판, 이를 갖는 반도체패키지 및 이를 포함하는 표시 장치.
KR101535223B1 (ko) 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9159777B2 (en) * 2011-04-15 2015-10-13 Infineon Technologies Ag Die arrangements containing an inductor coil and methods of manufacturing a die arrangement containing an inductor coil
US8723337B2 (en) * 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
KR102041243B1 (ko) * 2013-04-26 2019-11-07 삼성전자주식회사 반도체 패키지
US10163767B2 (en) * 2013-10-11 2018-12-25 Mediatek Inc. Semiconductor package
TWI572256B (zh) * 2014-01-09 2017-02-21 上海兆芯集成電路有限公司 線路板及電子總成
TWM485516U (zh) * 2014-05-07 2014-09-01 Ttop Corp 發光二極體支架結構
JP6272173B2 (ja) * 2014-07-31 2018-01-31 京セラ株式会社 配線基板
US9659863B2 (en) * 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
US10276519B2 (en) * 2015-06-02 2019-04-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 to 60 Gbps and beyond
KR102437687B1 (ko) 2015-11-10 2022-08-26 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
KR20170067947A (ko) * 2015-12-08 2017-06-19 에스케이하이닉스 주식회사 측면 차폐부를 가지는 반도체 패키지 및 제조 방법
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
KR20180070793A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 오버레이 패턴들을 포함하는 반도체 소자
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지

Also Published As

Publication number Publication date
TW202023016A (zh) 2020-06-16
KR102538705B1 (ko) 2023-06-01
US10985099B2 (en) 2021-04-20
CN111276458B (zh) 2023-04-18
CN111276458A (zh) 2020-06-12
US20200176407A1 (en) 2020-06-04
TWI821361B (zh) 2023-11-11
KR20200067672A (ko) 2020-06-12

Similar Documents

Publication Publication Date Title
DE102019129155A1 (de) Halbleiterpakete mit bridge-die
DE102019129642A1 (de) Halbleiterpakete
DE102016212796B4 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE102014112497B4 (de) Funktionalisierte Redistribution-Layer
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE102019129742A1 (de) Halbleiterpakete
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
CN102165584B (zh) 用于已安装处理器的输入/输出架构及使用其的方法
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE10126310B4 (de) Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
DE102011054908A1 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und Halbleitergehäuse mit dieser Halbleitervorrichtung
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112021000867T5 (de) Hochdichte 3d-verbindungs-konfiguration
DE112019000670T5 (de) Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
US10950512B2 (en) Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages
DE112012002370T5 (de) Mikroelektronisches Substrat für alternierende Package-Funktionalität
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE112019000902T5 (de) Gehäuse für skalierbare phased-array-antennen
DE112014000546T5 (de) Verfahren zum Bilden von Verschaltungsstrukturen unter der Vorrichtung
US20190237398A1 (en) Semiconductor packages
DE102014108995A1 (de) Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias
DE102020130919A1 (de) Metallene, raumzentrierte standard-zellenarchitektur zum ermöglichen einer höheren zellendichte
DE112017008087T5 (de) Energie-gemeinsame zellenarchitektur

Legal Events

Date Code Title Description
R012 Request for examination validly filed