DE102018127473A1 - Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung - Google Patents

Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung Download PDF

Info

Publication number
DE102018127473A1
DE102018127473A1 DE102018127473.4A DE102018127473A DE102018127473A1 DE 102018127473 A1 DE102018127473 A1 DE 102018127473A1 DE 102018127473 A DE102018127473 A DE 102018127473A DE 102018127473 A1 DE102018127473 A1 DE 102018127473A1
Authority
DE
Germany
Prior art keywords
region
ring
high voltage
semiconductor device
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018127473.4A
Other languages
English (en)
Other versions
DE102018127473B4 (de
Inventor
Hung-Chou Lin
Yi-Cheng CHIU
Karthick Murukesan
Yi-Min CHEN
Shiuan-Jeng Lin
Wen-Chih Chiang
Chen-Chien Chang
Chih-Yuan Chan
Kuo-Ming Wu
Chun-Lin Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018127473A1 publication Critical patent/DE102018127473A1/de
Application granted granted Critical
Publication of DE102018127473B4 publication Critical patent/DE102018127473B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Hochspannungshalbleitervorrichtungsstruktur ist bereitgestellt. Die Hochspannungshalbleitervorrichtungsstruktur enthält ein Halbleitersubstrat, einen Source-Ring im Halbleitersubstrat und einen Drain-Bereich im Halbleitersubstrat. Die Hochspannungshalbleitervorrichtungsstruktur enthält auch einen dotierten Ring, der Seiten und einen Boden des Source-Rings umgibt, und einen Well-Bereich, der Seiten und Böden des Drain-Bereichs und des dotierten Rings umgibt. Der Well-Bereich hat einen Leitfähigkeitstyp entgegen dem des dotierten Rings. Die Hochspannungshalbleitervorrichtungsstruktur enthält weiter einen Leiter, der elektrisch mit dem Drain-Bereich verbunden ist und sich oberhalb einer und über eine Peripherie des Well-Bereichs erstreckt. Zusätzlich enthält die Hochspannungshalbleitervorrichtungsstruktur einen Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat. Der Abschirmelementring erstreckt sich oberhalb der und über die Peripherie des Well-Bereichs.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht den Vorteil der vorläufigen U.S. Anmeldung Nr. 62/590,808 , eingereicht am 27. November 2017, deren Gesamtheit hier zum Zwecke der Bezugnahme zitiert wird.
  • STAND DER TECHNIK
  • Die integrierte Halbleiterschaltungs- (Integrated Circuit, IC) Industrie hat plötzliches Wachstum erfahren. Technologische Fortschritte von IC-Materialen und - Gestaltungen haben Generationen von ICs hervorgebracht. Jede Generation hat kleinere und komplexere Schaltungen als die vorherige Generation. Im Zuge der IC-Evolution wurde eine Funktionsdichte (d.h. die Zahl von zwischenverbundenen Bauelementen pro Chipfläche) im Allgemeinen erhöht, während eine geometrische Größe (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses geschaffen werden kann) reduziert wurde. Dieser Größenreduktionsprozess stellt im Allgemeinen Vorzüge durch ein Erhöhen einer Produktionseffizienz und Senken damit verbundener Kosten bereit.
  • Hochspannungs- oder Ultrahochspannungsmetalloxid-Halbleiter- (Metall-Oxide-Semiconductor, MOS) Transistorvorrichtungen wurden auch weitverbreitet in einigen Anmeldungen verwendet. Ultrahochspannungsmetalloxid-Halbleiter-Feldeffekttransistoren (MOSFET) sind typischerweise mit komplanaren Drain- und Source-Regionen hergestellt. Für gewöhnlich kann eine Ultrahochspannungs-MOS-Transistorvorrichtung einer hohen Drain-Spannung standhalten.
  • Jedoch kann, da Merkmalgrößen sich weiterhin reduzieren, der Hochspannungs-MOSFET näher bei nahegelegenen Bauelementen sein. Der Betrieb der nahegelegenen Bauelemente kann durch den Hochspannungs-MOSFET beeinträchtigt werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verstanden werden, wenn sie mit den begleitenden Figuren gelesen wird. Es sollte beachtet werden, dass, in Übereinstimmung mit den üblichen Praktiken in der Industrie, einige Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Ausmaße der einigen Merkmale zur Klarheit der Besprechung willkürlich erhöht oder reduziert sein.
    • 1 ist eine Layout-Draufsicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 2A ist eine Layout-Draufsicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 2B ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 3 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 4 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 5 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 6 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 7 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 8A ist eine Layout-Draufsicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
    • 8B ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unterhalb beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind, selbstverständlich, nur Beispiele und sind nicht angedacht, begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind und kann auch Ausführungsformen enthalten, in denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sind. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den einigen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den besprochenen einigen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Ausdrücke, wie „darunter“, „unterhalb“, „unter“, „oberhalb“, „ober“ und dergleichen, hierin zur Leichtigkeit der Beschreibung verwendet sein, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Ausdrücke sind angedacht auf verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb, zusätzlich zu der in den Figuren abgebildeten Ausrichtung, abzuzielen. Das Bauelement kann anders ausgerichtet (um 90 Grad rotiert oder bei anderen Ausrichtungen) sein und die hierin verwendeten räumlich relativen Schlagwörter können ebenso entsprechend interpretiert werden.
  • Manche Ausführungsformen der Offenbarung sind beschrieben. Zusätzliche Betriebe können vor, während und/oder nach den beschriebenen Phasen in diesen Ausführungsformen bereitgestellt werden. Manche der Phasen, die beschrieben sind, können durch verschiedene Ausführungsformen ersetzt oder für diese eliminiert werden. Zusätzliche Merkmale können zur Halbleitervorrichtungsstruktur hinzugefügt werden. Manche der unterhalb beschriebenen Merkmale können durch verschiedene Ausführungsformen ersetzt oder für diese eliminiert werden. Obwohl manche Ausführungsformen mit Betrieben beschrieben werden, die in einer bestimmten Reihenfolge ausgeführt werden, können diese Betriebe in einer anderen logischen Reihenfolge ausgeführt werden.
  • 1 ist eine Layout-Draufsicht einer Halbleitervorrichtungsstruktur 100 in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen enthält die Halbleitervorrichtungsstruktur 100 einen Hochspannungsvorrichtungsbereich R1 , wo eine (oder mehrere) Hochspannungsvorrichtung gebildet ist. Die Hochspannungsvorrichtung kann einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) enthalten, der fähig ist, bei einer Hochspannung zu arbeiten. Zum Beispiel ist die Hochspannungsvorrichtung fähig, bei einer Spannung zu arbeiten, die in einer Spanne von ungefähr 250 V bis ungefähr 1000 V ist.
  • In manchen Ausführungsformen enthält die Halbleitervorrichtungsstruktur 100 auch einen Niederspannungsvorrichtungsbereich R2 , wo eine (oder mehrere) Niederspannungsvorrichtung gebildet ist. Die Niederspannungsvorrichtung arbeitet bei einer niedrigeren Spannung als die Hochspannungsvorrichtung. In manchen Ausführungsformen grenzt der Niederspannungsvorrichtungsbereich R2 an den Hochspannungsvorrichtungsbereich R1 an. In manchen Ausführungsformen umgibt der Niederspannungsvorrichtungsbereich R2 den Hochspannungsvorrichtungsbereich R2 seitlich.
  • In manchen Ausführungsformen ist ein erster dotierter Bereich (wie ein Well-Bereich) im Hochspannungsvorrichtungsbereich R1 in direktem Kontakt mit einem zweiten dotierten Bereich (wie ein anderer Well-Bereich) im Niederspannungsvorrichtungsbereich R2 . In manchen Ausführungsformen hat der erste dotierte Bereich einen Leitfähigkeitstyp entgegen dem des zweiten dotierten Bereichs. Zum Beispiel, der erste dotierte Bereich des Hochspannungsvorrichtungsbereichs R1 ist ein n-Typ-Well-Bereich und der zweite dotierte Bereich des Niederspannungsvorrichtungsbereichs R2 ist ein p-Typ-Well-Bereich. In manchen Ausführungsformen hat der Hochspannungsvorrichtungsbereich R1 eine Peripherie (oder Grenze) 102. In manchen Ausführungsformen ist die Peripherie 102 auch eine Schnittstelle zwischen dem Hochspannungsvorrichtungsbereich R1 und dem Niederspannungsvorrichtungsbereich R2 .
  • In manchen Ausführungsformen enthält die Halbleitervorrichtungsstruktur 100 einen Leiter 106. Der Leiter 106 enthält, zum Beispiel, eine leitfähige Leitung. Der Leiter 106 ist elektrisch mit einem Element (wie einem Drain-Bereich oder einem Source-Bereich) der Hochspannungsvorrichtung im Hochspannungsvorrichtungsbereich R1 verbunden. Der Leiter 106 erstreckt sich oberhalb der und über die Peripherie 102 des Hochspannungsvorrichtungsbereichs R1 und erstreckt sich weiter über den Niederspannungsvorrichtungsbereich R2 .
  • Während eines Betriebs der Hochspannungsvorrichtung kann eine Hochspannung durch den Leiter 106 auf die Hochspannungsvorrichtung angelegt werden. Wenn die Hochspannung durch den Leiter 106 auf die Hochspannungsvorrichtung angelegt wird, kann der Leiter 106 mit Hochspannung den Betrieb der Niederspannungsvorrichtung im Niederspannungsvorrichtungsbereich R2 negativ beeinträchtigen. Zum Beispiel kann ein Umkehrkanalbereich unbeabsichtigt nahe der Schnittstelle zwischen der Hochspannungsvorrichtung und der Niederspannungsvorrichtung gebildet werden, was einen Strompfad bilden kann, der zu hohem Kriechstrom führt.
  • In manchen Fällen kann die Niederspannungsvorrichtung bei einer Position fern von der Hochspannungsvorrichtung gebildet sein, um den hohen Kriechstrom zu verhindern. Eine verbotene Fläche, die den Hochspannungsvorrichtungsbereich R1 umgibt, kann ausgestaltet werden. Die Niederspannungsvorrichtung ist außerhalb der verbotenen Fläche gebildet, um einen ausreichenden Abstand vom Hochspannungsvorrichtungsbereich einzuhalten. Daher kann die Niederspannungsvorrichtung daran gehindert werden, negativ durch die Hochspannungsvorrichtung beeinträchtigt zu werden. Die zuvor erwähnte Gestaltung würde jedoch eine größere Die-Fläche belegen, was die Größenreduktion der Halbleitervorrichtungsstruktur negativ beeinträchtig. Die Gestaltungsflexibilität ist auch begrenzt.
  • Wie in 1 gezeigt, ist in Übereinstimmung mit manchen Ausführungsformen ein Abschirmelement 104 gebildet, um die Peripherie 102 zwischen dem Hochspannungsvorrichtungsbereich R1 und dem Niederspannungsvorrichtungsbereich R2 abzudecken. Das Abschirmelement 104 kann verwendet werden, die Erzeugung des Kanalbereichs nahe der Schnittstelle zwischen der Hochspannungsvorrichtung und der Niederspannungsvorrichtung zu verhindern. Kriechstrom kann daher verhindert oder effektiv reduziert werden. In manchen Ausführungsformen ist das Abschirmelement 104 unterhalb des Leiters 106 und über der Peripherie 102 des Hochspannungsvorrichtungsbereichs R1 positioniert.
  • In manchen Ausführungsformen erstreckt sich das Abschirmelement 104 oberhalb der und über die Peripherie 102 des Hochspannungsvorrichtungsbereichs R1 . In manchen Ausführungsformen ist das Abschirmelement 104 eine Ringstruktur. In manchen Ausführungsformen ist das Abschirmelement 104 ein Abschirmelementring. In manchen Ausführungsformen bedeckt das Abschirmelement 104 die Peripherie des Hochspannungsvorrichtungsbereichs R3 . In manchen Ausführungsformen schließt das Abschirmelement 104 den Hochspannungsvorrichtungsbereich R1 ein. In manchen Ausführungsformen hat das Abschirmelement 104 einen ersten Abschnitt 104A, der sich auf dem Hochspannungsvorrichtungsbereich R1 erstreckt. Das Abschirmelement 104 hat auch einen zweiten Abschnitt 104B, der sich auf dem Niederspannungsvorrichtungsbereich R2 erstreckt.
  • In manchen Fällen, wo eine Hochspannungsvorspannung an den Leiter 106 angelegt wird, kann ein äußerer Abschnitt des Niederspannungsbereichs R2, der nicht durch das Abschirmelement 104 abgedeckt ist, aufgrund des vom Leiter 106 erzeugten Hochelektrizitätsfelds, ein Umkehrkanalbereich werden. Elektronen können im Umkehrkanalbereich akkumulieren. Währenddessen sind ein Abschnitt des Hochspannungsbereichs R1 , direkt unterhalb des ersten Abschnitts 104A, und ein Innenabschnitt des Niederspannungsbereichs R2 , direkt unterhalb des zweiten Abschnitts 104B, durch das Abschirmelement 104 abgeschirmt. Aufgrund des Abschirmelements 104 ist das elektrische Feld, das vom Leiter 106 erzeugt ist, abgeschirmt, um ein Akkumulieren von Elektronen im Bereich unter dem Abschirmelement 104 zu verhindern. Das heißt der Bereich direkt unterhalb des Abschirmelements 104 wird daran gehindert, ein Umkehrkanalbereich zu werden. Der Hochspannungsbereich R1 ist daher durch den Bereich direkt unterhalb des Abschirmelements 104 elektrisch vom Umkehrkanalbereich im Außenabschnitt des Niederspanungsbereichs R2 getrennt. Eine Kriechstrecke vom Hochspannungsbereich R1 zum Niederspannungsbereich R2 wird daher verhindert.
  • In manchen Ausführungsformen ist das Abschirmelement 104 aus einem leitfähigen Material gemacht. Das leitfähige Material kann ein Metallmaterial, ein Halbleitermaterial, ein oder mehrere andere geeignete Materialien oder eine Kombination davon enthalten. In manchen Ausführungsformen deckt das Abschirmelement 104 eine Gesamtheit der Peripherie 102 des Hochspannungsvorrichtungsbereichs R1 ab. In manchen Ausführungsformen erstreckt sich das Abschirmelement 104 entlang der Peripherie 102 des Hochspannungsvorrichtungsbereichs R1 .
  • Das elektrische Feld vom Leiter 106, an den Hochspannung angelegt ist, kann durch das Abschirmelement 104 blockiert oder zumindest teilweise blockiert werden. Daher können die Elemente darunter daran gehindert werden negativ durch den Leiter 106, an den Hochspannung angelegt ist, beeinträchtigt zu werden. Die Leistung und Zuverlässigkeit der Halbleitervorrichtungsstruktur 100 sind signifikant verbessert.
  • 2A ist eine Layout-Draufsicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen. 2B ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen zeigt 2B die Schnittansicht der Halbleitervorrichtungsstruktur, die in 2A veranschaulicht ist. Die Schnittansicht kann entlang der Linie I-I' genommen werden.
  • In manchen Ausführungsformen ist, wie in 2A und 2B gezeigt, eine Halbleitervorrichtungsstruktur 200 bereitgestellt. Die Halbleitervorrichtungsstruktur 200 enthält einen Hochspannungsvorrichtungsbereich R1 , wo eine (oder mehrere) Hochspannungsvorrichtung gebildet ist. Zum Beispiel ist ein Transistor T im Hochspannungsbereich R1 gebildet.
  • Wie in 2A und 2B gezeigt, enthält die Halbleitervorrichtungsstruktur 200 auch einen Niederspannungsvorrichtungsbereich R2 , wo eine (oder mehrere) Niederspannungsvorrichtung gebildet ist. Die Niederspannungsvorrichtung kann einen Transistor enthalten, der einen dotierten Bereich 224 enthält, wie in 2B gezeigt. In manchen Ausführungsformen ist der dotierte Bereich 224 ein Well-Bereich. Zum Beispiel ist der dotierte Bereich 224 ein p-Typ dotierter Well-Bereich. In manchen anderen Ausführungsformen ist der dotierte Bereich 224 n-Typ dotiert.
  • In manchen Ausführungsformen enthält der Transistor T einen dotierten Bereich, wie einen Drain-Bereich 202, einen Gate-Stack 204 und einen dotierten Bereich, wie einen Source-Bereich 206. In manchen Ausführungsformen ist der Transistor T ein Hochspannungs-MOSFET. In manchen Ausführungsformen ist der Source-Bereich 206 eine Ringstruktur, die den Drain-Bereich 202 seitlich umgibt, wie in 2A gezeigt. In manchen Ausführungsformen ist der Source-Bereich 206 ein Source-Ring.
  • In manchen Ausführungsformen nimmt der Drain-Bereich 202 die Form eines Kreises ein, während der Source-Bereich 206 und der Gate-Stack 204 jeweils die Form eines Rings einnehmen, wie in 2A gezeigt. Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. In manchen Ausführungsformen hat die Draufsicht des Drain-Bereichs 202 eine andere Form als die eines Kreises. Die Draufsichtform des Drain-Bereichs 202 kann rechteckig, quadratisch, oval, polygonal oder eine andere geeignete Form enthalten. Die Draufsichtform des Source-Bereichs 206 des Gate-Stacks 204 ist ein rechteckiger Ring, ein quadratischer Ring, ein ovaler Ring, ein polygonaler Ring oder ein anderer geeigneter Ring.
  • In manchen Ausführungsformen ist der Drain-Bereich 202 seitlich durch den Gate-Stack 204 umgeben, der wiederum seitlich vom Source-Bereich 206 umgeben ist, wie in 2A gezeigt. In manchen Ausführungsformen ist der Source-Bereich 206 seitlich von einer Isolationsstruktur (oder Isolationselement genannt) 208 umgeben. Die Isolationsstruktur 208 ist konfiguriert, eine elektrische Kommunikation zwischen dem Source-Bereich 206 und einer anderen elektronischen Komponente, wie einem Transistor, der im Niederspannungsvorrichtungsbereich R2 gebildet ist, zu isolieren. Die Isolationsstruktur 208 kann ein Flache-Grabenisolations- (Shallow Trench Isolation, STI) Merkmal, ein „lokale Oxidation von Silizium“- (Local Oxidation of Silicon, LOCOS) Merkmal, eine Feldoxidations-(FOX) Struktur, ein tiefe-Grabenisolations- (Deep Trench Isolation, DTI) Merkmal, ein oder mehrere andere geeignete Isolationsmerkmale oder eine Kombination davon enthalten.
  • In manchen Ausführungsformen ist der Gate-Stack 204 elektrisch mit einem Leiter 210A zur Zwischenverbindung verbunden, wie in 2A gezeigt. Der Leiter 210A kann eine leitfähige Leitung sein. der Source-Bereich 206 ist elektrisch mit einem Leiter 212A zur Zwischenverbindung verbunden. Der Leiter 212A kann eine leitfähige Leitung sein. Der Drain-Bereich 202 ist elektrisch mit einem Leiter 212B zur Zwischenverbindung verbunden. Der Leiter 212B kann eine leitfähige Leitung sein. Die Leiter 212A und 212B können durch Strukturierung desselben leitfähigen Films gebildet sein. Die Leiter 212A und 212B können leitfähige Leitungen bei derselben Höhenstufe sein. In manchen Ausführungsformen sind Deckflächen der Leiter 212A und 212B im Wesentlichen komplanar. In manchen Ausführungsformen sind die Leiter 212A und 212B elektrisch voneinander isoliert. In manchen Ausführungsformen ist der Leiter 210A bei einer niedrigeren Höhenstufe als die Leiter 212A und 212B. In manchen Ausführungsformen ist ein Abschnitt des Leiters 210A unterhalb des Leiters 212A positioniert, wie in 2A gezeigt. Eine oder mehrere dielektrische Schichten können zwischen den Leitern 212A und 210A gebildet werden.
  • In manchen Ausführungsformen, wie in 2A gezeigt, ist eine Verbindungsfläche 7, die Aufnahmebereiche D, S und G enthält, vom Transistor T getrennt bereitgestellt, um eine Zwischenverbindung des Drain-Bereichs 202, des Source-Bereichs 206 beziehungsweise des Gate-Stacks 204 zu erleichtern.
  • In manchen Ausführungsformen nimmt ein Abschnitt des Leiters 210A die Form eines diskontinuierlichen Rings über den ringförmigen Gate-Stack 204 ein, wie in 2A gezeigt. In manchen Ausführungsformen erstreckt sich ein Abschnitt des Leiters 212B in der I-I' Richtung zwischen dem Drain-Bereich 202 und der Verbindungsfläche 7. Die Leiter 212B und 210A sind gestaltet, einander nicht zu überlappen. Daher kann ein ungewünschter Kopplungseffekt zwischen den Leitern 212B und 210A verhindert oder reduziert werden.
  • In manchen Ausführungsformen enthält der Transistor T einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET). In manchen anderen Ausführungsformen enthält der Transistor T einen Hochspannungs-MOSFET, der fähig ist, bei Hochspannung zu arbeiten, die, zum Beispiel, in einer Spanne von ungefähr 250 V bis ungefähr 1000 V ist. Alternativ enthält der Transistor Bipolartransistoren (Bipolar Junction Transistors, BJTs), komplementäre MOS- (CMOS) Transistoren, usw. In manchen Ausführungsformen wird der Transistor T in einer Stromvorrichtung, wie einer Stromdiode und einem Thyristor, verwendet.
  • 2B zeigt eine Schnittansicht der Halbleitervorrichtungsstruktur 200, wie in 2A gezeigt, entlang einer Linie I-I', in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen enthält die Halbleitervorrichtungsstruktur 200 ein Halbleitersubstrat 201 und dotierte Bereiche 214 und 216. In manchen Ausführungsformen sind die dotierten Bereiche 214 und 216 Well-Bereiche mit entgegengesetzten Leitfähigkeitstypen. Zum Beispiel kann der dotierte Bereich 214 n-Typ dotiert sein und der dotierte Bereich 216 kann p-Typ dotiert sein. In manchen Ausführungsformen ist der dotierte Bereich 216 ein Ringbereich, der den Drain-Bereich 202 seitlich umgibt. Der dotierte Bereich 216 kann Seiten und einen Boden des Source-Bereichs 206 umgeben oder abdecken, wie in 2B gezeigt.
  • In manchen Ausführungsformen hat der dotierte Bereich 214 eine Peripherie (oder Grenze) 226, die die Peripherie des Hochspannungsvorrichtungsbereichs R1 definiert. In manchen Ausführungsformen ist der dotierte Bereich 214 im Hochspannungsvorrichtungsbereich R1 in direktem Kontakt mit dem dotierten Bereich 224 im Niederspannungsvorrichtungsbereich R2 . Die Peripherie 226 kann auch eine Schnittstelle zwischen den dotierten Bereichen 214 und 224 sein. In manchen Ausführungsformen sind die dotierten Bereiche 214 und 224 Well-Bereiche mit entgegengesetzten Leitfähigkeitstypen. In manchen Ausführungsformen ist der dotierte Bereich 214 vom n-Typ und der dotierte Bereich 224 vom p-Typ. In manchen anderen Ausführungsformen ist der dotierte Bereich 214 vom p-Typ und der dotierte Bereich 224 vom n-Typ.
  • In manchen Ausführungsformen ist der Drain-Bereich 202 des Transistors T im dotierten Bereich 214 im Halbleitersubstrat 201 gebildet. Der dotierte Bereich 214 umgibt die Seiten und den Boden des Drain-Bereichs 214 oder deckt sie ab, wie in 2b gezeigt. In manchen Ausführungsformen haben der Drain-Bereich 202 und der dotierte Bereich 214 denselben Leitfähigkeitstyp. Zum Beispiel sind sowohl der Drain-Bereich 202 als auch der dotierte Bereich 214 n-Typ dotiert. In manchen Ausführungsformen hat der Drain-Bereich 202 eine höhere Dotiermittelkonzentration als die des dotierten Bereichs 214.
  • In manchen Ausführungsformen ist der Source-Bereich 206 des Transistors T im dotierten Bereich 216 innerhalb des dotierten Bereichs 214 gebildet. Der dotierte Bereich 214 umgibt die Seiten und Böden des Drain-Bereichs 202 und des dotierten Bereichs 216 oder deckt sie ab, wie in 2B gezeigt. In manchen Ausführungsformen haben der Source-Bereich 206 und der dotierte Bereich 216 entgegengesetzte Leitfähigkeitstypen. Zum Beispiel ist der Source-Bereich 206 n-Typ dotiert und der dotierte Bereich 216 ist p-Typ dotiert.
  • In manchen Ausführungsformen ist der Gate-Stack 204 des Transistors T über dem dotierten Bereich 214 angeordnet und erstreckt sich auf einer Isolationsstruktur 207. Die Isolationsstruktur 207 kann der Isolationsstruktur 208 ähnlich sein. Der Gate-Stack 204 kann eine dielektrische Gate-Schicht 205A und eine Gate-Elektrode 205B enthalten. Die dielektrische Gate-Schicht 205A kann aus Siliziumoxid oder einem anderen geeigneten dielektrischen Material mit hoher Dielektrizitätszahl sein. Die Gate-Elektrode 205B kann aus Polysilizium gemacht sein. In manchen anderen Ausführungsformen ist die Gate-Elektrode 205B eine Metall-Gate-Elektrode. Die Metall-Gate-Elektrode kann eine oder mehrere Arbeitsfunktionsschichten enthalten. In manchen Ausführungsformen hat der Gate-Stack 204 eine Ringstruktur, wie in 2A gezeigt.
  • Wie in 2B gezeigt, kann ein Kanalbereich 15 unter dem Gate-Stack 204 zwischen dem Drain-Bereich 202 und dem Source-Bereich 206 im dotierten Bereich 214 definiert werden. Der Dotiermitteltyp des dotierten Bereichs 216 ist dem des dotierten Bereichs 214 entgegengesetzt. Zum Beispiel, wenn der dotierte Bereich 216 vom p-Typ ist, dann ist der dotierte Bereich 214 vom n-Typ. Alternativ, wenn der dotierte Bereich 216 vom n-Typ ist, dann ist der dotierte Bereich 214 vom p-Typ. In manchen Ausführungsformen ist der dotierte Bereich 214 ein Hochspannungs-n-Well.
  • Wie in 2A und 2B gezeigt, ist der Drain-Bereich 202 elektrisch mit der Verbindungsfläche 7 durch leitfähige Merkmale verbunden, die einen leitfähigen Kontakt 218, einen Leiter 210B, eine leitfähige Durchkontaktierung 220 und den Leiter 212B in Übereinstimmung mit manchen Ausführungsformen enthalten. Die leitfähigen Merkmale werden von mehreren dielektrischen Schichten umgeben, enthaltend zum Beispiel dielektrische Schichten 222A, 222B und 222C. Eine oder mehr Ätzstoppschichten (nicht gezeigt) können zwischen den dielektrischen Schichten gebildet werden. Die Isolierungsstruktur 207 definiert eine Länge des Drain-Bereichs 202.
  • In manchen Ausführungsformen ist das Halbleitersubstrat 201 aus Silizium, Siliziumgermanium, Galliumarsen, Siliziumkohlenstoff, einem oder mehr anderen geeigneten Halbleitermaterialien oder einer Kombination davon gemacht oder enthält diese. In manchen Ausführungsformen ist das Halbleitersubstrat 201 ein Halbleiter auf einem Isolator, wie Silizium auf einem Isolator (Silicon on Insulator, SOI). In manchen anderen Ausführungsformen enthält das Halbleitersubstrat 201 eine dotierte Epi-Schicht, eine ansteigende Halbleiterschicht oder enthält weiters eine Halbleiterschicht, die eine andere Halbleiterschicht von einem verschiedenen Typ überlagert, wie eine Siliziumschicht auf einer Siliziumgermaniumschicht.
  • In manchen Ausführungsformen ist das Halbleitersubstrat 201 mit einem Dotiermittel vom p-Typ dotiert und der Drain-Bereich 202 und Source-Bereich 206 sind mit einem Dotiermittel vom n-Typ dotiert. Daher definieren das Halbleitersubstrat 201, der Drain-Bereich 202 und Source-Bereich 206 eine Halbleitervorrichtung vom n-Typ, wie einen n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET). Alternativ ist zum Beispiel das Halbleitersubstrat 201 mit einem Dotiermittel vom n-Typ dotiert und der Drain-Bereich 202 und der Source-Bereich 206 sind mit einem Dotiermittel vom p-Typ dotiert. Daher definieren das Halbleitersubstrat 201, der Drain-Bereich 202 und der Source-Bereich 206 eine Halbleitervorrichtung vom p-Typ, wie einen p-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET).
  • Es sollte angemerkt werden, dass ein Drain-Bereich und ein Source-Bereich abhängig von einer darauf angelegten Spannung austauschbar sind. In einem n-Typ-Metalloxid-Halbleiter-Feldeffekttransistor (NMOS) kann ein Drain-Bereich eine erste Spannung empfangen und ein Source-Bereich kann eine zweite Spannung, niedriger als die erste Spannung, empfangen. In einem p-Typ-Metalloxid-Halbleiter-Feldeffekttransistor (PMOS) kann ein Drain eine erste Spannung empfangen und ein Source kann eine zweite Spannung, höher als die erste Spannung, empfangen.
  • Während des Betriebs des Transistors T im Hochspannungsvorrichtungsbereich R1 kann eine Hochspannung an den Drain-Bereich 202 durch den Leiter 212B angelegt werden. Wenn die Hochspannung durch den Leiter 212B an die Hochspannungsvorrichtung angelegt wird, kann der Leiter 212B den Betrieb der Niederspannungsvorrichtung im Niederspannungsvorrichtungsbereich R2 negativ beeinträchtigen. Zum Beispiel kann ein Umkehrkanalbereich unbeabsichtigt im dotierten Bereich 224 nahe der Peripherie 226 des dotierten Bereichs 214 gebildet werden. Sobald der Umkehrkanalbereich gebildet ist, kann ein elektrischer Pfad, der zu hohem Kriechstrom zwischen den dotierten Bereichen 214 und 224 führt, gebildet werden.
  • Wie in 2A und 2B gezeigt, ist ein Abschirmelement 228 oberhalb der und über die Schnittstelle zwischen dem Hochspannungsvorrichtungsbereich R1 und dem Niederspannungsvorrichtungsbereich R2 in Übereinstimmung mit manchen Ausführungsformen gebildet. In manchen Ausführungsformen ist das Abschirmelement 228 ein Abschirmelementring, wie in 2A gezeigt. In manchen Ausführungsformen hat das Abschirmelement 228 einen ersten Abschnitt 228A, der sich auf dem Hochspannungsvorrichtungsbereich R1 erstreckt. Das Abschirmelement 228 hat auch einen zweiten Abschnitt 228B, der sich im zweiten Niederspannungsvorrichtungsbereich R2 erstreckt. Das Abschirmelement 228 kann verwendet werden, um die Bildung des Umkehrkanalbereichs nahe der Peripherie 226 des dotierten Bereichs 214, der direkt unterhalb des Abschirmelements 228 ist, zu verhindern.
  • In manchen Fällen, wo eine Hochspannungsvorspannung an den Leiter 212B angelegt wird, kann ein äußerer Abschnitt des dotierten Bereichs 224, der nicht vom Abschirmelement 104 abgedeckt ist, aufgrund des Hochelektrizitätsfelds, das vom Leiter 212B erzeugt ist, ein starker Umkehrkanalbereich werden. Elektronen können im Umkehrkanalbereich akkumuliert werden. Währenddessen sind ein Abschnitt des dotierten Bereichs 214 direkt unterhalb des ersten Abschnitts 228A und ein innerer Abschnitt des dotierten Bereichs 224 direkt unterhalb des zweiten Abschnitts 228B durch das Abschirmelement 104 abgeschirmt oder geschützt. Aufgrund des Abschirmelements 228 ist ein elektrisches Feld, das vom Leiter 212B erzeugt wird, abgeschirmt, um ein Akkumulieren von Elektronen im Bereich unter dem Abschirmelement 228 zu vermeiden. Daher wird der Bereich direkt unterhalb des Abschirmelements 228 davon abgehalten, ein Umkehrkanalbereich zu werden. Der dotierte Bereich 214 ist deshalb elektrisch vom Umkehrkanalbereich im äußeren Abschnitt des dotierten Bereichs 224 durch den Bereich direkt unterhalb des Abschirmelements 228 separiert. Zum Beispiel, selbst falls der äußere Abschnitt des dotierten Bereichs 224 ein Umkehrkanalbereich wird, ist der innere Abschnitt des dotierten Bereichs 224 nicht umgekehrt und agiert nach wie vor als ein dotierter Well-Bereich vom p-Typ. Elektronen werden davon abgehalten, den inneren Abschnitt des dotierten Bereichs 224 zu durchdringen, der durch das Abschirmelement 228 abgeschirmt wird. Ein Kriechpfad vom Hochspannungsbereich R1 zum Niederspannungsbereich R2 wird daher vermieden. Es wird auch verhindert, dass Träger vom dotierten Bereich 214 in den dotierten Bereich 224 eintreten. Kriechstrom kann deshalb vermieden oder reduziert werden. In manchen Ausführungsformen ist das Abschirmelement 228 zwischen dem Leiter 212B und der Peripherie 226 des dotierten Bereichs 214 (der auch die Peripherie des Hochspannungsvorrichtungsbereichs R1 ist) positioniert.
  • In manchen Ausführungsformen erstreckt sich das Abschirmelement 228 oberhalb der und über die Peripherie 226. In manchen Ausführungsformen deckt das Abschirmelement 228 die gesamte Deckfläche der Peripherie 226 des Hochspannungsvorrichtungsbereichs R1 ab. In manchen Ausführungsformen schließt das Abschirmelement 228 den Hochspannungsvorrichtungsbereich R1 ein. Das Abschirmelement 228 umgibt die dotierten Bereiche 214 und 216, den Source-Bereich 206, den Gate-Stack 204 und den Drain-Bereich 202 seitlich.
  • In manchen Ausführungsformen ist das Abschirmelement 228 aus einem leitfähigen Material gemacht. Das leitfähige Material kann ein Metallmaterial, ein Halbleitermaterial, ein oder mehr andere geeignete Materialien oder eine Kombination davon enthalten. In manchen Ausführungsformen sind das Abschirmelement 228 und die Gate-Elektrode 205B aus demselben Material gemacht. In manchen Ausführungsformen wird zuerst eine Polysiliziumschicht gebildet und dann wird die Polysiliziumschicht strukturiert, um die Gate-Elektrode 205B und das Abschirmelement 228 zu bilden. In manchen Ausführungsformen ist eine dielektrische Schicht 229 zwischen dem Abschirmelement 228 und dem Halbleitersubstrat 201 gebildet. In manchen Ausführungsformen sind die dielektrische Schicht 229 und die dielektrische Gate-Schicht 205A aus demselben Material gemacht. In manchen Ausführungsformen sind die dielektrische Schicht 229 und die dielektrische Gate-Schicht 205A durch Strukturieren desselben dielektrischen Films gebildet.
  • Das hochelektrische Feld vom Leiter 212B kann durch das Abschirmelement 228 blockiert oder mindestens teilweise blockiert werden. Deshalb können die Elemente darunter davon abgehalten werden, negativ durch den Leiter 212B beeinträchtigt zu werden, der mit Hochspannung angelegt wird. Aufgrund des Abschirmelements 228 gibt es im Wesentlichen keinen Umkehrkanalbereich, der nahe dem Bereich gebildet ist, der durch das Abschirmelement 228 abgedeckt ist. Selbst wenn ein äußerer Abschnitt des dotierten Bereichs 224 ein Umkehrkanalbereich wird, kann der innere Abschnitt des dotierten Bereichs 224, der nach wie vor als ein Well-Bereich vom p-Typ agiert, die akkumulierten Elektronen in den Umkehrkanalbereichen blockieren, in den dotierten Bereich 214 einzutreten. Kein leitfähiger Pfad ist zwischen dotierten Bereichen 214 und 224 gebildet. Kriechstrom ist signifikant reduziert. Die Arbeitsleistung und Zuverlässigkeit der Halbleitervorrichtungsstruktur 200 sind signifikant verbessert. Da das Abschirmelement 229 verwendet werden kann, den ungewünschten elektrischen Verbindungspfad zwischen dem Hochspannungsvorrichtungsbereich R1 und Niederspannungsvorrichtungsbereich R2 zu trennen, können die Niederspannungsvorrichtungen gebildet oder gestaltet werden, näher am Hochspannungsvorrichtungsbereich R1 zu sein. Zum Beispiel können die Well-Bereiche des Hochspannungsvorrichtungsbereichs R1 und Niederspannungsvorrichtungsbereichs R2 gebildet oder gestaltet sein, in direktem Kontakt miteinander zu sein. Die Aufbaugestaltung des Hochspannungsvorrichtungsbereichs R1 und Niederspannungsvorrichtungsbereichs R2 wird flexibler. Es kann unnötig sein, eine verbotene Fläche zu gestalten, die den Hochspannungsvorrichtungsbereich R1 umgibt, was das Verkleinern und die Arbeitsleistungsverbesserung der Halbleitervorrichtungsstruktur erleichtert.
  • Das Abschirmelement 228 kann auch manch andere Vorteile haben. Zum Beispiel sind manche Vorteile des Abschirmelements 228 unterhalb mittels Vergleich zwischen einem bestehenden Ansatz ohne solches Abschirmelement 228 und dem Transistor T mit dem Abschirmelement 229 besprochen. In manchen bestehenden Transistoren, die frei von einer Schutzschicht (oder einer Barriereschicht) sind, wie dem Abschirmelement 228, kann ein elektrisches Feld, das durch eine Zwischenverbindungsstruktur wie den Leiter 212B eingerichtet ist, eine Isolierungskomponente, wie die Isolierungsstruktur 208, die nahe dem Source-Bereich 206 des Transistors angeordnet ist, ungünstig beeinträchtigen. Folglich kann es wahrscheinlich sein, dass ein Abbau des Spannungsgrades beim Source-Bereich 206, auftritt.
  • In manchen Fällen ist die Halbleitervorrichtungsstruktur 200 nicht mit dem Abschirmelement 228 bereitgestellt, das Halbleitersubstrat 201 ist ein Substrat vom p-Typ, er dotierte Bereich 214 ist ein n-Well und der dotierte Bereich 216 ist ein p-Well. Da das elektrische Feld aufgrund einer Ultrahochspannung sehr stark ist, wird negative Ladung im dotierten Bereich 214 (n-Well) durch das elektrische Feld beschleunigt, das vom n-dotierten Bereich 214 zur Isolationsstruktur 208 eingespeist wird und in der Isolationsstruktur 208 aufgrund quantenmechanischen direkten Tunnelns oder Fowler-Nordheim-Tunnelns eingeschlossen ist. Die eingeschlossene negative Ladung in der Isolationsstruktur 208 leert den n-dotierten Bereich 214 nahe der Isolationsstruktur 208, was in positiver Ladung im n-dotierten Bereich 214 resultiert. Folglich kann ein Durchgriff im n-dotierten Bereich 214 unter der Isolationsstruktur 208 auftreten, was zu einer Ableitung vom p-dotierten Bereich 216 über den n-dotierten Bereich 214 unter der Isolationsstruktur 208 hin zum Halbleitersubstrat 201 führt. Als ein Ergebnis ist der Spannungsgrad beim Source-Bereich 206 verringert (d.h. Abbau), wenn der Transistor T aktiviert ist.
  • In manchen Ausführungsformen in 2B ist das Halbleitersubstrat 201 ein Substrat vom p-Typ, der dotierte Bereich 214 ist ein n-Well und der dotierte Bereich 216 ist ein p-Well. Da das elektrische Feld durch das Abschirmelement 228 abgeschirmt ist, wird negative Ladung im n-dotierten Bereich 214 nicht durch das elektrische Feld beschleunigt und wird deshalb nicht vom n-dotierten Bereich 214 in die Isolationsstruktur 208 eingespeist. Die negative Ladung verbleibt nach wie vor im n-dotierten Bereich 214. Dementsprechend tritt im n-dotierten Bereich 214 unter der Isolationsstruktur 208 keine Verarmung ein. Im Wesentlichen tritt im n-dotierten Bereich 214 unter der Isolationsstruktur 208 kein Durchgriff ein. Es gibt im Wesentlichen keinen Kriechstrompfad vom p-dotierten Bereich 216 zum Halbleitersubstrat 201. Als ein Ergebnis kann der Spannungsgrad beim Source-Bereich 206 im Wesentlichen intakt gehalten werden und daher tritt kein Abbau auf, wenn der Transistor T aktiviert ist.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. In manchen Ausführungsformen ist der Leiter 212B, der sich über die Peripherie 226 des dotierten Bereichs 214 erstreckt, nicht elektrisch mit dem Drain-Bereich 202 verbunden. In manchen Ausführungsformen ist die leitfähige Schicht, die sich über die Peripherie 226 des dotierten Bereichs 212 erstreckt, elektrisch mit dem Source-Bereich 206 verbunden.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. 3 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur 300 in Übereinstimmung mit manchen Ausführungsformen.
  • In Bezug auf 3 ist die Halbleitervorrichtungsstruktur 300 ähnlich der Halbleitervorrichtungsstruktur 200 in Bezug auf 2B beschrieben und veranschaulicht. Der Hauptunterschied zwischen diesen kann enthalten, dass die Halbleitervorrichtungsstruktur 300 ein leitfähiges Element, wie eine Spannungsquelle 302 enthält.
  • Die Spannungsquelle 302 ist konfiguriert, eine Spannung Vs an das Abschirmelement 228 bereitzustellen. Da der Spannungsgrad des Abschirmelements 228, das als eine Abschirmungskomponente dient, Vs ist, ist eine potentialfreie Source-Kapazität (Source Floating Capability, SFC) des Transistors T verbessert, wie unterhalb weiter besprochen werden wird. Potentialfreie Source-Kapazität bezieht sich auf einen Spannungsgrad, bei dem ein Source-Anschluss eines Transistors potentialfrei sein kann. Ein höherer Spannungsgrad beim Source-Anschluss des Transistors würde zu besserer potentialfreier Source-Kapazität führen.
  • Angenommen, dass das Halbleitersubstrat 201 ein Substrat vom p-Typ ist, ist der dotierte Bereich 214 ein n-Well und der dotierte Bereich 216 ein p-Well, der Majoritätsladungsträger im n-dotierten Bereich 214 ist Elektron, während der Majoritätsladungsträger im p-dotierten Bereich 216 Defektelektron ist. Wenn die Spannung Vs an das Abschirmelement 228 angelegt ist, kann das Abschirmelement 228 negative Ladung von der Bezugserde durch das Halbleitersubstrat 201 an den n-dotierten Bereich 214 induzieren. Die negative Ladung kann im n-dotierten Bereich 214 akkumuliert werden. Das Abschirmelement 228 zum Spannungsgrad Vs angehoben, kann Akkumulation negativer Ladung in einem Teil des n-dotierten Bereichs 214, der an den p-dotierten Bereich 216 angrenzt, erleichtern. Die negative Ladung hat denselben elektrischen Typ wie der Majoritätsladungsträger im n-dotierten Bereich 214. Dementsprechend ist unter einer Bedingung, dass das Abschirmelement 228 vorgespannt ist, die Menge an Ladung vom negativen Typ im n-dotierten Bereich 214 größer als jene unter einer Bedingung, dass das Abschirmelement 228 potentialfrei ist. Die akkumulierte Ladung vom negativen Typ kann erleichtern, den Kriechstrompfad zum Halbleitersubstrat 201 oder zum Niederspannungsvorrichtungsbereich R2 zu blockieren. Die potentialfreie Source-Kapazität kann verbessert sein.
  • Die verbesserte potentialfreie Source-Kapazität kann der Source des Transistors T ermöglichen, bei einem höheren Spannungsgrad zu arbeiten. Deshalb kann der Transistor leistungseffizienter sein. Wenn der Transistor T deaktiviert ist, kann die Source-Spannung des Transistors T bei einem höheren Grad die Gate-zu-Source-Spannung (VGS) des Transistors T veranlassen, entsprechend abzunehmen. Als ein Ergebnis ist Kriechstrom vom deaktivierten Transistor T reduziert oder sogar eliminiert. Der Transistor T kann keine störende Verlustleistung haben, die aus dem Kriechstrom resultiert. Die Halbleitervorrichtungsstruktur 300 kann nicht nur den Abbau des Spannungsgrads beim Source-Bereich 206 des Transistors T verhindern, sondern kann auch die potentialfreie Source-Kapazität verbessern.
  • 4 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur 400 in Übereinstimmung mit manchen Ausführungsformen. Die Halbleitervorrichtungsstruktur 400 kann ähnlich der Halbleitervorrichtungsstruktur 200 sein, die in 2B veranschaulicht ist. Der Hauptunterschied zwischen diesen kann enthalten, dass die Position des Abschirmelements verändert ist. In manchen Ausführungsformen ist das Abschirmelement 228 durch ein Abschirmelement 428 ersetzt. In manchen Ausführungsformen ist das Abschirmelement 428 eine Ringstruktur. In manchen Ausführungsformen erstreckt sich das Abschirmelement 428 oberhalb der und über die Peripherie 226. In manchen Ausführungsformen deckt das Abschirmelement 428 eine Gesamtheit der Peripherie 226 ab.
  • Anders als das Abschirmelement 228, das direkt auf der Isolationsstruktur 208 angeordnet ist, ist das Abschirmelement 428 über der Isolationsstruktur 208 angeordnet. Zum Beispiel ist das Abschirmelement 428 über der dielektrischen Schicht 222A gebildet. Das Abschirmelement 428 ist konfiguriert, den Effekt eines elektrischen Felds abzuschwächen, das durch den Leiter 212B eingerichtet ist. Aus ähnlichen Gründen, wie in der Ausführungsform von 2B bereitgestellt, ist die Stromableitung, da das Abschirmelement 428 zwischen dem Leiter 212B und der Peripherie 226 des Hochspannungsvorrichtungsbereichs R1 angeordnet ist, signifikant reduziert oder verhindert. Der Effekt des elektrischen Felds auf der Isolationsstruktur 208 ist auch geschwächt oder sogar eliminiert. Als ein Ergebnis kann ein Abbau auf einem Spannungsgrad bei dem Source-Bereich 206 auch abgeschwächt oder sogar eliminiert werden.
  • In manchen Ausführungsformen ist das Abschirmelement 428 aus einem Halbleitermaterial, einem Metallmaterial, einem oder mehr anderen geeigneten Materialien oder einer Kombination davon gemacht oder enthält diese. In manchen Ausführungsformen sind das Abschirmelement 428 und der Leiter 210B aus dem Strukturieren desselben leitfähigen Films gebildet. In diesen Fällen sind das Abschirmelement 428 und der Leiter 210B aus demselben Material gemacht. In manchen Ausführungsformen ist das Abschirmelement 428 im Wesentlichen gleich hoch wie der Leiter 210B. In manchen Ausführungsformen sind Deckflächen des Abschirmelements 428 und des Leiters 210B im Wesentlichen beim selben Grad an Höhe positioniert.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. In manch anderen Ausführungsformen sind sowohl das Abschirmelement 428 als auch das Abschirmelement 228 gebildet.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. 5 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur 500 in Übereinstimmung mit manchen Ausführungsformen. Die Halbleitervorrichtungsstruktur 500 kann ähnlich der Halbleitervorrichtungsstruktur 400 sein, die in 4 veranschaulicht ist.
  • Wie in 5 gezeigt, ist ein leitfähiges Element, wie eine Spannungsquelle 302, in Übereinstimmung mit manchen Ausführungsformen bereitgestellt. Die Spannungsquelle 302 ist konfiguriert, eine Spannung Vs an das Abschirmelement 428 bereitzustellen. Das Abschirmelement 428 auf die Spannung Vs angehoben kann eine Akkumulation von Ladung im dotierten Bereich 214 erleichtern. Dementsprechend ist potentialfreie Source-Kapazität (SFC) des Transistors T verbessert. Aus ähnlichen Gründen, wie in der Ausführungsform von 3 bereitgestellt kann als ein Ergebnis der verbesserten potentialfreien Source-Kapazität Kriechstrom im deaktivierten Transistor T auch reduziert oder sogar eliminiert werden. Dementsprechend kann die Halbleitervorrichtungsstruktur 500 nicht nur den Abbau auf dem Spannungsgrad des Source-Bereichs 206 des Transistors T verhindern, sondern auch die potentialfreie Source-Kapazität verbessern.
  • Viele Variationen und Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. 6 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur 600 in Übereinstimmung mit manchen Ausführungsformen. Die Halbleitervorrichtungsstruktur 600 kann ähnlich der Halbleitervorrichtungsstruktur 200 sein, die in 2B veranschaulicht ist.
  • In manchen Ausführungsformen sind der Source-Bereich 206 und das Abschirmelement 228 elektrisch zueinander kurzgeschlossen. In manchen Ausführungsformen werden leitfähige Merkmale 602A, 602B und 602C verwendet, um den Source-Bereich 206 und das Abschirmelement 228 zueinander kurzzuschließen. Die leitfähigen Merkmale 602A und 602C können leitfähige Kontakte und/oder leitfähige Durchkontaktierungen enthalten. Das leitfähige Merkmal 602B kann eine leitfähige Leitung sein.
  • Wenn der Transistor T aktiviert ist, kann die leitfähige Schicht 602B auf einen Spannungsgrad angehoben werden, da der Source-Bereich 206 Akkumulation von Ladung im dotierten Bereich 214 erleichtern kann. Dementsprechend ist die potentialfreie Source-Kapazität (SFC) des Transistors T verbessert. Aus ähnlichen Gründen, die in der Ausführungsform von 3 bereitgestellt sind, ist als ein Ergebnis der verbesserten potentialfreien Source-Kapazität Kriechstrom im Transistor T, wenn er deaktiviert ist, reduziert oder sogar eliminiert. Dementsprechend kann der Transistor T im Wesentlichen keine störende Verlustleistung haben, die aus dem Kriechstrom resultiert.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. 7 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur 700 in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen sind die leitfähigen Merkmale 602A, 602B und 602C nicht direkt unterhalb des Leiters 212B gebildet. Die leitfähigen Merkmale 602A, 602B und 602C können gestaltet sein, bei verschiedenen Positionen positioniert zu werden. In manchen Ausführungsformen zeigt 7 die Schnittansicht der Struktur, die in 2A gezeigt ist, entlang der Linie J-J'. In manchen Ausführungsformen sind die leitfähigen Merkmale 602A, 602B und 602C zum Kurzschließen des Abschirmelements 229 und des Source-Bereichs 206 bei einer anderen Position als direkt unterhalb des Leiters 212B gebildet.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. 8A ist eine Aufbaudraufsicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen. 8B ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit manchen Ausführungsformen. In manchen Ausführungsformen zeigt 8A die Aufbaudraufsicht der Struktur, die in 8B gezeigt ist. Zur Klarheit sind manche Elemente von 8B in 8A nicht gezeigt. Wie in 8A und 8B gezeigt, ist ein zweites Abschirmelement 228' in Übereinstimmung mit manchen Ausführungsformen gebildet. Das zweite Abschirmelement 228' kann verwendet werden sicherzustellen, dass kein Stromverlustpfad zwischen dem Hochspannungsvorrichtungsbereich R1 und dem Niederspannungsvorrichtungsbereich R2 gebildet ist. In manchen Ausführungsformen ist das zweite Abschirmelement 228' eine Ringstruktur. In manchen Ausführungsformen umgibt das zweite Abschirmelement 228' das Abschirmelement 228 seitlich, das den Hochspannungsvorrichtungsbereich R1 seitlich umgibt und die Peripherie 226 zwischen dem Hochspannungsvorrichtungsbereich R1 und dem Niederspannungsvorrichtungsbereich R2 abdeckt. In manchen Ausführungsformen schließt das zweite Abschirmelement 228' das Abschirmelement 228 ein.
  • In manchen Ausführungsformen sind das zweite Abschirmelement 228' und das Abschirmelement 228 aus Strukturieren derselben Materialschicht gebildet. In diesen Fällen sind die Abschirmelemente 228 und 228' aus demselben Material gemacht. In manchen Ausführungsformen sind Deckflächen der Abschirmelemente 228 und 228' im Wesentlichen gleich hoch. In manchen Ausführungsformen kann eine dielektrische Schicht 229' unterhalb des zweiten Abschirmelements 228' gebildet sein. Die dielektrischen Schichten 229' und 229 können aus demselben Material gemacht sein.
  • Viele Variationen und/oder Modifikationen können an Ausführungsformen der Offenbarung gemacht werden. In manchen anderen Ausführungsformen sind ein oder mehr Abschirmelemente gebildet, die Abschirmelemente 228 und 228' seitlich zu umgeben oder einzuschließen, um sicherzustellen, dass kein Kriechstrompfad gebildet ist.
  • Ausführungsformen der Offenbarung bilden eine Halbleitervorrichtungsstruktur mit einem Hochspannungsvorrichtungsbereich und einem Niederspannungsvorrichtungsbereich. Ein (oder mehr) Abschirmelement ist gebildet, um sich über eine Schnittstelle zwischen dem Hochspannungsbereich und dem Niederspannungsbereich zu erstrecken. Ein hochelektrisches Feld, das vom Hochspannungsvorrichtungsbereich erzeugt ist, ist durch das Abschirmelement abgeschirmt, um zu verhindern, dass ein Kriechstrompfad gebildet wird und durch die Schnittstelle des Hochspannungsvorrichtungsbereichs und des Niederspannungsvorrichtungsbereichs geht. Die Zuverlässigkeit und Arbeitsleistung von Bauelementelementen im Hochspannungsvorrichtungsbereich und Niederspannungsvorrichtungsbereich sind signifikant verbessert. Es kann nicht nötig sein, eine verbotene Fläche zwischen dem Hochspannungsvorrichtungsbereich und dem Niederspannungsvorrichtungsbereich zu gestalten, was das Verkleinern der Halbleitervorrichtungsstruktur erleichtert.
  • In Übereinstimmung mit manchen Ausführungsformen ist eine Hochspannungshalbleitervorrichtungsstruktur bereitgestellt. Die Hochspannungshalbleitervorrichtungsstruktur enthält ein Halbleitersubstrat, einen Source-Ring im Halbleitersubstrat und einen Drain-Bereich im Halbleitersubstrat. Die Hochspannungshalbleitervorrichtungsstruktur enthält auch einen dotierten Ring, der Seiten und einen Boden des Source-Rings umgibt, und einen Well-Bereich, der Seiten und Böden des Drain-Bereichs und des dotierten Rings umgibt. Der Well-Bereich hat einen Leitfähigkeitstyp entgegen jenem des dotierten Rings. Die Hochspannungshalbleitervorrichtungsstruktur enthält weiters einen Leiter, der elektrisch mit dem Drain-Bereich verbunden ist und sich oberhalb einer und über eine Peripherie des Well-Bereichs erstreckt. Zusätzlich enthält die Hochspannungshalbleitervorrichtungsstruktur einen Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat. Der Abschirmelementring erstreckt sich oberhalb der und über die Peripherie des Well-Bereichs.
  • In Übereinstimmung mit manchen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur enthält ein Halbleitersubstrat mit einem Hochspannungsvorrichtungsbereich und einem Niederspannungsvorrichtungsbereich. Die Halbleitervorrichtungsstruktur enthält auch einen ersten Well-Bereich im Hochspannungsvorrichtungsbereich und der erste Well-Bereich umgibt Seiten und Böden eines Drain-Bereichs und eines Source-Bereichs. Die Halbleitervorrichtungsstruktur enthält weiters einen zweiten Well-Bereich im Niederspannungsvorrichtungsbereich und angrenzend an den zweiten Well-Bereich und der zweite Well-Bereich hat einen Leitfähigkeitstyp entgegen jenem des ersten Well-Bereichs. Zusätzlich enthält die Halbleitervorrichtungsstruktur einen Leiter, der elektrisch mit dem Drain-Bereich verbunden ist und sich über eine Schnittstelle zwischen dem ersten Well-Bereich und dem zweiten Well-Bereich erstreckt. Die Halbleitervorrichtungsstruktur enthält weiters einen Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat. Der Abschirmelementring deckt die Schnittstelle zwischen dem ersten Well-Bereich und dem zweiten Well-Bereich ab.
  • In Übereinstimmung mit manchen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur enthält einen Hochspannungstransistor, der einen Source-Bereich in einem ersten Well-Bereich innerhalb eines zweiten Well-Bereichs und einen Drain-Bereich im zweiten Well-Bereich enthält. Die Halbleitervorrichtungsstruktur enthält auch eine Niederspannungsvorrichtung, die einen dotierten Bereich enthält. Der dotierte Bereich hat einen Leitfähigkeitstyp, entgegen jenem des zweiten Well-Bereichs und der dotierte Bereich grenzt an den zweiten Well-Bereich an. Die Halbleitervorrichtungsstruktur enthält weiters einen Leiter, der elektrisch mit dem Hochspannungstransistor verbunden ist und sich über eine Schnittstelle zwischen dem dotierten Bereich der Niederspannungsvorrichtung und dem zweiten Well-Bereich des Hochspannungstransistors erstreckt. Zusätzlich enthält die Halbleitervorrichtungsstruktur einen Abschirmelementring zwischen dem Leiter und dem dotierten Bereich. Der Abschirmelementring erstreckt sich oberhalb der und über die Schnittstelle.
  • Das Vorangegangene umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen. Fachkundige sollten begrüßen, dass sie bereits die vorliegende Offenbarung als eine Basis zum Gestalten oder Modifizieren anderer Prozesse und Strukturen nutzen können, um dieselben Zwecke umzusetzen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erzielen. Fachkundige sollten auch realisieren, dass solche gleichwertigen Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie unterschiedliche Änderungen, Ersetzungen und Abwandlungen hierin machen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/590808 [0001]

Claims (21)

  1. BEANSPRUCHT WIRD:
  2. Hochspannungshalbleitervorrichtungsstruktur, umfassend: ein Halbleitersubstrat; einen Source-Ring im Halbleitersubstrat; einen Drain-Bereich im Halbleitersubstrat; einen dotierten Ring, der Seiten und einen Boden des Source-Rings umgibt; einen Well-Bereich, der Seiten und Böden des Drain-Bereichs und den dotierten Ring umgibt, wobei der Well-Bereich einen Leitfähigkeitstyp entgegen jenem des dotierten Rings hat; einen Leiter, der elektrisch mit dem Drain-Bereich verbunden ist und sich oberhalb einer und über eine Peripherie des Well-Bereichs erstreckt; und einen Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat, wobei der Abschirmelementring sich oberhalb der und über die Peripherie des Well-Bereichs erstreckt.
  3. Hochspannungshalbleitervorrichtungsstruktur nach Anspruch 1, wobei der dotierte Ring ein Well-Bereich vom p-Typ ist und der Well-Bereich n-Typ dotiert ist.
  4. Hochspannungshalbleitervorrichtungsstruktur nach Anspruch 1 oder 2, wobei der Abschirmelementring den Well-Bereich, den Source-Ring und den Drain-Bereich seitlich umgibt.
  5. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, weiter umfassend einen zweiten dotierten Bereich im Halbleitersubstrat, wobei ein Abschnitt des zweiten dotierten Bereichs unterhalb des Abschirmelementrings ist, wobei der zweite dotierte Bereich einen Leitfähigkeitstyp entgegen dem des dotierten Bereichs hat und der zweite dotierte Bereich in direktem Kontakt mit dem dotierten Bereich ist.
  6. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, wobei der Source-Ring und der Abschirmelementring zueinander kurzgeschlossen sind.
  7. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, wobei der Abschirmelementring ein Halbleitermaterial, ein Metallmaterial oder eine Kombination davon umfasst.
  8. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, weiter umfassend eine dielektrische Schicht zwischen dem Abschirmelementring und dem Halbleitersubstrat.
  9. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, weiter umfassend einen zweiten dotierten Ring, der an den Well-Bereich angrenzt, wobei: der Leitfähigkeitstyp des Well-Bereichs entgegen jenem des zweiten dotierten Rings ist, und der Abschirmelementring einen Abschnitt des zweiten dotierten Rings abdeckt.
  10. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, weiter umfassend ein Isolationselement über dem Halbleitersubstrat, wobei das Isolationselement den Source-Ring seitlich umgibt und der Abschirmelementring mindestens einen Abschnitt des Isolationselements abdeckt.
  11. Hochspannungshalbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche, wobei der Abschirmelementring elektrisch mit einem leitfähigen Element verbunden ist und der Abschirmelementring konfiguriert ist, bei einem Spannungsgrad durch das leitfähige Element vorgespannt zu sein.
  12. Halbleitervorrichtungsstruktur, umfassend: ein Halbleitersubstrat mit einem Hochspannungsvorrichtungsbereich und einem Niederspannungsvorrichtungsbereich; einen ersten Well-Bereich im Hochspannungsvorrichtungsbereich, wobei der erste Well-Bereich Seiten und Böden eines Drain-Bereichs und eines Source-Bereichs umgibt; einen zweiten Well-Bereich im Niederspannungsvorrichtungsbereich und angrenzend an den zweiten Well-Bereich, wobei der zweite Well-Bereich einen Leitfähigkeitstyp entgegen jenem des ersten Well-Bereichs hat; einen Leiter, der elektrisch mit dem Drain-Bereich verbunden ist und sich über eine Schnittstelle zwischen dem ersten Well-Bereich und dem zweiten Well-Bereich erstreckt; und einen Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat, wobei der Abschirmelementring die Schnittstelle zwischen dem ersten Well-Bereich und dem zweiten Well-Bereich abdeckt.
  13. Halbleitervorrichtungsstruktur nach Anspruch 11, wobei der Abschirmelementring den ersten Well-Bereich seitlich einkreist.
  14. Halbleitervorrichtungsstruktur nach Anspruch 11 oder 12, weiter umfassend einen dotierten Bereich zwischen dem Source-Bereich und dem ersten Well-Bereich, wobei der dotierte Bereich einen Leitfähigkeitstyp entgegen jenem des ersten Well-Bereichs hat.
  15. Halbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche 11 bis 13, weiter umfassend: einen Gate-Stack, der einen Abschnitt des ersten Well-Bereichs abdeckt, wobei der Gate-Stack eine Gate-Elektrode und eine Gate-dielektrische Schicht zwischen der Gate-Elektrode und dem Halbleitersubstrat umfasst; und eine dielektrische Schicht zwischen dem Abschirmelementring und dem Halbleitersubstrat, wobei die dielektrische Schicht und die Gate-dielektrische Schicht aus einem selben Material gemacht sind.
  16. Halbleitervorrichtungsstruktur nach Anspruch 14, wobei der Abschirmelementring und die Gate-Elektrode aus einem selben Material gemacht sind.
  17. Halbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche 11 bis 15, weiter umfassend einen zweiten Abschirmelementring zwischen dem Leiter und dem Halbleitersubstrat, wobei der zweite Abschirmelementring den Abschirmelementring einkreist.
  18. Halbleitervorrichtungsstruktur nach einem der vorangehenden Ansprüche 11 bis 16, weiter umfassend einen zweiten Leiter zwischen dem Leiter und dem Drain-Bereich, wobei der zweite Leiter elektrisch mit dem Leiter durch eine leitfähige Durchkontaktierung verbunden ist und der zweite Leiter im Wesentlichen gleich hoch wie der Abschirmelementring ist.
  19. Halbleitervorrichtungsstruktur, umfassend: einen Hochspannungstransistor, enthaltend: einen Source-Bereich in einem ersten Well-Bereich innerhalb eines zweiten Well-Bereichs; und einen Drain-Bereich im zweiten Well-Bereich; eine Niederspannungsvorrichtung, enthaltend einen dotierten Bereich, wobei der dotierte Bereich einen Leitfähigkeitstyp entgegen dem des zweiten Well-Bereichs hat und der dotierte Bereich an den zweiten Well-Bereich angrenzt; einen Leiter, der elektrisch mit dem Hochspannungstransistor verbunden ist und sich über eine Schnittstelle zwischen dem dotierten Bereich der Niederspannungsvorrichtung und dem zweiten Well-Bereich des Hochspannungstransistors erstreckt; und ein Abschirmelementring zwischen dem Leiter und dem dotierten Bereich, wobei der Abschirmelementring sich oberhalb der und über die Schnittstelle erstreckt.
  20. Halbleitervorrichtungsstruktur nach Anspruch 18, wobei der Abschirmelementring aus Polysilizium gemacht ist.
  21. Halbleitervorrichtungsstruktur nach Anspruch 18 oder 19, wobei der Abschirmelementring und der Source-Bereich zueinander kurzgeschlossen sind.
DE102018127473.4A 2017-11-27 2018-11-05 Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung Active DE102018127473B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590808P 2017-11-27 2017-11-27
US62/590,808 2017-11-27
US16/173,721 US10892360B2 (en) 2017-11-27 2018-10-29 Semiconductor device structure with high voltage device
US16/173,721 2018-10-29

Publications (2)

Publication Number Publication Date
DE102018127473A1 true DE102018127473A1 (de) 2019-05-29
DE102018127473B4 DE102018127473B4 (de) 2022-03-24

Family

ID=66442526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018127473.4A Active DE102018127473B4 (de) 2017-11-27 2018-11-05 Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung

Country Status (5)

Country Link
US (3) US10892360B2 (de)
KR (1) KR102235195B1 (de)
CN (1) CN110010672B (de)
DE (1) DE102018127473B4 (de)
TW (1) TWI779133B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682690B (zh) * 2018-05-25 2024-05-24 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN112234094B (zh) 2020-09-29 2022-07-29 矽力杰半导体技术(杭州)有限公司 金属氧化物半导体器件及其制造方法
US11588028B2 (en) 2021-01-15 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shielding structure for ultra-high voltage semiconductor devices
TWI809643B (zh) * 2021-10-26 2023-07-21 南亞科技股份有限公司 半導體元件結構
CN114792715B (zh) * 2022-04-08 2024-06-11 武汉华星光电技术有限公司 显示面板
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54155620A (en) * 1978-05-26 1979-12-07 Yamagata Kensetsu Kougiyou Dan Ridge ventilating structure in wooden house
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US6750506B2 (en) * 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
US6617652B2 (en) * 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6818514B2 (en) * 2003-02-26 2004-11-16 Silterra Malaysia Sdn. Bhd. Semiconductor device with dual gate oxides
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
KR100741857B1 (ko) * 2006-05-03 2007-07-24 삼성전자주식회사 계면 저항을 줄일 수 있는 게이트 콘택 구조체를 구비하는반도체 장치 및 그 제조 방법
JP4973238B2 (ja) * 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
KR100864930B1 (ko) * 2007-11-30 2008-10-23 주식회사 동부하이텍 액정 표시 소자용 구동 소자의 제조 방법
KR101035596B1 (ko) * 2007-12-28 2011-05-19 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
US8627253B2 (en) * 2010-04-23 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for substrate noise analysis
US8476684B2 (en) * 2010-09-29 2013-07-02 Analog Devices, Inc. Field effect transistors having improved breakdown voltages and methods of forming the same
US8629513B2 (en) * 2011-01-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. HV interconnection solution using floating conductors
US9006832B2 (en) * 2011-03-24 2015-04-14 Invensense, Inc. High-voltage MEMS apparatus and method
US8759912B2 (en) * 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
JP5733416B2 (ja) * 2011-11-14 2015-06-10 富士電機株式会社 高耐圧半導体装置
US9269704B2 (en) * 2012-05-15 2016-02-23 Nuvoton Technology Corporation Semiconductor device with embedded silicon-controlled rectifier
US8937364B2 (en) * 2012-12-28 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate high voltage device
WO2016002508A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 半導体集積回路装置
KR101885942B1 (ko) * 2014-11-19 2018-08-07 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
JP6610114B2 (ja) * 2015-09-16 2019-11-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US9680009B2 (en) * 2015-10-29 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. High voltage semiconductor device
US9704855B2 (en) * 2015-11-23 2017-07-11 CoolStar Technology, Inc. Integration of active power device with passive components
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide

Also Published As

Publication number Publication date
TWI779133B (zh) 2022-10-01
TW201926689A (zh) 2019-07-01
US20210159334A1 (en) 2021-05-27
KR102235195B1 (ko) 2021-04-06
US11424359B2 (en) 2022-08-23
US20190165167A1 (en) 2019-05-30
CN110010672B (zh) 2022-05-03
DE102018127473B4 (de) 2022-03-24
CN110010672A (zh) 2019-07-12
US20220336659A1 (en) 2022-10-20
US10892360B2 (en) 2021-01-12
US11942543B2 (en) 2024-03-26
KR20190062265A (ko) 2019-06-05

Similar Documents

Publication Publication Date Title
DE102018127473B4 (de) Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung
DE102016106309B4 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE102008059846B4 (de) Drain-Erweiterter Feldeffekttransistor
DE102009030086B4 (de) Feldeffekteinrichtung, Verfahren zum Betreiben dieser Feldeffekteinrichtung und Verfahren zum Herstellen einer Feldeffekteinrichtung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE112011104408T5 (de) Halbleitervorrichtungen mit rückseitiger Isolierung
DE102010005715B4 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102018108895A1 (de) Intelligente Diodenstrukturen
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102006035121B4 (de) Bipolartransistor mit reduziertem Substratstrom
DE102020125553A1 (de) Halbleitervorrichtung und verfahren zur herstellung von selbiger
WO2010031798A1 (de) Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben
DE102020003722A1 (de) Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad
DE10217935B4 (de) Halbleiterbauteil
DE102022128549B3 (de) Feldeffekttransistor mit drainerweiterungsgebiet
DE102019220407B4 (de) Halbleitervorrichtung
DE10202274B4 (de) Integrierte Halbleiterschaltungsanordnung
DE102016109262B3 (de) Kompakte BICMOS-Spannungsklemme für die Verwendung in einem CMOS Prozess
EP0462108A1 (de) Schutzschaltung gegen überspannung für mos-bauelemente.
DE102015004237B4 (de) Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029410000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final