DE102015004237B4 - Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung - Google Patents
Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung Download PDFInfo
- Publication number
- DE102015004237B4 DE102015004237B4 DE102015004237.8A DE102015004237A DE102015004237B4 DE 102015004237 B4 DE102015004237 B4 DE 102015004237B4 DE 102015004237 A DE102015004237 A DE 102015004237A DE 102015004237 B4 DE102015004237 B4 DE 102015004237B4
- Authority
- DE
- Germany
- Prior art keywords
- channel transistor
- region
- ntr
- ptr
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 24
- 239000002019 doping agent Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zum Schutz einer integrierten CMOS Schaltung vor Verpolung dadurch gekennzeichnet, dass es als Verpolschutz eine Schaltung verwendet, die
a. auf der einen Seite mit einem ersten Anschluss (A) mit einem Treiber (DR) des integrierten CMOS Schaltkreises verbunden ist und
b. die eine Parallelschaltung aus einem N-Kanal-Transistor (NTR) und einem P-Kanal-Transistor (PTR) aufweist und
c. wobei der N-Kanal-Transistor (NTR) ein Hochvolttransistor ist und
d. wobei der P-Kanal-Transistor (PTR) kein Hochvolttransistor ist und
e. wobei die Schaltung einen ersten Anschluss (A) aufweist, mit dem das Source (S2) des P-Kanal-Transistors (PTR) und das Drain (D1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und
f. wobei die Schaltung einen zweiten Anschluss (B) aufweist, mit dem das Drain (D2) des P-Kanal-Transistors (PTR) und das Source (S1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und
g. wobei sowohl der Hochvolt-N-Kanal-Transistor (NTR) als auch der P-Kanal-Transistor (PTR) P- P-in einer gemeinsamen N-Wanne (NW) liegen und
h. wobei die N-Wanne (NW) sich in einem P-dotierten Substrat (Sub), das auch eine weitere P-dotierten Wanne sein kann, befindet und
i. wobei der Wannenanschluss (D1) der N-Wanne (NW) mit dem ersten Anschluss (A) elektrisch verbunden ist und
j. wobei der zweite Anschluss (B) mit dem Eingang und/oder Ausgang des integrierten CMOS Schaltkreises (I/O) verbunden ist.
a. auf der einen Seite mit einem ersten Anschluss (A) mit einem Treiber (DR) des integrierten CMOS Schaltkreises verbunden ist und
b. die eine Parallelschaltung aus einem N-Kanal-Transistor (NTR) und einem P-Kanal-Transistor (PTR) aufweist und
c. wobei der N-Kanal-Transistor (NTR) ein Hochvolttransistor ist und
d. wobei der P-Kanal-Transistor (PTR) kein Hochvolttransistor ist und
e. wobei die Schaltung einen ersten Anschluss (A) aufweist, mit dem das Source (S2) des P-Kanal-Transistors (PTR) und das Drain (D1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und
f. wobei die Schaltung einen zweiten Anschluss (B) aufweist, mit dem das Drain (D2) des P-Kanal-Transistors (PTR) und das Source (S1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und
g. wobei sowohl der Hochvolt-N-Kanal-Transistor (NTR) als auch der P-Kanal-Transistor (PTR) P- P-in einer gemeinsamen N-Wanne (NW) liegen und
h. wobei die N-Wanne (NW) sich in einem P-dotierten Substrat (Sub), das auch eine weitere P-dotierten Wanne sein kann, befindet und
i. wobei der Wannenanschluss (D1) der N-Wanne (NW) mit dem ersten Anschluss (A) elektrisch verbunden ist und
j. wobei der zweite Anschluss (B) mit dem Eingang und/oder Ausgang des integrierten CMOS Schaltkreises (I/O) verbunden ist.
Description
- Einleitung
- Ein wesentliches Problem bei integrierten Schaltungen für die Verwendung im Automobil ist eine Verpolungsfestigkeit der Ein- und Ausgänge. Hierbei ist auch die Ableitung von Unterspannungen besonders wichtig.
- Eine Verpolschutzschaltung für die Integration in eine integrierte Schaltung, insbesondere in eine integrierte CMOS-Schaltung soll vor allem spannungsfest bei dauerhafter Verpolung, mit einer möglichst kleinen Chipfläche behaftet sein und in einem möglichst einfachen Prozess gefertigt werden können. Aus der Patent-Literatur sind verschiedene Verpolungsschutzschaltungen bekannt.
- Die
DE 35 35 788 A1 offenbart beispielsweise einen einfachen Verpolschutz für die Versorgungsleitung einer integrierten Schaltung. Ein solcher Verpolschutz mit einem N-Kanal-Transistor ist jedoch nicht in jeder Nutzungssituation ausreichend leitend. - Die
DE 43 34 515 C1 offenbart einen Verpolungsschutz auf Basis von bipolaren Bauelementen, die jedoch nicht immer in dieser Form zur Verfügung stehen. - Aus der
DE 44 24 480 A1 ist beispielsweise ein Verpolschutz auf Basis von Dioden bekannt. - Aus der
DE 103 14 601 B4 ist eine Verpolschutzschaltung für eine Bipolar-Endstufe bekannt. - Aus der
DE 196 40 272 C2 sind Verpolschutzschaltungen auf der Basis von Bipolartransistoren bekannt. - Aus der
US 2011 / 0 292 533 A1 ist ein Transfergate bekannt, das als Verpolschutz in Frage kommt. Hierbei wird der Anwender derUS 2011 / 0 292 533 A1 jedoch mit mehreren Problemen konfrontiert. Das Transfergate gemäß der OffenbarungUS 2011 / 0 292 533 A1 wird in einem CMOS Prozess realisiert. Das Transfer-Gate (Bezugszeichen 100US 2011 / 0 292 533 A1 ) der besteht aus einem N-Kanal-Transistor (Bezugszeichen 130 derUS 2011 / 0 292 533 A1 ) und einem P-Kanal-Transistor (Bezugszeichen 140 derUS 2011 / 0 292 533 A1 ). Der N-Kanal-Transistor ist in einer ihm eigenen P-Wanne (Bezugszeichen 220 derUS 2011 / 0 292 533 A1 ) platziert, während der P-Kanal-Transistor in einer ihm ebenfalls eigenen N-Wanne (Bezugszeichen 310 derUS 2011 / 0 292 533 A1 ) platziert ist. (Siehe auch2 derUS 2011 / 0 292 533 A1 ) Die technische Lehre derUS 2011 / 0 292 533 A1 verlangt also zwei separate Wannen, die entsprechende Chipfläche benötigen. Die in derUS 2011 / 0 292 533 A1 offenbarten Transistoren sind darüber hinaus nicht robust gegenüber hohen Spannungen. Daher benötigen sie zusätzlich einen separaten ESD-Schutz, der nur vage in der OffenbarungUS 2011 / 0 292 533 A1 angedeutet wird. Hierzu heißt es in derUS 2011 / 0 292 533 A1 in deren Abschnitt [0064]: „Once ESD occurs, malfunction and/or damage may occur in the integrated circuit device100 . A typical method of protecting the integrated circuit device100 from ESD may include adding an ESD protection circuit to the integrated circuit device100 .“ Übersetzt heißt dies sinngemäß (Zitat mit Bezugszeichen derUS 2011 / 0 292 533 A1 ): „Sofern es zu einem ESD Ereignis kommt kann es zu einer Fehlfunktion und/oder Beschädigung des integrierten Schaltungsbauelements100 kommen. Ein typisches Verfahren zum Schutz des integrierten Schaltungsbauelements100 gegen ESD kann das Hinzufügen einer ESD Schutzschaltung zu dem integrierten Schaltungsbauelement100 umfassen.“ Ganz richtig bemerken die Autoren im gleichen Abschnitt ihrer OffenbarungUS 2011 / 0 292 533 A1 noch an, dass sich durch eine solche Maßnahme einer zusätzlichen ESD-Struktur die Chipfläche nachteilig erhöht. Somit weist dieUS 2011 / 0 292 533 A1 aus dem Stand der Technik zwei Mängel auf: Zum einen ist es notwendig, eine N-Wanne und eine P-Wanne gleichzeitig zu fertigen, was einen ersten Grund für eine erhöhte Chipfläche darstellt und zum anderen ist es notwendig, um einen Verpolschutz mittels eines TransferGates zu realisieren, den Verpolschutz als Überspannungsschutz separat als zusätzlichen ESD-Schutz außerhalb des Transfergatters unter Vergrößerung der Chipfläche zu fertigen. Die in derUS 2011 / 0 292 533 A1 offenbarte Technik erfüllt daher für sich alleine nicht die Anforderungen. Ein solcher zusätzlicher ESD-Schutz wie er in derUS 2011 / 0 292 533 A1 angesprochen wird, kann beispielsweise aus einer Diode, wie in derJP 2011 - 222 549 A US 2011 / 0 292 533 A1 merken die Autoren noch an, dass der N-MOS-Transistor (Bezugszeichen 130 derUS 2011 / 0 292 533 A1 ) auch als Avalanche-Bipolartransistor bei einem ESD Event betrieben werden kann. Eine solche Ableitung von Energien ist jedoch bei einem Verpolungsschutz vollständig unerwünscht, da die Menge an zur Verfügung stehender Energie bei einem verpolten Anschuss der Versorgung und/oder Signalleitung im Idealfall nicht begrenzt ist. Statt einer Ableitung der Energie, muss ein Verpolschutz die Spannung halten und darf eben nicht in Form eines parasitären Avalanche-Transistors durchschalten, was die Zerstörung der Schaltung im Falle einer Verpolung zur Folge hätte. Somit stellt sich als drittes Problem die mangelnde Spannungsfestigkeit der Schaltung derUS 2011 / 0 292 533 A1 heraus. Aus derDE 699 27 663 T2 ist ein Transfergate, das als Verpolschutz benutzt werden kann, mit einer erhöhten Spannungsfestigkeit bekannt, wobei die erhöhte Spannungsfestigkeit durch Verdoppelung eines Transistors eines Transfergates erreicht wird. - Die gemeinsame Fertigung einfacher, nicht spannungsfester P-Kanal-Transistoren und N-Kanal-Transistoren ist aus der Druckschrift
JP 2011 - 222 549 A JP 2011 - 222 549 A JP 2011 - 222 549 A - Eine digitale Ansteuerung eines Transfergates ist aus der
US 7 304 526 B2 bekannt. Hierbei erzeugt ein Steuerschaltkreis (Bezugszeichen 21 derUS 7 304 526 B2 ) das digitale Steuersignal für einen P-Kanal-Transistor aus dem Ausgangssignal. - Aus der
US 6 686 233 B2 ist die Fertigung von Hochvolt-N-Kanal-Transistoren und P-Kanal-Transistoren in einem CMOS Prozess bekannt, wobei diese durch LOCOS oderSTI Gebiete, das sind speziell isolierend aufoxidierte Gebiete im Halbleitersubstrat, voneinander elektrisch isoliert sind. (Spalte2 Zeile29 bis Zeile38 derUS 6 686 233 B2 ) Die Transistoren derUS 6 686 233 B2 liegen daher in separaten Wannen und sind durch die entsprechenden LOCOS-Gebiete getrennt. Dies alles beansprucht zusätzliche Chip-Fläche. - Die
US 2011 / 0 292 553 A1 offenbart eine integrierte Schaltung mit einer ESD-Schutzschaltung. - Aus der
US 2012 / 0 184 077 A1 ist eine Methode zur Konfiguration und Produktion von Halbleiterstrukturen bekannt, wobei die Source- und Drain-Extensionen des Feldeffekttransistors über unterschiedliche Dotierungsstoffe definiert sind. - Aus der
US 2013 / 0 045 577 A1 ist ein Hochspannungstransistor bekannt, der eine vergrabene n-dotierte Schicht aufweist. - Aufgabe der Erfindung
- Es ist daher die Aufgabe der Erfindung, ein Verfahren zur Durchführung eines Verpolschutzes von integrierten Schaltungen anzugeben, bei dem ein Ein- und/oder Ausgang einer integrierten Schaltung vor negativer Verpolung bezüglich des lokalen Substratpotentials (
GND ) ohne Energiebegrenzung in Abgrenzung zu einem energiebegrenzten ESD-Ereignis durch ein spannungsfestes und flächenkompaktes Transfergate ohne Verdopplung von Transistoren zu schützen, das in einem Einwannenprozess ggf. gefertigt werden kann. Diese Aufgabe soll bei gleichzeitig niedrigem Durchleitwiderstand realisiert werden. - Diese Aufgabe wird mit einem Verfahren entsprechend dem Anspruch 1 erreicht.
- Beschreibung der Erfindung.
- Die Erfindung betrifft einen Verpolschutz für einen Eingang und/oder einen Ausgang eines integrierten CMOS-Schaltkreises. Die Schaltung soll einen Eingang und/oder einen Ausgang einer integrierten CMOS-Schaltung vor Unterspannungen schützen.
- Wesentlicher Gedanke und Unterschied zum Stand der Technik ist dabei die Verwendung der Parallelschaltung eines Hoch-Volt-N-MOS-Transistors (
NTR ) mit einem P-Kanal-Transistor (PTR ) in Form eines Transfergates, wodurch sich der Verpolschutz wesentlich von derDE 699 27 663 T2 und dem Transfergate derUS 2011 / 0 292 533 A1 unterscheidet. Hierbei wird vorausgesetzt, dass die zu schützende CMOS Schaltung auf einem schwach P-dotiertem Substrat (SUB ) gefertigt ist, wie dies üblicherweise der Fall ist. Der umgekehrte Fall einer CMOS-Technik, die auf einem schwach N-dotiertem Substrat gefertigt ist, ist natürlich ebenso denkbar. In dem Fall drehen sich alle Dotierungen um. Das bedeutet, aus allen N-Dotierungen der folgenden Beschreibung werden dann P-Dotierungen und aus allen P-Dotierungen der folgenden Beschreibung werden dann N-Dotierungen. Dem Fachmann wird daher die folgende Beschreibung ausreichen, um in einer zur Standard-CMOS-Technik, also einer auf einem schwach P-dotiertem Substrat gefertigten CMOS-Technologie, komplementären CMOS Technologie, also einer auf einem schwach N-dotiertem Substrat gefertigten CMOS-Technologie, eine entsprechende Vorrichtung mit ähnlichen Eigenschaften zu fertigen. - Die folgende Beschreibung basiert somit zunächst auf der bevorzugten Annahme einer CMOS-Technologie auf Basis eines schwach P-dotierten Substrates ohne den Umfang der Offenbarung einzuschränken.
- Kern des erfindungsgemäßen Verpolschutzes ist eine Parallelschaltung aus einem ersten N-Kanal-Transistor (
NTR ) und einem ersten P-Kanal-Transistor (PTR ). Der erste N-Kanal-Transistor (NTR ) ist dabei als Hochvolttransistor ausgeführt. Der Verpolschutz aus dieser Parallelschaltung, üblicherweise als Transfergatter bezeichnet, trennt den Ein-Ausgang des Schaltreises (I/O ) vom inneren Kern der CMOS-Schaltung. Typischerweise stellt ein Treiber (DR ) für den Ein-/Ausgang (I/O ) und/oder eine Eingangsstufe (IN ) die Grenze des inneren Kerns der zu schützenden CMOS-Schaltung dar. Natürlich kann es sich auch nur um einen Eingang handeln. Wenn im Folgenden also von Treiber (DR ) die Rede ist, so kann damit auch der Eingang (IN ) des inneren Teils der CMOS-Schaltung gemeint sein. Mit einem Treiber (DR ) ist hier also im Wesentlichen Sinne eine Schnittstelle zwischen dem Kern der integrierten CMOS-Schaltung und dem Verpolschutz bzw. dem eigentlichen Ein/Ausgang (I/O ) der Schaltung, also der Außenwelt, gemeint. Diese Definition trifft auch auf die Ansprüche zu. - Beide erste Transistoren (
PTR ,NTR ) liegen in einer N-Wanne (NW ), die jeweils mit dem Ausgang des Treibers (DR ) bzw. dem Eingang der Eingangsstufe (IN ), dem ersten Anschluss (A ), verbunden wird. Es kann sich hierbei um zwei N-Wannen (NW ,NW' ) und/oder um eine gemeinsame N-Wanne (NW ) handeln. - Im Rahmen der Erfindung wurde erkannt, dass durch die Verwendung eines Hochvolt-N-Kanal-MOS-Transistors als erster N-Kanal-Transistor (
NTR ) die beiden Wannen (NW ,NW' ) den gleichen Leitungstyp besitzen können, was eine Zusammenfassung in einer gemeinsamen N-Wanne (NW ) und damit eine sehr kompakte Bauweise des Verpolschutzes ermöglicht. - Der Verpolschutz ist somit auf der Treiberseite mit einem ersten Anschluss (
A ) versehen an der er mit einem Treiber (DR ) und/oder der Eingangsstufe (IN ) des inneren integrierten CMOS-Schaltkreises verbunden ist. Wie gesagt, besteht dabei der Verpolschutz aus einer Parallelschaltung aus einem Hochvolt-N-Kanal-Transistor (NTR ) und einem P-Kanal-Transistor (PTR ). Dabei ist der erste Anschluss (A ) mit je einem Anschluss des P-Kanal-Transistors (PTR ) und des ersten N-Kanal-Transistors (NTR ) verbunden. Hierbei handelt es sich im Falle des Hochvolt-N-MOS-Transistors (NTR ) um dessen ersten Drain-Kontakt (D1 ) und im Falle des ersten P-Kanal-Transistors (PTR ) um dessen zweiten Source-Kontakt (S2 ). Da die ersten Transistoren (PTR ,NTR ) theoretisch auch symmetrisch gefertigt werden könnten, was aber nicht vorteilhaft ist, lässt sich dies verallgemeinernd auch so beschreiben, dass der Kontakt kein Gate des ersten P-Kanal-Transistors (PTR ) und des ersten N-Kanal-Transistors (NTR ) sein darf, was an sich ja offensichtlich ist. Der andere Pol der Parallelschaltung der zwei ersten Transistoren (PTR ,NTR ) bildet einen zweiten Anschluss (B ). Er ist also je einem anderen Anschluss des ersten P-Kanal-Transistors (PTR ) bzw. des ersten N-Kanal-Transistors (NTR ) verbunden. Natürlich ist dieser zweite Anschluss (B ) wiederum nicht mit einem ein Gate (G2 ) des ersten P-Kanal-Transistors (PTR ) oder einem Gate (G1 ) des ersten N-Kanal-Transistors (NTR ) direkt verbunden. - Um sowohl den ersten N-Kanal-Transistor (
NTR ) als auch den ersten P-Kanal-Transistor (PTR ) zu isolieren, liegen diese jeweils in einer der besagten N-Wannen (NW ,NW' ). Diese liegen in dem besagten schwach P-dotiertem Substrat (SUB ). Damit bilden diese eine typischerweise im Normalbetrieb sperrende NP-Diode. Wie bereits beschrieben, ist dabei der Wannenanschluss jeder dieser N-Wannen (NW ,NW' ) mit dem ersten Anschluss (A ) elektrisch verbunden. Hierbei handelt es sich vorzugsweise um den Drain-Anschluss (D1 ) des ersten N-Kanal-Transistors (NTR ). Der zweite Anschluss (B ) ist, wie gesagt, mit dem äußeren Eingang und/oder Ausgang des integrierten CMOS Schaltkreises (I/O ) verbunden. - In einer besonderen Ausprägung der Erfindung ist das Gate (
G1 ) des ersten N-Kanal-Transistors (NTR ) über eine linear oder nichtlinear mit einem zumindest differentiellen ohmschen Widerstand behaftete elektrische Verbindung (E1 ,R1 ) mit dem zweiten Anschluss (B ) des Verpolschutzes verbunden. Dies sorgt dafür, dass das Gate (G1 ) des ersten N-Kanal-Transistors (NTR ) an das Potenzial des Ein-/Ausgangs (I/O ) gekoppelt ist. - Die ersten Transistoren (
PTR ,NTR ) werden vorzugsweise selbstsperrend ausgeführt. Das bedeutet, dass sie bei einer Gate-Source-Spannung von 0V nicht oder nur sehr wenig Strom leiten. Daher führt die besagte elektrische Verbindung über einen ersten elektrischen Widerstand (R1 ) zu einem Sperren des ersten N-Kanal-Transistors. (NTR ). Statt eines dedizierten ersten elektrischen Widerstands (R1 ) können natürlich auch komplexere Schaltungen (E1 ) diese Rolle übernehmen. Letzten Endes werden Sie aber im Wesentlichen diese Funktion wahrnehmen. - Um seine Funktion als Transfergate wahrnehmen zu können, muss der erste N-Kanal-Transistor (
NTR ) in den erlaubten normalen Betriebsfällen geöffnet sein. Hierfür muss er eine positive Gate-Source-Spannung aufweisen, was äquivalent zu einem Stromfluss durch den besagten ersten elektrischen Widerstand (R1 ) ist. Ist der Ein-/Ausgang (I/O ) mit der Last einer digitalen Signalleitung verbunden, so kann eine gesteuerte elektrische Stromquelle (Is ) elektrischen Strom in den ersten elektrischen Widerstand (R1 ) auf der Seite des Gates (G1 ) des ersten N-Kanal-Transistors (NTR ) einspeisen, sodass der Strom auf der anderen Seite, am zweiten Anschluss (B ) von der angeschlossenen Last aufgenommen wird. Es ist daher sinnvoll, im Normalbetrieb das Gate (G1 ) des N-Kanal-Transistors (NTR ) mit einer gesteuerten elektrischen Stromquelle (Is ) zu verbinden, die diesen Strom treibt und so für eine positive Gate-Source-Spannung am Gate (G1 ) des N-Kanal-Transistors (NTR ) sorgt, die den N-Kanal-Transistor (NTR ) öffnet. - Wenn nun jedoch ein irregulärer Fall eintritt, ist diese positive Gate-Source-Spannung gerade unerwünscht. Dies ist insbesondere dann der Fall, wenn das Potenzial des zweiten Anschlusses (
B ), an dem der besagte erste elektrische Widerstand (R1 ) neben dem N-Kanal-Transistor (NTR ) angeschlossen ist, unter das Potenzial des ersten Pols der Energiequelle (GND ) fällt. In dem Fall schaltet eine Steuerung (ST ), mit der die Stromquelle (Is ) gesteuert wird, die Stromquelle (Is ) ab. Damit sinkt die Gate-Source-Spannung des ersten N-Kanal-Transistors (NTR ) auf null womit der erste N-Kanal-Transistor (NTR ), da selbstsperrend, sperrt. Vorzugsweise wird dabei der Strom der gesteuerten elektrischen Stromquelle (Is ) um mehr als 90% und/oder besser um mehr als 95% reduziert. - Damit die Potenziale definiert sind, ist es vorteilhaft, wenn der Treiber (
DR ), bzw. die Eingangsschaltung (IN ) des Kerns der integrierten CMOS-Schaltung, und der Verpolschutz mit einer elektrischen Verbindung (E2 ,R2 ,GND ) zu einem ersten Pol einer Energiequelle (GND ) versehenen sind und so ein gemeinsames Bezugspotenzial haben. Wird der erste Anschluss (A ) durch den Treiber (TR ) auf ein elektrisches Potenzial gebracht, das oberhalb des Potenzials des besagten ersten Pols der Energiequelle (GND ) liegt, so ist die Gate-Source-Spannung dieses ersten P-Kanal-Transistors (PTR ) negativ, da das Potenzial des Gates (G2 ) des ersten P-Kanal-Transistors (PTR ) mit dem Bezugspotenzial (GND ) über die besagte elektrische Verbindung (E2 ,R2 ) verbunden ist, und er beginnt zu leiten. - Dadurch wird der erste Anschluss (
A ) des Verpolschutzes so lange entladen, biss die verbleibende Gate-Source-Spannung des ersten P-Kanal-Transistors (PTR ) nicht mehr ausreicht, den ersten P-Kanal-Transistor (PTR ) leitend zu halten. Der selbstsperrend ausgeführte erste P-Kanal-Transistor (PTR ) beginnt zu sperren. Dies ist dann der Fall, wenn der erste Anschluss (A ) in etwa das Potenzial des besagten ersten Pols der Energiequelle (GND ) erreicht hat. Durch den zweiten Widerstand (R2 ) bzw. die zweite elektrische Verbindung (E2 ) wird das Gate (G2 ) des ersten P-Kanal-Transistors (PTR ) ja dauerhaft mit dem elektrischen Potenzial des besagten ersten Pols der Energiequelle (GND ) belegt. Daher kann der innere erste Anschluss (A ) nicht unter das Potenzial des besagten ersten Pols der Energiequelle (GND ) aufgrund eines leitenden ersten P-Kanal-Transistors (PTR ) fallen, da diese Beschaltung des Gates (G2 ) des P-Kanal-Transistors (PTR ) ein Leitfähigwerden des ersten P-Kanal-Transistors (PTR ) zuverlässig verhindert. - Darüber hinaus hat die erfindungsgemäße Konstruktion aufgrund der Diodeneigenschaften der N-Wannen (
NW ,NW' ) die Eigenschaft, dass das Potenzial des ersten Anschlusses (A ) nicht unter das Potenzial des Substrates (SUB ) fallen kann, da dann die besagten Wanne-Substrat-Dioden öffnen. - Natürlich könnte diese Effekte in einer beispielsweise mit SiO2 speziell isolierten Konstruktion, bei der die Bauteile in isolierten Wannen (
NWI ,NWI' ) statt in N-Wannen (NW ,NW' ) auf einem SOI-Substrat liegen, durch eine separate Diode erreicht werden. Die erfindungsgemäß vorteilhafte Eigenschaft kann daher so formuliert werden, dass der Treiber (TR ) und/oder eine spezielle Schaltung, z.B. eine gesonderte Diode, und/oder die Wanne (NW )/ Substrat (SUB )-Diode durch deren elektrische Charakteristik oder eine Steuerung (ST), den ersten Anschluss (A ) mit dem ersten Pol der Energiequelle (GND ) elektrisch verbindet und/oder den Widerstand einer solchen Verbindung um mehr als 90% oder 95% vermindert, wenn das Potenzial des ersten Anschlusses (A ) und/oder das Potenzial des zweiten Anschlusses (B ) unter das Potenzial des ersten Anschlusses der Energiequelle (GND ) fällt. Natürlich ist es dabei denkbar, dass erst eine Schaltschwelle, beispielsweise die Schwellspannung einer Diode, überschritten werden muss. Insofern ist von dem Potenzial des ersten Anschlusses der Energiequelle (GND ) noch die Spannung der Schaltschwelle des verbindenden Elements, beispielsweise der Wanne (NW )/ Substrat (SUB )-Diode, noch abzuziehen. - Um das Gate (
G2 ) des ersten P-Kanal-Transistors (PTR ) auf einen definierten Wert zu legen, wird das Gate (G2 ) des ersten P-Kanal-Transistors (PTR ) mit einer elektrischen Verbindung, hier einem zweiten elektrischen Widerstand (R2 ), mit dem ersten Pol einer Energiequelle (GND ) verbunden. Ebenso werden der Treiber (DR ) und ebenso eine Eingangsschaltung (IN ) mit diesem Referenzpotenzial, dem ersten Pol einer Energiequelle (GND ), über einen entsprechenden Anschluss mit diesem Referenzpotenzial, dem ersten Pol einer Energiequelle (GND ), verbunden. - Es ist nun besonders vorteilhaft, wenn durch eine spezielle Halbleiterstruktur der Verpolschutz besonders kompakt gestaltet wird. Eine solche Halbleiterstruktur weist zunächst ein Substrat (
SUB ) aus einem Halbleitermaterial das schwach dotiert ist und einen zweiten Leitungstyp, insbesondere hier einen P-Leitungstyp, auf. Des Weiteren weist sie ein in dem Substrat (SUB ) ausgebildetes, schwach dotiertes erstes Gebiet (NW ) eines ersten Leitungstyps, insbesondere hier eines N-Leitungstyps, auf. In dem besagten ersten Gebiet (NW ) ist ein stark dotiertes erstes Drain-Gebiet (D1 ) vom ersten Leitungstyp, insbesondere von einem N-Leitungstyp, ausgebildet. In dem ersten Gebiet (NW ) wiederum ist ein von dem ersten Drain-Gebiet (D1 ) beabstandetes und schwach dotiertes zweites Gebiet (PDX ) eines zweiten Leitungstyps, insbesondere hier eines P-Leitungstyps, ausgebildet. In dem zweiten Gebiet (PDX ) ist wiederum ein stark dotiertes erstes Source-Gebiet (S1 ) vom ersten Leitungstyp, insbesondere hier vom N-Leitungstyp, gefertigt. Um die Transistorfunktion sicherzustellen, ist ein Gate (G1 ) zwischen dem ersten Source-Gebiet (S1 ) und dem ersten Drain-Gebiet (D1 ) platziert. Zur Selbstjustierung fluchtet die auf der Seite des ersten Source-Gebiets (S1 ) liegende Kante (GKS ) der Gate (G1 ) mit der Gate-seitigen Kante (SK ) des ersten Source-Gebiets (S1 ) im Wesentlichen. Diese Übereinstimmung wird typischerweise durch die abschattende Wirkung des Gate-Materials während der Implantation des ersten Source-Gebietes (S1 ) erreicht. Gleichzeitig erstreckt sich das Gate (G1 ) über das zweite Gebiet (PDX ) und das erste Gebiet (NW ) und den ersten Kanal (CH1 ). Dabei ist die Drain-seitige Kante (GKD ) des Gate (G1 ) von der Gate-seitigen Kante (DK ) des Drain-Gebiets (D1 ) beabstandet. Dabei weist das zweite Gebiet (PDX ) eine einer gewünschten Schwellenspannung entsprechende Oberflächen- Dotierungskonzentration und eine der gewünschten Ausgangsspannungsfestigkeit entsprechende Durchbruchspannung zum ersten Gebiet (NW ) auf. - Nun ist es denkbar, die beiden ersten Transistoren (
NTR ,PTR ) in unterschiedlichen Wannen (NW ,NW' ) zu fertigen. In diesem Fall ist in dem Substrat (SUB ) ein schwach dotiertes viertes Gebiet (NW' ) eines ersten Leitungstyps, insbesondere eines N-Leitungstyps, gefertigt, dass eben diese zweite N-Wanne darstellt. Im Fall einer gemeinsamen N-Wanne ist dieses schwach dotiertes viertes Gebiet (NW' ) eines ersten Leitungstyps mit dem ersten Gebiet (NW ) identisch und/oder bildet mit diesem eine Einheit. - Für den ersten P-Kanal-Transistor (
PTR ) ist in dem vierten Gebiet (NW' ) ein stark dotiertes zweites Drain-Gebiet (D2 ) eines P-Kanal-Transistors (PTR ) vom zweiten Leitungstyp, insbesondere von einem P-Leitungstyp, gefertigt. Des Weiteren weist sie ein stark dotiertes zweites Source-Gebiet (S2 ) vom ersten Leitungstyp, insbesondere hier vom P-Leitungstyp, auf. Für die Transistorfunktion ist die Struktur mit einem zweiten Gate (G2 ) zwischen dem zweiten Source-Gebiet (S2 ) und dem zweiten Drain-Gebiet (D2 ) versehen. Das zweite Gate (G2 ) erstreckt sich über das erste Gebiet (NW ) zwischen dem zweiten Drain (D2 ) und dem zweiten Source (S2 ). Das zweite Source Gebiet (S2 ) mit ist dem ersten Drain Gebiet (D1 ) elektrisch verbunden. Beide bilden den besagten ersten Anschluss (A ) des Verpolschutzes. - Ebenso ist das zweite Drain-Gebiet (
D2 ) mit dem ersten Source-Gebiet (S1 ) elektrisch verbunden. Diese beiden Gebiete bilden den besagten zweiten Anschluss (B ) des Verpolschutzes. - Es ist üblich, dass das Substrat auf ein definiertes Potenzial gelegt wird, um die Wannen-Substrat-Diode zuverlässig zu sperren. Damit die Ströme gut aufgenommen werden können, ist es sinnvoll, das Substrat (
SUB ) mit einem ersten Pol der Energieversorgung (GND ) zu verbinden. - Die erfindungsgemäße Vorrichtung nutzt also ein Transfergatter, dass im Gegensatz zum Stand der Technik aus einem Hochvolt- N-Kanal-MOS-Transistor (
NTR ) und einem P-Kanal-MOS-Transistor (PTR ) besteht, wobei die beiden Transistoren parallel geschaltet sind und wobei die Parallelschaltung einen ersten Anschluss (A ) und einen zweiten Anschluss (B ), an denen das Drain des einen Transistors jeweils mit dem Source des anderen Transistors verbunden ist, aufweist. Um nun das Transfergatter durchzuschalten wird in der erfindungsgemäßen Vorrichtung dafür Sorge getragen, dass in den relevanten Anwendungsfällen die Spannung an dem Gate des Hochvolt-N-Kanal-Transistors (NTR ) gegenüber dem zweiten Anschluss (B ) in zumindest in diesen Arbeitszuständen positiv ist und gleichzeitig die Spannung an dem Gate des P-Kanal-Transistors (PTR ) gegenüber dem ersten Anschluss (A ) negativ ist. Das besondere Kennzeichen ist dabei, dass beide Transistoren vorzugsweise in einer gemeinsamen N-Wanne (NW , NIW) liegen. Sofern dies nicht möglich ist, und die Transistoren in einer separaten N-Wanne (NW ,NW' ,NIW ,NIW' ) untergebracht werden, so sind dann doch zumindest die Wannenanschlüsse miteinander elektrisch auf der Seite des Drains (D1 ) des Hochvolt-N-Kanal-Transistors (NTR ) verbunden. Dieses Drain (D1 ) und das Source (S2 ) des P-Kanal-Transistors (PTR ) sind wiederum mit dem ersten Anschluss (A ) elektrisch verbunden. - Um die Hochspannungsfestigkeit herzustellen, besitzt der Hochvolt-N-Kanal-Transistor (
NTR ), der als Drain-Kontakt ein hoch N-dotiertes Drain-Gebiet (D1 ) aufweist, ein dieses umgebendes schwach P-dotierten Gebiet (PDX ) auf, das innerhalb der N-Wanne (NW ) des Hochvolt-N-Kanal-Transistors (NTR ) liegt. - Wird die erfindungsgemäße Vorrichtung auf einem N-Substrat gefertigt, so kehren sich die Dotierungen und Spannungen um. Ein entsprechendes Transfergatter, dass im Gegensatz zum Stand der Technik aus einem Hochvolt-P-Kanal-MOS-Transistor (
PTR2 ) und einem N-Kanal-MOS-Transistor (NTR2 ) besteht, wobei die beiden Transistoren wieder parallel geschaltet sind und wobei die Parallelschaltung wieder einen ersten Anschluss (A ) und einen zweiten Anschluss (B ), an denen das Drain des einen Transistors jeweils mit dem Source des anderen Transistors verbunden ist, aufweist. Um nun das Transfergatter durchzuschalten wird in der erfindungsgemäßen Vorrichtung auf einem N-dotierten Substrat dafür Sorge getragen, dass in den relevanten Anwendungsfällen die Spannung an dem Gate des Hochvolt-P-Kanal-Transistors (PTR2 ) gegenüber dem zweiten Anschluss (B ) in zumindest in diesen Arbeitszuständen negativ ist und gleichzeitig die Spannung an dem Gate des N-Kanal-Transistors (NTR2 ) gegenüber dem ersten Anschluss (A ) positiv ist. Das besondere Kennzeichen ist dabei, dass beide Transistoren vorzugsweise nun in einer gemeinsamen P-Wanne (PW ) liegen. Sofern dies nicht möglich ist, und die Transistoren in einer separaten P-Wanne (PW ,PW' ,PIW' ) untergebracht werden, so sind dann doch zumindest die Wannenanschlüsse miteinander elektrisch auf der Seite des Drains (D1 ) des Hochvolt-P-Kanal-Transistors (PTR2 ) verbunden. Dieses Drain (D1 ) und das Source (S2 ) des N-Kanal-Transistors (NTR2 ) sind wiederum mit dem ersten Anschluss (A ) elektrisch verbunden. - Um die Hochspannungsfestigkeit herzustellen besitzt der Hochvolt-P-Kanal-Transistor (
PTR ), der als Drain-Kontakt ein hoch P-dotiertes Drain-Gebiet (D1 ) aufweist, ein dieses umgebendes schwach N-dotierten Gebiet (NDX ) auf, das innerhalb der P-Wanne (PW ,PIW ) des Hochvolt-P-Kanal-Transistors (PTR2 ) liegt. - Im Folgenden wird die Erfindung anhand der beigefügten Zeichnungen noch weiter erläutert.
-
1 zeigt die die Verschaltung des Verpolschutzes am Ein-/Ausgang einer integrierten Schaltung in einer P-Substrat basierenden CMOS Technologie -
2 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einer P-Substrat basierenden CMOS Technologie. -
3 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einer P-Substrat basierenden CMOS-Technologie mit zwei getrennten N-Wannen (NW ,NW' ) für den ersten P-Kanal-Transistor (PTR ) und den ersten N-Kanal-Transistor (NTR ) -
4 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einem P-Substrat basierenden CMOS-SOI-Technologie mit zwei getrennten N-Wannen (NW ,NW' ) für den ersten P-Kanal-Transistor (PTR ) und den ersten N-Kanal-Transistor (NTR ) -
5 zeigt die die Verschaltung des Verpolschutzes am Ein-/Ausgang einer integrierten Schaltung in einer N-Substrat basierenden CMOS-Technologie -
6 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einer N-Substrat basierenden CMOS Technologie. -
7 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einer N-Substrat basierenden CMOS-Technologie mit zwei getrennten P-Wannen (NW ,NW' ) für den zweiten N-Kanal-Transistor (NTR2 ) und den zweiten P-Kanal-Transistor (PTR2 ) -
8 zeigt einen beispielhaften Querschnitt durch eine erfindungsgemäße Halbleiterstruktur in einem N-Substrat basierenden CMOS-SOI-Technologie mit zwei getrennten P-Wannen (NW ,NW' ) für den zweiten N-Kanal-Transistor (NTR2 ) und den zweiten P-Kanal-Transistor (PTR2 ) -
1 zeigt die Verschaltung der erfindungsgemäßen Vorrichtung basierend auf einem P-dotierten Substrat. Das erste Gate (G1 ) des ersten N-Kanal-Transistors (NTR ), der typischerweise ein Hochvolt-N-Kanal-Transistor ist, ist über einen ersten elektrischen Widerstand (R1 ), der auch durch eine komplexere Schaltung (E1 ) ersetzt sein kann, mit dem ersten Source (S1 ) des ersten N-Kanal-Transistors (NTR ) verbunden. Hierdurch wird der typischerweise selbstsperrend gefertigte erste N-Kanal-Transistor (NTR ) zunächst gesperrt, da die Gate-Source-Spannung für diesen ersten N-Kanal-Transistor somit zunächst ca. 0V ist. Parallel zu diesem ersten N-Kanal-Transistor (NTR ) ist ein erster P-Kanal-Transistor (PTR ) geschaltet. Dessen Gate (G2 ) wird über einen zweiten elektrischen Widerstand (R2 ) mit dem ersten Pol einer Energiequelle (GND ), der typischerweise das Referenzpotenzial ist, verbunden. Das Drain (D1 ) des ersten N-Kanal-Transistors (NTR ) und das Source (S2 ) des ersten P-Kanal-Transistors (PTR ) bilden zusammen den ersten Anschluss (A ), der auch die Schnittstelle zum inneren integrierten Schaltkreis bildet. Liegt dieser erste Anschluss (A ) potenzialmäßig unterhalb des Potenzials des ersten Pols der Energiequelle (GND ), so wird dieser erste Anschluss (A ) typischerweise durch parasitäre Elemente innerhalb der Schaltung spannungsmäßig angehoben. Die Gate-Source-Spannung des ersten P-Kanal-Transistors (PTR ) ist dann zunächst in etwa0V , weshalb der erste P-Kanal-Transistor (PTR ) sperrt. Das Source (S1 ) des ersten N-Kanal-Transistors (NTR ) und das Drain (D2 ) des ersten P-Kanal-Transistors (PTR ) sind gemeinschaftlich mit dem eigentlichen Ein-/Ausgang der Schaltung (I/O ) verbunden, mit dem auch der besagte erste elektrische Widerstand (R1 ) bzw. die Ersatzschaltung (E1 ) verbunden ist. - Hebt der Ausgang des Treibers (
DR ) der inneren integrierten Schaltung nun den ersten Anschluss (A ) an, so wird der erste P-Kanal-Transistor (PTR ) leitend und kann wiederum den Ein-/Ausgang (I/O ) anheben. Gleichzeitig veranlasst eine Stromquelle (ST ) eine Stromquelle (Is ) einen Strom durch den ersten elektrischen Widerstand (R1 ) fließen zu lassen, wodurch an diesem eine Spannung abfällt, die den ersten N-Kanal-Transistor (NTR ) öffnet. - Senkt der Ausgang des Treibers (
DR ) der inneren integrierten Schaltung nun den ersten Anschluss (A ) ab und ist der Ein-/Ausgang auf positivem Potenzial, so veranlasst die besagte Steuerung (ST ) eine Stromquelle (Is ) den ersten N-Kanal-Transistor (NTR ) durchzuschalten. Es ist offensichtlich, dass die Spannung am Ein-/Ausgang dabei den maximalen Stromquellenstrom der Stromquelle (Is ) mal dem Wert des ersten elektrischen Widerstands (R1 ) plus der Betriebsspannung (Vbat ) nicht übersteigen darf. Stromquellen, die Strom auch oberhalb der Betriebsspannung (Vbat ) liefern, sind aus dem Stand der Technik bekannt. - Über einen Schalter (
SW ) kann der erste Anschluss ggf. entladen werden, um definierte Verhältnisse herzustellen. In dem Fall eines geschlossenen Schalters (SW ) sollte der Treiber (DR ) vorzugsweise hochohmig geschaltet sein. -
2 zeigt einen beispielhaften Querschnitt durch eine entsprechend Halbleiterstruktur für den Fall einer P-Substrat basierenden CMOS-Technologie. In einem schwach P-dotierten Substrat (SUB ) ist eine schwach N-dotierte N-Wanne (NW ) gefertigt. In dieser wiederum ist der Drain-Anschluss (D1 ) als erstes stark N-dotiertes Drain-Gebiet (D1 ) des ersten N-Kanal-Transistors (NTR ) gefertigt. Da dieser Drain-Anaschluss (D1 ) des ersten N-Kanal-Transistors (NTR ) mit dem ersten Anschluss (A ) und dem Source (S2 ) des ersten P-Kanal-Transistors (PTR ) verbunden ist, agiert dieser erste Anschluss (A ) gleichzeitig als Wannenkontakt für die N-Wanne (NW ). Der entsprechende Source-Kontakt (S1 ) des ersten N-Kanal-Transistors (NTR ) ist auf der anderen Seite des Gates (G1 ) des ersten N-Kanal-Transistors (NTR ) als stark N-dotiertes Source-Gebiet (S1 ) gefertigt. Um die Feldstärken herabzusetzen, ist dieses erste stark N-dotierte Source-Gebiet (S1 ) von einem schwach P-dotiertem zweiten Gebiet (PDX ) umgeben. Dieses zweite schwach P-dotierte Gebiet (PDX ) wird über einen zweiten stark P-dotierten Source-Kontakt (S12 ) angeschlossen. Der zweite stark P-dotierten Source-Kontakt (S12 ) und der erste stark N-dotierten Source-Kontakt (S1 ) sind elektrisch verbunden. Der erste stark N-dotierten Source-Kontakt (S1 ) ist dabei zwischen dem zweiten stark P-dotierten Source-Kontakt (S12 ) und dem Gate (G1 ) des ersten N-Kanal-Transistors (NTR ) platziert. Das Gate (G1 ) des ersten N-Kanal-Transistors (NTR ) ist dabei durch ein Gate-Oxid (GOX ) von dem Substrat (SUB ) bzw. der N-Wanne (NW ) und dem schwach P-dotiertem zweiten Gebiet (PDX ) elektrisch isoliert. Das Gate (G1 ) überlappt dabei den Bereich der Wanne (NW ), der den Kanal (CH1 ) des ersten N-Kanal-Transistors (NTR ) bildet, und Teile des schwach P-dotiertem zweiten Gebiets (PDX ). Typischerweise werden das als stark N-dotierte erste Drain-Gebiet (D1 ) und das stark N-dotierte erstes Source-Gebiet (S1 ) nach der Fertigung des Gates (G1 ) durch Ionenimplantation gefertigt, weshalb die Gate-seitige Kante (DK ) des stark N-dotierten ersten Drain-Gebiets (D1 ) mit der Drain-seitigen Kante (GKD ) des Gates (G1 ) des ersten N-Kanal-Transistors (NTR ) fluchten. - Aus dem gleichen Grund fluchtet die Gate-seitige Kante (SK) des stark N-dotierten ersten Source-Gebiets (
S1 ) mit der die Source-seitigen Kante (SKD ) des Gates (G1 ) des ersten N-Kanal-Transistors (NTR ). - In der gleichen N-Wanne (
NW ) wird auch der erste P-Kanal-Transistor (PTR ) gefertigt. Dieser besteht aus einem dritten stark P-dotierten Source-Gebiet (S2 ) und dem zugehörigen zweiten stark P-dotierten Drain-Gebiet (D2 ) zwischen denen sich das Gate (G2 ) des ersten P-Kanal-Transistors (PTR ) befindet, das wieder durch ein Gate-Oxid (GOX ) elektrisch isoliert ist. Unter dem Gate-Oxid (GOX) bildet sich im Betrieb der Kanal (CH2 ) des ersten P-Kanal-Transistors (PTR ) aus. - Das Substrat ist jeweils über einen Substratkontakt (
SUBC ), der hier hoch P-dotiert ist, angeschlossen. Die einzelnen Bereiche sind in dem Beispiel durch eine Shallow-Trench-Isolation (STI ) voneinander getrennt. Diese Isolation kann beispielsweise auch als LOCOS-Isolation ausgeführt werden. Selbstverständlich können komplexere Metallisierungs-/Isolationsstrukturen, insbesondere Mehrlagen-Verdrahtungen und verschiedenste Passivierungsschichten zum Einsatz kommen, die hier zur Vereinfachung nicht gezeichnet sind. -
3 entspricht weitest gehend der2 mit dem Unterschied, dass der erste P-Kanal-Transistor (PTR ) und der erste N-Kanal-Transistor (NTR ) in jeweils einer separaten Wanne (NW ,NW' ) platziert sind. Dabei ist die N-Wanne des ersten P-Kanal-Transistors (NW' ) über einen separaten hoch N-dotierten N-Wannen-Kontakt (WC ) angeschlossen. Dieser wird mit dem Source (S2 ) des ersten P-Kanal-Transistors und damit mit dem ersten Anschluss (A ) elektrisch verbunden. -
4 entspricht weitestgehend der Zeichnung der3 mit dem Unterschied, dass das Substrat (SUB ) durch eine vergrabene isolierende Schicht (SIO2 ) von einem darunter liegenden Substrat (SUB2 ) getrennt ist. Durch isolierende Gräben, die bis auf diese isolierende Schicht (SIO2 ) hinunter gehen, können bei Bedarf die Bauteile des Verpolschutzes komplett elektrisch isoliert werden. Solche isolierende Gräben, Trenches genannt, sind allerdings nicht in der4 eingezeichnet. - Im Folgenden wir anhand der
5 bis8 die erfindungsgemäße Vorrichtung für den Fall eines N-dotierten Substrates erläutert. -
5 zeigt die Verschaltung der erfindungsgemäßen Vorrichtung basierend auf einem N-dotierten Substrat. Das dritte Gate (G3 ) des zweiten P-Kanal-Transistors (PTR2 ), der typischerweise ein Hochvolt-P-Kanal-Transistor ist, ist über einen ersten elektrischen Widerstand (R1 ), der wie zuvor auch durch eine komplexere Schaltung (E1 ) ersetzt sein kann, mit dem dritten Source (S3 ) des zweiten P-Kanal-Transistors (PTR2 ) verbunden. Hierdurch wird der typischerweise selbstsperrend gefertigte zweite P-Kanal-Transistor (PTR2 ) zunächst gesperrt, da die Gate-Source-Spannung für diesen zweiten P-Kanal-Transistor somit zunächst ca. 0V ist. Parallel zu diesem zweiten P-Kanal-Transistor (PTR2 ) ist ein zweiter N-Kanal-Transistor (NTR2 ) geschaltet. Dessen Gate (G4 ) wird über einen zweiten elektrischen Widerstand (R2 ) mit dem zweiten Pol einer Energiequelle (Vbat ), der typischerweise die Betriebsspannung ist, verbunden. Das Drain (D3 ) des zweiten P-Kanal-Transistors (PTR2 ) und das Source (S4 ) des zweiten N-Kanal-Transistors (NTR2 ) bilden zusammen wieder den ersten Anschluss (A ), der wieder die Schnittstelle zum inneren integrierten Schaltkreis bildet. Liegt dieser Pol hier nun oberhalb des Potenzials des ersten Anschlusses (A ), so wird dieser erste Anschluss (A ) typischerweise durch parasitäre Elemente innerhalb der Schaltung abgesenkt. Die Gate-Source-Spannung des zweiten N-Kanal-Transistors (NTR2 ) ist dann zunächst in etwa 0V, weshalb der zweite N-Kanal-Transistor (NTR2 ) sperrt. Das Source (S3 ) des zweiten P-Kanal-Transistors (PTR2 ) und das Drain (D4 ) des zweiten N-Kanal-Transistors (NTR2 ) sind gemeinschaftlich mit dem eigentlichen Ein-/Ausgang der Schaltung (I/O ) verbunden, mit dem auch der besagte erste elektrische Widerstand (R1 ) bzw. die Ersatzschaltung (E1 ) verbunden ist. - Senkt der Ausgang des Treibers (
DR ) der inneren integrierten Schaltung nun den ersten Anschluss (A ) ab, so wird der zweite N-Kanal-Transistor (NTR2 ) leitend und kann wiederum den Ein-/Ausgang (I/O ) absenken. Gleichzeitig veranlasst eine Stromquelle (ST ) eine Stromquelle (Is ) einen Strom durch den ersten elektrischen Widerstand (R1 ,E1 ) fließen zu lassen, wodurch an diesem eine Spannung abfällt, die den zweiten P-Kanal-Transistor (PTR2 ) öffnet. - Hebt der Ausgang des Treibers (
DR ) der inneren integrierten Schaltung nun den ersten Anschluss (A ) an und ist der Ein-/Ausgang (I/O )aufGND -Potenzial, so veranlasst die besagte Steuerung (ST ) eine Stromquelle (Is ) den zweiten P-Kanal-Transistor (PTR2 ) durchzuschalten. Es ist offensichtlich, dass die Spannung am Ein-/Ausgang dabei den maximalen Stromquellenstrom der Stromquelle (Is ) mal dem Wert des ersten elektrischen Widerstands (R1 ), nun aber als negativer Spannungswert bezogen aufGND , nicht unterschreiten darf. Stromquellen, die Strom auch unterhalb des BezugspotenzialsGND liefern, sind aus dem Stand der Technik bekannt. - Über einen Schalter (
SW ) kann der erste Anschluss ggf. entladen werden, um definierte Verhältnisse herzustellen. In dem Fall eines geschlossenen Schalters (SW) sollte der Treiber (DR ) vorzugsweise hochohmig geschaltet sein. -
6 zeigt einen beispielhaften Querschnitt durch eine entsprechende Halbleiterstruktur für den Fall einer N-Substrat basierenden CMOS-Technologie. In einem schwach N-dotierten Substrat (SUB ) ist eine schwach P-dotierte P-Wanne (PW ) gefertigt. In dieser wiederum ist der Drain-Anschluss (D3 ) als erstes stark P-dotiertes Drain-Gebiet (D3 ) des zweiten P-Kanal-Transistors (PTR2 ) gefertigt. Da dieser Drain-Anaschluss (D3 ) des zweiten P-Kanal-Transistors (PTR2 ) mit dem ersten Anschluss (A ) und dem Source (S4 ) des zweiten N-Kanal-Transistors (NTR2 ) verbunden ist, agiert dieser Anschluss gleichzeitig als Wannenkontakt für die P-Wanne (PW ). Der entsprechende Source-Kontakt (S3 ) des zweiten P-Kanal-Transistors (PTR2 ) ist auf der anderen Seite des Gates (G3 ) des zweiten P-Kanal-Transistors (PTR2 ) als stark P-dotiertes Source-Gebiet (S3 ) gefertigt. Um die Feldstärken herabzusetzen, ist dieses erste stark P-dotierte Source-Gebiet (S3 ) von einem schwach N-dotiertem zweiten Gebiet (NDX ) umgeben. Dieses zweite schwach N-dotierte Gebiet (NDX ) wird über einen zweiten stark N-dotierten Source-Kontakt (S32 ) angeschlossen. Der zweite stark N-dotierte Source-Kontakt (S32 ) und der erste stark P-dotierten Source-Kontakt (S3 ) sind elektrisch verbunden. Der erste stark P-dotierten Source-Kontakt (S3 ) ist dabei zwischen dem zweiten stark N-dotierten Source-Kontakt (S32 ) und dem Gate (G3 ) des zweiten P-Kanal-Transistors platzziert. Das Gate (G3 ) des zweiten P-Kanal-Transistors (PTR2 ) ist dabei durch ein Gate-Oxid (GOX ) von dem Substrat (SUB ) bzw. der P-Wanne (PW ) und dem schwach N-dotiertem zweiten Gebiet (NDX ) elektrisch isoliert. Das Gate (G3 ) überlappt dabei den Bereich der Wanne (PW ), der den Kanal (CH3 ) des zweiten P-Kanal-Transistors (PTR2 ) bildet, und Teile des schwach N-dotiertem zweiten Gebiets (NDX ). Typischerweise werden das als stark P-dotierte erste Drain-Gebiet (D3 ) und das stark P-dotierte erste Source-Gebiet (S3 ) nach der Fertigung des Gates (G3 ) durch Ionenimplantation gefertigt, weshalb die Gate-seitige Kante (DK ) des stark P-dotierten ersten Drain-Gebiets (D3 ) mit der die Drain-seitigen Kante (GKD ) des Gates (G3 ) des zweiten P-Kanal-Transistors (PTR2 ) fluchten. - Aus dem gleichen Grund fluchtet die Gate-Seitige Kante (
SK ) des stark P-dotierten ersten Source-Gebiets (S3 ) mit der die Source-seitigen Kante (SKD ) des Gates (G3 ) des zweiten P-Kanal-Transistors (PTR2 ). - In der gleichen P-Wanne (
PW ) wird auch der zweite N-Kanal-Transistor (NTR2 ) gefertigt. Dieser besteht aus einem dritten stark N-dotierten Source-Gebiet (S4 ) und dem zugehörigen zweiten stark N-dotierten Drain-Gebiet (D4 ) zwischen den sich das Gate (G4 ) des zweiten N-Kanal-Transistors (NTR2 ) befindet, das wieder durch ein Gate-Oxid (GOX ) elektrisch isoliert ist. Unter dem Gate-Oxid (GOX ) bildet sich im Betrieb der Kanal (CH2 ) des zweiten N-Kanal-Transistors (NTR2 ) aus. - Das Substrat ist jeweils über einen Substratkontakt (
SUBC ), der hier nun hoch N-dotiert ist, angeschlossen. Die einzelnen Bereiche sind in dem Beispiel durch eine Shallow-Trench-Isolation (STI ) voneinander getrennt. Diese Isolation kann beispielsweise auch als LOCOS-Isolation ausgeführt werden. Selbstverständlich können komplexere Metallisierungs-/Isolationsstrukturen, insbesondere Mehrlagen-Verdrahtungen und verschiedenste Passivierungsschichten zum Einsatz kommen, die hier zur Vereinfachung nicht gezeichnet sind. -
7 entspricht weitest gehend der5 mit dem Unterschied, dass der zweite N-Kanal-Transistor (NTR2 ) und der zweite P-Kanal-Transistor (PTR2 ) in jeweils einer separaten P-Wanne (PW ,PW' ) platziert sind. Dabei ist die P-Wanne des zweiten N-Kanal-Transistors (PW' ) über einen separaten hoch P-dotierten P-Wannen-Kontakt (WC ) angeschlossen. Dieser wird mit dem dritten Source-Gebiet (S4 ) des zweiten N-Kanal-Transistors (NTR2 ) und damit mit dem ersten Anschluss (A ) elektrisch verbunden. -
8 entspricht weitestgehend der Zeichnung der7 mit dem Unterschied, dass das Substrat (SUB ) durch eine vergrabene isolierende Schicht (SIO2 ) von einem darunter liegenden Substrat (SUB2 ) getrennt ist. Durch isolierende Gräben, die bis auf diese isolierende Schicht (SIO2 ) hinunter gehen, können bei Bedarf die Bauteile des Verpolschutzes komplett elektrisch isoliert werden. Solche isolierende Gräben, Trenches genannt, sind allerdings nicht in der Figur eingezeichnet. - Bezugszeichenliste
-
- A
- erster Anschluss des Verpolschutzes. Der erste Anschluss (A) stellt den Ausgang des Treibers (DR), den Eingang der Eingangsstufe (IN) des inneren integrierten Schaltkreises und den Eingang des Verpolschutzes bestehend aus den Transistoren (PTR, NTR) dar. Dabei ist dieser Knoten im Falle eines P-dotierten Substrates mit dem Drain (D1) des ersten N-Kanal-Transistors (NTR) und dem Source (S2) des ersten P-Kanal-Transistors (PTR) und im Falle eines N-dotierten Substrates mit dem Drain (D3) des zweiten P-Kanal-Transistors (PTR2) und dem Source (S4) des zweiten N-Kanal-Transistors (NTR2) verbunden.
- B
- zweiter Anschluss des Verpolschutzes. Der erste Anschluss (A) stellt den Ausgang der Schaltung (I/O und den Ausgang des Verpolschutzes bestehend aus den Transistoren (PTR, NTR oder PTR2, NTR2) dar. Dabei ist dieser Knoten im Falle eines P-dotierten Substrates mit dem Source (S1) des ersten N-Kanal-Transistors (NTR) und dem Drain (D2) des ersten P-Kanal-Transistors (PTR) und im Falle eines N-dotierten Substrates mit dem Source (S3) des zweiten P-Kanal-Transistors (PTR2) und dem Drain (D4) des zweiten N-Kanal-Transistors (NTR2) verbunden.
- CH1
- erster Kanal im N-Kanal-Transistor NTR
- CH2
- zweiter Kanal im P-Kanal-Transistor PTR
- CH3
- dritter Kanal im zweiten P-Kanal-Transistor PTR2
- CH4
- vierter Kanal im zweiten N-Kanal-Transistor NTR2
- D1
- Drain des N-Kanal-Transistors (NTR), auch mit Bezug auf die Halbleiterstruktur als stark dotiertes erstes Drain-Gebiet (D1) vom ersten Leitungstyp, insbesondere von einem N-Leitungstyp bezeichnet.
- D2
- Drain des P-Kanal-Transistors (PTR) auch als stark dotiertes zweites Drain-Gebiet (D2) vom zweiten Leitungstyp bezeichnet.
- D3
- Drain des zweiten P-Kanal-Transistors (PTR2), auch mit Bezug auf die Halbleiterstruktur als stark dotiertes erstes Drain-Gebiet (D3) vom ersten Leitungstyp, insbesondere von einem P-Leitungstyp, bezeichnet.
- D4
- Drain des zweiten N-Kanal-Transistors (NTR2) auch als stark dotiertes zweites Drain-Gebiet (D4) vom zweiten Leitungstyp, insbesondere von einem N-Leitungstyp, bezeichnet.
- DK
- Gate-seitigen Kante (DK) des Drain- Gebiets (D1) des N-Kanal-Transistors (NTR), bzw. des Drain- Gebiets (D3) des zweiten P-Kanal-Transistors (PTR2).
- DR
- Treiber. Der Treiber steht ganz allgemein für die Schnittstelle zwischen dem inneren Teil des zu schützenden integrierten CMOS-Schaltkreises und der Außenwelt. Hierbei kann es sich auch nur um einen Eingang handeln.
- E1
- linear oder nichtlinear mit einem zumindest differentiellen ohmschen Widerstand behaftete elektrische Verbindung (E1, R1) zwischen dem Gate (G1) des N-Kanal-Transistors (NTR) bzw. zwischen dem Gate (G3) des zweiten P-Kanal-Transistors (PTR2) auf der einen Seite und dem zweiten Anschluss (B), der wiederum mit dem Ein-/Ausgang (I/O) gekoppelt ist auf der anderen Seite. Es kann sich hierbei auch um eine komplexere Schaltung handeln.
- E2
- linear oder nichtlinear mit einem zumindest differentiellen ohmschen Widerstand behaftete elektrische Verbindung (E2, R2) zwischen dem Gate (G2) des P-Kanal-Transistors (PTR) bzw. dem Gate (G4) des zweiten N-Kanal-Transistors (NTR2) auf der einen Seiten und dem Referenzpotenzial auf der anderen Seite. Es kann sich hierbei auch um eine komplexere Schaltung handeln.
- G1
- Gate des N-Kanal-Transistors (NTR)
- G2
- Gate des P-Kanal-Transistors (PTR) auch als zweites Gate bezeichnet
- G3
- Gate des zweiten P-Kanal-Transistors (PTR2)
- G4
- Gate des zweiten N-Kanal-Transistors (NTR2) auch als viertes Gate bezeichnet
- GKD
- die Drain-seitige Kante (GKD) des Gates (G1) des N-Kanal-Transistors (NTR) bzw. des Gates (G3) des zweiten P-N-Kanal-Transistors (PTR2)
- GKS
- auf der Seite des ersten Source-Gebiets (S1) liegende Kante des Gate (G1) des N-Kanal-Transistors (NTR) bzw. des Gate (G3) des zweiten P-Kanal-Transistors (PTR2)
- GND
- Referenzpotenzial. Es handelt sich um den ersten Pol einer Energiequelle. Hierbei handelt es sich typischerweise um das Massepotenzial
- I/O
- Ein-Ausgang des Schaltreises
- IN
- Eingangsstufe der inneren integrierten Schaltung
- Is
- gesteuerte elektrische Stromquelle
- NDX
- schwach dotiertes zweites Gebiet (NDX) eines zweiten Leitungstyps, insbesondere eines N-Leitungstyps.
- NTR
- erster Hochvolt-N-Kanal-Transistor (vorzugsweise selbstsperrend) auf einem P-Substrat in einer N-Wanne (NW) gefertigt.
- NTR2
- zweiter N-Kanal-Transistor (vorzugsweise selbstsperrend) auf einem N-Substrat in einer P-Wanne (PW') gefertigt.
- NW
- N-Wanne für die Transistoren, auch mit schwach dotiertes, erstes Gebiet (NW) eines ersten Leitungstyps, insbesondere eines N-Leitungstyps, bezeichnet.
- NW'
- optionale N-Wanne für den P-Kanal-Transistor (PTR) schwach dotiertes viertes Gebiet (NW') eines ersten Leitungstyps bezeichnet. Diese Wanne kann mit der N-Wanne (NW) identisch sein und/oder eine Einheit mit derselben bilden. In der Regel handelt es sich um die N-Wanne des P-Kanal-Transistors (PTR).
- NWI
- N-Wanne für die Transistoren auf P-SOI-Substrat
- NWI'
- optionale N-Wanne für den P-Kanal-Transistor (PTR) auf P-SOI-Substrat
- PDX
- schwach dotiertes zweites Gebiet (PDX) eines zweiten Leitungstyps, insbesondere eines P-Leitungstyps.
- PTR
- erster P-Kanal-Transistor (vorzugsweise selbstsperrend).
- PTR2
- zweiter P-Kanal-Transistor (vorzugsweise selbstsperrend) auf einem N-Substrat in einer P-Wanne (PW') gefertigt.
- PW
- P-Wanne für die Transistoren, auch mit schwach dotiertes, erstes Gebiet (PW) eines ersten Leitungstyps, insbesondere eines P-Leitungstyps, bezeichnet.
- PW'
- optionale P-Wanne für den zweiten N-Kanal-Transistor (NTR2) schwach dotiertes viertes Gebiet (PW') eines ersten Leitungstyps bezeichnet. Diese Wanne kann mit der P-Wanne (PW) identisch sein und/oder eine Einheit mit derselben bilden. In der Regel handelt es sich um die P-Wanne des zweiten N-Kanal-Transistors (NTR2).
- PWI
- P-Wanne für die Transistoren auf N-SOI-Substrat
- PWI'
- optionale P-Wanne für den zweiten N-Kanal-Transistor (NTR2) auf N-SOI-Substrat
- R1
- erster elektrischer Widerstand. Der erste elektrische Widerstand kann auch durch eine komplexere Schaltung (E1) ersetzt werden.
- R2
- zweiter elektrischer Widerstand. Der zweite elektrische Widerstand kann auch durch eine komplexere Schaltung (E2), die sich ggf. auch nicht ohmsch, also beispielsweise nichtlinear oder mit Hysteresen behaftet, verhalten kann, ersetzt werden.
- S1
- Source des N-Kanal-Transistors (NTR), auch als stark N-dotiertes erstes Source-Gebiet (S1) vom ersten Leitungstyp bezeichnet.
- S12
- zweiter stark P-dotierter Source-Kontakt (S12) des ersten N-Kanal-Transistors (NTR), der auch als zweites hoch P-dotiertes Source-Gebiet vom zweiten Ladungstyp bezeichnet wird.
- S2
- Source des P-Kanal-Transistors (PTR), auch als stark dotiertes drittes Source-Gebiet (S2) vom ersten Leitungstyp bezeichnet.
- S3
- Source des zweiten P-Kanal-Transistors (PTR2), auch als stark P-dotiertes erstes Source-Gebiet (S3) vom ersten Leitungstyp bezeichnet.
- S32
- zweiter stark N-dotierter Source-Kontakt (S32) des zweiten P-Kanal-transistors (PTR2), der auch als zweites hoch N-dotiertes Source-Gebiet vom zweiten Ladungstyp bezeichnet wird.
- S4
- Source des zweiten N-Kanal-Transistors (NTR2), auch als stark N-dotiertes drittes Source-Gebiet (S4) vom ersten Leitungstyp bezeichnet.
- Sk
- Gate-seitige Kante (SK) des ersten Source-Gebiets (S1)
- St
- Steuerung die die gesteuerte elektrische Stromquelle (Is) steuert.
- STI
- Shallow-Trench-Isolation
- SUB
- Substrat aus einem Halbleitermaterial das schwach dotiert ist und einen zweiten Leitungstyp, insbesondere einen P-Leitungstyp, aufweist. Das Substrat ist insbesondere bei einer CMOS-Technik typischerweise schwach P-dotiert. Natürlich sind auch schwach N-dotierte Substrate denkbar. In diesen Fällen werden für alle Dotierungen die komplementären Dotierungen verwendet. Die
- SUBC
- Beschreibung oben basiert auf einem schwach P-dotiertem Substrat. Im Falle eines schwach N-dotierten Substrates werden statt P-dotierter Bereiche der obigen Beschreibung N-dotierte Bereiche verwendet und statt N-dotierter Bereiche P-dotierte Bereiche. Insofern umfasst diese Offenbarung beide Grundvarianten. Substratkontakt
- WC
- Wannenkontakt. Im Falle eines P-dotierten Substrates ist der Wannenkontakt als hoch N-dotiertes Gebiet ausgeführt. Im Falle eines N-dotierten Substrates (SUB) ist der Wannenkontakt als hoch P-dotiertes Gebiet ausgeführt.
Claims (4)
- Verfahren zum Schutz einer integrierten CMOS Schaltung vor Verpolung dadurch gekennzeichnet, dass es als Verpolschutz eine Schaltung verwendet, die a. auf der einen Seite mit einem ersten Anschluss (A) mit einem Treiber (DR) des integrierten CMOS Schaltkreises verbunden ist und b. die eine Parallelschaltung aus einem N-Kanal-Transistor (NTR) und einem P-Kanal-Transistor (PTR) aufweist und c. wobei der N-Kanal-Transistor (NTR) ein Hochvolttransistor ist und d. wobei der P-Kanal-Transistor (PTR) kein Hochvolttransistor ist und e. wobei die Schaltung einen ersten Anschluss (A) aufweist, mit dem das Source (S2) des P-Kanal-Transistors (PTR) und das Drain (D1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und f. wobei die Schaltung einen zweiten Anschluss (B) aufweist, mit dem das Drain (D2) des P-Kanal-Transistors (PTR) und das Source (S1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und g. wobei sowohl der Hochvolt-N-Kanal-Transistor (NTR) als auch der P-Kanal-Transistor (PTR) P- P-in einer gemeinsamen N-Wanne (NW) liegen und h. wobei die N-Wanne (NW) sich in einem P-dotierten Substrat (Sub), das auch eine weitere P-dotierten Wanne sein kann, befindet und i. wobei der Wannenanschluss (D1) der N-Wanne (NW) mit dem ersten Anschluss (A) elektrisch verbunden ist und j. wobei der zweite Anschluss (B) mit dem Eingang und/oder Ausgang des integrierten CMOS Schaltkreises (I/O) verbunden ist.
- Verfahren zum Schutz einer integrierten CMOS Schaltung vor Verpolung dadurch gekennzeichnet, dass es als Verpolschutz eine Schaltung verwendet, die a. auf der einen Seite mit einem ersten Anschluss (A) mit einem Treiber (DR) des integrierten CMOS Schaltkreises verbunden ist und b. wobei die Schaltung eine Parallelschaltung aus einem Hochvolt-N-Kanal-Transistor (NTR) und einem P-Kanal-Transistor (PTR) aufweist und c. wobei die Schaltung einen ersten Anschluss (A) aufweist, mit dem das Source (S2) des P-Kanal-Transistors (PTR) und das Drain (D1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und d. wobei die Schaltung einen zweiten Anschluss (B) aufweist, mit dem das Drain (D2) des P-Kanal-Transistors (PTR) und das Source (S1) des Hochvolt-N-Kanal-Transistors (NTR) verbunden ist und e. wobei sowohl der Hochvolt-N-Kanal-Transistor (NTR) als auch der P-Kanal-Transistor (PTR) in je einer N-Wanne (NW, NW') liegen, die elektrisch verbunden sind, und f. wobei die N-Wannen (NW, NW') sich in einem P-dotierten Substrat (Sub), das auch eine weitere P-dotierten Wanne sein kann, befinden und g. wobei die Wannenanschlüsse (WC, D1) dieser Wannen (NW, NW') mit dem ersten Anschluss (A) und untereinander elektrisch verbunden sind und h. wobei der zweite Anschluss (B) mit dem Eingang und/oder Ausgang des integrierten CMOS Schaltkreises (I/O) verbunden ist.
- Verfahren zum Schutz einer integrierten CMOS Schaltung vor Verpolung dadurch gekennzeichnet, dass es als Verpolschutz eine Schaltung verwendet, die eine Transistorstruktur aufweist, a. die ein Substrat (SUB) oder eine erste P-Wanne aus einem Halbleitermaterial, das schwach dotiert ist und einen P-Leitungstyp besitzt, aufweist und, b. wobei sie ein in dem Substrat (SUB) oder der ersten P-Wanne ausgebildeten, schwach dotiertes, erstes Gebiet (NW) eines N-Leitungstyps aufweist und c. wobei sie ein in dem ersten Gebiet (NW) ausgebildetes, stark dotiertes, erstes Drain-Gebiet (D1) vom N-Leitungstyp aufweist und, d. wobei sie ein in dem ersten Gebiet (NW) ausgebildetes und von dem ersten Drain-Gebiet (D1) beabstandetes, schwach dotiertes, zweites Gebiet (PDX) eines P-Leitungstyps aufweist und e. wobei sie ein in dem zweiten Gebiet (PDX) ausgebildetes, stark dotiertes, erstes Source-Gebiet (S1) vom N-Leitungstyp, aufweist und f. wobei sie ein in dem zweiten Gebiet (PDX) ausgebildetes, stark dotiertes, zweites Source-Gebiet (S12) vom P-Leitungstyp, aufweist, das mit dem ersten Source-Gebiet (S1) elektrisch verbunden ist, und g. wobei sie ein Gate (G1) zwischen dem ersten Source-Gebiet (S1) und dem ersten Drain-Gebiet (D1) aufweist und h. wobei die auf der Seite des ersten Source-Gebiets (S1) liegende Kante (GKS) des Gate (G1) mit der Gate-seitigen Kante (SK) des ersten Source-Gebiets (S1) fluchtet und i. wobei das Gate (G1) sich über das zweite Gebiet (PDX) und das erste Gebiet (NW) und den ersten Kanal (CH1) erstreckt und j. wobei die Drain-seitige Kante (GKD) des Gate (G1) von der Gate-seitigen Kante (DK) des Drain-Gebiets (D1) beabstandet ist und, k. wobei das zweite Gebiet (PDX) eine i. einer gewünschten Schwellenspannung entsprechende Oberflächen- Dotierungskonzentration und ii. eine der gewünschten Ausgangsspannungsfestigkeit entsprechende Durchbruchspannung zum ersten Gebiet (NW) aufweist und 1. wobei sie ein in dem ersten Gebiet (NW) ausgebildetes stark dotiertes zweites Drain-Gebiet (D2) eines Transistors (PTR) vom P-Leitungstyp aufweist und, m. wobei sie ein stark dotiertes drittes Source-Gebiet (S2) vom N-Leitungstyp aufweist und n. wobei sie ein zweites Gate (G2) zwischen dem dritten Source-Gebiet (S2) und dem zweiten Drain-Gebiet (D2) aufweist und o. wobei das zweite Gate (G2) sich über das erste Gebiet (NW) zwischen dem zweiten Drain-Gebiet (D2) und dem dritten Source-Gebiet (S2) erstreckt und p. wobei das dritte Source-Gebiet (S2) mit dem ersten Drain-Gebiet (D1) elektrisch verbunden ist und einen ersten Anschluss (A) des Verpolschutzes bildet und q. wobei das zweite Drain-Gebiet (D2) mit dem ersten Source-Gebiet (S1) elektrisch verbunden ist und einen zweiten Anschluss (B) des Verpolschutzes und den Wannenkontakt des zweiten Gebiets (PDX) bildet.
- Verfahren zum Schutz einer integrierten CMOS Schaltung vor Verpolung dadurch gekennzeichnet, dass es als Verpolschutz eine Schaltung verwendet, die ein Transfergatter aufweist a. das einen Hochvolt-N-Kanal-MOS-Transistor (NTR) und b. einem P-Kanal-MOS-Transistor (PTR) aufweist und c. wobei die beiden Transistoren (NTR, PTR) parallel geschaltet sind und d. wobei die Parallelschaltung einen ersten Anschluss (A) und einen zweiten Anschluss (B), an denen das Drain des einen Transistors jeweils mit dem Source des anderen Transistors verbunden ist, aufweist und e. wobei die Spannung an dem Gate des N-Kanal-Transistors (NTR) gegenüber dem zweiten Anschluss (B) in zumindest einem bestimmungsgemäßen Arbeitszustand positiv ist und gleichzeitig die Spannung an dem Gate des P-Kanal-Transistors (PTR) gegenüber dem ersten Anschluss (A) in zumindest einem bestimmungsgemäßen Arbeitszustand negativ ist und f. wobei beide Transistoren (NTR, PTR) in jeweils einer N-Wanne (NW, NW') liegen, die jeweils mit dem ersten Anschluss (A) und untereinander elektrisch verbunden sind, und g. wobei der Hochvolt-N-Kanal-Transistor (NTR) ein hoch N-dotiertes Drain-Gebiet (D1) aufweist, das von einem schwach P-dotierten Gebiet (PDX) umgeben ist und innerhalb der N-Wanne (NW) des Hochvolt-N-Kanal-Transistors (NTR) liegt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015004237.8A DE102015004237B4 (de) | 2014-04-14 | 2015-03-30 | Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014005788 | 2014-04-14 | ||
DE102014005788.7 | 2014-04-14 | ||
DE102014017146.9 | 2014-11-14 | ||
DE102014017146.9A DE102014017146A1 (de) | 2014-04-14 | 2014-11-14 | Rail-to-Rail-Verpolschutz für den kombinierten Ein-/Ausgang eine integrierten CMOS Schaltkreises auf einem P-Substrat |
DE102015004237.8A DE102015004237B4 (de) | 2014-04-14 | 2015-03-30 | Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015004237A1 DE102015004237A1 (de) | 2015-10-15 |
DE102015004237B4 true DE102015004237B4 (de) | 2019-01-03 |
Family
ID=54192998
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014017146.9A Pending DE102014017146A1 (de) | 2014-04-14 | 2014-11-14 | Rail-to-Rail-Verpolschutz für den kombinierten Ein-/Ausgang eine integrierten CMOS Schaltkreises auf einem P-Substrat |
DE102015004237.8A Active DE102015004237B4 (de) | 2014-04-14 | 2015-03-30 | Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014017146.9A Pending DE102014017146A1 (de) | 2014-04-14 | 2014-11-14 | Rail-to-Rail-Verpolschutz für den kombinierten Ein-/Ausgang eine integrierten CMOS Schaltkreises auf einem P-Substrat |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE102014017146A1 (de) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3535788A1 (de) | 1985-09-03 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Verpolungsschutz fuer schaltungsanordnungen |
DE4334515C1 (de) | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | Verpolungsschutz für integrierte elektronische Schaltkreise in CMOS-Technik |
DE4424480A1 (de) | 1994-07-12 | 1996-01-18 | Daimler Benz Aerospace Ag | Treiberschaltung |
DE19640272C2 (de) | 1996-09-30 | 1998-07-23 | Siemens Ag | Verpolschutzschaltung für integrierte Schaltkreise |
US6686233B2 (en) | 2000-11-03 | 2004-02-03 | Telefonaktiebolaget Lm Ericsson | Integration of high voltage self-aligned MOS components |
DE10314601B4 (de) | 2003-03-31 | 2005-04-21 | Infineon Technologies Ag | Halbleiterschaltung mit einer Schutzschaltung gegen Verpolung bzw. Über- oder Unterspannung am Ausgang |
DE69927663T2 (de) | 1999-01-29 | 2006-06-01 | Fairchild Semiconductor Corp. | Über- oder unterspannungstolerantes Transfergatter |
US7304526B2 (en) | 2003-10-23 | 2007-12-04 | Nxp B.V. | Switching circuit for handling signal voltages greater than the supply voltage |
JP2011222549A (ja) | 2010-04-02 | 2011-11-04 | Seiko Epson Corp | 静電気保護回路及び集積回路 |
US20110292553A1 (en) * | 2010-05-31 | 2011-12-01 | Samsung Electronics Co., Ltd. | Integrated circuit device and electrostatic discharge protecting circuit thereof |
US20110292533A1 (en) | 2010-05-31 | 2011-12-01 | Kabushiki Kaisha Toshiba | Magnetic disk drive and method for rewriting data block |
US20120184077A1 (en) | 2009-03-27 | 2012-07-19 | Bahl Sandeep R | Configuration and Fabrication of Semiconductor Structure in Which Source and Drain Extensions of Field-effect Transistor Are Defined with Different Dopants |
US20130045577A1 (en) | 2011-08-16 | 2013-02-21 | Richtek Technology Corporation, R.O.C. | Manufacturing method of high voltage device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498554A (en) * | 1994-04-08 | 1996-03-12 | Texas Instruments Incorporated | Method of making extended drain resurf lateral DMOS devices |
-
2014
- 2014-11-14 DE DE102014017146.9A patent/DE102014017146A1/de active Pending
-
2015
- 2015-03-30 DE DE102015004237.8A patent/DE102015004237B4/de active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3535788A1 (de) | 1985-09-03 | 1986-02-20 | Siemens AG, 1000 Berlin und 8000 München | Verpolungsschutz fuer schaltungsanordnungen |
DE4334515C1 (de) | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | Verpolungsschutz für integrierte elektronische Schaltkreise in CMOS-Technik |
DE4424480A1 (de) | 1994-07-12 | 1996-01-18 | Daimler Benz Aerospace Ag | Treiberschaltung |
DE19640272C2 (de) | 1996-09-30 | 1998-07-23 | Siemens Ag | Verpolschutzschaltung für integrierte Schaltkreise |
DE69927663T2 (de) | 1999-01-29 | 2006-06-01 | Fairchild Semiconductor Corp. | Über- oder unterspannungstolerantes Transfergatter |
US6686233B2 (en) | 2000-11-03 | 2004-02-03 | Telefonaktiebolaget Lm Ericsson | Integration of high voltage self-aligned MOS components |
DE10314601B4 (de) | 2003-03-31 | 2005-04-21 | Infineon Technologies Ag | Halbleiterschaltung mit einer Schutzschaltung gegen Verpolung bzw. Über- oder Unterspannung am Ausgang |
US7304526B2 (en) | 2003-10-23 | 2007-12-04 | Nxp B.V. | Switching circuit for handling signal voltages greater than the supply voltage |
US20120184077A1 (en) | 2009-03-27 | 2012-07-19 | Bahl Sandeep R | Configuration and Fabrication of Semiconductor Structure in Which Source and Drain Extensions of Field-effect Transistor Are Defined with Different Dopants |
JP2011222549A (ja) | 2010-04-02 | 2011-11-04 | Seiko Epson Corp | 静電気保護回路及び集積回路 |
US20110292553A1 (en) * | 2010-05-31 | 2011-12-01 | Samsung Electronics Co., Ltd. | Integrated circuit device and electrostatic discharge protecting circuit thereof |
US20110292533A1 (en) | 2010-05-31 | 2011-12-01 | Kabushiki Kaisha Toshiba | Magnetic disk drive and method for rewriting data block |
US20130045577A1 (en) | 2011-08-16 | 2013-02-21 | Richtek Technology Corporation, R.O.C. | Manufacturing method of high voltage device |
Also Published As
Publication number | Publication date |
---|---|
DE102014017146A1 (de) | 2015-10-15 |
DE102015004237A1 (de) | 2015-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011056317B4 (de) | Halbleiter-ESD-Schaltung und Verfahren | |
DE102015223713B4 (de) | Vorrichtung zum ESD-Schutz und Herstellungsverfahren | |
DE102016106309B4 (de) | Hochgeschwindigkeits-Schnittstellenschutzvorrichtung | |
DE102011054700B4 (de) | Halbleiter-ESD-Bauelement und Verfahren | |
DE102014113636B4 (de) | On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen | |
DE102009037487B4 (de) | Halbleitervorrichtung | |
DE102008036834B4 (de) | Diodenbasiertes ESE-Konzept für Demos-Schutz | |
DE102013218670A1 (de) | Verpolungsschutz für High-Side-Schalter in n-Substrat | |
DE102008034158B4 (de) | Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben | |
DE102018127473A1 (de) | Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung | |
DE102012014860A1 (de) | ESD-Schutz | |
DE10223950B4 (de) | MOS-Leistungstransistor | |
DE69722150T2 (de) | Halbleiteranordnung mit einem Schutzmittel | |
DE19740125A1 (de) | Schaltung zum Entladungsschutz integrierter Schaltkreise | |
DE102004035745A1 (de) | Integrierter Schaltkreis | |
EP0355501B1 (de) | Bipolartransistor als Schutzelement für integrierte Schaltungen | |
EP0166386A2 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik | |
DE102015008141B4 (de) | Robuster Multiplexer und Verfahren zum Betreiben eines robusten Multiplexers | |
DE102015004237B4 (de) | Verfahren zum Schutz eines CMOS Schaltkreises auf einem P-Substrat vor Verpolung | |
DE102015004235B4 (de) | Verfahren zum Schutz eines CMOS Schaltkreises auf einem N-Substrat vor Verpolung | |
DE102006031538A1 (de) | Integrierte Halbleiteranordnung und Herstellverfahren dafür | |
DE102006026691A1 (de) | ESD-Schutzschaltung und -verfahren | |
DE102013106668A1 (de) | Diodenkette | |
DE3821644A1 (de) | Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik | |
DE102015116099B3 (de) | Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R082 | Change of representative | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: ELMOS SEMICONDUCTOR SE, DE Free format text: FORMER OWNER: ELMOS SEMICONDUCTOR AKTIENGESELLSCHAFT, 44227 DORTMUND, DE |