TW201926689A - 高壓半導體裝置結構及半導體裝置結構 - Google Patents

高壓半導體裝置結構及半導體裝置結構 Download PDF

Info

Publication number
TW201926689A
TW201926689A TW107142054A TW107142054A TW201926689A TW 201926689 A TW201926689 A TW 201926689A TW 107142054 A TW107142054 A TW 107142054A TW 107142054 A TW107142054 A TW 107142054A TW 201926689 A TW201926689 A TW 201926689A
Authority
TW
Taiwan
Prior art keywords
region
ring
voltage
semiconductor device
shielding element
Prior art date
Application number
TW107142054A
Other languages
English (en)
Other versions
TWI779133B (zh
Inventor
林宏洲
邱奕正
卡昔克 穆克森
陳益民
林炫政
江文智
張震謙
詹智元
吳國銘
蔡俊琳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926689A publication Critical patent/TW201926689A/zh
Application granted granted Critical
Publication of TWI779133B publication Critical patent/TWI779133B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供高壓半導體裝置結構，高壓半導體裝置結構包含半導體基底，源極環在半導體基底中，以及汲極區在半導體基底中。高壓半導體裝置結構也包含摻雜環圍繞源極環的側面和底部，以及井區圍繞汲極區和摻雜環的側面和底部，井區具有與摻雜環相反的導電型。高壓半導體裝置結構更包含導體電性連接至汲極區，並延伸至井區的周邊上方並橫跨井區的周邊。此外，高壓半導體裝置結構包含遮蔽元件環在導體與半導體基底之間，遮蔽元件環延伸至井區的周邊上方並橫跨井區的周邊。

Description

高壓半導體裝置結構及半導體裝置結構
本發明實施例係有關於半導體技術，且特別是有關於高壓半導體裝置結構及半導體裝置結構。
半導體積體電路(integrated circuit，IC)工業已經歷了快速成長。在積體電路材料和設計上的技術進步產生了數代積體電路，每一代都比前一代具有更小且更複雜的電路。在積體電路的發展史中，功能密度(即每一晶片區互連的裝置數目)增加，同時幾何尺寸(即製造過程中所產生的最小的組件(或線路))縮小。此元件尺寸微縮化的製程一般來說具有增加生產效率與降低相關費用的益處。
高壓或超高壓金屬氧化物半導體(metal-oxide-semiconductor，MOS)電晶體裝置也已廣泛用於各種應用中。超高壓金屬氧化物半導體場效電晶體(MOS field effect transistor，MOSFET)一般以共平面的源極和汲極區來製造。通常來說，超高壓金屬氧化物半導體場效電晶體裝置可以承受高汲極電壓。
然而，由於部件(feature)尺寸持續縮減，高壓金屬氧化物半導體場效電晶體可能更靠近附近的裝置。高壓金屬氧化物半導體場效電晶體可能會影響附近裝置的運作。
在一些實施例中，提供高壓半導體裝置結構，高壓半導體裝置結構包含半導體基底；源極環，在半導體基底中；汲極區，在半導體基底中；摻雜環，圍繞源極環的側面和底部；井區，圍繞汲極區和摻雜環的側面和底部，其中井區具有與摻雜環相反的導電型；導體，電性連接至汲極區，並延伸至井區的周邊上方並橫跨井區的周邊；以及遮蔽元件環，在導體與半導體基底之間，其中遮蔽元件環延伸至井區的周邊上方並橫跨井區的周邊。
在一些其他實施例中，提供半導體裝置結構，半導體裝置結構包含半導體基底，具有高壓裝置區和低壓裝置區；第一井區，在高壓裝置區中，其中第一井區圍繞汲極區和源極區的側面和底部；第二井區，在低壓裝置區中，並與第一井區相鄰，其中第二井區具有與第一井區相反的導電型；導體，電性連接至汲極區，並延伸橫跨第一井區與第二井區之間的界面；以及遮蔽元件環，在導體與半導體基底之間，其中遮蔽元件環覆蓋第一井區與第二井區之間的界面。
在另外一些實施例中，提供半導體裝置結構，半導體裝置結構包含高壓電晶體，包含:源極區，在第一井區中，第一井區在第二井區中；及汲極區，在第二井區中；低壓裝置，包含摻雜區，其中摻雜區具有與第二井區相反的導電型，且摻雜區與第二井區相鄰；導體，電性連接至高壓電晶體，並延伸橫跨低壓裝置的摻雜區與高壓電晶體的第二井區之間的界面；以及遮蔽元件環，在導體與摻雜區之間，其中遮蔽元件環延伸至界面上方並橫跨界面。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
以下描述本發明一些實施例。可提供額外的操作於這些實施例描述的階段之前、這些實施例描述的階段中和這些實施例描述的階段之後。對於不同的實施例，可取代或消除所述的一些階段。可將額外的部件增加至半導體裝置結構。對於不同的實施例，可取代或消除以下所述的一些部件。雖然以特定順序進行操作來討論一些實施例，但是可以其他邏輯順序進行這些操作。
第1圖為依據一些實施例之半導體裝置結構100的佈局上視圖。在一些實施例中，半導體裝置結構100包含高壓裝置區R1 ，一個(或多個)高壓裝置形成於高壓裝置區R1 中。高壓裝置可包含能夠在高壓下操作的金屬氧化物半導體場效電晶體(MOSFET)。舉例來說，高壓裝置能夠在電壓約250V至約1000V的範圍中操作。
在一些實施例中，半導體裝置結構100也包含低壓裝置區R2 ，一個(或多個)低壓裝置形成於低壓裝置區R2 中。低壓裝置的操作電壓低於高壓裝置。在一些實施例中，低壓裝置區R2 與高壓裝置區R1 相鄰。在一些實施例中，低壓裝置區R2 橫向地圍繞高壓裝置區R1 。
在一些實施例中，在高壓裝置區R1 中的第一摻雜區(例如井區)直接接觸在低壓裝置區R2 中的第二摻雜區(例如另一井區)。在一些實施例中，第一摻雜區具有相反於第二摻雜區的導電型。舉例來說，高壓裝置區R1 的第一摻雜區為n型井區，而低壓裝置區R2 的第二摻雜區為p型井區。在一些實施例中，高壓裝置區R1 具有周邊(或邊界)102。在一些實施例中，周邊102也為高壓裝置區R1 與低壓裝置區R2 之間的界面。
在一些實施例中，半導體裝置結構100包含導體106。舉例來說，導體106包含導線。導體106電性連接至在高壓裝置區R1 中的高壓裝置的元件(例如源極區或汲極區)。導體106在高壓裝置區R1 的周邊102上方延伸並橫跨周邊102，且更延伸至低壓裝置區R2 上方。
在高壓裝置的操作期間，高電壓可透過導體106施加至高壓裝置。當高電壓透過導體106施加至高壓裝置時，有著高電壓的導體106可能會負面地影響低壓裝置區R2 中之低壓裝置的操作。舉例來說，反轉通道區(inversion channel region)可能無意地形成於靠近高壓裝置與低壓裝置之間的界面，這可能形成導致高漏電流的電路徑。
在一些情況中，低壓裝置可形成於遠離高壓裝置的位置，以防止高漏電流。可設計圍繞高壓裝置區R1 的禁止區。低壓裝置形成於禁止區之外，以與高壓裝置區保持足夠的距離。因此，可防止高壓裝置負面地影響低壓裝置。然而，上述設計將佔據較大的晶粒區域，這可能負面地影響半導體裝置結構的微縮化，也限制了設計靈活性。
依據一些實施例，如第1圖所示，遮蔽元件104形成覆蓋高壓裝置區R1 與低壓裝置區R2 之間的周邊102。遮蔽元件104可用來防止通道區產生於靠近高壓裝置與低壓裝置之間的界面。因此，可避免或有效地減少漏電流。在一些實施例中，遮蔽元件104可位於導體106之下，且在高壓裝置區R1 的周邊102之上。
在一些實施例中，遮蔽元件104延伸至高壓裝置區R1 的周邊102上方並橫跨周邊102。在一些實施例中，遮蔽元件104為環結構。在一些實施例中，遮蔽元件104為遮蔽元件環。在一些實施例中，遮蔽元件104覆蓋高壓裝置區R1 的周邊102。在一些實施例中，遮蔽元件104環繞高壓裝置區R1 。在一些實施例中，遮蔽元件104具有延伸至高壓裝置區R1 上的第一部分104A。遮蔽元件104也具有延伸至低壓裝置區R2 上的第二部分104B。
在一些情況中，其中高壓偏壓施加至導體106上，由於導體106產生高電場，未被遮蔽元件104覆蓋之低壓裝置區R2 的外部可成為反轉通道區。電子可累積在反轉通道區中。同時，遮蔽元件104遮蔽高壓裝置區R1 在第一部分104A正下方的部分和低壓裝置區R2 在第二部分104B正下方的內部。由於遮蔽元件104的緣故，遮蔽了從導體106產生的電場，以避免在遮蔽元件104下方累積電子。也就是說，防止在遮蔽元件104正下方的區域成為反轉通道區。因此，高壓裝置區R1 透過遮蔽元件104正下方的區域與在低壓裝置區R2 的外部的反轉通道區電性隔開。因此，避免了從高壓裝置區R1 到低壓裝置區R2 的漏電路徑。
在一些實施例中，遮蔽元件104由導電材料製成。導電材料可包含金屬材料、半導體材料、一種或多種其他合適的材料或前述之組合。在一些實施例中，遮蔽元件104覆蓋高壓裝置區R1 的整個周邊102。在一些實施例中，遮蔽元件104沿著高壓裝置區R1 的周邊102延伸。
遮蔽元件104可阻擋或至少部分地阻擋施加有高電壓的導體106的電場。因此，可以防止施加高電壓的導體106對遮蔽元件104之下的元件產生負面影響。顯著地改善了半導體裝置結構100的效能和可靠性。
第2A圖為依據一些實施例之半導體裝置結構的佈局上視圖。第2B圖為依據一些實施例之半導體裝置結構的剖面示意圖。在一些實施例中，第2B圖顯示第2A圖繪示之半導體裝置結構的剖面示意圖。剖面示意圖可沿線I-I’截取。
在一些實施例中，如第2A和2B圖所示，提供半導體裝置結構200。半導體裝置結構200包含高壓裝置區R1 ，一個(或多個)高壓裝置形成於高壓裝置區R1 中。舉例來說，電晶體T形成於高壓裝置區R1 中。
如第2A和2B圖所示，半導體裝置結構200也包含低壓裝置區R2 ，一個(或多個)低壓裝置形成於低壓裝置區R2 中。低壓裝置可包含電晶體，電晶體包含摻雜區224，如第2B圖所示。在一些實施例中，摻雜區224為井區。舉例來說，摻雜區224為p型摻雜井區。在一些其他實施例中，摻雜區224為n型摻雜。
在一些實施例中，電晶體T包含摻雜區(例如汲極區202)、閘極堆疊204和摻雜區(例如源極區206)。在一些實施例中，電晶體T為高壓金屬氧化物半導體場效電晶體。在一些實施例中，源極區206為橫向圍繞汲極區202的環狀結構，如第2A圖所示。在一些實施例中，源極區206為源極環。
在一些實施例中，汲極區202採用圓形的形式，而源極區206和閘極堆疊204的每一者採用環的形式，如第2A圖所示。可對本發明實施例作許多變化及/或修改。在一些其他實施例中，汲極區202的上視圖具有圓形以外的形狀。汲極區202的上視圖可包含矩形、正方形、橢圓形、多邊形或其他合適的形狀。源極區206或閘極堆疊204的上視形狀為矩形環、正方形環、橢圓形環、多邊形環或其他合適的環。
在一些實施例中，閘極堆疊204橫向地圍繞汲極區202，源極區206橫向地圍繞閘極堆疊204，如第2A圖所示。在一些實施例中，隔離結構(或被稱為隔離元件)208橫向地圍繞源極區206。隔離結構208被配置為隔離源極區206與另一電子組件(例如形成於低壓裝置區R2 中的另一電晶體)之間的電子通訊。隔離結構208可包含淺溝槽隔離(shallow trench isolation，STI)部件、矽局部氧化(local oxidation of silicon，LOCOS)部件、場氧化物(field oxide，FOX)結構、深溝槽隔離(deep trench isolation，DTI)部件、一種或多種其他合適的隔離部件或前述之組合。
在一些實施例中，閘極堆疊204電性連接至導體210A以進行互連，如第2A圖所示。導體210A可為導線。源極區206電性連接至導體212A以進行互連。導體212A可為導線。汲極區202電性連接至導體212B以進行互連。導體212B可為導線。導體212A和212B可透過將相同的導電膜圖案化來形成。導體212A和212B可為在相同高度水平的導線。在一些實施例中，導體212A和212B的頂表面大致共平面。在一些實施例中，導體212A和212B彼此電性隔離。在一些實施例中，導體210A在比導體212A和212B更低的高度水平。在一些實施例中，導體210A的一部分位於導體212A之下，如第2A圖所示。一個或多個介電層可形成於導體212A與導體210A之間。
在一些實施例中，如第2A圖所示，提供與電晶體T隔開的連接區7(包含拾取區D、S和G)以分別促成汲極區202、源極區域206和閘極堆疊204的互連。
在一些實施例中，如第2A圖所示，導體210A的一部分採用不連續環的形式在環狀閘極堆疊204上方。在一些實施例中，導體212B的一部分在I-I’方向延伸至汲極區202與連接區7之間。設計導體212B和210A彼此不重疊。因此，可防止或減少導體212B與導體210A之間不期望的耦合效應。
在一些實施例中，電晶體T包含金屬氧化物半導體場效電晶體(MOSFET)。在一些其他實施例中，電晶體T包含能夠在高電壓(舉例來說，在約250V至約1000V的範圍中)下操作的高壓金屬氧化物半導體場效電晶體。或者，電晶體T包含雙極性接面電晶體(bipolar junction transistor，BJT)、互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體等。在一些實施例中，電晶體T用於功率裝置，例如功率二極體和閘流體。
第2B圖為依據一些實施例，沿第2A圖所示的半導體裝置結構200的線I-I’的剖面示意圖。在一些實施例中，半導體裝置結構200包含半導體基底201以及摻雜區214和216。在一些實施例中，摻雜區214和216為有著相反導電型的井區。舉例來說，摻雜區214可為n型摻雜，摻雜區216可為p型摻雜。在一些實施例中，摻雜區216為橫向地圍繞汲極區202的環狀區。摻雜區216可圍繞或覆蓋源極區206的側面和底部，如第2B圖所示。
在一些實施例中，摻雜區214具有周邊(或邊界)226定義高壓裝置區R1 的周邊。在一些實施例中，在高壓裝置區R1 中的摻雜區214直接接觸在低壓裝置區R2 中的摻雜區224。周邊226也可為摻雜區214與摻雜區224之間的界面。在一些實施例中，摻雜區214和224為具有相反導電型的井區。在一些實施例中，摻雜區214為n型，摻雜區224為p型。在一些其他實施例中，摻雜區214為p型，摻雜區224為n型。
在一些實施例中，電晶體T的汲極區202形成於半導體基底201中的摻雜區214中。摻雜區214圍繞或覆蓋汲極區202的側面和底部，如第2B圖所示。在一些實施例中，汲極區202和摻雜區214具有相同導電型。舉例來說，汲極區202和摻雜區214皆為n型摻雜。在一些實施例中，汲極區202的摻雜濃度大於摻雜區214的摻雜濃度。
在一些實施例中，電晶體T的源極區206形成於在摻雜區214中的摻雜區216中。摻雜區214圍繞或覆蓋汲極區202和摻雜區216的側面和底部，如第2B圖所示。在一些實施例中，源極區206和摻雜區216具有相反的導電型。舉例來說，源極區206為n型摻雜，且摻雜區216為p型摻雜。
在一些實施例中，電晶體T的閘極堆疊204設置於摻雜區214上方，並延伸至隔離結構207上。隔離結構207可相似於隔離結構208。閘極堆疊204可包含閘極介電層205A和閘極電極205B。閘極介電層205A可由氧化矽或其他合適的高介電常數介電材料製成。閘極電極205B可由多晶矽製成。在一些其他實施例中，閘極電極205B為金屬閘極電極。金屬閘極電極可包含一個或多個功函數層。在一些實施例中，閘極堆疊204具有環狀結構，如第2A圖所示。
如第2B圖所示，通道區15可定義於在摻雜區214中的汲極區202與源極區206之間的閘極堆疊204下方。摻雜區216的摻雜類型相反於摻雜區214。舉例來說，當摻雜區216為p型時，摻雜區214為n型。或者，當摻雜區216為n型時，摻雜區214為p型。在一些實施例中，摻雜區214為高壓n型井。
依據一些實施例，如第2A和2B圖所示，汲極區202透過包含導電接點218、導體210B、導通孔220和導體212B的導電部件電性連接至連接區7。多個介電層(舉例來說，包含介電層222A、222B和222C)圍繞導電部件。一個或多個蝕刻停止層(未顯示)可形成於介電層之間。隔離結構207定義汲極區202的長度。
在一些實施例中，半導體基底201由矽、矽鍺、砷化鎵、矽碳、一種或多種其他合適的半導體材料或前述之組合。在一些實施例中，半導體基底201為絕緣層上覆半導體，例如絕緣層上覆矽(silicon on insulator，SOI)。在一些其他實施例中，半導體基底201包含摻雜磊晶層、梯度半導體層或更包含半導體層覆蓋不同類型的另一半導體層，例如矽鍺層上覆矽層。
在一些實施例中，半導體基底201摻雜有p型摻雜物，而汲極區202和源極區206摻雜有n型摻雜物。如此一來，半導體基底201、汲極區202和源極區206定義出n型半導體裝置，例如n型通道金屬氧化物半導體場效電晶體(MOSFET)。或者，舉例來說，半導體基底201摻雜有n型摻雜物，而汲極區202和源極區206摻雜有p型摻雜物。如此一來，半導體基底201、汲極區202和源極區206定義出p型半導體裝置，例如p型通道金屬氧化物半導體場效電晶體(MOSFET)。
應當注意的是，汲極區和源極區可依據施加於其上的電壓而互換。在n型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)場效電晶體中，汲極區可接收第一電壓，而源極區可接收低於第一電壓的第二電壓。在p型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)場效電晶體中，汲極區可接收第一電壓，而源極區可接收高於第一電壓的第二電壓。
在高壓裝置區R1 中的電晶體T的操作期間，高電壓可透過導體212B施加至汲極區202。當高電壓可透過導體212B施加至高壓裝置時，導體212B可能負面地影響在低壓裝置區R2 中的低壓裝置的操作。舉例來說，反轉通道區可能無意地形成於靠近摻雜區214的周邊226的摻雜區224中。當形成反轉通道區之後，可能在摻雜區214與摻雜區224之間形成導致高漏電流的電路徑。
依據一些實施例，如第2A和2B圖所示，遮蔽元件228形成於高壓裝置區R1 與低壓裝置區R2 之間的界面上方並橫跨此界面。在一些實施例中，遮蔽元件228為遮蔽元件環，如第2A圖所示。在一些實施例中，遮蔽元件228具有延伸至高壓裝置區R1 上的第一部分228A。遮蔽元件228也具有延伸至低壓裝置區R2 上的第二部分228B。遮蔽元件228可用來防止在遮蔽元件228正下方之靠近摻雜區214的周邊226形成反轉通道區。
在一些情況中，其中高壓偏壓施加至導體212B，由於導體212B產生高電場，未被遮蔽元件228覆蓋之摻雜區224的外部可成為強的反轉通道區。電子可累積在反轉通道區中。期間，遮蔽元件228遮蔽或保護在第一部分228A正下方的摻雜區214的部分和在第二部分228B正下方的摻雜區224的內部。由於遮蔽元件228的緣故，遮蔽了導體212B產生的電場，以避免電子累積在遮蔽元件228下方的區域中。也就是說，防止了遮蔽元件228正下方的區域成為反轉通道區。因此，摻雜區214透過在遮蔽元件228正下方的區域與在摻雜區224的外部中的反轉通道區電性隔開。舉例來說，即使摻雜區224的外部成為反轉通道區，摻雜區224的內部不反轉並仍作為p型摻雜井區。防止電子穿透由遮蔽元件228遮蔽之摻雜區224的內部。因此，避免了從高壓裝置區R1 到低壓裝置區R2 的漏電路徑，也防止載子從摻雜區214進入摻雜區224。因此，可避免或減少漏電流。在一些實施例中，遮蔽元件228位於導體212B與摻雜區214的周邊226(也是高壓裝置區R1 的周邊)之間。
在一些實施例中，遮蔽元件228延伸至周邊226上方並橫跨周邊226。在一些實施例中，遮蔽元件228覆蓋高壓裝置區R1 的周邊226的整個頂表面。在一些實施例中，遮蔽元件228環繞高壓裝置區R1 。遮蔽元件228橫向地圍繞摻雜區214和216、源極區206、閘極堆疊204和汲極區202。
在一些實施例中，遮蔽元件228由導電材料製成。導電材料可包含金屬材料、半導體材料、一種或多種其他合適的材料或前述之組合。在一些實施例中，遮蔽元件228和閘極電極205B由相同材料製成。在一些實施例中，先形成多晶矽層，接著將多晶矽層圖案化來形成閘極電極205B和遮蔽元件228。在一些實施例中，介電層229形成於遮蔽元件228與半導體基底201之間。在一些實施例中，介電層229和閘極介電層205A由相同材料製成。在一些實施例中，介電層229和閘極介電層205A透過將相同的介電膜圖案化來形成。
遮蔽元件228可阻擋或至少部分地阻擋來自導體212B的高電場。因此，可以防止施加高電壓的導體212B對遮蔽元件228之下的元件產生負面影響。由於遮蔽元件228的緣故，大致沒有反轉通道區形成在靠近遮蔽元件228覆蓋的區域。即使摻雜區224的外部成為反轉通道區，仍作為p型井區之摻雜區224的內部可阻擋在反轉通道區中累積的電子進入摻雜區214。沒有導電路徑形成於摻雜區214與摻雜區224之間。顯著地減少漏電流。顯著地改善了半導體裝置結構200的效能和可靠性。由於遮蔽元件228可用來切斷高壓裝置區R1 與低壓裝置區R2 之間不期望的電性連接路徑，因此低壓裝置可形成或設計靠近高壓裝置區R1 。舉例來說，高壓裝置區R1 和低壓裝置區R2 的井區可形成或設計為彼此直接接觸高壓裝置區R1 和低壓裝置區R2 的佈局設計變得更有靈活性。可能不需要設計禁止區圍繞高壓裝置區R1 ，其可促成半導體裝置結構微縮化和效能改善。
遮蔽元件228也可具有其他優點。舉例來說，以下透過比較沒有這種遮蔽元件228的現有方法以及有著遮蔽元件228的電晶體T的方式來討論遮蔽元件228的一些優點。在一些沒有保護層(或阻障層)(例如遮蔽元件228)的現有電晶體中，透過互連結構(例如導體212B)建立的電場可能負面地影響隔離組件(例如設置於靠近電晶體的源極區206的隔離結構208)。因此，可能發生在源極區206的電位的劣化。
在一些情況中，半導體裝置結構200沒有遮蔽元件228，半導體基底201為p型基底，摻雜區214為n型井，且摻雜區216為p型井。由於電場因為超高電壓而非常強，因此在摻雜區214(n型井)中的負電荷透過電場加速，從n型摻雜區214注入至隔離結構208，並由於量子力學直接穿隧或富勒-諾得漢穿隧(Fowler-Nordheim tunneling)的緣故被捕獲至隔離結構208中。隔離結構208中的被捕獲的負電荷耗盡靠近隔離結構208的n型摻雜區214，導致正電荷在n型摻雜區214中。因此，在隔離結構208下方的n型摻雜區214中可能發生擊穿(punch-through)，導致從p型摻雜區216經由隔離結構208下方的n型摻雜區214朝向半導體基底201的漏電。因此，當啟動電晶體T時，在源極區206的電位減少(即劣化)。
在一些實施例中，在第2B圖中，半導體基底201為p型基底，摻雜區214為n型井，且摻雜區216為p型井。由於遮蔽元件228遮蔽電場，在n型摻雜區214中的負電荷並未透過電場加速，因此負電荷並未從n型摻雜區214注入至隔離結構208。負電荷仍保留在n型摻雜區214中。因此，在隔離結構208下方的n型摻雜區214大致沒有發生耗盡。在隔離結構208下方的n型摻雜區214大致沒有發生擊穿。從p型摻雜區216到半導體基底201大致沒有漏電流路徑。因此，在源極區206的電位可大致保持完好，且因此當啟動電晶體T時，不發生劣化。
可對本發明實施例作許多變化及/或修改。在一些實施例中，延伸橫跨摻雜區214的周邊226的導體212B並未電性連接至汲極區202。在一些實施例中，延伸橫跨摻雜區214的周邊226的導電層電性連接至源極區206。
可對本發明實施例作許多變化及/或修改。第3圖為依據一些實施例之半導體裝置結構300的剖面示意圖。
請參照第3圖，半導體裝置結構300相似於參照第2B圖描述和顯示的半導體裝置結構200。兩者之間的差異可包含半導體裝置結構300包含導電元件，例如電壓源302。
電壓源302被配置來對遮蔽元件228提供電壓VS (有時也被稱為電位)。由於作為遮蔽組件的遮蔽元件228的電壓為VS ，因此增強了電晶體T的源浮動能力(source floating capability，SFC)，此將於以下進一步討論。源浮動能力是指電晶體的源極端可浮動的電位。在電晶體的源極端的較高電位將導致較佳的源浮動能力。
假設半導體基底201為p型基底，摻雜區214為n型井，且摻雜區216為p型井，在n型摻雜區214中的多數載子為電子，而在p型摻雜區216中的多數載子為電洞。當將電壓VS 施加至遮蔽元件228時，遮蔽元件228可感應從參考接地通過半導體基底201到n型摻雜區214的負電荷。負電荷可累積於n型摻雜區214中。提升至電壓VS 的遮蔽元件228可促成負電荷累積於與p型摻雜區216相鄰的n型摻雜區214的一部分中。負電荷與n型摻雜區214中的多數載子具有相同的導電型。因此，在將遮蔽元件228偏壓的情況下，在n型摻雜區214中的負型電荷的量大於將遮蔽元件228浮置的情況，在n型摻雜區214中的負型電荷的量。累積的負型電荷可促成阻擋漏電流路徑至半導體基底201或至低壓裝置區R2 。可增強源浮動能力。
增強的源浮動能力可可使電晶體T的源極能夠在更高電位下操作。因此，電晶體T可更具功率效率。當關閉電晶體T時，在較高位準之電晶體T的源極電壓可能導致電晶體的閘極至源極電壓(gate-to-source voltage，VGS)因此減少。因此，減少或甚至消除來自關閉的電晶體T的漏電流。電晶體T可沒有由於漏電流導致的寄生功率消耗。半導體裝置結構300可不僅防止電晶體T在源極區206的電位劣化，也可增強源浮動能力。
第4圖為依據一些實施例之半導體裝置結構400的剖面示意圖。半導體裝置結構400可相似於第2B圖顯示的半導體裝置結構200。兩者之間的差異可包含改變遮蔽元件的位置。在一些實施例中，遮蔽元件428取代遮蔽元件228。在一些實施例中，遮蔽元件428為環狀結構。在一些實施例中，遮蔽元件428延伸至周邊226上方並橫跨周邊226。在一些實施例中，遮蔽元件428覆蓋周邊226的整體。
不同於直接設置於隔離結構208上的遮蔽元件228，遮蔽元件428設置於隔離結構208上方。舉例來說，遮蔽元件428形成於介電層222A上方。遮蔽元件428被配置來緩和導體212B所建立的電場的影響。與第2B圖的實施例中提供的相似理由，由於遮蔽元件428設置於導體212B與高壓裝置區R1 的周邊226之間，因此顯著地減少或防止漏電流。也減弱或甚至消除了在隔離結構208上的電場的影響。因此，也可緩和或甚至消除在源極區206的電位的劣化。
在一些實施例中，遮蔽元件428由半導體材料、金屬材料一種或多種其他合適的材料或前述之組合製成或包含前述的材料。在一些實施例中，遮蔽元件428和導體210B透過將相同的導電膜圖案化來形成。在一些情況中，遮蔽元件428和導體210B由相同材料製成。在一些實施例中，遮蔽元件428大致與導體210B等高。在一些實施例中，遮蔽元件428和導體210B大致位於相同水平高度。
可對本發明實施例作許多變化及/或修改。在一些其他實施例中，形成遮蔽元件428和遮蔽元件228。
可對本發明實施例作許多變化及/或修改。第5圖為依據一些實施例之半導體裝置結構500的剖面示意圖。半導體裝置結構500可相似於第4圖中顯示的半導體裝置結構400。
依據一些實施例，如第5圖所示，提供導電元件，例如電壓源302。電壓源302被配置來對遮蔽元件428提供電壓VS 。提升至電壓VS 的遮蔽元件428可促成電荷累積於摻雜區214中。因此，增強了電晶體T的源浮動能力(SFC)。與第3圖的實施例中提供的相似理由，由於改善了源浮動能力，也可減少或甚至消除在關閉的電晶體T中的漏電流。因此，半導體裝置結構500可不僅防止電晶體T在源極區206的電位劣化，也可增強源浮動能力。
可對本發明實施例作許多變化及/或修改。第6圖為依據一些實施例之半導體裝置結構600的剖面示意圖。半導體裝置結構600可相似於第2B圖中顯示的半導體裝置結構200。
在一些實施例中，源極區206和遮蔽元件228電性短路在一起。在一些實施例中，使用導電部件602A、602B和602C來將源極區206和遮蔽元件228短路在一起。導電部件602A和602C可包含導電接點及/或導通孔。導電部件602B可為導線。
當啟動電晶體T時，提升至如源極區206的電位的導電部件602B可促成電荷累積於摻雜區214中。因此，增強了電晶體T的源浮動能力(SFC)。與第3圖的實施例中提供的相似理由，由於改善了源浮動能力，也可減少或甚至消除電晶體T在關閉時的漏電流。因此，電晶體T可沒有由於漏電流導致的寄生功率消耗。
可對本發明實施例作許多變化及/或修改。第7圖為依據一些實施例之半導體裝置結構700的剖面示意圖。在一些實施例中，導電部件602A、602B和602C不形成於導體212B正下方。可將導電部件602A、602B和602C設計於不同的位置。在一些實施例中，第7圖顯示沿第2A圖所示的結構200的線J-J’的剖面示意圖。在一些實施例中，在導體212B正下方以外的位置形成用於將遮蔽元件228和源極區206短路的導電部件602A、602B和602C。
可對本發明實施例作許多變化及/或修改。第8A圖為依據一些實施例之半導體裝置結構的佈局上視圖。第8B圖為依據一些實施例之半導體裝置結構的剖面示意圖。在一些實施例中，第8A圖顯示第8B圖所示之結構的佈局上視圖。為了清楚起見，第8B圖中的一些元件未顯示於第8A圖。依據一些實施例，如第8A和8B圖所示，形成第二遮蔽元件228’。可使用第二遮蔽元件228’來確保沒有漏電流路徑形成於高壓裝置區R1 與低壓裝置區R2 之間。在一些實施例中，第二遮蔽元件228’為環狀結構。在一些實施例中，第二遮蔽元件228’橫向地圍繞遮蔽元件228，遮蔽元件228橫向地圍繞高壓裝置區R1 並覆蓋高壓裝置區R1 與低壓裝置區R2 之間的周邊226。在一些實施例中，第二遮蔽元件228’環繞遮蔽元件228。
在一些實施例中，第二遮蔽元件228’和遮蔽元件228透過將相同的材料層圖案化來形成。在這些情況中，第二遮蔽元件228’和遮蔽元件228由相同材料製成。在一些實施例中，第二遮蔽元件228’和遮蔽元件228的頂表面大致彼此等高。在一些實施例中，介電層229’可形成於第二遮蔽元件228’下方。介電層229’和229可由相同材料製成。
可對本發明實施例作許多變化及/或修改。在一些其他實施例中，形成一個或多個遮蔽元件來橫向地圍繞或環繞遮蔽元件228和第二遮蔽元件228’，以確保沒有形成漏電流路徑。
本發明實施例形成有著高壓裝置區和低壓裝置區的半導體裝置結構。一個(或多個)遮蔽元件形成延伸橫跨高壓裝置區與低壓裝置區之間的界面。遮蔽元件遮蔽產生自高壓裝置區的高電場，以防止漏電流路徑形成並通過高壓裝置區與低壓裝置區之間的界面。顯著地改善了高壓裝置區和低壓裝置區中的裝置元件的可靠性和效能。可不需在高壓裝置區與低壓裝置區之間設計禁止區，其促成半導體裝置結構的微縮化。
依據一些實施例，提供高壓半導體裝置結構。高壓半導體裝置結構包含半導體基底，源極環在半導體基底中，以及汲極區在半導體基底中。高壓半導體裝置結構也包含摻雜環圍繞源極環的側面和底部，以及井區圍繞汲極區和摻雜環的側面和底部，井區具有與摻雜環相反的導電型。高壓半導體裝置結構更包含導體電性連接至汲極區，並延伸至井區的周邊上方並橫跨井區的周邊。此外，高壓半導體裝置結構包含遮蔽元件環在導體與半導體基底之間，遮蔽元件環延伸至井區的周邊上方並橫跨井區的周邊。
在一些其他實施例中，其中摻雜環為p型井區，且井區為n型摻雜。
在一些其他實施例中，其中遮蔽元件環橫向地圍繞井區、源極環和汲極區。
在一些其他實施例中，上述高壓半導體裝置結構更包含第二摻雜區在半導體基底中，其中第二摻雜區的一部分在遮蔽元件環下方，第二摻雜區具有與井區相反的導電型，且第二摻雜區直接接觸井區。
在一些其他實施例中，其中源極環和遮蔽元件環短路在一起。
在一些其他實施例中，其中遮蔽元件環包含半導體材料、金屬材料或前述之組合。
在一些其他實施例中，上述高壓半導體裝置結構更包含介電層在遮蔽元件環與半導體基底之間。
在一些其他實施例中，上述高壓半導體裝置結構更包含第二摻雜環與該井區相鄰，其中井區的導電型與第二摻雜環的導電型相反，且遮蔽元件環覆蓋第二摻雜環的一部分。
在一些其他實施例中，上述高壓半導體裝置結構更包含隔離元件在半導體基底上方，其中隔離元件橫向地圍繞源極環，且該遮蔽元件環覆蓋隔離元件的至少一部分。
在一些其他實施例中，其中遮蔽元件環電性連接至導電元件，且遮蔽元件環被配置透過導電元件偏壓在一電位。
依據一些實施例，提供半導體裝置結構。半導體裝置結構包含半導體基底具有高壓裝置區和低壓裝置區。半導體裝置結構也包含第一井區在高壓裝置區中，且第一井區圍繞汲極區和源極區的側面和底部。半導體裝置結構更包含第二井區在低壓裝置區中，並與第一井區相鄰，且第二井區具有與第一井區相反的導電型。此外，半導體裝置結構包含導體電性連接至汲極區，並延伸橫跨第一井區與第二井區之間的界面。半導體裝置結構更包含遮蔽元件環在導體與半導體基底之間，遮蔽元件環覆蓋第一井區與第二井區之間的界面。
在一些其他實施例中，其中遮蔽元件環橫向地環繞第一井區。
在一些其他實施例中，上述高壓半導體裝置結構更包含摻雜區在源極區與第一井區之間，其中摻雜區具有與第一井區相反的導電型。
在一些其他實施例中，上述高壓半導體裝置結構更包含閘極堆疊覆蓋第一井區的一部分，其中閘極堆疊包含閘極電極和在閘極電極與半導體基底之間的閘極介電層；以及介電層，在遮蔽元件環與半導體基底之間，其中介電層和閘極介電層由相同材料製成。
在一些其他實施例中，其中遮蔽元件環和閘極電極由相同材料製成。
在一些其他實施例中，上述高壓半導體裝置結構更包含第二遮蔽元件環在導體與半導體基底之間，其中第二遮蔽元件環環繞遮蔽元件環。
在一些其他實施例中，上述高壓半導體裝置結構更包含第二導體在導體與汲極區之間，其中第二導體透過導通孔電性連接至導體，第二導體與遮蔽元件環大致等高。
依據一些實施例，提供半導體裝置結構。半導體裝置結構包含高壓電晶體，高壓電晶體包含源極區在第一井區中，第一井區在第二井區中，以及汲極區在第二井區中。半導體裝置結構也包含低壓裝置，低壓裝置包含摻雜區。摻雜區具有與第二井區相反的導電型，且摻雜區與第二井區相鄰。半導體裝置結構更包含導體電性連接至高壓電晶體，並延伸橫跨低壓裝置的摻雜區與高壓電晶體的第二井區之間的界面。此外，半導體裝置結構包含遮蔽元件環在導體與摻雜區之間，遮蔽元件環延伸至界面上方並橫跨界面。
在一些其他實施例中，其中遮蔽元件環由多晶矽製成。
在一些其他實施例中，其中遮蔽元件環和源極區短路在一起。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
7‧‧‧連接區
15‧‧‧通道區
100、200、300、400、500、600‧‧‧半導體裝置結構
102、226‧‧‧周邊
104、228、428‧‧‧遮蔽元件
104A、228A‧‧‧第一部分
104B、228B‧‧‧第二部分
106、210A、210B、212A、212B‧‧‧導體
201‧‧‧半導體基底
202‧‧‧汲極區
204‧‧‧閘極堆疊
205A‧‧‧閘極介電層
205B‧‧‧閘極電極
206‧‧‧源極區
207、208‧‧‧隔離結構
214、216、224‧‧‧摻雜區
218‧‧‧導電接點
220‧‧‧導通孔
222A、222B、222C、229、229’介電層
228’第二遮蔽元件
302‧‧‧電壓源
602A、602B、602C‧‧‧導電部件
D、G、S‧‧‧拾取區
T‧‧‧電晶體
R1‧‧‧高壓裝置區
R2‧‧‧低壓裝置區
VS‧‧‧電壓
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖為依據一些實施例之半導體裝置結構的佈局上視圖。 第2A圖為依據一些實施例之半導體裝置結構的佈局上視圖。 第2B圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第3圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第4圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第5圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第6圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第7圖為依據一些實施例之半導體裝置結構的剖面示意圖。 第8A圖為依據一些實施例之半導體裝置結構的佈局上視圖。 第8B圖為依據一些實施例之半導體裝置結構的剖面示意圖。

Claims (20)

  1. 一種高壓半導體裝置結構，包括： 一半導體基底； 一源極環，在該半導體基底中； 一汲極區，在該半導體基底中； 一摻雜環，圍繞該源極環的側面和底部； 一井區，圍繞該汲極區和該摻雜環的側面和底部，其中該井區具有與該摻雜環相反的導電型； 一導體，電性連接至該汲極區，並延伸至該井區的周邊上方並橫跨該井區的周邊；以及 一遮蔽元件環，在該導體與該半導體基底之間，其中該遮蔽元件環延伸至該井區的周邊上方並橫跨該井區的周邊。
  2. 如申請專利範圍第1項所述之高壓半導體裝置結構，其中該摻雜環為p型井區，且該井區為n型摻雜。
  3. 如申請專利範圍第1項所述之高壓半導體裝置結構，其中該遮蔽元件環橫向地圍繞該井區、該源極環和該汲極區。
  4. 如申請專利範圍第1項所述之高壓半導體裝置結構，更包括一第二摻雜區在該半導體基底中，其中該第二摻雜區的一部分在該遮蔽元件環下方，該第二摻雜區具有與該井區相反的導電型，且該第二摻雜區直接接觸該井區。
  5. 如申請專利範圍第1項所述之高壓半導體裝置結構，其中該源極環和該遮蔽元件環短路在一起。
  6. 如申請專利範圍第1項所述之高壓半導體裝置結構，其中該遮蔽元件環包括半導體材料、金屬材料或前述之組合。
  7. 如申請專利範圍第1項所述之高壓半導體裝置結構，更包括一介電層在該遮蔽元件環與該半導體基底之間。
  8. 如申請專利範圍第1項所述之高壓半導體裝置結構，更包括一第二摻雜環與該井區相鄰，其中該井區的導電型與該第二摻雜環的導電型相反，且該遮蔽元件環覆蓋該第二摻雜環的一部分。
  9. 如申請專利範圍第1項所述之高壓半導體裝置結構，更包括一隔離元件在該半導體基底上方，其中該隔離元件橫向地圍繞該源極環，且該遮蔽元件環覆蓋該隔離元件的至少一部分。
  10. 如申請專利範圍第1項所述之高壓半導體裝置結構，其中該遮蔽元件環電性連接至一導電元件，且該遮蔽元件環被配置透過該導電元件偏壓在一電位。
  11. 一種半導體裝置結構，包括： 一半導體基底，具有一高壓裝置區和一低壓裝置區； 一第一井區，在該高壓裝置區中，其中該第一井區圍繞一汲極區和一源極區的側面和底部； 一第二井區，在該低壓裝置區中，並與該第一井區相鄰，其中該第二井區具有與該第一井區相反的導電型； 一導體，電性連接至該汲極區，並延伸橫跨該第一井區與該第二井區之間的一界面；以及 一遮蔽元件環，在該導體與該半導體基底之間，其中該遮蔽元件環覆蓋該第一井區與該第二井區之間的該界面。
  12. 如申請專利範圍第11項所述之半導體裝置結構，其中該遮蔽元件環橫向地環繞該第一井區。
  13. 如申請專利範圍第11項所述之半導體裝置結構，更包括一摻雜區在該源極區與該第一井區之間，其中該摻雜區具有與該第一井區相反的導電型。
  14. 如申請專利範圍第11項所述之半導體裝置結構，更包括： 一閘極堆疊，覆蓋該第一井區的一部分，其中該閘極堆疊包括一閘極電極和在該閘極電極與該半導體基底之間的一閘極介電層；以及 一介電層，在該遮蔽元件環與該半導體基底之間，其中該介電層和該閘極介電層由相同材料製成。
  15. 如申請專利範圍第14項所述之半導體裝置結構，其中該遮蔽元件環和該閘極電極由相同材料製成。
  16. 如申請專利範圍第11項所述之半導體裝置結構，更包括一第二遮蔽元件環在該導體與該半導體基底之間，其中該第二遮蔽元件環環繞該遮蔽元件環。
  17. 如申請專利範圍第11項所述之半導體裝置結構，更包括一第二導體在該導體與該汲極區之間，其中該第二導體透過一導通孔電性連接至該導體，該第二導體與該遮蔽元件環大致等高。
  18. 一種半導體裝置結構，包括： 一高壓電晶體，包含： 一源極區，在一第一井區中，該第一井區在一第二井區中； 一汲極區，在該第二井區中； 一低壓裝置，包含一摻雜區，其中該摻雜區具有與該第二井區相反的導電型，且該摻雜區與該第二井區相鄰； 一導體，電性連接至該高壓電晶體，並延伸橫跨該低壓裝置的該摻雜區與該高壓電晶體的該第二井區之間的一界面；以及 一遮蔽元件環，在該導體與該摻雜區之間，其中該遮蔽元件環延伸至該界面上方並橫跨該界面。
  19. 如申請專利範圍第18項所述之半導體裝置結構，其中該遮蔽元件環由多晶矽製成。
  20. 如申請專利範圍第18項所述之半導體裝置結構，其中該遮蔽元件環和該源極區短路在一起。
TW107142054A 2017-11-27 2018-11-26 高壓半導體裝置結構及半導體裝置結構 TWI779133B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762590808P 2017-11-27 2017-11-27
US62/590,808 2017-11-27
US16/173,721 US10892360B2 (en) 2017-11-27 2018-10-29 Semiconductor device structure with high voltage device
US16/173,721 2018-10-29

Publications (2)

Publication Number Publication Date
TW201926689A true TW201926689A (zh) 2019-07-01
TWI779133B TWI779133B (zh) 2022-10-01

Family

ID=66442526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142054A TWI779133B (zh) 2017-11-27 2018-11-26 高壓半導體裝置結構及半導體裝置結構

Country Status (5)

Country Link
US (3) US10892360B2 (zh)
KR (1) KR102235195B1 (zh)
CN (1) CN110010672B (zh)
DE (1) DE102018127473B4 (zh)
TW (1) TWI779133B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN112234094B (zh) 2020-09-29 2022-07-29 矽力杰半导体技术(杭州)有限公司 金属氧化物半导体器件及其制造方法
US11588028B2 (en) 2021-01-15 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shielding structure for ultra-high voltage semiconductor devices
TWI809643B (zh) * 2021-10-26 2023-07-21 南亞科技股份有限公司 半導體元件結構
CN114792715A (zh) * 2022-04-08 2022-07-26 武汉华星光电技术有限公司 显示面板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54155620A (en) * 1978-05-26 1979-12-07 Yamagata Kensetsu Kougiyou Dan Ridge ventilating structure in wooden house
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
EP1111683A3 (en) * 1999-12-17 2005-02-02 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
US6617652B2 (en) * 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6818514B2 (en) * 2003-02-26 2004-11-16 Silterra Malaysia Sdn. Bhd. Semiconductor device with dual gate oxides
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
KR100741857B1 (ko) * 2006-05-03 2007-07-24 삼성전자주식회사 계면 저항을 줄일 수 있는 게이트 콘택 구조체를 구비하는반도체 장치 및 그 제조 방법
JP4973238B2 (ja) * 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
KR100864930B1 (ko) * 2007-11-30 2008-10-23 주식회사 동부하이텍 액정 표시 소자용 구동 소자의 제조 방법
KR101035596B1 (ko) * 2007-12-28 2011-05-19 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
US8627253B2 (en) * 2010-04-23 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for substrate noise analysis
US8476684B2 (en) * 2010-09-29 2013-07-02 Analog Devices, Inc. Field effect transistors having improved breakdown voltages and methods of forming the same
US8629513B2 (en) * 2011-01-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. HV interconnection solution using floating conductors
US9006832B2 (en) * 2011-03-24 2015-04-14 Invensense, Inc. High-voltage MEMS apparatus and method
US8759912B2 (en) * 2011-08-01 2014-06-24 Monolithic Power Systems, Inc. High-voltage transistor device
CN103875069B (zh) * 2011-11-14 2018-01-16 富士电机株式会社 高耐压半导体装置
US9269704B2 (en) * 2012-05-15 2016-02-23 Nuvoton Technology Corporation Semiconductor device with embedded silicon-controlled rectifier
US8937364B2 (en) * 2012-12-28 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate high voltage device
CN105874597B (zh) * 2014-07-02 2019-03-08 富士电机株式会社 半导体集成电路装置
KR101885942B1 (ko) * 2014-11-19 2018-08-07 매그나칩 반도체 유한회사 반도체 소자 및 제조 방법
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
JP6610114B2 (ja) * 2015-09-16 2019-11-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US9680009B2 (en) * 2015-10-29 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. High voltage semiconductor device
US9704855B2 (en) * 2015-11-23 2017-07-11 CoolStar Technology, Inc. Integration of active power device with passive components
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構

Also Published As

Publication number Publication date
US11424359B2 (en) 2022-08-23
US10892360B2 (en) 2021-01-12
DE102018127473A1 (de) 2019-05-29
DE102018127473B4 (de) 2022-03-24
US20190165167A1 (en) 2019-05-30
TWI779133B (zh) 2022-10-01
CN110010672B (zh) 2022-05-03
US20210159334A1 (en) 2021-05-27
KR102235195B1 (ko) 2021-04-06
KR20190062265A (ko) 2019-06-05
US20220336659A1 (en) 2022-10-20
US11942543B2 (en) 2024-03-26
CN110010672A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
TWI779133B (zh) 高壓半導體裝置結構及半導體裝置結構
US10510744B2 (en) Vertical nanowire transistor for input/output structure
US7429774B2 (en) Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof
US8569836B2 (en) Semiconductor device
US9680009B2 (en) High voltage semiconductor device
US7411271B1 (en) Complementary metal-oxide-semiconductor field effect transistor
US9214542B2 (en) Semiconductor device with integrated electrostatic discharge (ESD) clamp
US10396166B2 (en) Semiconductor device capable of high-voltage operation
US20170263761A1 (en) Semiconductor device capable of high-voltage operation
JP5968548B2 (ja) 半導体装置
TWI536562B (zh) 高壓半導體元件及其製造方法
US10944001B1 (en) Deep trench and junction hybrid isolation
CN101364596A (zh) 半导体器件
US20220399437A1 (en) Semiconductor device with guard ring isolating power device
US10692853B2 (en) Electrostatic discharge (ESD) robust transistors and related methods
US9202907B2 (en) Protection diode
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
US10068896B1 (en) Electrostatic discharge protection device and manufacturing method thereof
KR100776142B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent