DE102013213734A1 - Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen - Google Patents

Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen Download PDF

Info

Publication number
DE102013213734A1
DE102013213734A1 DE102013213734.6A DE102013213734A DE102013213734A1 DE 102013213734 A1 DE102013213734 A1 DE 102013213734A1 DE 102013213734 A DE102013213734 A DE 102013213734A DE 102013213734 A1 DE102013213734 A1 DE 102013213734A1
Authority
DE
Germany
Prior art keywords
transistor
sense
source electrode
source
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013213734.6A
Other languages
English (en)
Other versions
DE102013213734B4 (de
Inventor
Andreas Meiser
Steffen Thiele
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013213734A1 publication Critical patent/DE102013213734A1/de
Application granted granted Critical
Publication of DE102013213734B4 publication Critical patent/DE102013213734B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Ein Halbleiterbauelement ein Feld von in einen Halbleiterkörper integrierten Transistorzellen. Eine Anzahl der Transistorzellen, die einen Leistungstransistor bildet, und mindestens eine der Transistorzellen, die einen Sense-Transistor bildet. Eine erste Source-Elektrode ist auf dem Halbleiterkörper aufgebracht, mit der/den Transistorzelle(n) des Sense-Transistors elektrisch verbunden, jedoch von den Transistorzellen des Leistungstransistors elektrisch isoliert. Eine zweite Source-Elektrode ist auf dem Halbleiterkörper aufgebracht und bedeckt die Transistorzellen sowohl des Leistungstransistors als auch des Sense-Transistors und bedeckt die erste Source-Elektrode mindestens teilweise derart, dass die zweite Source-Elektrode nur mit den Transistorzellen des Leistungstransistors elektrisch verbunden, jedoch von den Transistorzellen des Sense-Transistors elektrisch isoliert ist.

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Stromerfassung von Transistorlastströmen unter Nutzung sogenannter Sense-Transistoren.
  • Stromerfassungsschaltungen, die sogenannte Stromerfassungstransistoren (oder „Sense-FETs”) nutzen, werden seit Jahren häufig genutzt. Besonders nützlich sind derartige Stromerfassungstechniken möglicherweise beim Messen des Laststroms von Leistungsfeldeffekttransistoren (Leistungs-FETs), die sich aus mehreren Transistorzellen zusammensetzen, wie zum Beispiel in der US-Patentveröffentlichung US 2001/0020732 A1 veranschaulicht. Derartige Leistungsfeldeffekttransistoren weisen ein gemeinsames Drain-Gebiet für alle Transistorzellen auf, aus denen sich die Leistungstransistorkomponente zusammensetzt. Das gemeinsame Drain-Gebiet ist über eine an der Rückseite eines Wafers aufgebrachte Drain-Elektrode verbunden, während das Source-Gebiet und die jeweiligen Source-Elektroden an der Vorderseite des Wafers kontaktiert werden und parallel geschaltet sind. Die Source-Elektrode einer Transistorzelle (als „Sense-Zelle” bezeichnet) ist möglicherweise separat von der den Laststrom führenden Source-Elektrode verbunden, um ein Stromsignal (als „Sense-Strom” bezeichnet) abzugreifen, das repräsentativ für den Laststrom ist, der durch die übrigen der mehreren Transistorzellen, die den Lasttransistor bilden, fließt. Natürlich können ein paar Transistorzellen parallel geschaltet sein, um den Sense-Transistor zu bilden.
  • In einer Schaltungsauslegung, die ein Lasttransistor-/Sense-Transistor-Paar enthält, ist der Source-Strom des Sense-Transistors (d. h. der Sense-Strom) direkt proportional zum Source-Strom des Lasttransistors (d. h. zum Laststrom), wobei der Proportionalitätsfaktor aus dem Verhältnis der stromführenden Fläche des Lasttransistors und der stromführenden Fläche des Sense-Transistors resultiert, das (mindestens annähernd) äquivalent zum Verhältnis der Anzahl der den Lasttransistor bzw. den Sense-Transistor bildenden Transistorzellen ist.
  • Die oben erwähnte Proportionalitätsbedingung ist nur erfüllt, wenn beide Transistoren (Lasttransistor und Sense-Transistor) genau im selben Betriebspunkt betrieben werden, d. h. wenn beide Transistoren mit der gleichen Gate-Source-Spannung versorgt werden und der gleichen Drain-Source-Spannung ausgesetzt sind. Etliche Schaltkreise sind bekannt, die verwendet werden können, um sicherzustellen, dass beide Transistoren im selben Betriebspunkt betrieben werden. Nur um ein Beispiel zu nennen, für weit verbreitete Drain-MOS-Technologien wird möglicherweise ein Operationsverstärker genutzt, um die Source-Spannung des Sense-Transistors so einzustellen, dass sie gleich der Source-Spannung des Lasttransistors ist. Aufgrund der gemeinsamen Drain-Elektrode wird eine gleiche Drain-Source-Spannung erzielt. Zusätzlich sind die Gate-Elektroden des Sense-Transistors und des Lasttransistors verbunden, um für beide Transistoren dieselbe Gate-Source-Spannung bereitzustellen.
  • Auch wenn der Sense-Transistor und der Lasttransistor aufgrund eines zweckmäßigen Schaltkreises im selben Betriebspunkt betrieben werden, verschlechtern weitere unerwünschte Nebeneffekte und Wechselwirkungen zwischen den beiden Transistoren eventuell die strenge Proportionalität zwischen den jeweiligen Source-Strömen. Zum Beispiel muss die homogene Drain-Stromdichte überall in den Transistorzellen (beider Transistoren) sichergestellt werden. Aus einem inhomogenen Drain-Stromfluss resultieren möglicherweise innere transversale Ströme, wodurch somit das streng proportionale Verhältnis zwischen den Source-Strömen des Sense-Transistors bzw. des Lasttransistors verzerrt wird.
  • Angesichts des oben Gesagten ist es eine Aufgabe der vorliegenden Erfindung, eine verbesserte Stromerfassungsschaltungsauslegung bereitzustellen, welche die Probleme, die bei der Nutzung bekannter Sense-Transistorschaltungen auftreten, (mindestens teilweise) löst oder mindert. Diese Aufgabe wird durch das Halbleiterbauelement nach Anspruch 1 und das Verfahren nach Anspruch 13 gelöst. Verschiedene Ausführungsformen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Ein Halbleiterbauelement wird offenbart. Gemäß einem Beispiel der vorliegenden Erfindung umfasst das Halbleiterbauelement einen Halbleiterkörper und ein Feld von in den Halbleiterkörper integrierten Transistorzellen. Mehrere der Transistorzellen bilden einen Leistungstransistor und mindestens eine der Transistorzellen bildet einen Sense-Transistor. Eine erste Source-Elektrode ist auf dem Halbleiterkörper aufgebracht, welche mit der/den Transistorzelle(n) des Sense-Transistors elektrisch verbunden, jedoch von den Transistorzellen des Leistungstransistors elektrisch isoliert ist. Eine zweite Source-Elektrode ist auf dem Halbleiterkörper aufgebracht, welche die Transistorzellen sowohl des Leistungstransistors als auch des Sense-Transistors bedeckt und die erste Source-Elektrode mindestens teilweise derart bedeckt, dass die zweite Source-Elektrode nur mit den Transistorzellen des Leistungstransistors elektrisch verbunden, jedoch von den Transistorzellen des Sense-Transistors elektrisch isoliert ist.
  • Die Erfindung wird mit Bezug auf die folgenden Zeichnungen und die folgende Beschreibung besser verständlich. Die Komponenten in den Figuren sind nicht zwingend maßstabsgetreu, vielmehr wird der Schwerpunkt auf die Veranschaulichung der Grundsätze der Erfindung gelegt. In den Zeichnungen ist:
  • 1a eine Querschnittsansicht von ein paar Transistorzellen eines Grabentransistors, wobei einige Zellen eine separate Source-Elektrode aufweisen, um einen Sense-Transistor zu bilden;
  • 1b eine Draufsicht auf eine Lasttransistor-/Sense-Transistor-Auslegung;
  • 2 ein Schaltbild, das den Leistungs-MOS-Transistor und den Sense-Transistor von 1 veranschaulicht;
  • 3 ein Schaltbild, das eine beispielhafte Schaltung zum Betreiben eines Sense-Transistors für Strommessung veranschaulicht;
  • 4 eine Querschnittsansicht von ein paar Transistorzellen eines Grabentransistors, wobei die Metallisierung, welche die Source-Elektrode des Leistungstransistors bildet, alle Transistorzellen bedeckt, einschließlich derjenigen, die den Sense-Transistor bilden;
  • 5 eine Draufsicht auf das Beispiel von 4, wobei die Source-Metallisierung des Leistungstransistors transparent ist, um zu veranschaulichen, wie die Source des Sense-Transistors verbunden ist;
  • 6 eine Querschnittsansicht des Beispiels von 4, wobei der Querschnitt senkrecht zu dem von 4 ist;
  • 7 eine Alternative zum in 5 gezeigten Beispiel;
  • 8 eine Querschnittsansicht des Beispiels von 5, die senkrecht zu den Gräben ist, wobei zwei Alternativkontaktbeispiele in Schema (a) (das als 8a bezeichnet werden kann) und (b) (das als 8b bezeichnet werden kann) veranschaulicht werden; und
  • 9 ein Schaltbild, das den einen beispielhaften Betrieb eines Sense-/Lasttransistorpaars veranschaulicht, das gemäß dem Beispiel der 4 bis 6 gebildet wird.
  • In den Figuren bezeichnen gleiche Bezugszeichen entsprechende Teile oder Signale.
  • Die Figuren, die den inneren Aufbau eines Halbleiterchips veranschaulichen, sind vereinfacht, um das Augenmerk auf die zur weiteren Erörterung erforderlichen Komponenten zu richten. Einige Details, die bei der Nutzung unterschiedlicher Technologien zum Fertigen des Halbleiterchips eventuell unterschiedlich sind, wurden weggelassen, um die Veranschaulichung nicht zu verkomplizieren.
  • 1a ist eine Querschnittsansicht, die (mindestens teilweise) zwei Komponenten eines Feldeffekttransistors (FET) mit einer gemeinsamen Drain-Elektrode, jedoch getrennten Source-Elektroden veranschaulicht, d. h. einer Leistungs-Source-Elektrode eines Leistungstransistors T1 und einer Sense-Elektrode eines Sense-Transistors T2 (siehe auch 2). Mehrere Transistorzellen sind in einen Halbleiterkörper 100 integriert. Von diesen Transistorzellen bildet mindestens eine Transistorzelle 101 den Sense-Transistor und eine Vielzahl von Transistorzellen 102 bildet den Lasttransistor. Eine auf der oberen Oberfläche 103 des Halbleiterkörpers 100 (d. h. der „Vorderseite” des Halbleiterkörpers 100) aufgebrachte (strukturierte) Metallisierungsschicht bildet eine Leistungs-Source-Elektrode 41, die mehreren Transistorzellen gemeinsam ist und mit einem Source-Anschluss S des Leistungstransistors elektrisch verbunden ist. Ein anderer Teil der Metallisierungsschicht bildet die Sense-Elektrode 41', die von der Leistungs-Source-Elektrode 41 isoliert ist und die Source-Elektrode des Sense-Transistors bildet. Die einzelnen Transistorzellen werden durch sogenannte Gräben 17 abgegrenzt, die sich in den Halbleiterkörper 100 erstrecken, der von der oberen Oberfläche 103 des Halbleiterkörpers 100 ausgeht. Gate-Elektroden 15 (in der Regel aus Polysilicium hergestellt) sind innerhalb der Gräben 17 aufgebracht und vom umgebenden Halbleiterkörper 100 mittels einer Isolationsschicht 16 isoliert, die in der Regel eine Oxidschicht ist.
  • Der Halbleiterkörper 100 enthält Source-Gebiete 11, Body-Gebiete 12, Drift-Gebiete 13 und Drain-Gebiete 14. Die den Lasttransistor und den Sense-Transistor trennende Zelle enthält gewöhnlich ein sich zur oberen Oberfläche 103 des Halbleiterkörpers erstreckendes Body-Gebiet 12' ohne ein eingebettetes Source-Gebiet. Source-Gebiete 11, Body-Gebiete 12 und Drift-Gebiete 13 können abhängig von der genutzten Produktionstechnologie unter Nutzung von epitaxialem Aufwachsen, Ionenimplantation oder Diffusion von Dotierungsmaterialien produziert werden. Die Source-Gebiete 11 erstrecken sich entlang der oberen Oberfläche 103 des Halbleiterkörpers 100 (und grundsätzlich parallel dazu) und werden von den Source-Elektroden 41 oder 41' direkt kontaktiert. Die Drain-Gebiete 14 erstrecken sich entlang der unteren Oberfläche 104 des Halbleiterkörpers 100 (d. h. der „Rückseite” des Chips) und werden von der auf der unteren Oberfläche 104 des Halbleiterkörpers 100 aufgebrachten Drain-Elektrode 42 direkt kontaktiert. Zwischen den Source-Gebieten 11 und den Drain-Gebieten 14 erstrecken sich die Body-Gebiete 12 sowie die Drift-Gebiete 13 im Wesentlichen parallel zur oberen Oberfläche 103 und zur unteren Oberfläche 104 des Halbleiters 100.
  • Die Body-Gebiete 12, 12' sind an die Gräben 17 angrenzend aufgebracht. Das heißt, die Gräben erstrecken sich von der oberen Oberfläche 103 des Halbleiterkörpers 100 in den Halbleiterkörper so tief, dass der Grabenboden das entsprechende Drift-Gebiet 13 (auch als „Drift-Zone” bezeichnet) erreicht. In einem aktiven Transistor fließt Laststrom von den Source-Gebieten 11 über die entsprechenden Body-Gebiete 12 und Drift-Gebiete 13 zum Drain-Gebiet 14, wobei sich unter dem Einfluss des elektrischen Felds aufgrund der geladenen Gate-Elektroden 15 ein Kanal 18 (nur für eine einzige Zelle veranschaulicht) von Ladungsträgern entlang den Seitenwänden der Gräben 17 bildet.
  • Eine die Gräben 17 bedeckende Isolationsschicht 33 isoliert die in den Gräben 17 aufgebrachten Gate-Elektroden 15 von der auf der oberen Oberfläche des Halbleiterkörpers 103 aufgebrachten Source-Elektrode 41, 41'.
  • Die Gate-Elektroden 15 sind mit einem Gate-Anschluss (nicht gezeigt) verbunden, z. B. an einem Ende der Gräben 17. Wie die Gate-Elektroden verbunden werden, gehört zum Allgemeinwissen und wird somit hierin nicht weiter beschrieben, da dies für die vorliegende Erörterung nicht maßgeblich ist. Des Weiteren sei angemerkt, dass die hier veranschaulichten und erörterten Beispiele Vertikaltransistoreinrichtungen (d. h. Grabentransistoren) sind. Die vorliegende Erfindung ist jedoch nicht auf Grabentransistoren beschränkt und auch ohne Weiteres anwendbar auf Vertikaltransistoren, die keine Graben-Gates aufweisen. In diesem Zusammenhang sind Vertikaltransistoren MOS-Transistoren, in denen sich der Laststrompfad (d. h. der Drain-Source-Strompfad) von der oberen Oberfläche zur unteren Oberfläche des Halbleiterkörpers erstreckt.
  • 1b ist eine dem Querschnitt von 1a entsprechende Draufsicht. Da die Source-Elektrode des Sense-Transistors 41' (Sense-Elektrode) und die Source-Elektrode des Lasttransistors 41 (Leistungs-Source-Elektrode) elektrisch voneinander isoliert sein müssen, weist die Metallisierung, welche die Leistungs-Source-Elektrode 41 bildet, einen schlitzförmigen „Ausschnitt” auf, in dem die Sense-Elektrode 41' in Form einer Streifenleitung angeordnet ist. Ein Isolationsgebiet 53, in der Regel eine Oxidschicht, ist zwischen den zwei Source-Elektroden 41, 41' aufgebracht, um die Isolation sicherzustellen.
  • 2 veranschaulicht die Transistorkomponenten 101, 102 von 1 schematisch im Schaltbild, wobei in 2 die Transistorkomponente 101 als n-MOS-Sense-Transistor T2 dargestellt ist und die Lasttransistorkomponente 102 als n-MOS-Lasttransistor T1 dargestellt ist. Die Drain-Anschlüsse beider Transistoren sind notwendigerweise parallel geschaltet, da die Transistorzellen, welche die Transistoren bilden, eine gemeinsame Drain-Elektrode haben (siehe gemeinsame Drain-Elektrode 42 in 1).
  • 3 veranschaulicht eine Anwendung eines Sense-/Lasttransistorpaars (Sense-Transistor, Lasttransistor), wie in 2 veranschaulicht. Im Beispiel von 3 sind die MOS-Transistoren T1, T2 n-Kanal-MOSFETs in einer High-Side-Konfiguration. Das heißt, der gemeinsame Drain-Anschluss D (und somit die gemeinsame Drain-Elektrode, siehe Bezugszeichen 42 in 1) des Sense-Transistors T2 und des Lasttransistors T1 ist an ein High-Side-Versorgungspotenzial VB angeschlossen. Ähnliche Schaltungen, die p-Kanal-MOS-Transistoren oder Low-Side-Konfigurationen verwenden, können ebenfalls verwendet werden.
  • Im Beispiel von 3 ist zwischen dem Source-Anschluss S des Lasttransistors T1 und einem Low-Side-Versorgungspotenzial (auch Bezugspotenzial genannt, das möglicherweise die Masse ist) eine Lastimpedanz ZL geschaltet. Der Lasttransistor T1 steuert einen Laststrom iL, welcher der (z. B. äußeren) Lastimpedanz ZL über einen Ausgangsanschluss OUT zugeführt wird. Die Laststromsteuerung wird gemäß einem Gate-Signal SG durchgeführt, das Gate-Anschlüssen G (und somit den Gate-Elektroden, siehe Bezugszeichen 15 in 1) des Lasttransistors T1 bzw. des Sense-Transistors T2 zugeführt wird.
  • Wenn beide Transistoren T1 und T2 im selben Betriebspunkt (auch als Arbeitspunkt oder Ruhepunkt bezeichnet) betrieben werden, ist ein Messstrom iS (auch als Sense-Strom bezeichnet), der durch den Drain-Source-Pfad des Sense-Transistors fließt, (annähernd) direkt proportional zum Laststrom iL, der durch den Drain-Source-Strompfad des Lasttransistors fließt. Um gleiche Betriebspunkte zu erreichen, wird eine Steuerschaltung verwendet, die konfiguriert ist, um die Source-Spannung des Sense-Transistors T2 so zu regeln, dass sie gleich der Source-Spannung des Lasttransistors T1 ist. Ein Beispiel für eine zweckmäßige Steuerschaltung ist in 3 veranschaulicht. Demgemäß enthält die Steuerschaltung einen Operationsverstärker OA1 und einen weiteren Transistor T3, um das Source-Potenzial des Sense-Transistors T2 so zu regeln, dass es gleich dem Source-Potenzial des Lasttransistors T1 ist. Das Verhältnis iS/iL zwischen dem Sense-Strom iS und dem Laststrom iL wird dann bestimmt durch das Verhältnis zwischen der stromführenden Fläche der jeweiligen Transistoren oder annähernd durch das Verhältnis der Anzahl aktiver Transistorzellen der jeweiligen Transistoren.
  • Der Lastpfad (d. h. der Source-Drain-Strompfad) des weiteren Transistors T3 ist mit dem Lastpfad des Sense-Transistors T2 in Reihe geschaltet. Das Gate des weiteren Transistors T3 wird dadurch an den Ausgang des Operationsverstärkers OA1 gekoppelt und von ihm angesteuert, wobei dessen Eingänge mit den Source-Anschlüssen S und S' des Lasttransistors T1 bzw. des Sense-Transistors T2 verbunden sind. Der Operationsverstärker OA ist konfiguriert, um das Gate des weiteren Transistors T3 anzusteuern, sodass sich die Potenzialdifferenz an seinen Eingängen null nähert, d. h. die Source-Potenziale des Sense-Transistors und des Source-Transistors T1, T2 gleich sind.
  • Des Weiteren ist ein Messkreis bereitgestellt. Der Messkreis ist konfiguriert, um ein Ausgangssignal zu erzeugen, das repräsentativ für den Laststrom iL ist. In einer sehr einfachen Konfiguration enthält der Messkreis einen Widerstand RS, der mit dem Sense-Transistor T2 (und, falls vorhanden, mit dem weiteren Transistor T3) in Reihe geschaltet ist, um einen Spannungsabfall VS.= iS·RS über den Widerstand RS zu erzeugen, der als Ausgangssignal genutzt werden kann. Komplexere Steuerschaltungen und Messkreise sind auf dem Gebiet ebenfalls bekannt und können abhängig von der tatsächlichen Anwendung ohne Weiteres genutzt werden.
  • 4 ist eine der Abbildung von 1 ähnliche Querschnittsansicht eines Sense-/Lasttransistorpaars. Das Beispiel von 4 ist identisch mit dem Beispiel von 1, wobei der einzige Unterschied darin besteht, wie das Source-Gebiet des Sense-Transistors 101 kontaktiert wird. Im Gegensatz zum Beispiel von 1 erstreckt sich die Metallisierungsschicht, welche die Source-Elektrode 41 des Leistungstransistors 102 bildet, über die ganze Fläche, welche die Transistorzellen beider Transistoren, die Sense-Transistorzellen wie auch die Leistungstransistorzellen, bedeckt. Das Source-Gebiet des Sense-Transistors ist über eine Sense-Kontaktelektrode 41', die zwischen der oberen Oberfläche 103 des Halbleiterkörpers 100 und der die Source-Elektrode 41 bildenden Metallisierungsschicht geführt wird, an einen jeweiligen Source-Anschluss S' geschaltet. Zwischen der Sense-Kontaktelektrode 41' und der Leistungs-Source-Elektrode 41 ist eine Oxidschicht 52 angeordnet und stellt elektrische Isolation dazwischen bereit. Die Sense-Kontaktelektrode 41' wird möglicherweise unter Nutzung eines Metalls (z. B. von Wolfram) oder von Polysilicium gebildet. Die elektrische Verbindung zwischen dem Source-Anschluss S' des Sense-Transistors und dem tatsächlichen Source-Gebiet 11 des Sense-Transistors wird somit zu einer Fläche „verschoben”, die neben dem Feld der den Leistungs- und den Sense-Transistor bildenden Transistorzellen aufgebracht ist. Mit anderen Worten, der Sense-Strom iS wird zu einer Fläche außerhalb des Felds der den Leistungs- und den Sense-Transistor bildenden Transistorzellen geführt, wodurch somit die Einbettung der Sense-Zellen in die ganze Sense-/Leistungstransistor-Auslegung verbessert wird. Da das Potenzial der Source-Gebiete 11 des Sense-Transistors und des Leistungstransistors grundsätzlich gleich ist, kann die Stehspannung der Oxidschicht 52 vergleichsweise niedrig sein.
  • 5 ist eine Draufsicht auf das Beispiel von 4, wobei die Metallisierungsschicht, welche die Source-Elektrode des Leistungstransistors bildet, durchsichtig ist, um einen Blick darunter zu gewähren. Die Oxidschicht 52 wurde ebenfalls weggelassen und somit ist die den Sense-Kontakt 41' bildende Schicht erkennbar. Diese Schicht ist möglicherweise aus z. B. Wolfram, Polysilicium, Metall oder dergleichen hergestellt. Falls der Sense-Kontakt 41' unter Nutzung von Polysilicium gebildet ist, ist es möglicherweise so dotiert, dass es von demselben Typ (z. B. vom n+-Typ) wie das Source-Gebiet 11 ist. Der Sense-Kontakt 41' bildet die Source-Elektrode des Sense-Transistors und koppelt das jeweilige Source-Gebiet 11 des Sense-Transistors elektrisch an den jeweiligen Sense-Anschluss S'/die jeweiligen Sense-Anschlüsse S' des Sense-Transistors. Die Abbildung von 5 veranschaulicht nur einen kleinen Teil des Leistungstransistors und des Sense-Transistors, vor allem parallele Gräben 17 und die entsprechenden Source-Gebiete 11 zwischen ihnen. Der Sense-Kontakt 41' ist möglicherweise geschlitzt (gegabelt), sodass praktisch zwei getrennte Leitungen an der Fläche zusammenlaufen, wo die elektrische Verbindung zum Halbleiterkörper (d. h. zum Silicium-Source-Gebiet 11) hergestellt wird. Auf derartige Weise wird möglicherweise eine Art einer sogenannten „Vierpolmessung” durchgeführt. Der entsprechende Schaltkreis wird in 9 veranschaulicht und mit Bezug darauf weiter unten beschrieben. Jedoch ist eine einzelne (nicht gegabelte) Leitung als Sense-Kontakt eventuell ausreichend, wenn eine Zweipolmessung ausreichend ist.
  • 5 veranschaulicht ein Beispiel, in dem der Sense-Kontakt 41' zu einer Fläche außerhalb des Felds von Transistorzellen geführt wird, wobei der Sense-Kontakt 41' die Form einer „Streifenleitung” hat, die sich in einer Querrichtung erstreckt, die zu den Gräben senkrecht ist. In einer alternativen Implementierung wird der Sense-Kontakt 41' jedoch entlang einem Graben oder über einem Graben (über der Gate-Elektrode und parallel dazu, siehe 7) geführt. Das letztere Beispiel bietet den Vorteil von noch weniger Raumbedarf und einer geringeren Auswirkung auf die Stromhomogenität. Die Sense-Zellen (d. h. die Transistorzellen, die den Sense-Transistor bilden) können im Feld der den Lasttransistor bildenden Transistorzellen eingebettet werden, ohne den Laststromfluss zu „stören”. Falls sich der Sense-Transistor aus mehr als einer Sense-Zelle zusammensetzt, kann die Source-Zone jeder Zelle kontaktiert werden, wobei möglicherweise nur ein Sense-Kontakt 41' genutzt wird, um mehrere Zellen zu kontaktieren, oder mehrere Sense-Kontakte können parallel genutzt werden. Im vorliegenden Beispiel ist die Fläche, wo die Sense-Elektrode 41' mit der Oberfläche des Siliciums tatsächlich in physischem Kontakt ist, als Kontaktfläche P benannt. Beispiele für die Implementierung solcher Kontakte werden weiter unten mit Bezug auf 9 beschrieben.
  • 6 ist eine weitere Querschnittsansicht des Ausführungsbeispiels der 4 und 5 entlang einer mit A-A' beschrifteten Achse in der Draufsicht von 5, die zu den Gräben 17 parallel ist. Klar erkennbar ist der „vergrabene” Sense-Kontakt 41', der unterhalb der oberen Oberfläche der die Source-Elektrode 41 des Leistungstransistors bildenden Metallisierungsschicht aufgebracht und durch die Oxidschichten 51 und 52 elektrisch davon isoliert ist. Der weitere Aufbau des Halbleiterkörpers 100 entspricht der Abbildung von 4, die eine Querschnittsansicht entlang einer zur Achse A-A' senkrechten Achse ist. Sowohl 5 als auch 6 der Kontaktfläche P zeigen an, wo der Sense-Kontakt (d. h. die Source-Elektrode des Sense-Transistors) mit dem jeweiligen Source-Gebiet 11 im Halbleiterkörper elektrisch verbunden ist. Wie oben erwähnt, ist ein Source-Kontakt möglicherweise mit mehr als einem Source-Gebiet 11 von mehr als einer jeweiligen Sense-Zelle (z. B. den Kontaktflächen P und P', wie in 5 gezeigt) elektrisch verbunden. Weitere Beispiele für unterschiedliche Source-Kontakte sind in den 8a und 8b veranschaulicht.
  • 7 ist eine Alternative zum in 5 veranschaulichten Beispiel. In dieser beispielhaften Implementierung wird der Sense-Kontakt 41' entlang einem Graben oder über einem Graben (über der Gate-Elektrode und parallel dazu) geführt, was den Vorteil von noch weniger Raumbedarf und einer geringeren Auswirkung auf die Stromhomogenität bietet. Ein Vorteil ist, dass die Kontaktfläche zwischen der Leistungs-Source-Metallisierung und den Leistungstransistorzellen nicht von querlaufenden Sense-Kontaktleitungen unterbrochen wird (wie in 5 gezeigt). Ähnlich wie im Beispiel von 5 ist die Fläche, in der zwischen der Sense-Elektrode 41 und der Chipoberfläche ein elektrischer Kontakt tatsächlich hergestellt wird, als Kontaktfläche P benannt. Auch hier ist die Sense-Elektrode in zwei Zweige gegabelt, einen Zweig (mit dem Widerstand RK2) zum Ziehen des Sense-Stroms und einen anderen Zweig (mit dem Widerstand RK1) zum Abgreifen des Source-Potenzials. Wie bereits erwähnt, lassen die zwei Zweige eine Art Vierpolmessung zu, d. h. der Spannungsabfall über den Widerstand RK2 aufgrund des Sense-Stroms wird vermieden, indem unter Nutzung des zweiten Zweigs mit dem Widerstand RK1 die Source-Spannung (beinahe stromlos) abgegriffen wird. Die zwei Zweige der Sense-Elektrode 41' werden möglicherweise über den Gräben 17 geführt, wodurch somit der Raumbedarf für die Source-Elektroden minimiert und die in das Leistungstransistorzellenfeld eingeführte „Störung” weiter minimiert wird. Beispiele dafür, wie der Kontakt zwischen der Sense-Transistorzelle und der Sense-Elektrode erzielt werden kann, sind in den 8a und 8b veranschaulicht.
  • 8a veranschaulicht einen sogenannten „flachen Kontakt”, während 8b einen „tiefen Kontakt” zeigt. Im Folgenden wird der Prozess des Fertigens der Sense-Elektrode 41' und der Leistungs-Source-Elektrode 41 beschrieben, wobei ein Halbleiterkörper 100, der Transistorzellen für den Leistungstransistor und den Lasttransistor 101 und 102 enthält (siehe auch 1), unter Nutzung eines beliebigen üblichen Halbleiterfertigungsprozesses bereitgestellt wird. Eine Oxidschicht 51 wird dann auf der oberen Oberfläche des Halbleiterkörpers 100 gebildet.
  • Falls ein flacher Kontakt gebildet werden soll (8a), wird die Oxidschicht 51 in der Kontaktfläche geöffnet, wo die Sense-Elektrode 41' einen elektrischen Kontakt zum Halbleiterkörper bereitstellen soll. Anschließend wird auf der Oxidschicht 51 polykristallines Silicium (Polysilicium) aufgetragen, um die Sense-Elektrode 41' zu bilden. Der Halbleiterkörper 100 wird nur in der Fläche/den Flächen kontaktiert, wo das Oxid zuvor geöffnet wurde. Schließlich wird eine weitere Oxidschicht 52 so aufgetragen, dass sie die Sense-Elektrode 41' bedeckt, und die Leistungs-Source-Elektrode 41 wird auf der Oxidschicht 52 so aufgetragen, dass sie sowohl die Sense-Transistorzellen als auch die Leistungstransistorzellen bedeckt. In Flächen außerhalb der Sense-Transistorzellen kontaktiert die Leistungs-Source-Elektrode 41 die Leistungstransistorzellen über jeweilige Öffnungen in den Oxidschichten.
  • Falls ein tiefer Kontakt gebildet werden soll (8b), wird die Oxidschicht 51 in der Kontaktfläche/den Kontaktflächen geöffnet, wo die Sense-Elektrode 41' und die Leistungselektrode 41 einen elektrischen Kontakt zum Halbleiterkörper bereitstellen sollen. Anschließend werden die Vertiefungen in einem Ätzschritt in die Kontaktflächen P (siehe 7) innerhalb der Sense-Transistorzellen und der Leistungstransistorzellen eingeätzt. Um die Sense-Zellen zu kontaktieren, wird Polysilicium in den in die Sense-Zellen eingeätzten Vertiefungen aufgetragen, um somit einen elektrischen Kontakt zum Halbleiterkörper herzustellen und die Sense-Elektrode 41' zu bilden. Schließlich wird eine weitere Oxidschicht 52 so aufgetragen, dass sie die Sense-Elektrode 41' bedeckt, und die Leistungs-Source-Elektrode 41 wird auf der Oxidschicht 52 so aufgetragen, dass sie sowohl die Sense-Transistorzellen als auch die Leistungstransistorzellen bedeckt. In Flächen außerhalb der Sense-Transistorzellen kontaktiert die Leistungs-Source-Elektrode 41 die Leistungstransistorzellen über die jeweiligen Vertiefungen in den Leistungstransistorzellen (die nicht mit Polysilicium aufgefüllt wurden).
  • Die Sense-Elektrode 41' sowie die Leistungselektrode 41 stellen direkten elektrischen Kontakt zum Halbleiterkörper bereit, ohne dass Kontaktlöcher durch irgendwelche Metallisierungsschichten gebildet werden müssen. Eine optimale Einbettung der Sense-Zellen wird erzielt, ohne den homogenen Stromfluss durch die Leistungstransistorzellen zu „stören”.
  • 9 ist ein Schaltbild, das eine Schaltung veranschaulicht, die genutzt werden kann, um sicherzustellen, dass die Potenziale der Source-Elektroden des Lasttransistors und des Sense-Transistors T1 T2 gleich sind, um die strenge Proportionalität zwischen dem Laststrom iL und dem Sense-Strom iS zu erreichen. Die Schaltung von 9 entspricht grundsätzlich der Schaltung von 3. 9 enthält jedoch die Leitungswiderstände RK1, RK2, RK3, RK4, die in der Schaltung von 3 außer Acht gelassen wurden. Der Widerstand RK4 stellt den Widerstand des ganzen Strompfads von den Silicium-Source-Gebieten 11 des Leistungstransistors T1 zum äußeren Source-Anschluss S dar. Der Widerstand RK3 stellt den Widerstand des Strompfads von den Silicium-Source-Gebieten 11 des Leistungstransistors T1 zu einem zweiten äußeren Source-Anschluss (nicht veranschaulicht) dar, der nur zum Messen des Source-Potenzials des Lasttransistors T1 genutzt wird. Der Widerstand RK4 führt den ganzen Laststrom iL, während der Widerstand RK3 im Wesentlichen keinen Strom führt, da die Steuerschaltung(en) oder der Messkreis/die Messkreise, der/die daran gekoppelt ist/sind, gewöhnlich sehr hohe Eingangsimpedanzen aufweist/aufweisen. Die Situation für den Sense-Transistor T2 ist ähnlich. Der Widerstand RK2 stellt den Widerstand des Strompfads vom Silicium-Source-Gebiet 11 des Sense-Transistors T2 zu einem äußeren Source-Anschluss S' dar, der zum Abgreifen des Sense-Stroms iS genutzt wird. Der Widerstand RK1 stellt den Widerstand des Strompfads vom Silicium-Source-Gebiet 11 des Sense-Transistors T2 zum Anschluss einer anderen Source S'' dar, der zum Abgreifen des Source-Potenzials des Sense-Transistors genutzt wird. Der Widerstand RK2 führt den ganzen Sense-Strom iS, während der Widerstand RK1 wie der Widerstand RK3 im Wesentlichen keinen Strom führt. Die Widerstände RK1 und RK2 (oder Teile davon) sind ebenfalls in 5 veranschaulicht. Indem zum Erfassen der Source-Potenziale die vorgesehenen Widerstände RK1, RK3 genutzt werden, ohne dass Strom gezogen wird, wird eine Vierpolpotenzialmessung vorgenommen, die eine präzise Messung der Source-Potenzialdifferenz zulässt, wobei die Auswirkung der Spannungsabfälle RK4iL und RK2iS über die Kontaktkreiswiderstände RK4 und RK2 vermieden wird.
  • Wenngleich verschiedene beispielhafte Ausführungsformen der Erfindung offenbart wurden, ergibt sich für den Fachmann, dass verschiedene Änderungen und Abwandlungen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen, ohne vom Gedanken und vom Schutzbereich der Erfindung abzuweichen. Es ist für den Durchschnittsfachmann offensichtlich, dass noch andere Komponenten, welche dieselben Funktionen erfüllen, gegebenenfalls als Alternativen geeignet sind. Es sollte erwähnt werden, dass mit Bezug auf eine konkrete Figur erläuterte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in denjenigen, für die dies nicht ausdrücklich erwähnt wird.
  • Weiter können die Verfahren der Erfindung entweder in allen Software-Implementierungen unter Nutzung der zweckmäßigen Prozessorbefehle oder in Hybrid-Implementierungen, die eine Kombination aus Hardwarelogik und Softwarelogik gebrauchen, durchgeführt werden, um dieselben Ergebnisse zu erreichen. Solche Abwandlungen des Erfindungsgedankens sollen in den beigefügten Ansprüchen eingeschlossen sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2001/0020732 A1 [0002]

Claims (16)

  1. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterkörper (100); ein Feld von in den Halbleiterkörper (100) integrierten Transistorzellen, wobei mehrere der Transistorzellen (102) einen Leistungstransistor (T1) bilden und mindestens eine der Transistorzellen (101) einen Sense-Transistor (T2) bildet; eine erste Source-Elektrode (41'), die auf dem Halbleiterkörper (100) aufgebracht, mit der/den Transistorzelle(n) (101) des Sense-Transistors (T2) elektrisch verbunden, jedoch von den Transistorzellen des Leistungstransistors (T1) elektrisch isoliert ist; und eine zweite Source-Elektrode (41), die auf dem Halbleiterkörper (100) aufgebracht ist und die Transistorzellen (102; 101) sowohl des Leistungstransistors (T1) als auch des Sense-Transistors (T2) bedeckt und die erste Source-Elektrode (41') mindestens teilweise derart bedeckt, dass die zweite Source-Elektrode (41) nur mit den Transistorzellen (102) des Leistungstransistors (T1) elektrisch verbunden, jedoch von den Transistorzellen (101) des Sense-Transistors (T2) elektrisch isoliert ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die zweite Source-Elektrode (41) direkten elektrischen Kontakt zu den Transistorzellen (102), die den Leistungstransistor (T1) bilden, bereitstellt, ohne dass Kontaktlöcher durch andere Elektrodenschichten oder Metallisierungsschichten erforderlich sind.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, das weiter eine Isolationsschicht umfasst, die zwischen der ersten Elektrode und der zweiten Elektrode aufgebracht ist, um die erste und die zweite Elektrode elektrisch zu isolieren.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die erste Source-Elektrode (41') die Form einer Streifenleitung aufweist, die zu einer Fläche neben dem Feld von Transistorzellen (101, 102), die den Leistungs- und den Sense-Transistor (T2) bilden, geführt wird.
  5. Halbleiterbauelement nach Anspruch 4, wobei die Transistorzellen durch Gate-Elektroden (15) getrennt werden und wobei die Streifenleitung, welche die erste Source-Elektrode (41') bildet, entlang den Gate-Elektroden (15) oder senkrecht dazu geführt wird.
  6. Halbleiterbauelement nach Anspruch 4 oder 5, wobei die Transistorzellen durch Gräben (17), die Gate-Elektroden enthalten, getrennt werden und wobei die Streifenleitung, welche die erste Source-Elektrode (41') bildet, über den Gräben geführt wird.
  7. Halbleiterbauelement nach einem der Ansprüche 4 bis 6, wobei die Transistorzellen durch Gräben (17), die Gate-Elektroden enthalten, getrennt werden und wobei sich die streifenleitungsförmige erste Elektrode entlang mindestens einem der Gräben erstreckt.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die erste Source-Elektrode (41') in einen ersten und einen zweiten Teil gegabelt ist, um separate Kontakte zum Ziehen von Source-Strom bzw. Abgreifen von Source-Potenzial bereitzustellen.
  9. Halbleiterbauelement nach Anspruch 8, wobei der erste und der zweite Teil der ersten Source-Elektrode (41') mit einem jeweiligen ersten und einem jeweiligen zweiten äußeren Source-Anschluss an einer Position neben dem Feld von Transistorzellen (101, 102), die den Sense- und den Leistungstransistor (T1) bilden, verbunden sind.
  10. Halbleiterbauelement nach Anspruch 9, wobei der erste und der zweite Teil der ersten Source-Elektrode (41') an einer Kontaktfläche (P) zusammentreffen, an der die Elektrode mit einem Source-Gebiet einer Transistorzelle elektrisch verbunden ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei die erste Source-Elektrode (41') und die zweite Source-Elektrode (41) auf einer oberen Oberfläche des Halbleiterkörpers (100) aufgebracht sind und wobei das Halbleiterbauelement weiter eine gemeinsame Drain-Elektrode für den Source- und den Sense-Transistor (T2) umfasst, wobei die gemeinsame Drain-Elektrode auf einer unteren Oberfläche des Halbleiterkörpers (100) aufgebracht ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei der Halbleiterkörper (100) ein sich entlang der unteren Oberfläche erstreckendes Drain-Gebiet (14), ein sich entlang der oberen Oberfläche erstreckendes Body-Gebiet (12), ein zwischen dem Drain-Gebiet (14) und dem Body-Gebiet (12) aufgebrachtes Drift-Gebiet (13) und in den Body-Gebieten (12) eingebettete Source-Gebiete (11) enthält, wobei jedes Source-Gebiet (11) mit einer Transistorzelle assoziiert ist und entweder von der ersten Source-Elektrode (41') oder von der zweiten Source-Elektrode (41) kontaktiert wird.
  13. Verfahren zum Fertigen eines Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleiterkörpers (100), der ein Feld von darin integrierten Transistorzellen umfasst, wobei mehrere der Transistorzellen (102) einen Leistungstransistor (T1) bilden und mindestens eine der Transistorzellen (101) einen Sense-Transistor (T2) bildet; Bilden einer ersten Source-Elektrode (41') auf dem Halbleiterkörper (100), sodass sie mit der/den Transistorzelle(n) (101) des Sense-Transistors (T2) elektrisch verbunden, jedoch von den Transistorzellen des Leistungstransistors (T1) elektrisch isoliert ist; und Bilden einer zweiten Source-Elektrode (41) auf dem Halbleiterkörper (100), sodass sie die Transistorzellen (101, 102) sowohl des Leistungstransistors (T1) als auch des Sense-Transistors (T2) bedeckt und die erste Source-Elektrode (41') mindestens teilweise derart bedeckt, dass die zweite Source-Elektrode (41) nur mit den Transistorzellen (102) des Leistungstransistors (T1) elektrisch verbunden, jedoch von den Transistorzellen (101) des Sense-Transistors (T2) elektrisch isoliert ist.
  14. Verfahren nach Anspruch 13, wobei Bilden der ersten Source-Elektrode (41') Folgendes umfasst: Bilden einer ersten Oxidschicht auf dem Halbleiterkörper (100); selektives Öffnen der ersten Oxidschicht an Positionen, wo die Transistorzelle(n) (101) des Sense-Transistors (T2) kontaktiert werden soll(en); Auftragen von erstem Elektrodenmaterial; und Strukturieren der ersten Source-Elektrode.
  15. Verfahren nach Anspruch 14, wobei das erste Elektrodenmaterial Polysilicium oder ein Metall umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei Bilden der zweiten Source-Elektrode (41) Folgendes umfasst: Bilden einer zweiten Oxidschicht; Öffnen der zweiten Oxidschicht an Positionen, wo die den Leistungstransistor (T1) bildenden Transistorzellen (102) kontaktiert werden sollen; und Auftragen eines Metalls als zweites Elektrodenmaterial, wobei die zweite Oxidschicht Isolation zwischen der ersten Source-Elektrode (41') und der zweiten Source-Elektrode (41) bereitstellt.
DE102013213734.6A 2012-07-14 2013-07-12 Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung Active DE102013213734B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13549463 2012-07-14
US13/549,463 US9076805B2 (en) 2012-07-14 2012-07-14 Current sense transistor with embedding of sense transistor cells

Publications (2)

Publication Number Publication Date
DE102013213734A1 true DE102013213734A1 (de) 2014-01-16
DE102013213734B4 DE102013213734B4 (de) 2016-06-23

Family

ID=49781689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013213734.6A Active DE102013213734B4 (de) 2012-07-14 2013-07-12 Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US9076805B2 (de)
CN (1) CN103545349B (de)
DE (1) DE102013213734B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020107747B4 (de) 2019-03-22 2023-07-20 Infineon Technologies Ag Transistoranordnung mit einem lasttransistor und einemerfassungstransistor und elektronische schaltung mit dieser

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2548035B1 (de) * 2010-03-18 2018-11-07 MAGNA STEYR Fahrzeugtechnik AG & Co KG Verfahren zum messen eines elektrischen stroms und vorrichtung hierfür
US9105470B2 (en) 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
US8907418B2 (en) * 2013-05-07 2014-12-09 Infineon Technologies Austria Ag Semiconductor device
DE102014202610A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
DE102014106825B4 (de) 2014-05-14 2019-06-27 Infineon Technologies Ag Halbleitervorrichtung
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
US9829387B2 (en) 2014-10-28 2017-11-28 Infineon Technologies Austria Ag System and method for temperature sensing
ITUB20150191A1 (it) * 2015-03-11 2016-09-11 St Microelectronics Srl Dispositivo di protezione elettrica e metodo per proteggere un dispositivo elettronico
DE102015204315B4 (de) * 2015-03-11 2018-06-28 Infineon Technologies Ag Sensor für ein Halbleiterbauelement
CN104730316A (zh) * 2015-03-19 2015-06-24 浪潮集团有限公司 一种侦测power mos电流的方法
US9673103B2 (en) * 2015-06-30 2017-06-06 Stmicroelectronics, Inc. MOSFET devices with asymmetric structural configurations introducing different electrical characteristics
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2017069412A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US10705123B2 (en) 2015-12-18 2020-07-07 Rohm Co., Ltd. SiC semiconductor device with current sensing capability
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
IT201700091896A1 (it) * 2017-08-08 2019-02-08 Stmicroelectronics Shenzhen R&D Co Ltd Circuito rilevatore di corrente, dispositivo e procedimento corrispondenti
CN107579508B (zh) * 2017-09-23 2019-06-11 华为技术有限公司 一种电源保护装置以及使用所述装置的终端
US10228746B1 (en) * 2017-12-05 2019-03-12 Western Digital Technologies, Inc. Dynamic distributed power control circuits
EP3511986A1 (de) * 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistoranordnung mit einem lasttransistor und einem sensetransistor
DE102018107568B4 (de) 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
US11114528B2 (en) * 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
US11063146B2 (en) * 2019-01-10 2021-07-13 Texas Instruments Incorporated Back-to-back power field-effect transistors with associated current sensors
US10903355B1 (en) 2019-11-27 2021-01-26 Analog Devices International Unlimited Company Power switch arrangement
US11373941B2 (en) * 2020-10-12 2022-06-28 Renesas Electronics Corporation Sense MOSFET electrically connected to a source pad via a plurality of source extraction ports

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020732A1 (en) 1998-07-07 2001-09-13 Gerald Deboy Vertical semiconductor component having a reduced electrical surface field

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
US4931844A (en) * 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
JPH0369159A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体装置
US5691555A (en) * 1993-05-19 1997-11-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices
JPH0832057A (ja) * 1994-07-14 1996-02-02 Toshiba Corp 半導体装置及びその製造方法
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP5147203B2 (ja) * 2006-06-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
DE102006048625B4 (de) 2006-10-13 2011-04-28 Infineon Technologies Austria Ag Halbleiterbauelement
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
CN102522427B (zh) * 2008-01-29 2014-07-30 富士电机株式会社 半导体装置
US8921186B2 (en) * 2008-05-15 2014-12-30 Great Wall Semiconductor Corporation Semiconductor device and method of forming high voltage SOI lateral double diffused MOSFET with shallow trench insulator
DE102008024949B3 (de) 2008-05-23 2009-12-10 Infineon Technologies Ag Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5417440B2 (ja) * 2009-05-28 2014-02-12 トヨタ自動車株式会社 半導体装置
TWI405326B (zh) * 2009-10-14 2013-08-11 Anpec Electronics Corp 雙導通半導體元件及其製作方法
JP5526849B2 (ja) * 2010-02-18 2014-06-18 富士電機株式会社 半導体装置
US8129602B2 (en) * 2010-05-04 2012-03-06 Monsanto Technology Llc Plants and seeds of hybrid corn variety CH970892
US8411471B2 (en) * 2010-06-18 2013-04-02 Infineon Technologies Ag Electronic circuit and semiconductor arrangement with a load, a sense and a start-up transistor
JP6000513B2 (ja) * 2011-02-17 2016-09-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020732A1 (en) 1998-07-07 2001-09-13 Gerald Deboy Vertical semiconductor component having a reduced electrical surface field

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020107747B4 (de) 2019-03-22 2023-07-20 Infineon Technologies Ag Transistoranordnung mit einem lasttransistor und einemerfassungstransistor und elektronische schaltung mit dieser

Also Published As

Publication number Publication date
CN103545349B (zh) 2016-05-04
CN103545349A (zh) 2014-01-29
US9076805B2 (en) 2015-07-07
DE102013213734B4 (de) 2016-06-23
US20140015046A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE102011090101B4 (de) Schaltungsanordnung mit einem Messtransistor
EP1540748B1 (de) Magnetfeldsensor mit einem hallelement
EP0114371B1 (de) MISFET mit Eingangsverstärker
DE102008064779B3 (de) Halbleitervorrichtung
EP0148330B1 (de) Integrierbares Hallelement
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE102016114174B4 (de) Hall-sensor-bauelemente und verfahren zum betreiben derselben
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE112013002267T5 (de) Halbleiterbauelement
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE10325718B4 (de) Halbleitersensor mit einem FET und Verfahren zum Ansteuern eines solchen Halbleitersensors
DE102014112823A1 (de) Halbleiterschalter mit integriertem Temperatursensor
DE19517975B4 (de) CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE112019000268B4 (de) Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet
DE2728532A1 (de) Sperrschicht-feldeffekttransistor
DE102016109971B3 (de) Spinning-current-verfahren für magfet-sensor
DE10343083B4 (de) Transistor-Halbleiterbauteil
DE2105479A1 (de) Schaltung und Aufbau eines Halbleiterspeicherelementes
DE102006048625A1 (de) Halbleiterbauelement
DE102014013483B4 (de) Temperaturmessvorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE19702531B4 (de) IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative