DE102006048625B4 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102006048625B4
DE102006048625B4 DE102006048625A DE102006048625A DE102006048625B4 DE 102006048625 B4 DE102006048625 B4 DE 102006048625B4 DE 102006048625 A DE102006048625 A DE 102006048625A DE 102006048625 A DE102006048625 A DE 102006048625A DE 102006048625 B4 DE102006048625 B4 DE 102006048625B4
Authority
DE
Germany
Prior art keywords
component
dmos
sensor
load current
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006048625A
Other languages
English (en)
Other versions
DE102006048625A1 (de
Inventor
Mathias Hans-Ulrich Alexander von Dr. Borcke
Markus Dr. Zundel
Thorsten Dr. Meyer
Uwe Schmalzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006048625A priority Critical patent/DE102006048625B4/de
Priority to US11/870,750 priority patent/US7800171B2/en
Publication of DE102006048625A1 publication Critical patent/DE102006048625A1/de
Application granted granted Critical
Publication of DE102006048625B4 publication Critical patent/DE102006048625B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit einem Laststrombauteil (DMOS), das in einem Zellenfeld eine Vielzahl von Trenches (t1, t2, tn) mit darin gebildeten Elektroden und zwischen den Trenches (t1, t2, ..., tn) liegenden Mesagebieten aufweist, und einem Sensorbauteil (Ts), das in das Zellenfeld des Laststrombauteils (DMOS) integriert ist und ein ebenfalls aus Trenches mit darin gebildeten Elektroden und zwischen den Trenches liegenden Mesagebieten bestehendes Sensorzellenfeld aufweist, dessen Fläche um einen bestimmten Faktor (KG) kleiner ist als die Fläche des Zellenfeldes des Laststrombauteils (DMOS), dadurch gekennzeichnet, dass die Geometrie, regelmäßige Abfolge und der Aufbau aller das Zellenfeld des Sensorbauteils (Ts) bildenden Trenches, der darin gebildeten Elektroden, des die Elektroden isolierenden Oxids und von in den Mesagebieten des Sensorbauteils (Ts) gebildeten Bodyzonen jeweils gleichartig sind und an mindestens einer Seite des Sensorbauteils (Ts) jeweils mit der Geometrie, der regelmäßigen Abfolge und dem Aufbau der Trenches, der darin gebildeten Elektroden, des isolierenden Oxids und mit in den...

Description

  • Die Erfindung betrifft ein Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiges Halbleiterbauelement ist aus DE 10 200 40 24 887 A1 bekannt.
  • Zur Realisierung von sich selbst schützenden MOS-Leistungsschaltern wird, wie die obige Druckschrift beschreibt unter anderem ein Sensorbauteil, z. B. ein Stromsensor auf dem Leistungsschalterchip integriert.
  • In der beiliegenden 7 ist ein schematisches Schaltungsbeispiel für einen mit einem Stromsensor ausgestatteten MOS-Leistungsschalter in High-Side-Anwendungen gezeigt, dessen MOS-Transistoren n-DMOS-Transistoren sind.
  • In einer häufigen Ausführungsform ist der Stromsensor als ein kleiner DMOS-Sensortransistor Ts realisiert, der einen dem durch den Last-DMOS-Transistor fließenden Laststrom IL proportionalen Strom liefert, wenn man ihn mit identischen Spannungen beschaltet, wie den Last-DMOS. Dieser DMOS-Sensortransistor Ts ist z. B. um den Faktor 1000–100000 kleiner als der Last-DMOS, und es fließt durch ihn ein Sensorstrom, der idealerweise um das geometrische Verhältnis der aktiven Flächen der beiden Transistoren, nämlich Last-DMOS und Sensortransistor Ts kleiner ist als der Laststrom IL durch den Last-DMOS. Im Folgenden wird dieses Verhältnis das ideale Verhältnis KG der Ströme genannt, in Abgrenzung zum realen Verhältnis K der Ströme.
  • Wenn der integrierte MOS-Leistungsschalter, wie er in 7 dargestellt ist, in einer Common-Drain-Technologie realisiert ist, haben beide Transistoren, d. h. Last-DMOS und Sensortransistor Ts dasselbe Drainpotenzial und dasselbe Gatepotenzial. Das Sourcepotenzial des Last-DMOS wird abgegriffen, wie es z. B. in 7 dargestellt ist und das Sourcepotenzial des Sensortransistors Ts auf dasselbe Potenzial eingeregelt. De facto stellt damit das reale Verhältnis K der Ströme den Quotienten der Einschaltwiderstände von Sensortransistor Ts und Last-DMOS dar.
  • In einer praktischen Ausführung werden bei geringem Laststrom Last-DMOS und Sensortransistor Ts mit kleinerer Gate-Source-Spannung betrieben, da bei hohen Gate-Source-Spannungen der Spannungsabfall über dem Last-DMOS gering wäre und entsprechend die Offset-Spannung des Differenzverstärkers U1 stärker in die Genauigkeit der Strommessung eingehen würde. Unter diesen Bedingungen werden Last-DMOS und Sensortransistor Ts mit einer Gate-Source-Spannung in der Nähe der Einsatzspannung und damit in einem Arbeitspunkt betrieben, in dem der Kanalwiderstand den Einschaltwiderstand der DMOS-Transistoren dominiert. Ein Unterschied in der Einsatzspannung der beiden Transistoren, Last-DMOS und Sensortransistor Ts führt in diesem Arbeitspunkt zu großen Abweichungen des realen Stromverhältnisses K vom idealen geometrischen Verhältnis Kg.
  • In der Praxis sind zwei Betriebsmodi realisiert:
    • – Zum einen ein Betrieb mit hoher Gate-Sourcespannung auch bei kleinen Lastströmen. Dabei ist ein gutes Matching des Einschaltwiderstandes RON wichtig. Die Genauigkeit der Strommessung ist dabei durch den Offset des nachgeschaltetenen Differenzverstärkers (vergleiche die beiliegende 7) begrenzt.
    • – Zum anderen ein Betrieb mit geringer Gate-Sourcespannung bei kleinen Lastströmen. Dabei ist ein gutes Matching der Einsatzspannung VES des Last-DMOS und des Sensortransistors wichtig, da dieses Matching die Genauigkeit der Strommessung limitiert. Bei großen Lastströmen (und großer Gate-Sourcespannung) ist wieder das Matching des Einschaltwiderstandes RON wichtig.
  • Um unter verschiedenen Betriebsbedingungen eine gute Genauigkeit des Stromsensors zu erhalten, müssen Last-DMOS und Sensortransistor Ts ein gutes Matching aufweisen. Unter Matching sind hier ein Zusammenpassen der Kennlinien und gleiche Einsatzspannungen der beiden Transistoren zu verstehen. Des Weiteren soll der Sensortransistor möglichst gut in das aktive Gebiet des Last-DMOS eingebettet sein, um eine möglichst homogene Stromdichte in der Nachbarschaft des Sensortransistors Ts und damit vergleichbare Spannungsabfälle z. B. im Substrat des integrierten MOS-Leistungsschalters zu erhalten.
  • Ein weiterer Aspekt für die Einbettung des Sensortransistors Ts ist die idealerweise gleiche Temperatur der beiden Transistoren. Bei den herkömmlichen integrierten MOS-Leistungsschaltern ist der Abstand des Last-DMOS vom Sensortransistor relativ groß, um z. B. den in den üblichen Technologien geltenden Designregeln (Metall-Pitch, Metall-Überlapp) Rechnung zu tragen. Um die Einbettung des Sensortransistors möglichst gut zu realisieren, müssen die Abstände zwischen dem Sensortransistor und dem Last-DMOS-Transistor minimiert werden.
  • Bei dem in der oben zitierten Druckschrift beschriebenen Halbleiterbauelement sind, wie die 2 dieser Druckschrift und die zugehörige Beschreibung deutlich machen, die im Sensorbauteil vorhandenen Elektroden zumindest an einer zur Trenchwand weisenden Seite durch Dioxid isoliert. Des weiteren ist bei dem bekannten Halbleiterbauelement gemäß 1 und, wie der linke Teil der 2 zeigt, auch eine in einem Randtrench des Zellenfeldes des Laststrombauteils gebildete Elektrode auf der zum Sensorbauteil weisenden Seite durch Dickoxid isoliert.
  • Des weiteren beschreibt DE 10 2004 021 393 A1 einen Feldeffektleistungstransistor, bei dem in unmittelbarer Nachbarschaft zu einem mitten im Zellenfeld des Leistungstransistors gebildeten Sensorbauteil, das ein Temperatur- und/oder Stromerfassungssensorbauteil sein kann, Gebiete mit Transistorzellen angeordnet sind, deren W/l Verhältnis ihrer Kanalweite W zu ihrer Kanallänge l erhöht ist. Die 4A und 5 bis 8 der zuletztgenannten Druckschrift zeigen deutlich, dass entweder die Trenches des Sensorbauteils und/oder die darin gebildeten Elektroden desselben anders geformt sind, das heißt eine andere Größe oder einen anderen Aufbau haben als die Trenches bzw. Elektroden des Laststrombauteils.
  • Mit der in den beiden zitierten Druckschriften beschriebenen Unterteilung und dem Aufbau von Laststrombauteil und Sensorbauteil geht demnach eine Inhomogenität des gesamten Zellenfeldes einher.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement und besonders einen integrierten MOS Leistungsschalter der gattungsgemäßen Art so anzugeben, dass ein besseres Matching der Eigenschaften von dem Laststrombauteil und dem Sensorbauteil erzielt wird und damit die Grundlage für die Realisierung eines mit hoher Genauigkeit arbeitenden Sensortransistors zu schaffen. Des Weiteren soll bei dem vorgeschlagenen Halbleiterbauelement die Einbettung des Sensorbauteils in das Zellenfeld des Laststrombauteils verbessert werden, indem der Abstand zwischen dem aktiven Gebiet des Laststrombauteils und dem aktiven Gebiet des Sensorbauteils verringert wird.
  • Diese Aufgabe wird gelöst durch die Merkmale des Patentanspruchs 1.
  • Der von der Erfindung vorgeschlagenen Lösung der Aufgabe liegt das Prinzip zugrunde, die Homogenität des Zellenfeldes durch die Aufteilung in Laststrombauteil und Sensorbauteil möglichst wenig zu stören.
  • Gemäß einem Ausführungsbeispiel ist ein erfindungsgemäßes Halbleiterbauelement mit einem Laststrombauteil, das in einem Zellenfeld eine Vielzahl von Trenches mit darin gebildeten Elektroden und zwischen den Trenches liegenden Mesagebieten aufweist, und einem Sensorbauteil, das in das Zellenfeld des Laststrombauteils integriert ist und ein ebenfalls aus Trenches mit darin gebildeten Elektroden und zwischen den Trenches liegenden Mesagebieten bestehendes Sensorzellenfeld aufweist, dessen Fläche um einen bestimmten Faktor kleiner ist als die Fläche des Zellenfeldes des Laststrombauteils, dadurch gekennzeichnet, dass die Geometrie, regelmäßige Abfolge und der Aufbau aller das Zellenfeld des Sensorbauteils bildenden Trenches, der darin gebildeten Elektroden, des die Elektroden isolierenden Oxids und von in den Mesagebieten des Sensorbauteils gebildeten Bodyzonen jeweils gleichartig sind und an mindestens einer Seite des Sensorbauteils jeweils mit der Geometrie, der regelmäßigen Abfolge und dem Aufbau der Trenches, der darin gebildeten Elektroden, des isolierenden Oxids und mit in den Mesagebieten gebildeten Bodyzonen des Zellenfeldes des Laststrombauteils übereinstimmen, so dass die Trenches, die darin gebildeten Elektroden, das sie isolierende Oxid und die Bodyzonen in den Mesagebieten des Sensorbauteils wenigstens an seiner einen Seite ohne Unterbrechungen oder Störungen ihrer Geometrie und ihres Aufbaus gleichmäßig jeweils in die mit ihnen übereinstimmenden Trenches, die darin gebildeten Elektroden, das sie isolierende Oxid und die Bodyzonen in den Mesagebieten des Zellenfeldes des Laststrombauteils übergehen.
  • Bei einem Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelements ist das Sensorbauteil ein FET mit Source-, Gate- und Drainelektroden und als Stromsensor zur Erfassung eines durch das als FET gestaltete Laststrombauteil fließenden Stroms integriert, wobei einerseits die Gates jeweils des Laststrombauteils und des Sensorbauteils und andererseits die Drainelektroden jeweils des Laststrombauteils und des Sensorbauteils gemeinsam sind.
  • Des Weiteren sind bei dem diesem Ausführungsbeispiel entsprechenden Halbleiterbauelement auf beiden Seiten eines Übergangs vom Zellenfeld des Laststrombauteils zu dem des Sensorbauteils die Source-/Body-Gebiete, die das jeweilige Source-Potenzial tragen, gleichartig auf Seiten des Laststrombauteils und des Sensorbauteils vorhanden.
  • Mit den letztgenannten Maßnahmen wird erreicht, dass die mindestens eine Seite des Sensortransistors hinsichtlich der verwendeten Potenzialverteilungen(-geometrien) nahezu unverändert und in regelmäßiger Abfolge ins Zellenfeld des Laststrombauteils übergeht (d. h. die Potenzialgebiete/-verläufe sind beim Übergang von dem Zellenfeld des Laststrombauteils zum Zellenfeld des Sensorbauteils gleichartig verteilt).
  • Was den Aspekt der verbesserten Einbettung des Sensortransistors in das Zellenfeld angeht, steht bei einer weiteren bevorzugten Ausführungsform der Sensortransistor an der mindestens einen Seite mit einer Seite des Zellenfeldes des Lasttransistors in dem Sinne direkt in Berührung, dass Sensorzellen, die mit Sensorpotenzial beaufschlagt sind und Zellen des Laststrombauteils, die mit Zellenfeldpotenzial des Lasttransistors beaufschlagt sind, weniger als zwei Pitches Abstand voneinander haben.
  • In einem Ausführungsbeispiel kann das Sensorbauteil in einer Layoutansicht rechteckförmig sein.
  • Ein weiteres Ausführungsbeispiel betrifft ein derartiges Halbleiterbauelement, bei dem die Geometrie, regelmäßige Abfolge und der Aufbau der das Zellenfeld des Sensorbauteils (Ts) bildenden Trenches, der darin gebildeten Elektroden und des die Elektroden isolierenden Oxids auch an den anderen Seiten des Sensorzenllenfeldes mit der Geometrie, regelmäßigen Abfolge und dem Aufbau der Trenches, der darin gebildeten Elektroden und des die Elektroden isolierenden Oxids des Zellenfeldes des Laststrombauteils übereinstimmen.
  • In einem Ausführungsbeispiel ist in Richtung des Trenchverlaufs gesehen oberhalb und unterhalb des Sensortransistors ein Source-Implantstreifen gebildet, der im Falle eines NDMOS-Laststrombauteils und eines NDMOS-Sensorbauteils n+-dotiert ist, um einen möglichen parasitären MOS-Transistor an der Oberfläche (p-Kanal an der Oberfläche des n–-dotierten Siliziums zwischen den zwei p-Bodygebieten von Laststrombauteil und Sensorbauteil bzw. zwischen Sensorbauteil und sonstigen p-Gebieten auf dem Chip) zu unterdrücken.
  • Es ist hervorzuheben, dass das Prinzip des erfindungsgemäßen Halbleiterbauelements auch für andere Trenchtransistoren anwendbar ist, wie z. B. für P-DMOS-, N-FET-Kompensationsbauelemente, P-FET-Transistoren und auch für IGBTs mit Trenchaufbau.
  • Die obigen und weitere vorteilhafte Merkmale des vorgeschlagenen Halbleiterbauelements werden in der folgenden detaillierten Beschreibung von Ausführungsbeispielen, die auf die beiliegenden Zeichnungsfiguren Bezug nimmt, durch einen Vergleich mit einem herkömmlichen integrierten MOS-Leistungsschalter noch deutlicher. Dabei soll bemerkt werden, dass die in den Zeichnungsfiguren dargestellten Layout- und Schnittdarstellungen nicht maßstäblich sind und in keiner Weise die realen Größenverhältnisse wiedergeben und dass in den 2 und 4 der Abstand von Lasttransistor zum Sensortransistor relativ groß gezeichnet ist, um beispielhaft den in der zugrunde gelegten Technologie geltenden Design-Rules Rechnung zu tragen. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 schematisch eine Layoutansicht eines Ausführungsbeispiels des vorgeschlagenen Halbleiterbauelements in Form eines integrierten N-DMOS-Leistungsschalters;
  • 2 zum Vergleich eine schematische Layoutansicht eines konventionell ausgeführten integrierten N-DMOS-Leistungsschalters;
  • 3 eine schematische Querschnittsdarstellung durch das Ausführungsbeispiel des N-DMOS-Leistungsschalters gemäß 1 entlang der Schnittlinie 3-3';
  • 4 einen schematischen Querschnitt durch einen herkömmlichen N-DMOS-Leistungsschalter entlang der Schnittlinie 4-4' in 2;
  • 5 eine vergrößerte Darstellung des Ausschnitts A5 in 4;
  • 6 eine schematische Schnittansicht durch eine Mesa entlang der Schnittlinie 6-6 in den 1 und 2, d. h. in Trenchrichtung x;
  • 7 (eingangs bereits erläutert) ein Schaltschema eines in High-Side-Schaltung geschalteten integrierten MOS-Leistungsschalter, dessen Lasttransistor und Sensortransistor jeweils als N-DMOS-Transistoren realisiert sind.
  • In den Figuren sind identische Bereiche, Einheiten und Details mit jeweils denselben Bezugsziffern gekennzeichnet. Weiterhin können sämtliche dotierten Bereiche auch invers dotiert sein, d. h. dass dann n-Gebiete p-Gebiete werden und p-Gebiete n-Gebiete werden.
  • Mit der vorliegenden Dotierung des beschriebenen Ausführungsbeispiels sind sowohl das Laststrombauteil als auch das Sensorbauteil beide DMOS-Transistoren vom n-Typ.
  • Bei den in den 1 und 2 dargestellten schematischen Layouts von kleinen Abschnitten jeweils eines erfindungsgemäßen und eines herkömmlichen integrierten MOS-Leistungsschalters laufen die als dünne Striche eingezeichneten Gateoxidtrenches t1, t2, ..., tn parallel und im gleichen Abstand zueinander in x-Richtung, das ist in der Zeichnung die Richtung von oben nach unten. Die zur Begrenzung und Isolation des in der Mitte der 1 und 2 dargestellten Sensortransistors Ts dienenden Dickoxidtrenches Dt laufen ebenfalls in x-Richtung, sind aber, um sie besser hervorzuheben, als dickere Linien eingezeichnet. Die Flächen mit Schrägschraffur sind Metallflächen M. Das ganze dargestellte Gebiet mit Ausnahme der Abschnitte mit den dicker gezeichneten Dickoxidtrenches Dt und der nachstehend erläuterten Sourceimplantationen Simp stellt eine Bodyimplantation und Bodykontakte dar, was weiter unten anhand der Schnittansichten in den 3 bis 6 noch deutlicher wird.
  • Bislang wurde, wie 2 zeigt, für beide Transistoren, d. h. den DMOS-Lasttransistor DMOS und den DMOS-Sensortransistor Ts jeweils eine vollständige Randabschlusskonstruktion verwendet, d. h. laterale Randabschlüsse RA1 und RA2, die in Y-Richtung abschließen und vertikale Randabschlüsse (nicht bezeichnet), die in X-Richtung abschließen. Dies bedeutet unter anderem einen Übergang von Gateoxidtrenches t1, t2, ..., tn zu Dickoxidtrenches Dt. Dadurch wird die Symmetrie/Homogenität der DMOS-Fläche an dieser Stelle schon relativ früh im Herstellungsprozess gebrochen. Die Implantation des Bodygebiets und des Bodykontakts wurde ebenfalls an allen Seiten des Sensors unterbrochen (2: Gebiet mit den Dickoxidtrenches). Diese Inhomogenitäten bedingen mit hoher Wahrscheinlichkeit ein schlechtes Matching, d. h. dass sich die Einsatzspannungen und die Einschaltwiderstände von Lasttransistor DMOS und Sensortransistor Ts unterscheiden und im Arbeitspunkt zu großen Abweichungen des realen Stromverhältnisses K vom idealen geometrischen Verhältnis Kg führen.
  • Sowohl bei dem in 2 dargestellten herkömmlichen integrierten MOS-Leistungsschalter als auch bei dem erfindungsgemäßen MOS-Leistungsschalter gemäß 1 ist der Sensortransistor Ts im Zellenfeld des Lasttransistors DMOS gelegen und hat im Beispiel ein rechteckförmiges Layout. Diese Rechteckform ist nur beispielhaft und nicht beschränkend. Andere Formen können zweckdienlich sein.
  • Das in 1 gezeigte Layout des erfindungsgemäßen integrierten MOS-Leistungsschalters hält die Störung der Homogenität, wie sie zuvor anhand der 2 erläutert wurde, gering, indem (soweit möglich, siehe weiter unten) ein durchgehendes Gateoxidgebiet verwendet wird, d. h. dass die Gateoxidtrenches t1, t2, ..., tn mit Ausnahme der flächenmäßig kleinen Gebiete mit den Dickoxidtrenches Dt durchlaufen. Ein z. B. später in der Prozessfolge kommender CMP-Schritt (CMP: chemical mechanical polishing) sieht in der Umgebung des Sensortransistors Ts relativ homogene Verhältnisse, was zu einem gleichmäßigeren Abtrag der Schichten führt. Die Implantation des Bodies und des Bodykontakts ist ebenfalls soweit wie möglich, ganzflächig ausgeführt, um gleichmäßigere Potenzialverhältnisse zu schaffen.
  • Die Layoutdarstellung der 1 zeigt, dass bei dem erfindungsgemäßen integrierten MOS-Leistungsschalter nur noch in x-Richtung ein Übergang von Gateoxidtrenches t1, t2, ..., tn nach Dickoxidtrenches Dt erforderlich ist, da die Bodygebiete des Lasttransistors DMOS und des Sensortransistors Ts elektrisch getrennt sein müssen und das Gateoxid in den Gateoxidtrenches gegebenenfalls nicht die erforderliche Spannungsfestigkeit zwischen Gate und Drain aufweist.
  • Weiter ist in 1 zu erkennen, dass in x-Richtung oberhalb und unterhalb des Sensortransistors Ts ein n+-dotierter Sourceimplantstreifen Simp liegt, um einen möglichen parasitären MOS-Transistor an der Oberfläche (p-Kanal an der Oberfläche des n–-dotierten Siliziums zwischen den beiden p-Bodygebieten vom Lasttransistor DMOS und Sensortransistor Ts bzw. zwischen dem Sensortransistor Ts und sonstigen p-Gebieten auf dem Chip) zu unterdrücken.
  • Die bisher erläuterten Merkmale des erfindungsgemäßen integrierten MOS-Leistungsschalters, wie sie zuvor anhand der Layoutdarstellung in 1 im Unterschied zu dem herkömmlichen in der Layoutdarstellung der 2 gezeigten MOS-Leistungsschalter dargelegt wurden, werden nachstehend anhand der in den 3 bis 6 gezeigten schematischen Querschnittsdarstellungen noch deutlicher.
  • Und zwar zeigen 3 eine Querschnittsdarstellung in y-Richtung längs der Schnittlinie 3-3' des im Layout in 1 dargestellten Ausführungsbeispiels des Halbleiterbauelements, 4 eine Querschnittsdarstellung ebenfalls in y-Richtung längs der Schnittlinie 4-4' des in 2 dargestellten herkömmlichen MOS-Leistungsschalters, 5 einen mit dem Bezugszeichen A5 bezeichneten vergrößerten Ausschnitt aus 4 und 6 einen Querschnitt in x-Richtung durch eine Mesa entlang der Schnittlinie 6-6' des Ausführungsbeispiels gemäß 1 und des herkömmlichen MOS-Leistungsschalters gemäß 2.
  • Die Querschnittsansicht der 3 zeigt deutlich, dass die das Zellenfeld des Sensortransistors Ts bildenden Trenches in ihrer Geometrie, regelmäßigen Abfolge und in ihrem Aufbau auf beiden Seiten (in y-Richtung) des Sensortransistors Ts mit den Trenches t1, t2, ..., des Zellenfelds des Lasttransistors DMOS übereinstimmen, so dass die Trenches des Sensortransistors Ts an seinen beiden Seiten ohne Unterbrechungen oder Störungen der Trenchgeometrie in y-Richtung gleichmäßig in die Trenches des aktiven Zellenfeldes des Lasttransistors DMOS übergehen. Auch die p-dotierte Bodyimplantation ist beim Ausführungsbeispiel in der in 3 dargestellten y-Richtung ganzflächig ausgeführt. Ähnliches gilt für die Implantation des Bodykontakts CB, der unter den Oxidschichten O die ganze Breite der zwischen den Trenches liegenden Mesa ausfüllt und außerhalb der Oxidschichten O in der Mitte der Mesa zwischen zwei n+-dotierten Sourcezonen liegt. Vorsichtshalber ist links und rechts außerhalb der Oxidschichten O noch jeweils eine Mesa über ihre ganze Breite mit dem Body und dem Bodykontakt CB ausgefüllt (eine inaktive Mesa), die direkt mit dem Sourcepotenzial des jeweiligen Transistors (Last-DMOS bzw. Sensor-DMOS) kontaktiert wird, die aber unter bestimmten Bedingungen auch weggelassen werden kann. Wie in 1 ist auch in 3 der restliche Teil des DMOS-Lasttransistors weggelassen, um die Details im Gebiet des Sensortransistors Ts besser darstellen zu können. Die Layoutansicht in 1 und die Schnittansicht 3-3 der 3 zeigen das Ausführungsbeispiel auf der Basis üblicher Metall-Designregeln für Leistungsschalter. Dies soll üblicher Metall-Designregeln für Leistungsschalter. Dies soll jedoch nicht einschränkend sein, sondern das erfindungsgemäße Halbleiterbauteil kann auch mit engeren Designregeln realisiert werden. Insbesondere kann dann auch der Abstand zwischen aktiven Gebieten von Last-DMOS und Sensor-DMOS zugunsten einer besseren Einbettung verringert werden, da damit eine geringere Anzahl von nicht kontaktierten Mesen notwendig ist.
  • Die Schnittansicht in 4 längs der Schnittlinie 4-4' von 2 zeigt, dass beim herkömmlichen MOS-Leistungsschalter in y-Richtung:
    • – ein Übergang von Gateoxidtrenches t1, t2, ... zu Dickoxidtrenches Dt stattfindet, wodurch die Symmetrie/Homogenität der DMOS-Fläche an diesen Stellen schon relativ früh im Herstellungsprozess gebrochen wird und dass
    • – die Implantation sowohl der p-dotierten Bodyzone als auch des Bodykontakts CB ebenfalls an den in 4 ersichtlichen beiden Seiten des Sensortransistors Ts unterbrochen ist.
  • Dieser unsymmetrische oder inhomogene Übergang und die Unterbrechung des Bodygebiets und des Bodykontakts ist in der vergrößerten Ausschnittsdarstellung der 5 noch deutlicher zu erkennen, die nur zur Erläuterung von Details der 4 dient.
  • Die Schnittdarstellung in 6 entlang der Schnittlinie 6-6 macht zunächst deutlich, dass dieser Schnitt durch eine Mesa keine Unterschiede zwischen dem herkömmlichen und dem erfindungsgemäßen integrierten MOS-Leistungsschalter aufzeigt. Oberhalb und unterhalb des Sensortransistors Ts sind die bereits in Bezug auf 1 erläuterten n+-dotierten Sourceimplantstreifen Simp unter einer jeweiligen Oxidschicht O zu erkennen. Im Bereich des Sensortransistors Ts und im links gezeichneten Abschnitt des Last-DMOS erkennt man die p-dotierte Bodyzone und darüber den p+-Bodykontakt und ein Gebiet mit n+-dotierter Source und p+-dotiertem Bodykontakt (in dieser Ansicht nicht in einem Schnitt sichtbar). Ferner sind im unteren Teil der 6 also unterhalb der n-Epischicht die beim erfindungsgemäßen integrierten MOS-Leistungsschalter vorhandenen Abschnitte und die Übergänge von bzw. zwischen Gateoxidtrenches und Dickoxidtrenches angedeutet.
  • Nach dem Obigen hat das vorgeschlagene Ausführungsbeispiel des Halbleiterbauelements im Gegensatz zur herkömmlichen Lösung hinsichtlich der Einbettung des Strombauteils drei herausragende Merkmale:
    • 1. Mindestens eine Seite (bevorzugt beide Seiten) des Sensorbauteils geht bzw. gehen hinsichtlich der verwendeten Trenchgeometrien nahezu unverändert und in regelmäßiger Abfolge ins Zellenfeld des DMOS-Laststrombauteils über. Das heißt, die Trenches laufen ohne Randkonstruktion und ohne Wechsel von Gateoxid zu Feldoxid im Trench und ohne derartige Unterbrechungen oder Störungen der Trenchgeometrie gleichmäßig vom Zellenfeld zum Sensorbauteil.
    • 2. Mindestens eine Seite (bevorzugt beide Seiten) des Stromsensors geht bzw. gehen hinsichtlich der verwendeten Potenzialverteilungen (Potenzialgeometrien) nahezu unverändert und in regelmäßiger Abfolge ins Zellenfeld über. Das heißt, dass die Potenzialgebiete oder Potenzialverläufe von dem Übergang vom Zellenfeld des Laststrombauteils zum Sensortransistor aus gesehen sowohl ins Zellenfeld hinein als auch in den Stromsensor hinein gleichartig verteilt sind. Dies bedeutet, wie 3 verdeutlicht, dass die Mesagebiete, die unter dem Oxid O liegen und so nicht unmittelbar von Metall kontaktiert sind, oberhalb des Sensorbauteils Ts vom Gebiet des Laststrombauteils DMOS kontaktiert sind und so das Sourcepotenzial des Laststrombauteils DMOS führen. Dies ist auch der Grund, weshalb die oben erwähnte ”vorsichtshalber” gewaehlte Ausführung der ganzen Mesabreite mit dem Body und dem Bodykontakt und die Kontaktierung der jeweils ersten, lateral (in y-Richtung) außerhalb des Oxids O vorhandenen Mesagebiete mit dem jeweiligen Sourcepotenzial ausgeführt wird. So ist das Potenzial an der jeweiligen, an die letzte aktive Mesa angrenzenden Mesa sauber definiert. Außerdem sind die Gateelektroden und weitere Elektroden im Trench zu beiden Seiten dieses Übergangs gleichartig vorhanden und liegen jeweils auf entsprechend gleichen Potenzialen und die Epigebiete zu beiden Seiten dieses Übergangs sind ebenfalls gleichartig vorhanden und liegen jeweils auf Drainpotenzial.
    • 3. Mindestens eine Seite (bevorzugt beide Seiten) des Sensorbauteils und das Zellenfeld des Laststrombauteils berühren sich direkt in dem Sinn, dass weniger als zwei Pitches Abstand von Zellen, die mit Sensorpotenzial verbunden sind und Zellen die mit Zellenfeldpotenzial verbunden sind, vorliegen.
  • Bezugszeichenliste
    • t1, t2, ..., tn
    Gateoxidtrenches
    Dt
    Dickoxidtrenches
    Simp
    Sourceimplantstreifen
    M
    Metall
    RA1, RA2
    Randabschluss
    Ts
    Sensortransistor
    DMOS
    DMOS-Lasttransistor
    CB
    Bodykontakt
    O
    Oxidschicht
    n-Epi
    Epitaxialschicht
    3-3', 4-4', 6-6'
    Schnittlinien
    x
    Richtung des Trenchverlaufs
    y
    Richtung senkrecht zum Trenchverlauf

Claims (9)

  1. Halbleiterbauelement mit einem Laststrombauteil (DMOS), das in einem Zellenfeld eine Vielzahl von Trenches (t1, t2, tn) mit darin gebildeten Elektroden und zwischen den Trenches (t1, t2, ..., tn) liegenden Mesagebieten aufweist, und einem Sensorbauteil (Ts), das in das Zellenfeld des Laststrombauteils (DMOS) integriert ist und ein ebenfalls aus Trenches mit darin gebildeten Elektroden und zwischen den Trenches liegenden Mesagebieten bestehendes Sensorzellenfeld aufweist, dessen Fläche um einen bestimmten Faktor (KG) kleiner ist als die Fläche des Zellenfeldes des Laststrombauteils (DMOS), dadurch gekennzeichnet, dass die Geometrie, regelmäßige Abfolge und der Aufbau aller das Zellenfeld des Sensorbauteils (Ts) bildenden Trenches, der darin gebildeten Elektroden, des die Elektroden isolierenden Oxids und von in den Mesagebieten des Sensorbauteils (Ts) gebildeten Bodyzonen jeweils gleichartig sind und an mindestens einer Seite des Sensorbauteils (Ts) jeweils mit der Geometrie, der regelmäßigen Abfolge und dem Aufbau der Trenches, der darin gebildeten Elektroden, des isolierenden Oxids und mit in den Mesagebieten gebildeten Bodyzonen des Zellenfeldes des Laststrombauteils (DMOS) übereinstimmen, so dass die Trenches, die darin gebildeten Elektroden, das sie isolierende Oxid und die Bodyzonen in den Mesagebieten des Sensorbauteils (Ts) wenigstens an seiner einen Seite ohne Unterbrechungen oder Störungen ihrer Geometrie und ihres Aufbaus gleichmäßig jeweils in die mit ihnen übereinstimmenden Trenches, die darin gebildeten Elektroden, das sie isolierende Oxid und die Bodyzonen in den Mesagebieten des Zellenfeldes des Laststrombauteils (DMOS) übergehen.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Sensorbauteil (Ts) ein FET mit Source-, Gate- und Drainelektroden ist und als Stromsensor zur Erfassung eines durch das als FET gestalteten Laststrombauteil (DMOS) fließenden Stroms integriert ist und dass einerseits die Gateelektroden jeweils des Laststrombauteils (DMOS) und des Sensorbauteils (Ts) und andererseits die Drainelektroden jeweils des Laststrombauteils (DMOS) und des Sensorbauteils (Ts) gemeinsam sind.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf beiden Seiten eines Übergangs vom Zellenfeld des Laststrombauteils (DMOS) zu dem des Sensorbauteils (Ts): – die Source/Bodygebiete des Laststrombauteils (DMOS) und des Sensorbauteils (Ts) gleichartig vorhanden sind.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Sensorbauteil (Ts) an der mindestens einen Seite mit einer Seite des Zellenfeldes des Laststrombauteils (DMOS) in dem Sinne direkt in Berührung steht, dass Sensorzellen des Sensorbauteils (Ts), die mit Sensorpotenzial beaufschlagt sind und Zellen des Laststrombauteils (Ts), die mit dessen Zellenfeldpotenzial beaufschlagt sind, weniger als zwei Pitches Abstand voneinander haben.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Geometrie, regelmäßige Abfolge und der Aufbau der das Zellenfeld des Sensorbauteils (Ts) bildenden Trenches, der darin gebildeten Elektroden und des die Elektroden isolierenden Oxids auch an den anderen Seiten des Sensorzenllenfeldes mit der Geometrie, regelmäßigen Abfolge und dem Aufbau der Trenches, der darin gebildeten Elektroden und des die Elektroden isolierenden Oxids des Zellenfeldes des Laststrombauteils übereinstimmen.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in Richtung (x) der Trenches oberhalb und unterhalb des Sensorbauteils (Ts) jeweils ein Source-Implantstreifen (Simp) vorgesehen ist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Laststrombauteil (DMOS) und das Sensorbauteil (Ts) N-DMOS Transistoren sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Laststrombauteil (DMOS) und der Sensorbauteil (Ts) P-DMOS Transistoren sind.
  9. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass weitere Elektroden in den Trenches des Laststrombauteils (DMOS) und des Sensorbauteils (Ts) gleichartig vorhanden sind.
DE102006048625A 2006-10-13 2006-10-13 Halbleiterbauelement Active DE102006048625B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006048625A DE102006048625B4 (de) 2006-10-13 2006-10-13 Halbleiterbauelement
US11/870,750 US7800171B2 (en) 2006-10-13 2007-10-11 Integrated circuit including a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006048625A DE102006048625B4 (de) 2006-10-13 2006-10-13 Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102006048625A1 DE102006048625A1 (de) 2008-04-24
DE102006048625B4 true DE102006048625B4 (de) 2011-04-28

Family

ID=39198319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006048625A Active DE102006048625B4 (de) 2006-10-13 2006-10-13 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102006048625B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076805B2 (en) 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021393A1 (de) * 2004-04-30 2005-12-01 Infineon Technologies Ag Feldeffekt-Leistungstransistor
DE102004024887A1 (de) * 2004-05-19 2005-12-15 Infineon Technologies Ag Transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021393A1 (de) * 2004-04-30 2005-12-01 Infineon Technologies Ag Feldeffekt-Leistungstransistor
DE102004024887A1 (de) * 2004-05-19 2005-12-15 Infineon Technologies Ag Transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076805B2 (en) 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells

Also Published As

Publication number Publication date
DE102006048625A1 (de) 2008-04-24

Similar Documents

Publication Publication Date Title
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10153739B4 (de) Halbleiterbauelement
DE102010061189B4 (de) Halbleiterbauelemente
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE102004063523B4 (de) Halbleitervorrichtung
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE10212149A1 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
WO2000033385A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102007012469A1 (de) Halbleitervorrichtung mit veränderlicher Betriebsinformation
DE19541497B4 (de) Lateraler Feldeffekttransistor
DE10225864A1 (de) Halbleiterbauteil
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE102012104503A1 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE102006048625B4 (de) Halbleiterbauelement
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE102011016800A1 (de) Vorrichtungsabschlussstrukturen eines lateralen schwimmenden gekoppelten Kondensators
EP1796175B1 (de) DMOS-Transistor mit optimierter Randstruktur
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102019129109A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110729