DE102004021393A1 - Feldeffekt-Leistungstransistor - Google Patents

Feldeffekt-Leistungstransistor Download PDF

Info

Publication number
DE102004021393A1
DE102004021393A1 DE102004021393A DE102004021393A DE102004021393A1 DE 102004021393 A1 DE102004021393 A1 DE 102004021393A1 DE 102004021393 A DE102004021393 A DE 102004021393A DE 102004021393 A DE102004021393 A DE 102004021393A DE 102004021393 A1 DE102004021393 A1 DE 102004021393A1
Authority
DE
Germany
Prior art keywords
effect power
power transistor
field effect
transistor according
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004021393A
Other languages
English (en)
Other versions
DE102004021393B4 (de
Inventor
Markus Dr. Zundel
Norbert Krischke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004021393A priority Critical patent/DE102004021393B4/de
Priority to US11/118,609 priority patent/US7737521B2/en
Publication of DE102004021393A1 publication Critical patent/DE102004021393A1/de
Application granted granted Critical
Publication of DE102004021393B4 publication Critical patent/DE102004021393B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen Feldeffekt-Leistungstransistor, bei dem in unmittelbarer Nachbarschaft zu einer mitten im Zellenfeld gebildeten Temperatur- und/oder Stromerfassungseinrichtung Gebiete mit Transistorzellen angeordnet sind, deren W/L-Verhältnis ihrer Kanalweite (W) zu ihrer Kanallänge (L) erhöht ist und die somit als Vorwarnstufe dienen und bei Stromfilamentierungseffekten stets eine kurze Zeit früher filamentieren als potenzielle Stromfilamente im Zellenfeld (110).

Description

  • Die Erfindung betrifft einen Feldeffekt -Leistungstransistor, der ein Zellfeld aus einer Vielzahl von Transistorzellen mit Gateelektroden und mit Body- und Sourceelektrodenbereichen und wenigstens eine im Halbleiterkörper integrierte Temperatur- und/oder Stromerfassungseinrichtung aufweist.
  • Bisherige DMOS-Transistoren weisen ein möglichst homogen ausgebildetes Zellenfeld auf. Da jedoch stets leichte Fertigungsschwankungen vorliegen, sind die Zellen eines großen Zellenfeldes nie perfekt identisch. Dies führt dazu, dass in Betriebszuständen, in denen Stromfilamentierungen auftreten können, wie zum Beispiel in Anwendungen bei Linearreglern (SOA-Bereich) oder bei Avalancheeffekten (Einschalten des parasitären Bipolartransistors bzw. Temperaturerhöhung bis zur Eigenleitung) immer die ungünstigsten (schwächsten) Zellen das Stromfilament sehr lokal begrenzt ausbilden. Dabei ist der genaue Ort des Auftretens der schwächsten Zelle bzw. des Stromfilaments nicht vorhersagbar und somit statistisch zufällig im großen Zellenfeld verteilt.
  • Zur Bildung eines Überlastschutzes für Leistungstransistoren sehen bisherige Konzepte Temperatur- oder Stromsensoren vor, die am Rande oder mitten im Zellenfeld des Leistungstransistors platziert werden. Da bei den zumeist planaren Bauelementen, zum Beispiel Dioden oder Bipolartransistoren von Temperaturerfassungseinrichtungen sowohl voll sperrende Randabschlüsse vom Leistungstransistorzellenfeld und der Temperaturerfassungsstruktur als auch ein zusätzlicher Schutzring nötig sind, damit das Transistorzellenfeld und die Temperaturerfassungsstruktur nicht elektrisch sondern nur thermisch gekoppelt sind, liegt die übliche Temperaturerfassungseinrichtung und das Zellenfeld, in dem die Wärme erzeugt wird, meist etwa 70 bis 100 μm entfernt voneinander. Dies hat zur Folge, dass sich über diese Distanz ein großer Temperaturgradient aufbaut und dadurch nicht die wahre Temperatur im Zellenfeld sondern eine deutlich niedrigere Temperatur in der Temperaturerfassungseinrichtung detektiert wird. Dies wiederum führt häufig zu verspätetem Abschalten, so dass das Bauteil entweder schon ganz zerstört ist oder Schädigungen erhält, die zu Zuverlässigkeitsproblemen führen.
  • DE 38 31 012 A1 schlägt zur Verbesserung dieser Situation vor, möglichst mitten im Zellenfeld einen Polysiliziumwiderstand als Temperaturerfassungseinrichtung zu platzieren. Hier ist die Nähe zur Wärmequelle unmittelbar gegeben. Allerdings unterliegt der Polysiliziumwiderstand, wenn er in einem Graben ausgebildet ist, großen Fertigungsschwankungen im Bereich von ca. ±30 %, so dass hier mit einem Referenzpolysiliziumwiderstand im Randbereich des Chips gearbeitet werden muss. Dieser benötigt zusätzlichen Platz, verursacht weitere Kosten und kann auch stets nur relative Temperaturänderungen zwischen Chiprand und Zellenfeld detektieren. Liegen Betriebsbedingungen vor, die das Zellenfeld relativ langsam (zum Beispiel über mehrere 100 μs) aufheizen, so liegt der Chiprand auch nicht mehr auf der kalten Referenztemperatur, sondern ist auch schon in unbekanntem Maße aufgeheizt. Hieraus ergibt sich eine große Unsicherheit bezüglich der "wahren" Temperatur im Zellenfeld.
  • Durch die oben beschriebenen Stromfilamentierungen hat ein im Zellenfeld platzierter Temperatursensor stets den großen Nachteil, dass er ein irgendwo nicht vorhersagbar im Zellenfeld zufällig auftretendes Stromfilament nur sehr verzögert oder gar nicht detektiert, wodurch das Bauelement nicht mehr rechtzeitig abgeschaltet werden kann und zerstört wird.
    •
  • Nach dem oben Gesagten ist es Aufgabe, einen wirkungsvollen Überlastschutz für Feldeffekt-Leistungstransistoren bereitzustellen, der das Erreichen einer kritischen Temperatur/einer kritischen Stromstärke sehr schnell detektieren kann, so dass der Leistungstransistor rechtzeitig vor seiner thermischen Selbstzerstörung abgeschaltet werden kann, selbst dann, wenn der potenzielle Ort der Überhitzung (Stromfilamentierung) inhomogen ist und statistisch im Zellenfeld auftritt.
  • Diese Aufgabe wird anspruchsgemäß gelöst.
  • Gemäß einem wesentlichen Aspekt ist ein erfindungsgemäßer Feldeffekt-Leistungstransistor dadurch gekennzeichnet, dass die Temperatur- und/oder Stromerfassungseinrichtung jeweils in einem ausgewählten Sensegebiet innerhalb des Zellenfeldes gebildet ist und dass die in wenigstens einem dem Sensegebiet unmittelbar benachbartem Gebiet des Zellenfeldes liegenden Transistorzellen ein gegenüber den sonstigen Transistorzellen des Zellenfeldes erhöhtes W/L-Verhältnis ihrer Kanalweite zu ihrer Kanallänge aufweisen.
  • Somit wird erfindungsgemäß vorgeschlagen, die potenziellen Stromfilamente durch gezielte Layouts – oder Prozesseingriffe direkt in die Nachbarschaft der Temperaturerfassungs- oder Stromerfassungseinrichtung zu platzieren. Dies geschieht durch das gegenüber den sonstigen Transistorzellen des Zellenfeldes erhöhte W/L-Verhältnis der Kanalweite W zur Kanallänge L der Transistorzellen, die sich in wenigstens einem unmittelbar an den die Stromerfassungseinrichtung bzw. Temperaturerfassungseinrichtung aufweisenden ausgewählten Sensegebiet angrenzenden Transistorzellen befinden.
  • Bei einem bevorzugten Ausführungsbeispiel ist ein erfindungsgemäßer Feldeffekt-Leistungstransistor dadurch gekennzeichnet, dass das Zellenfeld in eine Vielzahl von Zellenfeldstreifen gegliedert ist. Bei einem derartigen Feldeffekt-Leistungstransistor sind bevorzugt die Gateelektroden innerhalb von in einem Halbleiterkörper eingebrachten Gräben und die Body- und Sourceelektrodenbereiche in den zwischen den Gräben liegenden Zellenfeldstreifen angeordnet.
  • Bevorzugt sind die Temperatur- und/oder Stromerfassungseinrichtungen jeweils in einem ausgewählten Sensegraben oder einer ausgewählten Sensemesa gebildet und die in ihrem W/L-Verhältnis erhöhten Transistorzellen liegen in wenigstens einem dem Sensegraben bzw. der Sensemesa benachbarten Zellenfeldstreifen.
  • Wie gesagt ist das W/L-Verhältnis dieser an den Sensegraben angrenzenden Zellenfeldstreifen liegenden Transistorzellen nur leicht erhöht, zum Beispiel um annähernd 5 bis 20 %. Während bei einem üblichen Feldeffekt-Leistungstransistor zum Beispiel ein W/L-Verhältnis von 1,5 zu 1 vorliegt, kann das vergrößerte W/L-Verhältnis zum Beispiel 1,75 zu 1 betragen.
  • Im Falle der Anwendung bei Linearreglern (SOA-Fall) filamentieren die Zellen mit erhöhtem W/L früher als diejenigen mit regulärem großflächig ausgebildetem W/L. Auch im Avalanchefall zündet der parasitäre Bipolartransistor bei größerem Bodypinchgebiet unter der n+-Source früher, so dass in beiden Fällen quasi die schwächsten Zellen bewusst erzeugt wurden und bewusst direkt in die Nachbarschaft des die Temperatur- bzw. Stromerfassungseinrichtung enthaltenden Sensegrabens bzw. Sensemesa platziert wurden. Dadurch kann die Temperaturerfassungseinrichtung oder Stromerfassungseinrichtung schnellstmöglich auf potenzielle Filamentierungen reagieren und schon dann abschalten, bevor eine Filamentierung im großen Zellenfeld auftritt. Um die Temperatur- bzw. Stromerfassungseinrichtung im Hinblick auf ihre Reaktionsschnelligkeit optimal zu platzieren, ist die Nähe zum Gateanschlusspad zu bevorzugen. Da jedoch der Chiprand stets auf etwas niedrigerer Temperatur ist als die Mitte des Zellenfelds, ist eine Position, die tendenziell zur Zellenfeldmitte hin liegt, sinnvoll. Um die Reaktionen des großen Zellenfeldes gegenüber dem in seinem W/L-Verhältnis erhöhten Teil etwas zu dämpfen, können optional noch kleine Widerstände in die Gatezuleitungen eingebracht werden.
  • Im Falle einer Stromerfassungseinrichtung befindet sich im Sensegraben bzw. der Sensemesa ein FET-Transistor, und im Falle einer Temperaturerfassungseinrichtung weist der Sensegraben bzw. die Sensemesa eine Diode, einen Bipolartransistor oder einen Widerstand auf.
  • Die Erfindung ist auf alle DMOS-Technologien (planar und Trench) anwendbar. Bei Trenchtechnologien mit einzelnen isolierten Trenchstreifen ist die erfindungsgemäße Struktur relativ einfach integrierbar, da hier schnell reagierende Temperatur- oder Stromerfassungseinrichtungen realisiert werden können. Der mit der Temperatur- oder Stromerfassungseinrichtung versehene Sensegraben oder die Sensemesa und die benachbarten Zellen werden auf dem Chip bevorzugt in Gebieten angeordnet, in denen die Erwärmung am größten ist, wie schon erwähnt, annähernd in der Mitte des Zellenfeldes. Die Anzahl der benachbarten Zellen mit erhöhtem W/L-Verhältnis ist prinzipiell beliebig, die Erhöhung des W/L-Verhältnisses kann variieren und so weit erhöht werden, dass sich noch eine sinnvolle (Rest-) Avalanchefestigkeit ergibt (falls dies in der Anwendung überhaupt gefordert wird; einige Anwendungen werden aktiv gezenert und erreichen dadurch den Avalanchefall gar nicht). Das selbe Prinzip ist auch auf Stromerfassungseinrichtungen anwendbar, die zum Abschalten benutzt werden. Der Stromsensor würde einen erhöhten Strom detektieren und ebenfalls früher abschalten.
    •
  • Die obigen und weitere vorteilhafte Merkmale werden insbesondere anhand von Ausführungsbeispielen einer Temperaturerfassungseinrichtung in Form von Bipolartransistoren in der nachfolgenden Beschreibung näher erläutert, die sich auf die beiliegende Zeichnung bezieht. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 eine schematische Aufsicht auf ein Zellenfeld eines Feldeffekt-Leistungstransistors mit einer in einem Sensegraben in der Nähe des Gatean schlusspads tendenziell in Richtung zur Chipmitte hin angeordneten Temperatur- oder Stromerfassungseinrichtung, wobei rechts und links dem Sensegraben unmittelbar benachbarte Zellenfeldstreifen mit Transistorzellen mit erhöhten W/L-Verhältnis ausgeführt sind;
  • 2 schematisch eine Aufsicht auf ein Zellenfeld eines Feldeffekt-Leistungstransistors, bei dem eine Temperatur- oder Stromerfassungseinrichtung in einem annähernd in der Mitte des Zellenfelds befindlichen Sensegraben angeordnet ist und bei dem zwei diesem Graben links und rechts direkt benachbarte Zellenfeldstreifen mit erhöhtem W/L-Verhältnis ausgeführt sind;
  • 3 eine Detailansicht des umrahmten Bereichs X in 1 in schematischer Draufsicht;
  • 4A eine schematische Schrägaufsicht auf ein erstes Ausführungsbeispiel eines Feldeffekt-Leistungstransistors, bei dem in einem mitten im Zellenfeld liegenden besonderen Sensegraben ein Bipolartransistor als Temperaturerfassungseinrichtung angeordnet ist;
  • 4B eine schematische Schrägaufsicht auf eine Variante des ersten Ausführungsbeispiels des Feldeffekt-Leistungstransistors, bei dem ein als Temperaturerfassungseinrichtung dienender Bipolartransistor in einer mitten im Zellenfeld liegenden ausgewählten Sensemesa angeordnet ist;
  • 5 eine schematische Schrägaufsicht eines zweiten Ausführungsbeispiels eines Feldeffekt-Leistungstransistors mit einer Temperaturerfassungseinrichtung in Form eines Bipolartransistors, der in einem mitten im Zellenfeld liegenden besonderen Sensegraben gebildet ist;
  • 6 eine schematische Schrägaufsicht auf ein drittes Ausführungsbeispiel eines Feldeffekt-Leistungstransistors einer Temperaturerfassungseinrichtung, die in Form eines Bipolartransistors ausgeführt ist, der in einem besonderen Sensegraben mitten im Zellenfeld gebildet ist;
  • 7 schematisch einen Querschnitt längs der Schnittebene S-S in 5 und
  • 8 eine schematische Schnittansicht eines vierten Ausführungsbeispiels eines Feldeffekt-Leistungstransistors einer als Bipolartransistor ausgeführten und in einem besonderen Sensegraben gebildeten Temperaturerfassungseinrichtung.
  • Die nachstehende Beschreibung verschiedener Ausführungsbeispiele eines erfindungsgemäßen Feldeffekt-Leistungstransistors bezieht sich beispielhaft auf eine DMOS-Struktur, die ein Zellenfeld aus einer Vielzahl von streifenförmigen Transistorzellen aufweist und bei der in in einen Halbleiterkörper eingebrachten Gräben Gateelektroden und zwischen den Gräben Body- und Sourceelektrodenbereiche der Transistorzellen gebildet sind. Dabei weist wenigstens ein besonderer in oder in der Nähe der Zellenfeldmitte liegender Sensegraben im Halbleiterkörper eine Temperatur- oder Stromerfassungseinrichtung auf. Wie schon erwähnt, umfasst die Erfindung alternativ zur Temperaturerfassungseinrichtung auch eine Stromerfassungseinrichtung, die ebenfalls in einem ausgewählten Sensegraben im Zellenfeld gebildet ist, die aber nicht detailliert dargestellt und beschrieben ist.
  • Gemäß 1, die eine schematische Aufsicht auf ein Zellenfeld 110 eines ersten Ausführungsbeispiels eines Feldeffekt- Leistungstransistors, insbesondere DMOS-Transistors zeigt, besteht das Zellenfeld 110 aus einer Vielzahl von in parallelen Zellenfeldstreifen 102, 111, 112 angeordneten Transistorzellen, deren Gateelektroden in ebenfalls parallel laufenden Gräben (Trenches) liegen. Derartige Feldeffekt-Leistungstransistoren mit Grabenstruktur sind im Stand der Technik bekannt. Mindestens ein als Sensegraben bezeichneter besonderer Graben 101 enthält keine Gateelektrode sondern weist eine in 1 nicht gezeigte Temperaturerfassungseinrichtung oder Stromerfassungseinrichtung auf. Dieser Sensegraben 101 liegt gemäß 1 in der Nähe des Gatepads 120, jedoch tendenziell zur Chipmitte hin. Je ein links und rechts diesem Sensegraben 101 benachbarter Zellenfeldstreifen 111, 112 weist Transistorzellen mit erhöhtem W/L-Verhältnis der Kanalweite W zur Kanallänge L auf, wie nachstehend anhand der den Bereich X darstellenden Detailansicht von 3 näher erläutert wird. Um die Reaktion des großen Zellenfeldes gegenüber dem in seinem W/L-Verhältnis erhöhten Abschnitt etwas zu dämpfen, können optional, wie 1 zeigt, noch kleine Widerstände 122 in wenigstens eine Gatezuleitung der in ihrem W/L-Verhältnis nicht erhöhten Transistorzellen des Zellenfeldes eingebracht werden.
  • Gemäß 2, die ebenfalls eine schematische Aufsicht auf das Zellenfeld 110 beispielsweise eines DMOS-Leistungstransistors darstellt, befindet sich der Sensegraben 101 mit der Temperaturerfassungseinrichtung oder Stromerfassungseinrichtung in der Nähe der Chipmitte. Hier sind zwei links und rechts dem besonderen Graben 101 direkt benachbarte Zellenfeldstreifen 111, 112, 113 und 114 mit erhöhtem W/L-Verhältnis ausgeführt, wobei der Sensegraben 101 mit der Temperaturerfassungseinrichtung oder der Stromerfassungseinrichtung nicht vollständig durch den Chip läuft und die Zellenfeldstreifen, deren Transistorzellen mit erhöhtem W/L-Verhältnis ausgestattet sind, nach oben hin in normale Zellenfeldstreifen übergehen.
  • 3 zeigt eine Detailansicht des in 1 durch einen Kreis umrandeten kleinen Bereichs X. Wie ersichtlich, befinden sich links und rechts von dem die Temperaturerfassungseinrichtung oder Stromerfassungseinrichtung aufweisenden Sensegraben 101 die Zellenfeldstreifen 111 und 112, deren Transistorzellen ein gegenüber den normalen Transistorzellen erhöhtes W/L-Verhältnis haben. Die Länge b von n+-Gebieten 8 von normalen Transistorzellen in den Zellenfeldstreifen 102 ist kleiner als die Länge b' der n+-Gebiete 8 in den Zellenfeldstreifen 111 und 112, so dass b' > b ist. Nebenbei bemerkt, ändert sich die mit a bezeichnete Länge der p+-Gebiete 7 nicht. Je länger das n+-Gebiet 8, das heißt je größer b' ist, desto größer ist das Verhältnis W/L bei konstanter Kanallänge L (nicht gezeigt). Selbstverständlich kann das W/L-Verhältnis auch erhöht werden, wenn die Länge der p+-Gebiete reduziert wird.
  • Beispielsweise kann das W/L-Verhältnis der unmittelbar dem Sensegraben 101 mit der Temperaturerfassungseinrichtung oder der Stromerfassungseinrichtung benachbarten Transistorzellen zwischen 5 und 20 % erhöht sein. Wenn zum Beispiel ein üblicher Feldeffekt-Leistungstransistor ein W/L-Verhältnis seiner Kanalweite W zu seiner Kanallänge L von 1,5 hat, können die Transistorzellen in den Streifen 111, 112, 113, 114 ein W/L-Verhältnis von 1,75 haben.
  • Bei dem in 3 gezeigten Beispiel ist in den Transistorzellen in den Zellenfeldstreifen 111 und 112 die Länge b' der n+-Gebiete 8 um etwa 20 % größer als die Länge b der n+-Gebiete 8 in den normalen Zellenfeldstreifen 102. 3 zeigt auch, dass die in den Gräben (mit Ausnahme des Sensegrabens 101) liegenden nicht gezeigten Gateelektroden durch Gateanschlüsse 121 mit dem Gateanschlusspad 120 kontaktiert sind. Selbstverständlich können auch mehr als ein Sensegraben 101 mit den unmittelbar anschließenden Zellenfeldstreifen 111, 112, 113, 114 vorgesehen sein.
  • Die Grundidee des oben anhand der 1 bis 3 dargestellten Feldeffekt-Leistungstransistors ist in unmittelbarer Nachbarschaft zu einem die Temperaturerfassungseinrichtung oder die Stromerfassungseinrichtung aufweisenden Sensegraben eine Kette von Transistorzellen mit erhöhtem W/L-Verhältnis sozusagen als "Vorwarnstufe" anzuordnen, die bei Stromfilamentierungseffekten stets eine kurze Zeit früher filamentieren als potenzielle Stromfilamente im Zellenfeld. Dadurch wird die im direkt benachbarten Sensegraben liegende Temperatur- oder Stromerfassungseinrichtung früher erwärmt und kann deshalb auch früher den Feldeffekt-Leistungstransistor abschalten, noch bevor eine Schädigung im Zellenfeld auftritt.
  • Nachfolgend werden anhand der 4A, 4B und 5 bis 8 mehrere Ausführungsbeispiele einer in Form eines Bipolartransistors im Sensegraben gebildeten Temperaturerfassungseinrichtung erläutert. In 4A, die eine Schrägaufsicht auf einen Abschnitt eines mit 10 bezeichneten Zellenfeldes zeigt, ist in der Tiefe eines Sensegrabens 11 ein Bipolartransistor 1 gebildet, von dem ein Kollektor 18, ein Kollektoranschluss 13, eine Basis 14 und ein Emitter 15 mit Emitteranschluss 16 dargestellt sind. Kollektor 18, Basis 14 und Emitter 15 liegen in dieser Reihenfolge in Längsrichtung des Sensegrabens 11 und ragen in die Tiefe des Sensegrabens 11. Abgesehen vom Kollektoranschluss 13 und Emitteranschluss 16 und einem optional möglichen Basisanschluss sind alle Bereiche des Bipolartransistors 1 im Sensegraben durch ein sie allseits umgebendes Oxid 17 beliebiger Dicke gegenüber der Umgebung des Sensegrabens 11 isoliert.
  • In den „normalen" Gräben 12 im Zellenfeld 10 sind Gateelektroden 6 der Transistorzellen gebildet. Body- und Sourceelektrodenbereiche 7, 8 des normalen Zellenfeldes sind wie in 3 streifenförmig aneinandergereiht. Die Transistorzellen der an den ausgewählten Sensegraben links und rechts anschließenden Zellenfeldstreifen weisen, wie schon ausgeführt, ein erhöhtes W/L-Verhältnis auf. Der den Bipolartransistor 1 enthaltende Graben 11 kann, wie bereits ausgeführt, in der Mitte des Zellenfeldes 10 angeordnet sein. Selbstverständlich können statt einem Sensegraben 11 auch mehrere Sensegräben 11 im Zellenfeld 10 vorgesehen sein.
  • Der ausgewählte Sensegraben 11 kann zur Kontaktierung der Emitter/Kollektorgebiete an einem oder an beiden Enden verlängert und/oder verbreitert ausgeführt sein, wobei dann für die Kontaktierung und Verdrahtung mit Metall mehr Platz zur Verfügung steht. Wenn der die Temperaturerfassungseinrichtung bildende Bipolartransistor 1 ein n-p-n-Transistor ist, wird eine erste n-Kollektorschicht zunächst im gesamten Graben 11 ausgebildet. Mittels einer Lackabdeckung vor der Schnittlinie r-r wird das Kollektorgebiet bei der nachfolgenden p-Basis-Implantation, zum Beispiel mit Bor, unter 30° Neigung (nach vorne gerichtet, also unter die Lackflanke) und anschließender Emitterimplantation, zum Beispiel As, unter –30° Neigung (nach hinten gerichtet) geschützt. Ebenso kann mit derselben Lackfototechnik bei Bedarf das Zellenfeld geschützt werden (falls MOSFET-Body = Basis und MOSFET-Source = Emitter-Dotierungen brauchbar sind, muss nur der Kollektorteil im Graben abgedeckt werden). Eine anschließende Temperung würde durch die schnellere Diffusion des Bors zusätzliche Basisweite ermöglichen. Der Kollektorteil kann optional im Chiprand an MOSFET-Drainpotenzial angeschlossen werden.
  • In 4B, die eine Schrägaufsicht auf einen Abschnitt eines Zellenfeldes einer Variation des in 4A gezeigten Ausführungsbeispiels zeigt, ist ein als Temperaturerfassungseinrichtung dienender Bipolartransistor 1b in der Tiefe einer zwischen zwei "normalen" Gräben 12 liegenden Mesa, einer so genannten Sensemesa 111a gebildet. In dem in 4B gezeigten Beispiel besteht der Bipolartransistor 1b aus einer p-Basiselektrode 14, n+-Emitterelektrode 15 und n+-Kollektorelektrode 18. Diese Basis-Emitter- und Kollektorelektroden 14, 15 und 18 sind in der Sensemesa 111a durch eine p+-Abschirmwanne 9 gegenüber der Umgebung isoliert. Der Kollektor 18 weist einen Kollektoranschluss 13, der Emitter 15 einen Emitteranschluss 16 und die Basis 14 einen Basisanschluss 19 auf. Ähnlich wie bei dem in 4A gezeigten Ausführungsbeispiel befinden sich links und rechts neben der Sensemesa jedoch von dieser getrennt durch die Gräben 12 Zellenfeldstreifen mit Transistorzellen mit erhöhtem W/L-Verhältnis, während die in den weiter außen liegenden Zellenfeldstreifen gebildeten Transistorzellen ein "normales" W/L-Verhältnis haben.
  • Gemäß der in 5 schematisch gezeigten Schrägaufsicht auf ein mit 20 bezeichnetes Zellenfeld ist in einem ausgewählten Sensegraben 21 ein zweites Ausführungsbeispiel B eines Bipolartransistors, zum Beispiel ebenfalls ein npn-Transistor gebildet, dessen Kollektor-Basis- und Emitterelektroden jeweils mit 28, 24 und 25, dessen Kollektoranschluss mit 23 und dessen Emitteranschluss mit 26 bezeichnet sind. Die Gateelektroden 6 aufweisenden Gräben des Zellenfeldes 20 sind mit 22 bezeichnet.
  • Den näheren Aufbau des Bipolartransistors 2 im Sensegraben 21 zeigt die Querschnittsdarstellung in 7, die die Struktur der Temperaturerfassungseinrichtung längs der Schnittebene S-S' von 5 veranschaulicht. Der Kollektor 28, die Basis 24 und der Emitter 25 im verbreiterten Abschnitt des Sensegrabens 21 sind in dieser Reihenfolge ineinander und von unten nach oben des Sensegrabens 21 übereinander gestapelt. Dieser Stapel aus Kollektor 28, Basis 24 und Emitter 25 ist in den Sensegraben 21 möglichst konform einzubringen. Die Verbreiterung des Sensegrabens 21 lässt dann die Möglichkeit offen, wie weit in Längsrichtung des Sensegrabens die jeweiligen Kollektor-, Basis- und Emittergebiete ausgebildet sind.
  • Bei einem in 6 gezeigten dritten Ausführungsbeispiel eines als Temperaturerfassungseinrichtung dienenden Bipolartransistors 3, sind dessen Kollektor 38, Basis 34 und Emitter 35 im verbreiterten Abschnitt des Sensegrabens 31 ebenfalls gemäß 7 ineinander und von unten nach oben übereinander gestapelt. Der Sensegraben 31 ist zur Kontaktierung 36 des Emitters 35 zum Grabenende hin in seiner Breite oder auch Länge nochmals deutlich vergrößert, um eine sichere Kontaktierung zu ermöglichen. Das Zellenfeld ist hier mit 30, die isolierende Oxidschicht mit 37 und der Kollektoranschluss mit 38 bezeichnet. Die die Gateelektroden aufweisenden Gräben sind mit 32 bezeichnet.
  • Ein viertes Ausführungsbeispiel eines in einen Sensegraben 41 eingebrachten Bipolartransistors 4 zeigt die Querschnittansicht in 8. Hier sind die verschiedenen Dotiergebiete jeweils des Kollektors 48, der Basis 44 und des Emitters 45 im Sensegraben 41 übereinander angeordnet. Die einzelnen Elektrodengebiete können durch Herausziehen aus dem Sensegraben 41 bzw. wiederum durch Variation der Grabenweite (vgl. mit den 5 und 6) an den Grabenenden optional mit einem Polysilizium oder Wolframplug 46 kontaktiert werden.
  • Zu erwähnen ist noch, dass außer den Elektrodenkontakten 13, 16 in 4, 23, 26 in 5, 33 und 36 in 6 und 46 in 8 und der optional möglichen Basiselektrodenkontakten alle Elektroden der Bipolartransistoren 1, 2, 3 und 4 im Sensegraben 11, 21, 31, 41 durch Oxid 17, 27, 37, 47 beliebiger Dicke gegenüber der Umgebung des Sensegrabens isoliert sind.
  • Die den oben anhand der 4 bis 8 beschriebenen Ausführungsbeispielen zugrunde liegende Idee besteht darin, eine (nicht gezeigte) Diodenstruktur oder einen Bipolartransistor als Temperaturerfassungseinrichtung in einem Sensegraben zu schaffen, der bevorzugt mitten durch das Zellenfeld eines Feldeffekt-Leistungstransistors verläuft. Dabei kann, wie beschrieben, die Implementierung des Bipolartransistors und die Form, Breite und Länge des Sensegrabens variieren. Ebenfalls kann mehr als ein Sensegraben im Zellenfeld vorgesehen sein.
  • In den unmittelbar an den ausgewählten Sensegraben 11, 21, 31, 41 angrenzenden Zellenfeldstreifen befinden sich bei den in den 4 bis 6 gezeigten Ausführungsbeispielen, wie anhand der 1 bis 3 beschrieben, Transistorzellen mit erhöhtem W/L-Verhältnis.
    • 1,2, 3, 4
    erstes, zweites, drittes, viertes
    Ausführungsbeispiel eines als Tempera
    turerfassungseinrichtung dienenden Bi
    polartransistors
    6
    Gateelektrode im Graben
    7
    p+-Gebiet
    8
    n+-Gebiet
    9
    p+-Abschirmwanne
    10, 20, 30, 110
    Zellenfeld
    11, 21, 31, 41, 101
    Sensegraben
    12, 22, 32
    normale Gräben
    102
    Zellenfeldstreifen
    111, 112, 113, 114
    Zellenfeldstreifen mit Transistorzel
    len mit erhöhtem W/L-Verhältnis
    13, 23, 33
    Kollektoranschluss
    14, 24, 34, 44
    Basis
    15, 25, 35, 45
    Emitter
    16, 26, 36, 46
    Emitteranschluss
    17, 27, 37, 47
    Oxid
    18, 28, 38, 48
    Kollektor
    19
    Basisanschluss
    120
    Gateanschlusspad
    121
    Kontaktieranschlüsse am Ga
    teanschlusspad
    122
    Widerstand in der Gateleitung
    a
    Länge des p+-Gebiets
    b
    Länge des n+-Gebiets
    b'
    Länge des n+-Gebiets bei erhöhtem W/L-
    Verhältnis

Claims (22)

  1. Feldeffekt-Leistungstransistor, der ein Zellfeld (110) aus einer Vielzahl von Transistorzellen mit Gateelektroden (6) und mit Body- und Sourceelektrodenbereichen (7, 8) und wenigstens eine im Halbleiterkörper integrierte Temperatur- und/oder Stromerfassungseinrichtung aufweist, dadurch gekennzeichnet, dass die Temperatur- und/oder Stromerfassungseinrichtung jeweils in einem ausgewählten Sensegebiet (101) innerhalb des Zellenfeldes (110) gebildet ist und dass die in wenigstens einem dem Sensegebiet (101) unmittelbar benachbartem Gebiet (111, 112, 113, 114) des Zellenfeldes (110) liegenden Transistorzellen ein gegenüber den sonstigen Transistorzellen des Zellenfeldes (110) erhöhtes W/L-Verhältnis ihrer Kanalweite (W) zu ihrer Kanallänge (L) aufweisen.
  2. Feldeffekt-Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das Zellenfeld (110) in eine Vielzahl von Zellenfeldstreifen gegliedert ist.
  3. Feldeffekt-Leistungstransistor nach Anspruch 2, dadurch gekennzeichnet, dass die Gateelektroden (6) innerhalb von in einen Halbleiterkörper eingebrachten Gräben und die Body- und Sourceelektrodenbereiche (7, 8) in den zwischen den Gräben liegenden Zellenfeldstreifen angeordnet sind.
  4. Feldeffekt-Leistungstransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Temperatur- und/oder Stromerfassungseinrichtung jeweils in einem ausgewählten Sensegraben (101) oder einer ausgewählten Sensemesa (111a) gebildet ist und dass die in ihrem W/L-Verhältnis erhöhten Transistorzellen in wenigstens einem dem Sensegraben (101) bzw. der Sensemesa (111a) benachbarten Zellenfeldstreifen (111, 112, 113, 114) liegen.
  5. Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das W/L-Verhältnis um annähernd 5–20 % erhöht ist.
  6. Feldeffekt-Leistungstransistor nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der wenigstens eine Sensegraben (101) bzw. die wenigstens eine Sensemesa (111a) in der Nähe eines Gateanschlusspads (120) platziert ist.
  7. Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der wenigstens eine Sensegraben bzw. die wenigstens eine Sensemesa (111a) annähernd in der Mitte des Zellenfeldes platziert ist.
  8. Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass in mindestens einer Gatezuleitung der Transistorzellen ein Widerstand (122) vorgesehen ist, um die Reaktionszeit der Temperatur- und/oder Stromerfassungseinrichtung gegenüber derjenigen der Transistorzellen einzustellen.
  9. Feldeffekt-Leistungstransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Stromerfassungseinrichtung einen FET-Transistor aufweist.
  10. Feldeffekt-Leistungstransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Temperaturerfassungseinrichtung eine Diode aufweist.
  11. Feldeffekt-Leistungstransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Temperaturerfassungseinrichtung einen Bipolartransistor (1, 2, 3, 4) aufweist.
  12. Feldeffekt-Leistungstransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Temperaturerfassungseinrichtung einen Widerstand aufweist.
  13. Feldeffekt-Leistungstransistor nach Anspruch 11, dadurch gekennzeichnet, dass der Temperaturerfassungstransistor (1) in der Längsrichtung des Sensegrabens (11) bzw. der Sensemesa (111a) aufeinander folgend einen Kollektor (18), ein Basisgebiet (14) und einen Emitter (15) aufweist, die jeweils in die Tiefe des Sensegrabens (11) bzw. der Sensemesa (111a) ragen (4).
  14. Feldeffekt-Leistungstransistor nach Anspruch 11, dadurch gekennzeichnet, dass der Sensegraben (21, 31) zumindest über einen in der Nähe seines einen Endes liegenden Abschnitt breiter als die Breite der die Gateelektroden (6) des FET-Leistungstransistors aufweisenden Gräben (22, 32) ausgeführt und der Temperaturerfassungstransistor (2, 3) innerhalb und in Längsrichtung des verbreiterten Abschnitts des Sensegrabens (21, 31) einen Kollektor (28, 38), ein Basisgebiet (24, 34) und einen Emitter (25, 35) aufweist, die in dieser Reihenfolge ineinander und von unten nach oben des Sensegrabens (21, 31) übereinander gestapelt sind (5 und 6).
  15. Feldeffekt-Leistungstransistor nach Anspruch 14, dadurch gekennzeichnet, dass der verbreiterte Abschnitt am Ende des Sensegrabens (21, 31) nochmals verbreitert ist.
  16. Feldeffekt-Leistungstransistor nach Anspruch 11, dadurch gekennzeichnet, dass der Temperaturerfassungstransistor (4) einen Kollektorelektrodenstreifen (48), einen Basiselektrodenstreifen (44) und einen Emitterelektrodenstreifen (45) aufweist, die in Längsrichtung des Sensegrabens (41) liegen und in dieser Reihenfolge übereinander gestapelt sind.
  17. Feldeffekt-Leistungstransistor nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die Elektroden des Temperaturerfassungstransistors durch ein sie allseits umgebendes im Sensegraben (11, 21, 31, 41) gebildetes Oxid (17, 27, 37, 47) beliebiger Dicke gegenüber der Umgebung des Sensegrabens (11, 21, 31, 41) isoliert sind.
  18. Feldeffekt-Leistungstransistor nach Anspruch 17, dadurch gekennzeichnet, dass der Emitter des Temperaturerfassungstransistors einen das isolierende Oxid (17, 27, 37, 47) im Sensegraben (11, 21, 31, 41) durchsetzenden Emitteranschluss (16, 26, 36, 46) aufweist, der an einem Ende des Sensegrabens (11, 21, 31, 41) bzw. an dem nochmals verbreiterten Abschnitt des Sensegrabens (11, 21, 31, 41) vorgesehen ist.
  19. Feldeffekt-Leistungstransistor nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass ein Kollektoranschluss (13, 23, 33) das isolierende Oxid (17, 27, 37, 47) am anderen Ende des Sensegrabens (11, 21, 31, 41) durchsetzt.
  20. Feldeffekt-Leistungstransistor nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass der Emitter- und Kollektoranschluss jeweils aus hochdotiertem Halbleitermaterial bestehen.
  21. Feldeffekt-Leistungstransistor nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass der Emitter- und Kollektoranschluss jeweils aus einem Polysilizium- oder einem Wolframplug (46) bestehen.
  22. Feldeffekt-Leistungstransistor nach einem der Ansprüche 11 bis 21, dadurch gekennzeichnet, dass der Temperaturerfassungstransistor einen n-p-n-Transistor bildet.
DE102004021393A 2004-04-30 2004-04-30 Feldeffekt-Leistungstransistor Expired - Fee Related DE102004021393B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004021393A DE102004021393B4 (de) 2004-04-30 2004-04-30 Feldeffekt-Leistungstransistor
US11/118,609 US7737521B2 (en) 2004-04-30 2005-04-29 Field effect power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004021393A DE102004021393B4 (de) 2004-04-30 2004-04-30 Feldeffekt-Leistungstransistor

Publications (2)

Publication Number Publication Date
DE102004021393A1 true DE102004021393A1 (de) 2005-12-01
DE102004021393B4 DE102004021393B4 (de) 2006-06-14

Family

ID=35267181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004021393A Expired - Fee Related DE102004021393B4 (de) 2004-04-30 2004-04-30 Feldeffekt-Leistungstransistor

Country Status (2)

Country Link
US (1) US7737521B2 (de)
DE (1) DE102004021393B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002481B3 (de) * 2006-01-18 2007-09-06 Infineon Technologies Ag Kombinierter Widerstandstemperatursensor
DE102006048625A1 (de) * 2006-10-13 2008-04-24 Infineon Technologies Austria Ag Halbleiterbauelement
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
DE102007010884B4 (de) * 2006-03-07 2010-10-07 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
US7868363B2 (en) 2006-03-07 2011-01-11 Infineon Technologies Ag Semiconductor component arrangement comprising a trench transistor
US8501561B2 (en) 2006-03-07 2013-08-06 Infineon Technologies Ag Method for producing a semiconductor component arrangement comprising a trench transistor
US8779506B2 (en) 2006-03-07 2014-07-15 Infineon Technologies Ag Semiconductor component arrangement comprising a trench transistor
DE102014115464A1 (de) * 2014-10-23 2016-04-28 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz
CN113128038A (zh) * 2021-04-09 2021-07-16 中国电子科技集团公司第二十九研究所 一种蒙皮阵列单元热源过载的智能感知方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944269B2 (en) * 2008-09-26 2011-05-17 Infineon Technologies Ag Power transistor and method for controlling a power transistor
DE102008058974A1 (de) * 2008-09-30 2010-04-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
JP2012189571A (ja) * 2011-02-24 2012-10-04 Renesas Electronics Corp 半導体装置及びその製造方法
US8502274B1 (en) * 2012-04-06 2013-08-06 Infineon Technologies Ag Integrated circuit including power transistor cells and a connecting line
JP6436791B2 (ja) * 2015-01-16 2018-12-12 エイブリック株式会社 半導体装置
JP6592099B2 (ja) 2015-10-01 2019-10-16 ローム株式会社 半導体装置
DE102017108048A1 (de) 2017-04-13 2018-10-18 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer grabenstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095343A (en) * 1989-06-14 1992-03-10 Harris Corporation Power MOSFET
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
US6222232B1 (en) * 1996-07-05 2001-04-24 Sgs-Thomson Microelectronics S.R.L. Asymmetric MOS technology power device
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3831012A1 (de) * 1988-09-12 1990-03-15 Siemens Ag Verfahren und anordnung zur bestimmung der temperatur innerhalb von mosfet-strukturen integrierter mos-schaltungen
DE10246960B4 (de) * 2002-10-09 2004-08-19 Infineon Technologies Ag Feldeffektleistungstransistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095343A (en) * 1989-06-14 1992-03-10 Harris Corporation Power MOSFET
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US6222232B1 (en) * 1996-07-05 2001-04-24 Sgs-Thomson Microelectronics S.R.L. Asymmetric MOS technology power device
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
DE10214151A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002481B3 (de) * 2006-01-18 2007-09-06 Infineon Technologies Ag Kombinierter Widerstandstemperatursensor
US9299834B2 (en) 2006-03-07 2016-03-29 Infineon Technologies Ag Trench connection between a transistor and a further component
US8779506B2 (en) 2006-03-07 2014-07-15 Infineon Technologies Ag Semiconductor component arrangement comprising a trench transistor
DE102007010884B4 (de) * 2006-03-07 2010-10-07 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
US7868363B2 (en) 2006-03-07 2011-01-11 Infineon Technologies Ag Semiconductor component arrangement comprising a trench transistor
DE102007063728B4 (de) 2006-03-07 2018-12-13 Infineon Technologies Ag Halbleiterbauelementanordnung mit einem Trench-Transistor
US8501561B2 (en) 2006-03-07 2013-08-06 Infineon Technologies Ag Method for producing a semiconductor component arrangement comprising a trench transistor
US9941276B2 (en) 2006-03-07 2018-04-10 Infineon Technologies Ag Method of producing a semiconductor component arrangement comprising a trench transistor
US9397091B2 (en) 2006-03-07 2016-07-19 Infineon Technologies Ag Semiconductor component arrangement comprising a trench transistor
DE102006048625B4 (de) * 2006-10-13 2011-04-28 Infineon Technologies Austria Ag Halbleiterbauelement
US7800171B2 (en) 2006-10-13 2010-09-21 Infineon Technologies Austria Ag Integrated circuit including a semiconductor device
DE102006048625A1 (de) * 2006-10-13 2008-04-24 Infineon Technologies Austria Ag Halbleiterbauelement
DE102014115464A1 (de) * 2014-10-23 2016-04-28 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz
DE102014115464B4 (de) 2014-10-23 2019-10-24 Infineon Technologies Austria Ag Leistungs-halbleitervorrichtung mit temperaturschutz
US11276680B2 (en) 2014-10-23 2022-03-15 Infineon Technologies Austria Ag Power semiconductor device with integrated temperature protection
CN113128038A (zh) * 2021-04-09 2021-07-16 中国电子科技集团公司第二十九研究所 一种蒙皮阵列单元热源过载的智能感知方法

Also Published As

Publication number Publication date
US20050258464A1 (en) 2005-11-24
US7737521B2 (en) 2010-06-15
DE102004021393B4 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
DE102004021393B4 (de) Feldeffekt-Leistungstransistor
DE102015221061B4 (de) Halbleitervorrichtung
DE3410427C2 (de)
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102007008568B4 (de) Halbleitervorrichtung mit IGBT und Diode
DE10225864B4 (de) Halbleiterbauteil
DE102015224428B4 (de) Halbleitervorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE112014006606T5 (de) Leistungshalbleitereinheit
DE112009000253T5 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE10302628A1 (de) Leistungshalbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE102017104715A1 (de) Schaltvorrichtung
DE112013007439B4 (de) Halbleiteranordnung
DE112005002852B4 (de) Passivierungsstruktur mit Spannungsausgleichschleifen
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102004062214A1 (de) Halbleitervorrichtung mit Temperaturerfassungsfunktion
DE19548060A1 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
DE3688034T2 (de) Vor elektrostatischen entladungen geschuetzte eingangsschaltung.
DE102014112823A1 (de) Halbleiterschalter mit integriertem Temperatursensor
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
DE3784793T2 (de) Integrierte schaltung mit verbesserter schutzvorrichtung.
DE112019002288T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee