DE102020107747B4 - Transistoranordnung mit einem lasttransistor und einemerfassungstransistor und elektronische schaltung mit dieser - Google Patents

Abstract

Transistoranordnung, die einen Lasttransistor (Q1) und einen Erfassungstransistor (Q2) aufweist,wobei der Lasttransistor (Q1) und der Erfassungstransistor (Q2) jeweils einen jeweiligen Abschnitt eines Drift- und Draingebiets (10), das in einem Halbleiterkörper (100) angeordnet und an einen Drainknoten (D) angeschlossen ist, aufweist,wobei der Lasttransistor (Q1) weiterhin aufweist:wenigstens eine Lasttransistorzelle (201), die ein Sourcegebiet (211) aufweist, das in einem ersten aktiven Gebiet (110) des Halbleiterkörpers (100) integriert ist; undeinen ersten Sourceknoten (S1), der elektrisch an das Sourcegebiet (211) der wenigstens einen Lasttransistorzelle (201) gekoppelt ist, undwobei der Erfassungstransistor (Q2) weiterhin aufweist:wenigstens eine Erfassungstransistorzelle (202), die ein Sourcegebiet (212) aufweist, das in einem zweiten aktiven Gebiet (120) des Halbleiterkörpers (100) integriert ist;wenigstens einen zweiten Sourceknoten (S2), der elektrisch an das Sourcegebiet (212) der wenigstens einen Erfassungstransistorzelle (202) gekoppelt ist; undeinen Kompensationswiderstand (40), der zwischen das Sourcegebiet (212) der wenigstens einen Erfassungstransistorzelle (202) und den zweiten Sourceknoten (S2) geschaltet ist,wobei der Kompensationswiderstand (40) in dem Halbleiterkörper (100) integriert ist und einen resistiven Leiter (41) aufweist,wobei der resistive Leiter (41) ein dotiertes Halbleitermaterial aufweist, undwobei der Kompensationswiderstand (40) einen Temperaturkoeffizienten (TC40) aufweist, dessen Betrag geringer ist als ein Betrag eines Temperaturkoeffizienten (TCON1) eines Lasttransistor-Einschaltwiderstands (RON1) zwischen dem Drainknoten (D) und dem ersten Sourceknoten (S1).

Description

• Diese Beschreibung betrifft allgemein eine Transistoranordnung mit einem Lasttransistor und einem Erfassungstransistor (engl.: sense transistor).
• Transistoren, wie beispielsweise MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) sind als elektronische Schalter in verschiedenen Arten von elektronischen Schaltungen weit verbreitet. In vielen Anwendungen ist es wünschenswert, den durch den Transistor fließenden Strom zu messen.
• Eine Möglichkeit, einen durch einen Transistor (der auch als Lasttransistor bezeichnet werden kann) an eine Last gelieferten Laststrom zu messen besteht in der Verwendung eines Erfassungstransistors. Der Erfassungstransistor ist an den Lasttransistor angeschlossen und so angesteuert, dass er im selben Arbeitspunkt wie der Lasttransistor betrieben wird. Idealerweise ist ein durch den Erfassungstransistor fließender Erfassungsstrom proportional zum Laststrom, wobei ein Proportionalitätsfaktor gegeben ist durch ein Verhältnis zwischen einer Größe des Lasttransistors und einer Größe des Erfassungstransistors. Der Lasttransistor und der Erfassungstransistor können in einem gemeinsamen Halbleiterkörper implementiert sein und können jeweils mehrere Transistorzellen umfassen. Das Größenverhältnis kann dann einem Verhältnis zwischen der Anzahl der Transistorzellen des Erfassungstransistors und der Anzahl der Transistorzellen des Lasttransistors entsprechen oder einem Verhältnis der Größe eines aktiven Gebiets des Erfassungstransistors und der Größe eines aktiven Gebiets des Lasttransistors entsprechen.
• Aufgrund parasitärer Effekte ist allerdings ein Proportionalitätsfaktor zwischen dem Erfassungsstrom und dem Laststrom, der nachfolgend als Stromverhältnis bezeichnet wird, nicht exakt gleich dem Größenverhältnis. Diese parasitären Effekte können insbesondere den Effekt haben, dass eine Abweichung des Stromverhältnisses von dem Größenverhältnis zunimmt, wenn die Größe des Erfassungstransistors relativ zu der Größe des Lasttransistors abnimmt. Außerdem kann sich das Stromverhältnis ändern, wenn sich eine Temperatur der Transistoranordnung ändert.
• Die DE 10 2015 111 360 A1 beschreibt eine Transistoranordnung mit einem ersten Transistor und einem zweiten IGBT, die in einem gemeinsamen Halbleiterkörpers integriert sein können. Der zweite IGBT dient bei dieser Transistoranordnung zur Erfassung eines Stroms durch den ersten IGBT. Hierzu ist eine Kollektor-Emitter-Strecke des zweiten IGBT in Reihe zu zwei Widerständen geschaltet, wobei die Reihenschaltung der Kollektor-Emitter-Strecke des zweiten IGBT und der zwei Widerstände parallel zu einer Kollektor-Emitter-Strecke des ersten IGBT geschaltet ist. Einer der in Reihe zu dem zweiten IGBT geschalteten Widerstände kann in demselben Halbleiterkörpers wie der erste und zweite IGBT integriert sein.
• Die DE 10 2013 213 734 A1 , die WO 2018/150713 A1 und die US 2016 / 0 056 138 A1 beschreiben jeweils eine Transistoranordnung mit einem Leistungstransistor, der mehrere Transistorzellen aufweist, und einem Strom-Erfassungstransistor, der mehrere Transistorzellen aufweist, wobei die Transistorzellen des Leistungstransistors und des Strom-Erfassungstransistors in einem gemeinsamen Halbleiterkörpers integriert sind.
• Es ist wünschenswert, eine Transistoranordnung mit einem Lasttransistor und einem Erfassungstransistor zur Verfügung zu stellen, die ein präzises Messen eines Laststroms in dem Lasttransistor unter Verwendung eines Erfassungstransistors ermöglicht.
• Ein Ausführungsbeispiel betrifft eine Transistoranordnung gemäß Anspruch 1. Ein weiteres Ausführungsbeispiel betrifft eine elektronische Schaltung mit einer solchen Transistoranordnung.
• Die Transistoranordnung umfasst ein Drift- und Draingebiet, das in einem Halbleiterkörper angeordnet ist und an einen Drainknoten angeschlossen ist, wenigstens eine Lasttransistorzelle mit einem in einem ersten aktiven Gebiet des Halbleiterkörpers integrierten Sourcegebiet, wenigstens eine Erfassungstransistorzelle mit einem in einem zweiten aktiven Gebiet des Halbleiterkörpers integrierten Sourcegebiet, einen ersten Sourceknoten, der elektrisch an das Sourcegebiet der wenigstens einen Lasttransistorzelle gekoppelt ist, einen zweiten Sourceknoten, der elektrisch an das Sourcegebiet der wenigstens einen Erfassungstransistorzelle gekoppelt ist, und einen Kompensationswiderstand, der zwischen das Sourcegebiet der wenigstens einen Erfassungstransistorzelle und den zweiten Sourceknoten geschaltet ist. Der Kompensationswiderstand ist in dem Halbleiterkörper integriert und umfasst einen resistiven Leiter, wobei der resistive Leiter ein dotiertes Halbleitermaterial umfasst. Der Kompensationswiderstand hat einen Temperaturkoeffizienten, dessen Betrag geringer ist als ein Betrag eines Temperaturkoeffizienten eines Lasttransistor-Einschaltwiderstands zwischen dem Drainknoten und dem ersten Sourceknoten.
• Beispiele sind unten anhand der Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeigen gleiche Merkmale.
• 1 zeigt ein Schaltbild einer Transistoranordnung mit einem Lasttransistor und einem Erfassungstransistor;
• 2 zeigt ein Schaltbild, das eine mögliche Anwendung einer Transistoranordnung des in 1 gezeigten Typs veranschaulicht;
• 3 zeigt ein Beispiel eines in 2 gezeigten Reglers;
• 4 veranschaulicht, wie aktive Gebiete des Lasttransistors und des Erfassungstransistors in einem Halbleiterkörper integriert werden können;
• 5 zeigt ein Schaltbild der in 4 dargestellten Transistoranordnung in einem Ein-Zustand der Transistoranordnung;
• 6 veranschaulicht schematisch Temperaturabhängigkeiten von Einschaltwiderständen des Lasttransistors, des Erfassungstransistors und eines Kompensationswiderstands;
• 7A bis 7C zeigen verschiedene horizontale Schnittansichten, die veranschaulichen, wo ein erstes aktives Gebiet mit Lasttransistorzellen, ein zweites aktives Gebiet mit Erfassungstransistorzellen und ein Kompensationswiderstand in einem Halbleiterkörper angeordnet werden können;
• 8A bis 8C veranschaulichen ein Beispiel des Kompensationswiderstands;
• 9 veranschaulicht ein weiteres Beispiel des Kompensationswiderstands;
• 10 veranschaulicht eine vertikale Schnittansicht von Transistorzellen, die in dem Lasttransistor und/oder dem Erfassungstransistor implementiert werden können;
• 11 veranschaulicht eine vertikale Schnittansicht von Transistorzellen, die in dem Lasttransistor und/oder dem Erfassungstransistor implementiert werden können, gemäß einem weiteren Beispiel;
• 12 zeigt ein Beispiel einer horizontalen Schnittansicht der in den 9 oder 10 dargestellten Transistorzellen;
• 13 zeigt ein weiteres Beispiel einer horizontalen Schnittansicht der in den 9 oder 10 dargestellten Transistorzellen;
• 14 zeigt ein Beispiel, wie ein inaktives Gebiet zwischen dem ersten aktiven Gebiet und dem zweiten aktiven Gebiet implementiert werden kann; und
• 15 zeigt eine Draufsicht von Sourcemetallisierungen, einem Gaterunner und einem Gatepad der Transistoranordnung.
• In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und implementiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
• 1 zeigt ein Schaltbild eines Beispiels einer Transistoranordnung, die einen ersten Transistor Q1 und einen zweiten Transistor Q2 umfasst. Bei dieser Art von Transistoranordnung kann der erste Transistor Q1 als elektronischer Schalter verwendet werden, der einen durch eine Last (in 1 nicht gezeigt) erhaltenen Strom schaltet, und kann der zweite Transistor Q2 dazu verwendet werden, den durch das Lasttransistorbauelement fließenden Strom zu erfassen. Daher kann der erste Transistor Q1 auch als Lasttransistor bezeichnet werden und kann der zweite Transistor Q2 auch als Erfassungstransistor bezeichnet werden. Der erste Transistor Q1 und der zweite Transistor Q2 haben jeweils einen ersten Lastknoten S1, S2, einen zweiten Lastknoten D1, D2 und einen Steuerknoten G1, G2. Der Steuerknoten G1 des ersten Transistors Q1 und der Steuerknoten G2 des zweiten Transistors Q2 sind elektrisch verbunden, so dass der erste Transistor Q1 und der zweite Transistor Q2 einen gemeinsamen Steuerknoten G haben. Außerdem sind der zweite Lastknoten D1 des ersten Transistors Q1 und der zweite Lastknoten D2 des zweiten Transistors Q2 elektrisch verbunden, so dass der erste Transistor Q1 und der zweite Transistor Q2 einen gemeinsamen zweiten Lastknoten D haben.
• Gemäß einem Beispiel sind der erste Transistor Q1 und der zweite Transistor Q2 Transistoren desselben Typs. Lediglich zur Veranschaulichung sind der erste Transistor Q1 und der zweite Transistor Q2 jeweils ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor), insbesondere ein n-leitender Anreichungs-MOSFET, wie in 1 dargestellt ist. Dies ist jedoch nur ein Beispiel. Eine beliebige andere Art von MOSFET oder eine beliebige andere Art von Transistorbauelement kann ebenso verwendet werden, um den ersten Transistor Q1 und den zweiten Transistor Q2 zu implementieren. Wenn die Transistoren Q1, Q2 MOSFETs sind, wie dies in 1 gezeigt ist, kann der Steuerknoten G1 auch als Gateknoten bezeichnet werden, kann der erste Lastknoten S1, S2 auch als Sourceknoten bezeichnet werden, und kann der zweite Lastknoten D1, D2 auch als Drainknoten bezeichnet werden.
• Wie oben ausgeführt, kann eine Transistoranordnung des in 1 gezeigten Typs dazu verwendet werden, einen Laststrom an eine Last zu liefern und gleichzeitig den an die Last gelieferten Strom zu messen. Dies ist in 2 dargestellt, die ein Beispiel einer elektronischen Schaltung zeigt, die eine Transistoranordnung des in 1 gezeigten Typs und eine Last Z umfasst.
• Bei der in 2 gezeigten elektronischen Schaltung ist die Transistoranordnung dazu ausgebildet, einen Strom I1, der auch als Laststrom bezeichnet werden kann, an eine Last Z zu liefern. Hierzu ist eine Laststrecke des ersten Transistors Q1, welche ein Strompfad zwischen dem ersten Lastknoten S1 und dem zweiten Lastknoten D1 ist, in Reihe zu der Last Z geschaltet, wobei die Reihenschaltung mit dem ersten Transistorbauelement Q1 und der Last Z zwischen einen ersten Versorgungsknoten und einen zweiten Versorgungsknoten geschaltet ist. Ein erstes Versorgungspotential V+ ist an dem ersten Versorgungsknoten verfügbar und ein zweites Versorgungspotential V-, das sich von dem ersten Versorgungspotential unterscheidet, ist an dem zweiten Versorgungsknoten verfügbar. Das erste Versorgungspotential kann ein positives Versorgungspotential sein und das zweite Versorgungspotential kann ein negatives Versorgungspotential oder Massepotential sein. Eine Ansteuerschaltung 201 ist an einen Ansteuereingang des ersten Transistors Q1 angeschlossen und dazu ausgebildet, eine erste Ansteuerspannung V_GS1 an den ersten Transistor Q1 zu liefern. Der „Ansteuereingang“ des ersten Transistors Q1 umfasst den gemeinsamen Steuerknoten G und den ersten Lastknoten S1 des ersten Transistors. Basierend auf der Ansteuerspannung V_GS1 schaltet das erste Transistorbauelement Q1 ein oder aus. Genauer, das erste Transistorbauelement Q1 schaltet ein, um in einem Ein-Zustand zu sein, wenn die Ansteuerspannung V_GS1 höher ist als eine Schwellenspannung des ersten Transistors Q1, und schaltet aus, um in einem Aus-Zustand zu sein, wenn die Ansteuerspannung V_GS1 geringer ist als die Schwellenspannung des ersten Transistors Q1. Im Ein-Zustand leitet der erste Transistor Q1 einen Strom, so dass ein Strompegel des Laststroms I1 größer ist als null. Im Aus-Zustand sperrt der erste Transistor Q1, so dass der Strompegel des Laststroms I1 null ist.
• Die Transistoranordnung mit dem Lasttransistor Q1 und dem Erfassungstransistor Q2 kann als elektronischer Schalter in einer beliebigen Anwendung eingesetzt werden, in der es wünschenswert ist, einen Strom zu erfassen, der durch einen elektronischen Schalter an eine Last geliefert wird. Gemäß einem Beispiel ist die Transistoranordnung Teil eines selbstgeschützten elektronischen Schalters, der ausschaltet, wenn ein Strom durch den elektronischen Schalter eine vorgegebene Schwelle erreicht, wobei eine Information über den Strom durch den Erfassungstransistor Q2 bereitgestellt wird. Die Last Z kann eine beliebige elektrische Last oder ein beliebiges elektrisches Netzwerk sein. Gemäß einem Beispiel können der erste Transistor Q1 und die Last Z Teil eines Schalt-Spannungswandlers sein, wie beispielsweise eines Tiefsetz-Wandlers, eines Hochsetz-Wandlers, eines Sperrwandlers oder ähnliches.
• Bezug nehmend auf 2 umfasst die elektronische Schaltung außerdem einen Regler 202, der an den ersten Lastknoten S1 des ersten Transistors Q1 und den ersten Lastknoten S2 des zweiten Transistors Q2 gekoppelt ist. Der Regler 202 ist dazu ausgebildet, ein elektrisches Potential an dem ersten Lastknoten S2 des zweiten Transistors Q2 so zu regeln, dass dieses Potential wenigstens annährungsweise gleich einem Potential an dem ersten Lastknoten S1 des ersten Transistors Q1 ist. Wenn die elektrischen Potentiale an den ersten Lastknoten S1, S2 gleich sind, sind der erste Transistor Q1 und der zweite Transistor Q2 im selben Arbeitspunkt. Das heißt, die durch den ersten Transistor Q1 erhaltene erste Ansteuerspannung V_GS1 ist gleich einer durch den zweiten Transistor Q2 erhaltenen zweiten Ansteuerspannung V_GS2; und eine Laststreckenspannung V_DS1 zwischen dem zweiten Lastknoten D1 und dem ersten Lastknoten S1 des ersten Transistors Q1 ist gleich einer zweiten Laststreckenspannung V_DS2 zwischen dem zweiten Lastknoten D2 und dem ersten Lastknoten S2 des zweiten Transistors Q2. Nachfolgend bezeichnet die „gemeinsame Laststreckenspannung V_DS“ die Laststreckenspannung beider Transistoren Q1,Q2, wenn die ersten und zweiten Laststreckenspannungen V_DS1, V_DS2 gleich sind, das heißt, V_DS=V_DS1=V_DS2. Außerdem bezeichnet die „gemeinsame Ansteuerspannung V_GS“ die Ansteuerspannung von beiden Transistoren Q1, Q2 wenn die ersten und zweiten Ansteuerspannungen V_GS1, V_GS2 gleich sind, das heißt V_GS=V_GS1=V_GS2.
• 3 zeigt ein Beispiel des Reglers 202. Bei diesem Beispiel umfasst der Regler 202 einen Operationsverstärker 204 und einen variablen Widerstand 205. Ein erster Eingang des Operationsverstärkers 204 ist an den ersten Lastknoten S1 des ersten Transistorbauelements Q1 angeschlossen und ein zweiter Eingang des Operationsverstärkers 204 ist an den ersten Lastknoten S2 des zweiten Transistors Q2 angeschlossen. Der variable Widerstand 205 ist in Reihe zu der Laststrecke des zweiten Transistorbauelements Q2 geschaltet und durch den Operationsverstärker 204 gesteuert. Lediglich zur Veranschaulichung ist bei dem in 3 gezeigten Beispiel der variable Widerstand 205 ein MOSFET. Der in 3 gezeigte Regler 202 ist dazu ausgebildet, einen Widerstandswert des variable Widerstands 205 so einzustellen, dass das elektrische Potential an dem ersten Lastknoten S2 des zweiten Transistors Q2 im Wesentlichen gleich dem elektrischen Potential an dem ersten Lastknoten S1 des ersten Transistorbauelements Q1 ist.
• Wenn der zweite Transistor Q2 im selben Arbeitspunkt wie der erste Transistor Q1 betrieben wird, repräsentiert ein Strom I2 durch den zweiten Transistor Q2 den Laststrom I1 durch den ersten Transistor Q1 und die Last Z. Der zweite Strom I2 kann daher dazu verwendet werden, den Laststrom I1 zu messen und wird nachfolgend als Erfassungsstrom bezeichnet. Der Erfassungsstrom I2 kann auf verschiedene Weise gemessen werden. Lediglich zur Veranschaulichung ist ein Widerstand 203, der als Erfassungswiderstand bezeichnet werden kann, in Reihe zu dem zweiten Transistorbauelement Q2 geschaltet. Bei diesem Beispiel repräsentiert eine Spannung V2 über dem Erfassungswiderstand 203 den Erfassungsstrom I2.
• Bezug nehmend auf 2 sind der Regler 202 und die Last Z an den ersten Lastknoten S1 des Lasttransistors Q1 angeschlossen. Gemäß einem Beispiel ist die Last Z nicht direkt an den ersten Lastknoten S1 angeschlossen, sondern ist an einen weiteren Lastknoten S1' angeschlossen, der an den ersten Lastknoten S 1 über einen Leiter angeschlossen ist. Dieser Leiter ist bei dem in 2 gezeigten Beispiel durch einen Widerstand 45 repräsentiert. Gemäß einem Beispiel sind der Lasttransistor Q1, der Erfassungstransistor Q2 und der Regler 202 in einem gemeinsamen Gehäuse angeordnet (das in 2 nicht dargestellt ist). In diesem Fall ist der weitere Lastknoten S1' außerhalb des Gehäuses zugänglich und kann als externer Lastknoten bezeichnet werden. Bei diesem Beispiel ist der erste Lastknoten S1 nicht außerhalb des Gehäuses zugänglich und kann als interner Lastknoten bezeichnet werden.
• Die durch die Ansteuerschaltung 201 bereitgestellte Ansteuerspannung V_GS1 kann zwischen den gemeinsamen Gateknoten G1 und den internen Lastknoten S1 oder zwischen den gemeinsamen Gateknoten G1 und den externen Lastknoten S 1' des Lasttransistors angelegt werden. Im zuletzt genannten Fall ist die Spannung zwischen dem gemeinsamen Gateknoten und dem internen Lastknoten S1 kleiner als die durch die Ansteuerschaltung 201 bereitgestellte Ansteuerspannung V_GS1 und ist gegeben durch die Ansteuerspannung V_GS1 abzüglich einer Spannung V45 über dem Leiter 45, wobei diese Spannung gegeben ist durch einen Widerstandswert R45 des Widerstands 45 multipliziert mit dem Laststrom I1. In jedem Fall regelt der Regler 202 die Spannung V_GS2 zwischen dem gemeinsamen Gateknoten G und dem ersten Lastknoten S2 des Erfassungstransistors Q2 derart, dass diese Spannung gleich der Spannung zwischen dem gemeinsamen Gateknoten G und dem internen Lastknoten S1 des Lasttransistors Q1 ist.
• Der erste Transistor Q1 und der zweite Transistor Q2 können so gestaltet sein, dass der Erfassungsstrom I2 wesentlich kleiner ist als der Laststrom I1, wenn beide Transistoren im selben Arbeitspunkt betrieben werden. Dies kann helfen, Verluste zu minimieren, die im Zusammenhang mit dem Messen des Laststroms I1 stehen. Ein Verhältnis oder Proportionalitätsfaktor zwischen dem Laststrom I1 und dem Erfassungsstrom I2 kann in einem Bereich zwischen 500 und einigen 10⁴ (=1E4), wie beispielsweise 5E4 (=50000) sein. Dieses Verhältnis wird nachfolgend als Stromproportionalitätsfaktor k_ILIS bezeichnet, das heißt, $$k_{ILIS}=\frac{I1}{I2}$$

  
• Im Idealfall ist der Proportionalitätsfaktor zwischen dem Laststrom I1 und dem Erfassungsstrom I2 vorgegeben und unabhängig vom Arbeitspunkt des ersten Transistors Q1 und des zweiten Transistors Q2, so dass in jedem Fall der Arbeitspunkt des Laststroms I1 gegeben ist durch den Erfassungsstrom I2 multipliziert mit dem vorgegebenen und bekannten Proportionalitätsfaktor. Dieser „Arbeitspunkt“ ist unter anderem gegeben durch die Ansteuerspannung V_GS, die Laststreckenspannung V_DS, den Laststrom I1 und die Temperatur der Transistoranordnung. Allerdings kann das Gestalten des zweiten Transistors Q2 derart, dass (a) der Erfassungsstrom I2 klein ist und (b) der Proportionalitätsfaktor groß ist (wie beispielsweise größer als 10⁴) bewirken, dass der Proportionalitätsfaktor variiert, wenn der Arbeitspunkt variiert. Dies ist nachfolgend erläutert.
• 4 veranschaulicht schematisch ein Beispiel, wie die Transistoranordnung mit dem ersten Transistor Q1 und dem zweiten Transistor Q2 basierend auf einem gemeinsamen Halbleiterkörper 100 implementiert werden kann. 4 veranschaulicht eine vertikale Schnittansicht eines Abschnitts des Halbleiterkörpers 100. In diesem Abschnitt sind aktive Gebiete des ersten Transistors Q1 und des zweiten Transistors Q2 integriert. Lediglich zur Veranschaulichung wird angenommen, dass der erste Transistor Q1 und der zweite Transistor Q2 jeweils ein MOSFET sind. Daher ist nachfolgend der gemeinsame Lastknoten D als gemeinsamer Drainknoten bezeichnet und der gemeinsame Steuerknoten G als gemeinsamer Gateknoten bezeichnet. Außerdem ist nachfolgend der erste Lastknoten S1 des ersten Transistors Q1 als erster Sourceknoten bezeichnet und der erste Lastknoten S2 des zweiten Transistors Q2 als zweiter Sourceknoten bezeichnet.
• Bezug nehmend auf 4 umfasst die Transistoranordnung ein Drift- und Draingebiet 10, das in dem Halbleiterkörper 100 angeordnet ist und an den gemeinsamen Drainknoten D angeschlossen ist. Wenigstens eine Lasttransistorzelle 20₁ ist in einem ersten aktiven Gebiet 110 (das nachfolgend kurz als erstes Gebiet bezeichnet ist) integriert, das an das Drift- und Draingebiet 10 angrenzt, und wenigstens eine Erfassungstransistorzelle 20₂ ist in einem zweiten Gebiet 120 (das nachfolgend kurz als zweites Gebiet bezeichnet wird) integriert, das an das Drift- und Draingebiet 10 angrenzt. Gemäß einem Beispiel sind, wie in 4 dargestellt ist, mehrere Lasttransistorzellen 20₁ in dem ersten Gebiet 110 integriert und sind mehrere Erfassungstransistorzellen 20₂ in dem zweiten Gebiet 120 integriert. In 4 sind die Lasttransistorzellen 20₁ schematisch durch Schaltsymbole von Transistorzellen dargestellt und sind die Erfassungstransistorzellen 20₂ schematisch durch Schaltsymbole von Transistoren dargestellt. Die Lasttransistorzellen 20₁ umfassen jeweils ein in dem ersten Gebiet 110 integriertes Sourcegebiet und die Erfassungstransistorzellen 20₂ umfassen jeweils ein in dem zweiten Gebiet 120 integriertes Sourcegebiet. In 4 sind diese Sourcegebiete nicht explizit gezeigt, sondern sind durch interne Sourceknoten S20i, S20₂ der Schaltsymbole, die die Lasttransistorzellen 20₁ und die Erfassungstransistorzellen 20₂ repräsentieren, dargestellt. Das Sourcegebiet S20i jeder Lasttransistorzelle 20₁ ist elektrisch an den ersten Sourceknoten S1 über einen ersten Sourceleiter 30₁ angeschlossen und das Sourcegebiet S20₂ jeder der mehreren Erfassungstransistorzellen 20₂ ist elektrisch an den zweiten Sourceknoten S2 über einen zweiten Sourceleiter 30₂ angeschlossen. Diese ersten und zweiten Sourceleiter 30₁, 30₂ haben einen elektrischen Widerstand, so dass diese Sourceleiter 30₁, 30₂ bei dem in 4 dargestellten Beispiel durch Widerstände repräsentiert sind.
• Bei der in 4 gezeigten Transistoranordnung sind die Lasttransistorzellen 20₁ und der erste Sourceleiter 30₁ Teil des Lasttransistors Q1. Außerdem sind die Erfassungstransistorzellen 20₂ und der zweite Sourceleiter 30₂ Teil des Erfassungstransistors Q2. Das Drift- und Draingebiet 10 ist sowohl Teil des Lasttransistors Q1 als auch des Erfassungstransistors Q2.
• Bezug nehmend auf 4 kann das Drift- und Draingebiet 10 ein Driftgebiet 11 und ein Draingebiet 12 umfassen. In diesem Fall grenzt das Driftgebiet 11 an das erste Gebiet 110 und das zweite Gebiet 120 an und ist zwischen jeweils dem ersten Gebiet 110 und dem zweiten Gebiet 120 und dem Draingebiet 12 angeordnet. Das Driftgebiet 11 ist niedriger dotiert als das Draingebiet 12 und kann an das Draingebiet 12 angrenzen. Optional kann ein Feldstoppgebiet 13, das höher dotiert ist als das Driftgebiet 11 und niedriger dotiert ist als das Draingebiet 12 zwischen dem Driftgebiet 11 und dem Draingebiet 12 angeordnet sein. Wenn der Lasttransistor Q1 (und der Erfassungstransistor Q2) ein n-leitender MOSFET ist, sind das Draingebiet 12, das Driftgebiet 11 und das optionale Feldstoppgebiet 13 n-dotiert. Wenn der Lasttransistor Q1 (und der Erfassungstransistor Q2) ein p-leitender MOSFET ist, sind das Draingebiet 12, das Driftgebiet 11 und das optionale Feldstoppgebiet 13 p-dotiert. Eine Dotierungskonzentration des Draingebiets 12 ist beispielsweise in einem Bereich zwischen 1E19 cm^-3 und 1E21 cm^-3. Eine Dotierungskonzentration des Driftgebiets 13 ist beispielsweise zwischen 1E15 cm^-3 und 5E17 cm^-3.
• Sowohl der Lasttransistor Q1 als auch der Erfassungstransistor Q2 haben einen Einschaltwiderstand. Der Einschaltwiderstand des Lasttransistors Q1 ist der elektrische Widerstand zwischen dem gemeinsamen Drainknoten D und dem ersten Sourceknoten S1, wenn die Ansteuerspannung V_GS1 den Lasttransistor Q1 einschaltet, und der Einschaltwiderstand des Erfassungstransistors Q2 ist der elektrische Widerstand zwischen dem gemeinsamen Drainknoten D und dem zweiten Sourceknoten S2, wenn die Ansteuerspannung V_GS2 den Erfassungstransistor Q2 einschaltet. Nachfolgend bezeichnet R_ON1 den Einschaltwiderstand des Lasttransistors Q1 und bezeichnet R_ON2 den Einschaltwiderstand des Erfassungstransistors Q2.
• Gemäß dem Ohm'schen Gesetz ist der Laststrom I1 gegeben durch den Quotienten der gemeinsamen Laststreckenspannung V_DS und dem Einschaltwiderstand R_ON1 des Lasttransistors Q1, $$I1=\frac{V_{DS}}{R_{ON1}}$$

  

  und ist der Erfassungsstrom I2 gegeben durch den Quotienten der gemeinsamen Laststreckenspannung V_DS und dem Einschaltwiderstand R_ON2 des Erfassungstransistors Q2, $$I2=\frac{V_{DS}}{R_{ON2}}$$

  
• Basierend auf den Gleichungen (1), (2a) und (2b) ist der Stromproportionalitätsfaktor K_ILIS wie folgt von den Einschaltwiderständen R_ON1, R_ON2 abhängig: $$k_{ILIS}=\frac{I1}{I2}=\frac{R_{ON2}}{R_{ON1}}$$

  
• Diese Einschaltwiderstände R_ON1, R_ON2, die nachfolgend als erste und zweite Einschaltwiderstände bezeichnet werden, bestehen jeweils aus mehreren Widerständen, wobei jeder dieser Widerstände mit einem jeweiligen Gebiet oder einer j eweiligen Struktur in der Transistoranordnung assoziiert ist. Dies ist nachfolgend anhand von 5 erläutert, die das elektrische Schaltbild einer Transistoranordnung des in 4 gezeigten Typs im Ein-Zustand der Transistoranordnung (das heißt, im Ein-Zustand des Lasttransistors Q1 und des Erfassungstransistors Q2) veranschaulicht. Bezug nehmend auf 5 umfasst der Einschaltwiderstand R_ON1 des Lasttransistors Q1 eine Reihenschaltung mit einem Drift- und Draingebietwiderstand R10₁, einen Transistorzellenwiderstand R20i, und einen Sourceleiter-Widerstand R30i. Entsprechend umfasst der Einschaltwiderstand R_ON2 des Erfassungstransistors Q2 einen Drift- und Draingebietwiderstand R10₂, einen Transistorzellenwiderstand R20₂, und einen Sourceleiter-Widerstand R30₂. Der Sourceleiter-Widerstand R30i des Lasttransistors Q1 ist der elektrische Widerstand des Sourceleiters 30₁ zwischen dem ersten Sourceknoten S1 und den Lasttransistorzellen 20₁. Entsprechend ist der Sourceleiter-Widerstand R30₂ des Erfassungstransistors Q2 der elektrische Widerstand des Sourceleiters 30₂ zwischen dem zweiten Sourceknoten S2 und den Erfassungstransistorzellen 20₂. Der Transistorzellenwiderstand R20i des Lasttransistors Q1 ist der elektrische Widerstand der Parallelschaltung mit den mehreren Lasttransistorzellen 20₁ im Ein-Zustand der Lasttransistorzellen 20₁. Entsprechend ist der Transistorzellenwiderstand R20₂ der Erfassungstransistorzellen 20₂ der elektrische Widerstand der Parallelschaltung mit den mehreren Erfassungstransistorzellen 20₂ im Ein-Zustand. Der Drift- und Draingebietwiderstand R10₁ des Lasttransistors Q1 ist der elektrische Widerstand des Drift- und Draingebiets 10 zwischen dem Drainknoten D und der Parallelschaltung mit den mehreren Lasttransistorzellen 20₁ im ersten Gebiet 110. Entsprechend ist der Drift- und Draingebietwiderstand R10₂ des Erfassungstransistors Q2 der elektrische Widerstand des Drift- und Draingebiets 10 zwischen dem Drainknoten D und der Parallelschaltung mit den mehreren Erfassungstransistorzellen 20₂ im zweiten Gebiet 120. Damit gilt, $$R_{ON1}=R{10}_1+R{20}_1+R{30}_1$$

  

  $$\begin{array}{l}{R}_{ON2}=R{10}_2+R{20}_2+R{30}_2=\\ k_{ILIS\_10}\cdot R{10}_1+k_{ILIS\_20}\cdot R{20}_1+k_{ILIS\_30}\cdot R{30}_1\end{array}$$

  

  wobei k_{ILIS_10} einen Proportionalitätsfaktor zwischen den Drift- und Draingebietwiderständen R10₂, R10₁ des Erfassungstransistors Q2 und des Lasttransistors Q1 bezeichnet, K_{ILIS_20} einen Proportionalitätsfaktor zwischen den Transistorzellenwiderständen R20₂, R20i des Erfassungstransistors Q2 und des Lasttransistors Q1 bezeichnet und K_ILIS_₃₀ einen Proportionalitätsfaktor zwischen dem Sourceleiterwiderständen R30₂, R30i des Erfassungstransistors Q2 und des Lasttransistors Q1 bezeichnet.
• Der Drainknoten D, der in den 4 und 5 nur schematisch dargestellt ist, kann durch eine Metallisierung (Drainmetallisierung) gebildet sein, die an das Draingebiet angrenzt. Damit können der erste Einschaltwiderstand R_ON1 und der zweite Einschaltwiderstand R_ON2 zusätzlich einen Widerstandsabschnitt umfassen, der durch die Drainmetallisierung gebildet ist. Dieser Widerstandsabschnitt ist allerdings im Vergleich zu den anderen Widerständen, die anhand der Gleichungen (4a) und (4b) erläutert sind, vernachlässigbar und wird daher nachfolgend nicht berücksichtigt.
• Grundsätzlich ist es wünschenswert, dass der Stromproportionalitätsfaktor k_ILIS im Ein-Zustand der Transistoranordnung unabhängig ist von einem Betriebszustand der Transistoranordnung, das heißt, unabhängig von Betriebsparametern, wie beispielsweise einem Betrag der Ansteuerspannung V_GS und einer Temperatur der Transistoranordnung. Der Stromproportionalitätsfaktor k_ILIS wäre weitgehend unabhängig vom Betriebszustand wenn die Proportionalitätsfaktoren k_{ILIS_10}, k_{ILIS_20}, k_{ILIS_30}, die in Gleichung (4b) gegeben sind, identisch wären. Diese Proportionalitätsfaktoren K_{ILIS_10}, K_{ILIS_20}, k_{ILIS_30} sind allerdings üblicherweise nicht identisch.
• Der Transistorzellenwiderstand R20i des Lasttransistors Q1 ist abhängig vom Betriebszustand des Lasttransistors Q1 und einer Größe des Lasttransistors Q1. Entsprechend ist der Transistorzellenwiderstand R20₂ des Erfassungstransistors Q2 abhängig vom Betriebszustand des Erfassungstransistors Q2 und einer Größe des Erfassungstransistors Q2. Die „Größe“ ist ein Parameter des jeweiligen Transistors Q1, Q2, der den Einschaltwiderstand derart beeinflusst, dass der Einschaltwiderstand abnimmt, wenn die Größe zunimmt. Der Lasttransistor Q1 und der Erfassungstransistor Q2 können derart realisiert sein, dass der Proportionalitätsfaktor k_{ILIS_20}, der als Zellenwiderstandsproportionalitätsfaktor bezeichnet werden kann, im Wesentlichen gegeben ist durch: $${\text{k}}_{ILIS\_20}=\frac{R{20}_2}{R{20}_1}=\frac{A_1}{A_2}$$

  

  wobei A1 die Fläche des ersten Gebiets 110 in einer horizontalen Ebene parallel zu einer ersten Oberfläche des Halbleiterkörpers ist und A2 die Fläche des zweiten Gebiets 120 in der horizontalen Ebene ist. Ein Zellenwiderstandsproportionalitätsfaktor K_{ILIS_20} gemäß Gleichung (4b) kann erhalten werden durch Realisieren der Lasttransistorzellen 20₁ und der Erfassungstransistorzellen 20₂ in derselben Weise.
• Bezug nehmend auf 4 ist ein inaktives Gebiet 130 zwischen dem ersten aktiven Gebiet 110 und dem zweiten aktiven Gebiet 120 angeordnet. Das inaktive Gebiet 130 umfasst keine Transistorzellen, so dass kein Strom im inaktiven Gebiet 130 fließt. Allerdings kann ein Strom von den Lasttransistorzellen 20₁, die im ersten aktiven Gebiet 110 integriert sind, und von den Erfassungstransistorzellen 20₂, die in dem zweiten aktiven Gebiet 120 integriert sind, in dem Drift- und Draingebiet 10 unterhalb des inaktiven Gebiets 130 fließen. Damit ist eine Querschnittsfläche des Drift- und Draingebiets 10, in der der Laststrom I1 von den Lasttransistorzellen 20₁ durch das Drift- und Draingebiet 10 fließt, größer als die Fläche A1 (in einer horizontalen Schnittebene parallel zu der ersten Oberfläche 101) des ersten Gebiets 110. Entsprechend ist eine Querschnittsfläche des Drift- und Draingebiets 10, in der der Erfassungsstrom I2 von den Erfassungstransistorzellen 20₂ durch das Drift- und Draingebiet 10 fließt, größer als die Fläche A2 des zweiten Gebiets 120. Basierend hierauf ist der Proportionalitätsfaktor K_{ILIS_10}, der als Drift- und Drainwiderstandsproportionalitätsfaktor bezeichnet werden kann, zwischen dem Drift- und Draingebietwiderstand R10₂ des Erfassungstransistors Q2 und dem Drift- und Draingebietwiderstand R10₁ des Lasttransistors Q1 im Wesentlichen gegeben durch $$k_{ILIS\_10}=\frac{R{10}_2}{R{10}_1}=\frac{A1+\Delta A1}{A2+\Delta A2}$$

  

  wobei ΔA1 die Größe einer ersten zusätzlichen Fläche bezeichnet, in der der Laststrom I1 unterhalb des inaktiven Gebiets fließen kann. Das inaktive Gebiet kann das inaktive Gebiet 130, das in 4 gezeigt ist und das zwischen dem ersten Gebiet 110 und dem zweiten Gebiet 120 angeordnet ist, und andere inaktive Gebiete (in 4 nicht dargestellt) die an das erste Gebiet 110 in lateralen (horizontalen) Richtungen des Halbleiterkörpers 100 angrenzen, umfassen. „Laterale Richtungen“ sind Richtungen parallel zu einer ersten Oberfläche 101 des Halbleiterkörpers 100. Entsprechend bezeichnet ΔA2 die Größe einer zweiten zusätzlichen Fläche des Drift- und Draingebiets 10, in dem der Erfassungsstrom I2 unterhalb des inaktiven Gebiets fließen kann. Das inaktive Gebiet kann das inaktive Gebiet 130 zwischen dem ersten Gebiet 110 und dem zweiten Gebiet 120, die in 4 gezeigt sind, und andere inaktive Gebiete, die an das zweite Gebiet 120 in lateralen (horizontalen) Richtungen angrenzen, umfassen.
• Das Phänomen, dass der Laststrom I1 nicht nur durch das Drift- und Draingebiet 10 unterhalb des ersten Gebiets 110 fließt und dass der Erfassungsstrom I2 nicht nur durch das Drift- und Draingebiet 10 unterhalb des zweiten Gebiets 120 fließt, kann als Stromspreizung bezeichnet werden.
• Die Größe der ersten zusätzlichen Fläche ΔA1 ist nicht linear abhängig von der Fläche A1 des ersten Gebiets 110, und die Größe der zweiten zusätzlichen Fläche ΔA2 ist nicht linear abhängig von der Fläche A2 des zweiten Gebiets 110. Die Größe dieser zusätzlichen Flächen ΔA1, ΔA2 sind unter anderem abhängig von der Größe der Flächen A1, A2, deren Form und deren Positionierung relativ zu einem Rand des Halbleiterkörpers 100 und relativ zueinander. (In einer ersten Annäherung kann ΔA1 als proportional zu einer Quadratwurzel von A1 angesehen werden und kann ΔA2 als proportional zu der Quadratwurzel von A2 angesehen werden.) Darüber hinaus kann gezeigt werden, dass ein Verhältnis zwischen der Größe der zusätzlichen Fläche (ΔA1, ΔA2 in dem oben erläuterten Beispiel) und der Größe des zugehörigen Transistorzellengebiets (110, 120 bei dem oben erläuterten Beispiel) zunimmt, wenn die Größe des Transistorzellengebiets abnimmt. Basierend hierauf und weil die Größe des ersten (Transistorzellen-)Gebiets 110 wesentlich größer sein kann als die Größe des zweiten (Transistor-)Zellengebiets 120 kann gezeigt werden, dass ein Verhältnis zwischen der Größe der zweiten zusätzlichen Fläche ΔA2 und der Größe A2 des zweiten Gebiets 120 größer ist als ein Verhältnis zwischen der Größe der ersten zusätzlichen Fläche ΔA1 und der Größe A1 des ersten Gebiets 110, das heißt $$\frac{\Delta A1}{A1}<\frac{\Delta A2}{A2}$$

  
• Basierend auf Gleichung (6) kann gezeigt werden, dass $$\frac{\Delta A1+A1}{\Delta A2+A2}<\frac{A1}{A2}\to k_{ILIS\_10}<k_{ILIS\_20}\to \frac{R{10}_2}{R{10}_1}<\frac{R{20}_2}{R{20}_1}$$

  
• Je kleiner die Größe A2 des zweiten Gebiets 120 relativ zu der Größe A1 des ersten Gebiets 110 ist, umso größer ist die Differenz zwischen dem Drift- und Drainwiderstandsproportionalitätsfaktor K_{ILIS_10} und dem Zellenwiderstandsproportionalitätsfaktor K_ILIS_₂₀.
• Grundsätzlich kann der Stromproportionalitätsfaktor K_ILIS wie er in Gleichung (3) gegeben ist, erhalten werden basierend auf dem Ansteuern der Transistoranordnung im Ein-Zustand und Messen des Lasttransistor-Einschaltwiderstands R_ON1 und des Erfassungstransistor-Einschaltwiderstands R_ON2. Der Stromproportionalitätsfaktor k_ILIS, der basierend auf einer Transistoranordnung erhalten wurde, gilt auch für mehrere Transistoranordnungen, die durch denselben Herstellungsprozess hergestellt wurden. Allerdings ist aufgrund der Abhängigkeit der Zellenwiderstände R20i, R20₂ von der Ansteuerspannung V_GS der auf diese Weise erhaltene Stromproportionalitätsfaktor abhängig von der Ansteuerspannung V_GS. Außerdem sind die Zellenwiderstände R20i, R20₂ und die Drift- und Drainwiderstände R10₁, R10₂ temperaturabhängig und haben üblicherweise unterschiedliche Temperaturkoeffizienten. Damit kann der Stromproportionalitätsfaktor K_ILIS, wenn die Temperatur variiert, auch dann variieren, wenn die Transistoranordnung im selben Arbeitspunkt betrieben wird. Außer dem Drift- und Drainwiderstand-Proportionalitätsfaktor K_{ILIS_10} kann der Sourceleiter-Widerstand-Proportionalitätsfaktor k_{ILIS_30} von dem Zellenwiderstand-Proportionalitätsfaktor K_{ILIS_20} abweichen. Allerdings können die Sourceleiterwiderstände R30i, R30₂ so realisiert werden, dass sie wesentlich geringer sind als die entsprechenden Drift- und Drainwiderstände R10₁, R10₂, so dass die Temperaturvariation des Stromproportionalitätsfaktors K_ILIS im Wesentlichen durch die Abweichung des Drift- und Drainwiderstand-Proportionalitätsfaktors K_{ILIS_10} von dem Zellenwiderstand-Proportionalitätsfaktor K_{ILIS_20} bedingt ist.
• Es ist daher wünschenswert, die Transistoranordnung so zu realisieren, dass der Stromproportionalitätsfaktor K_ILIS innerhalb eines gegebenen Temperaturbereichs weitgehend temperaturunabhängig ist. Dieser Temperaturbereich reicht beispielsweise von -40 °C (Grad Celsius) bis 150 °C.
• Dies wird erreicht durch Vorsehen eines weiteren Widerstands 40 in Reihe zu dem zweiten Sourceleiter 30₂. Dieser weitere Widerstand 40, der nachfolgend auch als Kompensationswiderstand bezeichnet wird, ist so in dem Halbleiterkörper 100 integriert, dass der Kompensationswiderstand 40 und das Drift- und Draingebiet 10, das die Drift- und Drainwiderstände R10₁, R10₂ bildet, im Wesentlichen dieselbe Temperatur haben. Der Kompensationswiderstand 40 hat einen Widerstandswert R40. 6 veranschaulicht ein Beispiel, wie dieser Widerstandswert R40 ausgewählt werden kann.
• Die 6A und 6B veranschaulichen schematisch den Einschaltwiderstand R_ON1 des Lasttransistors Q1, den Einschaltwiderstand R_ON2 des Erfassungstransistors Q2 und den Widerstandswert R40 des Kompensationswiderstands 40. Wie oben ausgeführt, kann der Einschaltwiderstand R_ON2 des Erfassungstransistors Q2 das mehrere-tausend-fache des Einschaltwiderstands R_ON1 des Lasttransistors Q1 sein. Damit sind diese Widerstände R_ON1, R_ON2 in den 6A und 6B in unterschiedlichen Maßstäben dargestellt. Diese Widerstände R_ON1, R_ON2 sind jeweils abhängig von der Temperatur T. Gemäß einer ersten Annäherung sind diese Widerstände R_ON1, R_ON2 linear abhängig von der Temperatur derart, dass $$R_{ON1}\left(T1\right)=R_{ON1}\left(T0\right)\cdot \left(1+T{C}_{ON1}\cdot \left(T1-T0\right)\right)$$

  

  $$R_{ON2}\left(T1\right)=R_{ON2}\left(T0\right)\cdot \left(1+T{C}_{ON2}\cdot \left(T1-T0\right)\right)$$

  

  wobei R_ON1(T0) und R_ON1(T1) den Einschaltwiderstand R_ON1 des Lasttransistors Q1 bei einer ersten Temperatur T0 beziehungsweise einer zweiten Temperatur T1 bezeichnen, R_ON2(T0) und R_ON2(T1) den Einschaltwiderstand R_ON2 des Lasttransistors Q2 bei der ersten Temperatur T0 beziehungsweise der zweiten Temperatur T1 bezeichnen, TC_ON1 den Temperaturkoeffizienten des Einschaltwiderstands R_ON1 des Lasttransistors Q1 bezeichnet und TC_ON2 den Temperaturkoeffizienten des Einschaltwiderstands R_ON2 des Erfassungstransistors Q1 bezeichnet. Diese Temperaturkoeffizienten TC_ON1, TC_ON2 sind nachfolgend als erster Temperaturkoeffizient TC_ON1 und zweiter Temperaturkoeffizient TC_ON2 bezeichnet. Die Temperaturkoeffizienten TC_ON1, TC_ON2 sind gegeben durch $$T{C}_{ON1}=\frac{d{R}_{ON1}\left(T\right)}{dT\times R_{ON1}\left(T0\right)}$$

  

  $$T{C}_{ON2}=\frac{d{R}_{ON2}\left(T\right)}{dT\times R_{ON2}\left(T0\right)}$$

  

  wobei dR_ON1(T) und dR_ON2(T) Änderungen der Einschaltwiderstände R_ON1, R_ON2 bei einer Temperaturänderung von dT sind und wobei R_ON1(T0), R_ON2(T0) die Einschaltwiderstände bei der ersten Temperatur sind.
• Kurven, wie sie in 6 dargestellt sind, können erhalten werden durch Messen der Einschaltwiderstände R_ON1, R_ON2 über einem gegebenen Temperaturbereich unter Verwendung einer Muster-Transistoranordnung oder durch Erhalten der Einschaltwiderstände R_ON1, R_ON2 aus einer Computersimulation der Transistoranordnung. Der erste und zweite Temperaturkoeffizient TC_ON1, TC_ON2 können anhand dieser Kurven erhalten werden.
• Bezug nehmend auf die Gleichungen (4a) und (4b) umfassen der erste und zweite Einschaltwiderstand R_ON1, R_ON2 jeweils einen jeweiligen Sourceleiter-Widerstand R30₁, R30₂, einen jeweiligen Zellengebiet-Widerstand R20i, R20₂ und einen jeweiligen Drift- und Draingebiet-Widerstand R10₁, R10₂. Jeder dieser Widerstände ist temperaturabhängig. Darüber hinaus können die Drift- und Drainwiderstände R10₁, R10₂ unterschiedliche Temperaturkoeffizienten haben, können die Zellenwiderstände R20i, R20₂ unterschiedliche Temperaturkoeffizienten haben und können die Sourceleiterwiderstände R30i, R30₂ unterschiedliche Temperaturkoeffizienten haben. Grundsätzlich sind allerdings die Temperaturkoeffizienten der Zellenwiderstände R20₁, R20₂ höher als die Temperaturkoeffizienten der Sourceleiterwiderstände R30i, R30₂ und sind die Temperaturkoeffizienten der Sourceleiterwiderstände R30i, R30₂ höher als die Temperaturkoeffizienten der Drift- und Drainwiderstände R10₁, R10₂. Wie oben ausgeführt, kann der Proportionalitätsfaktor k_ILIS10 der Drift- und Drainwiderstände erheblich von dem Proportionalitätsfaktor k_ILIS20 der Zellenwiderstände abweichen. In Verbindung mit Gleichung (10) kann dies den Effekt haben, dass, wie in 6 dargestellt ist, der erste Temperaturkoeffizient TC_ON1 geringer ist als der zweite Temperaturkoeffizient TC_ON2.
• Gemäß einem Beispiel kann eine Abweichung des Temperaturkoeffizienten TC_ON2 des Erfassungstransistor-Einschaltwiderstands R_ON2 vom Temperaturkoeffizienten TC_ON1 des Lasttransistor-Einschaltwiderstands R_ON1 kompensiert werden durch Realisieren des Kompensationswiderstands 40 derart, dass dessen Temperaturkoeffizient TC₄₀ geringer ist als der Temperaturkoeffizient TC_ON1 des Lasttransistor-Einschaltwiderstands R_ON1. Der Widerstandswert R40 eines Kompensationswiderstands 40 dieses Typs ist in 6 ebenfalls dargestellt. Gemäß einem Beispiel sind ein Betrag und der Temperaturkoeffizient des Kompensationswiederstands 40 so gewählt, dass ein Temperaturkoeffizient TC_{ON2_40} eines Gesamt-Einschaltwiderstands R_ON2+R40, der den Einschaltwiderstand R_ON2 des Erfassungstransistors Q2 und den Kompensationswiderstandswert R40 umfasst, im Wesentlichen gleich dem Temperaturkoeffizienten TC_ON1 des Lasttransistor-Einschaltwiderstands R_ON1 ist, das heißt, TC_{ON2_40} ≈TC_ON1. Der Temperaturkoeffizient TC_{ON2 40} des Gesamt-Einschaltwiderstands R_{ON2_40} = R_ON2+R40 ist in einem Temperaturbereich um eine bestimmte Temperatur T0 im Wesentlichen gegeben durch $$T{C}_{ON2\_40}=\frac{d{R}_{ON2\_40}\left(T\right)}{dT\times R_{ON2\_40}\left(T0\right)}=\frac{d{R}_{ON2}\left(T\right)+dR40\left(T\right)}{dT\times \left(R_{ON2}\left(T0\right)+R40\left(T0\right)\right)}$$

  

  wobei dR40(T) die Änderung des Kompensationswiderstandswerts abhängig von der Temperaturänderung dT bezeichnet, R40(T0) den Kompensationswiderstandswert R40 bei der bestimmten Temperatur T0 bezeichnet, dR_ON2(T) die Änderung des Erfassungstransistor-Einschaltwiderstands R_ON2 abhängig von der Temperaturänderung dT bezeichnet und R_ON2(T0) den Einschaltwiderstand R_ON2 des Erfassungstransistors bei der bestimmten Temperatur T0 bezeichnet. Basierend auf Gleichung (11) ist ersichtlich, dass der Temperaturkoeffizient TC_{ON2_40} des gesamten Erfassungstransistor-Einschaltwiderstands R_{ON2_TOT}=R_ON2+R40 eingestellt werden kann durch geeignetes Einstellen des Betrags und/oder des Temperaturkoeffizienten des Kompensationswiderstands 40.
• Gemäß einem Beispiel ist der Temperaturkoeffizient $T{C}_{40}=\frac{dR4\left(T\right)}{dT}$

  

  des Widerstandswerts R40 des Kompensationswiderstands 40 im Wesentlichen null (TC₄₀≈0), so dass der Widerstandswert R40 weitgehend unabhängig von der Temperatur T ist. In diesem Fall kann der Temperaturkoeffizient TC_{ON2 40} des Gesamt-Einschaltwiderstands R_{ON2 40} nur basierend auf dem Betrag des Widerstandswerts R40 eingestellt werden, wobei Gleichung (10a) wie folgt vereinfacht werden kann: $$T{C}_{ON2\_40}=\frac{d{R}_{ON2\_40}\left(T\right)}{dT\times R_{ON2\_40}\left(T0\right)}=\frac{d{R}_{ON2}\left(T\right)}{dT\times \left(R_{ON2}\left(T0\right)+R40\right)}$$

  

  wobei R40 den temperaturunabhängigen Widerstandswert des Kompensationswiderstands 40 bezeichnet.
• Wenn der Kompensationswiderstand 40 so realisiert ist, dass der Temperaturkoeffizient TC_{ON2_40} des gesamten Erfassungstransistor-Einschaltwiderstands R_{ON2_TOT}=R_ON2+R40 im Wesentlichen gleich dem Temperaturkoeffizienten TC_ON1 des Lasttransistors-Einschaltwiderstands R_ON1 ist, ist ein temperaturunabhängiger Stromproportionalitätsfaktor K_{ILIS_IND} der Transistoranordnung gegeben durch $$k_{ILIS\_IND}=\frac{R_{ON2}\left(T0\right)+\text{R}40\left(\text{T0}\right)}{R_{ON1}\left(T0\right)}$$

  

  wobei T0 eine beliebige Temperatur innerhalb des Temperaturbereichs bezeichnet, innerhalb dessen die Gleichungen (8a), (8b) und (11) gelten. T0 ist beispielsweise 25 °C.
• Das Einstellen des Kompensationswiderstandswerts R40 wird nachfolgend anhand von zwei unterschiedlichen Beispielen erläutert.
• Beispiel 1
• R_ON1(25°C) = 3.74E-4 Ω, TC_ON1=0.283% zwischen -40°C und 25°C
• R_ON2(25°C) = 20.52 Ω, TC_ON2=0,323% zwischen -40°C und 25°C
• R₄₀(25°C)=3.2552, T₄₀=0.0097% zwischen -40°C und 25°C
• Bei diesem Beispiel variiert der Stromproportionalitätsfaktor K_ILIS ohne Kompensationswiderstand im Temperaturbereich zwischen -40 °C und 25 °C um etwa 3%, während die Variation des Stromproportionalitätsfaktors k_{ILIS_IND} geringer als 0,8% ist, wenn der Kompensationswiderstandswert R40 hinzugefügt ist.
• Beispiel 2
• R_ON1(25°C) = 3.74E-4 Ω, TC_ON1=0.421% zwischen 25°C und 150°C
• R_ON2(25°C) = 20.52 Ω, TC_ON2=0.461% zwischen 25°C und 150°C
• R₄₀(25°C)=3.2552, T₄₀=0.0097% zwischen 25°C und 150°C
• Bei diesem Beispiel variiert der Stromproportionalitätsfaktor K_ILIS ohne Kompensationswiderstand im Temperaturbereich zwischen 25 °C und 150 °C um etwa 3%, während die Variation des Stromproportionalitätsfaktors K_{ILIS_IND} geringer als 0,8% ist, wenn der Kompensationswiderstandswert R40 hinzugefügt ist.
• Basierend auf den Beispielen 1 und 2 ist ersichtlich, dass der selbe Kompensationswiderstand 40 dazu verwendet werden kann, Temperaturschwankungen des Proportionalitätsfaktors k_ILIS in zwei unterschiedlichen Temperaturbereichen zu kompensieren, in denen die Einschaltwiderstände R_ON1, R_ON2 unterschiedliche Temperaturkoeffizienten haben.
• Basierend auf Gleichung (4a) ist ersichtlich, dass der erste Einschaltwiderstand R_ON1 des Lasttransistors Q1 einen ersten internen Widerstandsabschnitt R_INT1, der auch als erster Halbleiterwiderstand bezeichnet werden kann, und einen ersten externen Widerstandsabschnitt R_EXT1, der auch als erster Verdrahtungsabschnitt bezeichnet werden kann, umfasst. Der erste interne Abschnitt R_INT1 umfasst den Drift- und Draingebietwiderstand R10₁ und den Transistorzellenwiderstand R20i des Lasttransistors Q1, $$R_{INT1}=R{10}_1+R{20}_1$$

  

  und der erste externe Abschnitt R_EXT1 umfasst den Sourceleiter-Widerstand R30i, $$R_{EXT1}=R{30}_1$$

  
• Daher ist der erste interne Widerstand R_INT1 ein Teil des ersten Einschaltwiderstands R_ON1, der aus aktiven Gebieten des Lasttransistors Q1 innerhalb des Halbleiterkörpers 100 resultiert. Diese aktiven Gebiete sind innerhalb des Halbleiterkörpers 100 zwischen dem Drainknoten D und dem Sourceleiter 30₁ angeordnet und umfassen einen Abschnitt des Drift- und Draingebiets 10 und wenigstens eine Transistorzelle 20₁ des Lasttransistors Q1. Der erste externe Widerstand R_EXT1 ist ein Teil des ersten Einschaltwiderstands R_ON1, der aus einer Verdrahtungsanordnung zwischen der wenigstens einen Transistorzelle 20₁ und dem ersten Sourceknoten S1 resultiert. Diese Verdrahtungsanordnung kann innerhalb oder außerhalb des Halbleiterkörpers angeordnet sein.
• Entsprechend umfasst der gesamte Erfassungstransistor-Einschaltwiderstand R_{ON2_TOT} des Erfassungstransistors Q2 einen zweiten internen Widerstandsabschnitt R_INT2 (Halbleiterabschnitt) und einen zweiten externen Widerstandsabschnitt R_EXT2 (Verdrahtungsabschnitt), wobei der erste interne Abschnitt R_INT2 den Drift- und Draingebietwiderstand R10₂ und den Transistorzellenwiderstand R20₂ des Erfassungstransistors Q2 umfasst, $$R_{INT2}=R{10}_2+R{20}_2$$

  

  und wobei der zweite externe Abschnitt R_EXT2 den Sourceleiter-Widerstand R30i und den Kompensationswiderstandswert R40 umfasst, $$R_{EXT2}=R{30}_2+R40$$

  
• Damit ist der zweite interne Widerstand R_INT2 ein Teil des zweiten Einschaltwiderstands R_ON2, der aus aktiven Gebieten des Erfassungstransistors Q2 innerhalb des Halbleiterkörpers 100 resultiert. Diese aktiven Gebiete sind innerhalb des Halbleiterkörpers 100 zwischen dem Drainknoten D und dem Sourceleiter 30₂ angeordnet und umfassen einen Abschnitt des Drift- und Draingebiets 10 und die wenigstens eine Transistorzelle 20₂ des Erfassungstransistors Q2. Der zweite externe Widerstand R_EXT2 ist ein Teil des zweiten Einschaltwiderstands R_ON2, der aus einer Verdrahtungsanordnung zwischen der wenigstens einen Transistorzelle 20₂ des Erfassungstransistors Q2 und dem zweiten Sourceknoten S2 resultiert. Diese Verdrahtungsanordnung umfasst den Sourceleiter 30₂ und den Kompensationswiderstand 40, wobei wenigstens der Kompensationswiderstand 40 innerhalb des Halbleiterkörpers 100 angeordnet ist.
• Es kann gezeigt werden, dass, um die oben erläuterte Stromspreizung zu kompensieren, sich ein externes Widerstandsverhältnis R_EXT2:R_EXT1 zwischen dem zweiten externen Widerstand R_EXT2 und dem ersten externen Widerstand R_EXT1 von einem internen Widerstandsverhältnis R_INT2:R_INT1 zwischen dem zweiten internen Widerstand R_INT2 und dem ersten internen Widerstand R_INT1 unterscheidet. Das externe Widerstandsverhältnis R_EXT2:R_EXT1 wird nachfolgend auch als erstes Verhältnis RT1 bezeichnet und das interne Widerstandsverhältnis R_INT2:R_INT1 wird nachfolgend auch als zweites Verhältnis RT2 bezeichnet.
• Gemäß einem Beispiel ist das externe Widerstandsverhältnis R_EXT2:R_EXT1 (das erste Verhältnis RT1) größer als das interne Widerstandsverhältnis R_INT2:R_INT1 (das zweite Verhältnis RT2), $$\frac{R_{EXT2}}{R_{EXT1}}>\frac{R_{INT2}}{R_{INT1}}$$

  
• Dies ist allerdings nur ein Beispiel. Abhängig von den internen Widerständen R_INT1, R_INT2 und den Sourceleiter-Widerständen R30i, R30₂ ist es auch möglich, dass der Kompensationswiderstand 40 so realisiert ist, dass das erste Verhältnis RT1 kleiner ist als das zweite Verhältnis RT2, um zu erreichen, dass der Stromproportionalitätsfaktor k_{ILIS_IND} über einen vorgegebenen Temperaturbereich im Wesentlichen konstant ist.
• Gemäß einem Beispiel kann das größere (das Maximum) der ersten und zweiten Verhältnisse RT1, RT2 wenigstens 105% des kleineren (des Minimums) der ersten und zweiten Verhältnisse RT1, RT2 sein, das heißt, $$\text{max}\left(RT\mathrm{1,}RT2\right)\ge 1.05\cdot \text{min}\left(RT\mathrm{1,}RT2\right)$$

  

  wobei max(RT1, RT2) das größere der ersten und zweiten Verhältnisse RT1, RT2 bezeichnet und min(RT1, RT2) das kleinere der ersten und zweiten Verhältnisse RT1, RT2 bezeichnet. Das größere der ersten und zweiten Verhältnisse RT1, RT2 kann beispielsweise zwischen 105% und 250% des kleineren der ersten und zweiten Verhältnisse RT1, RT2 sein, das heißt, $$1.05\cdot \text{min}\left(RT\mathrm{1,}RT2\right)\le \text{max}\left(RT\mathrm{1,}RT2\right)\le 2.5\cdot \text{min}\left(RT\mathrm{1,}RT2\right)$$

  
• Bezug nehmend auf 7A kann der Kompensationswiderstand 40 im inaktiven Gebiet 130 integriert sein. Genauer, der Kompensationswiderstand 40 kann im inaktiven Gebiet 130 in einem Randgebiet des Halbleiterkörpers 100 integriert sein. Das „Randgebiet“ ist ein Gebiet, das zwischen den ersten und zweiten aktiven Gebieten 110, 120 und einer Randoberfläche 103 des Halbleiterkörpers 100 angeordnet ist. Die „Randoberfläche 103“ schließt den Halbleiterkörper 100 in lateralen Richtungen ab, welches Richtungen sind, die parallel sind zu der ersten Oberfläche 101 und der gegenüber liegenden Oberfläche 102, die in 4 dargestellt sind.
• Das Anordnen der ersten und zweiten aktiven Gebiete 110, 120 und des Kompensationswiderstands 40 auf die in 7A dargestellte Weise ist nur ein Beispiel. Gemäß weiteren Beispielen, die in den 7B und 7C dargestellt sind, kann das zweite Gebiet 120 in einer Ecke des ersten Gebiets 110 angeordnet sein (vergleiche 7B) oder kann in einem Gebiet eines äußeren Randes des ersten Gebiets 110 angeordnet sein (vergleiche 7C). Bei jedem dieser Beispiele kann der Kompensationswiderstand 40 im Randgebiet des Halbleiterkörpers 100 angeordnet sein.
• Es sei erwähnt, dass die 7A-7C lediglich Positionen der ersten und zweiten aktiven Gebiete 110, 120 und des Kompensationswiderstands 40 im Halbleiterkörper veranschaulichen. Verbindungen zwischen einzelnen Teilen der Transistoranordnung, wie beispielsweise Verbindungen zwischen der wenigstens einen Erfassungstransistorzelle, die in dem zweiten aktiven Gebiet 120 integriert ist, und dem Kompensationswiderstand 40 sind nicht dargestellt. Solche Verbindungen sind weiter unten erläutert.
• In den 7A-7C bezeichnet A1 die erste Fläche des ersten aktiven Gebiets und bezeichnet A2 die zweite Fläche des zweiten aktiven Gebiets. Gemäß einem Beispiel ist die erste Fläche A1 zwischen 1,5 mm² und 3 mm² und ist die zweite Fläche A2 zwischen dem 1/500- (=1/5E2-) und dem 1/1E6-fachen der ersten Fläche A1, insbesondere zwischen dem 1/1E3- und dem 1/1E5-fachen der ersten Fläche. In diesem Fall ist der Zellenwiderstand-Proportionalitätsfaktor K_ILIS_₂₀ zwischen etwa 500 und 1E6 (1000000), insbesondere zwischen 1E3 und 1E5.
• Es sei erwähnt, dass es auch möglich ist, zwei Erfassungstransistoren in der Transistoranordnung zu realisieren, die unterschiedliche Größen haben, wobei ein jeweiliger Kompensationswiderstand in Reihe zu jedem dieser Erfassungstransistoren geschaltet werden kann. Die Größe (Fläche) eines ersten dieser Erfassungstransistoren ist beispielsweise zwischen dem 5E3-fachen und dem 2E4-Fachen der Größe des Lasttransistors, und die Größe (Fläche) eines zweiten dieser Erfassungstransistoren ist beispielsweise zwischen dem 2E4-fachen und dem 1E5-fachen der Größe des Lasttransistors Q 1.
• Die 8A-8C veranschaulichen ein Beispiel des Kompensationswiderstands 40, wobei 8A eine Draufsicht auf einen Abschnitt des Halbleiterkörpers 100 zeigt, in dem der Kompensationswiderstand 40 integriert ist. 8B zeigt eine vertikale Schnittansicht des Kompensationswiderstands 40 in einer ersten Schnittebene A-A, und 8C zeigt eine vertikale Schnittansicht des Kompensationswiderstands 40 in einer zweiten Schnittebene B-B. Bei diesem Beispiel umfasst der Kompensationswiderstand 40 einen resistiven Leiter 41, der in einem Graben angeordnet ist, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt. Der resistive Leiter 41 ist von dem Halbleiterkörper 100 durch eine Dielektrikumsschicht 42, wie beispielsweise ein Oxid, dielektrisch isoliert. Der resistive Leiter 41 ist lang gestreckt und kann über einen ersten Kontakt 43 an einem ersten lateralen Ende und einen zweiten Kontakt 44 an einem zweiten lateralen Ende kontaktiert werden. Der Widerstandswert des Kompensationswiderstands 40 ist gegeben durch den Widerstandswert des resistiven Leiters 41 zwischen dem ersten Kontakt 43 und dem zweiten Kontakt 44. Dieser Widerstandswert kann eingestellt werden durch geeignetes Auswählen der Geometrie des resistiven Leiters 41 und durch geeignetes Auswählen dessen spezifischen Widerstands. Allgemein kann der Widerstandswert des resistiven Leiters 41 bei einem gegebenen Material des resistiven Leiters 41 erhöht (verringert) werden durch Erhöhen (Verringern) eines Abstands zwischen dem ersten und zweiten Kontakt 43, 44. Außerdem kann der Widerstandswert des resistiven Leiters 41 verringert (erhöht) werden durch Verringern (Erhöhen) einer Querschnittsfläche des resistiven Leiters 41 in einer Ebene, die im Wesentlichen senkrecht zu einer Stromflussrichtung in dem resistiven Leiter 41 ist.
• Die 8A-8C veranschaulichen schematisch ein Beispiel des Kompensationswiderstands, wobei diese Figuren nur Aspekte veranschaulichen, die für das Realisieren des Kompensationswiderstands relevant sind. Andere Strukturelemente, wie beispielsweise Passivierungsschichten, die den Graben mit dem resistiven Leiter 41 überdecken, sind nicht dargestellt.
• Gemäß einem Beispiel umfasst der resistive Leiter 41 ein dotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Der Temperaturkoeffizient eines solchen dotierten polykristallinen Halbleitermaterials kann eingestellt werden durch geeignetes Einstellen einer n- oder p-Dotierungskonzentration. Gemäß einem Beispiel ist die Dotierungskonzentration ausgewählt aus zwischen 5E18 cm^-3 und 5E20 cm^-3, insbesondere zwischen 1E19 cm^-3 und 5E19 cm^-3. Bei einer Dotierungskonzentration von etwa 2,5E19 cm^-3, ist der Temperaturkoeffizient beispielsweise annähernd null. Gemäß einem Beispiel umfasst der Kompensationswiderstand mehrere resistive Leiter des in den 8A bis 8C gezeigten Typs, die parallel geschaltet sind. Bezug nehmend auf die Beispiele 1 und 2 kann der Kompensationswiderstand R40 3.25Ω sein. Basierend auf einem resistiven Leiter 41 des in den 8A bis 8C gezeigten Typs kann ein solcher Kompensationswiderstandswert erhalten werden durch Parallelschalten von 45 resistiven Leitern 41, die jeweils eine Länge von 7 Mikrometern und einen Querschnitt von 0,28µm × 1,7µm haben und die jeweils einen Widerstandswert von etwa 147 Ω haben (3.25Ω≈147Ω/45). Basierend auf diesem Beispiel ist ersichtlich, dass verschiedene Arten von Modifikationen möglich sind, um den Widerstandswert R40 wie gewünscht zu variieren.
• Es ist selbstverständlich auch möglich, mehrere Strukturen des in den 8A-8C gezeigten Typs in Reihe zu schalten, um den Kompensationswiderstand 40 zu bilden.
• 9 zeigt eine Draufsicht eines Kompensationswiderstands 40 gemäß einem weiteren Beispiel. Bei diesem Beispiel mäandert die Dielektrikumsschicht 42, so dass der resistive Leiter 41 mäandert.
• 10 veranschaulicht schematisch eine Querschnittsansicht von mehreren Transistorzellen der Transistoranordnung. Transistorzellen des in 10 gezeigten Typs können dazu verwendet werden, die Lasttransistorzellen 20₁ und die Erfassungstransistorzellen 20₂ zu realisieren. Daher bezeichnet das Bezugszeichen 20 in 13 eine beliebige der Lasttransistorzellen 20₁ oder Erfassungstransistorzellen 20₂. Bezug nehmend auf 10 umfasst jede Transistorzelle 20 ein Bodygebiet 22, das an das Drift- und Draingebiet 10 angrenzt. Genauer, das Bodygebiet 22 grenzt an das Driftgebiet 11 an und das Bodygebiet 22 trennt das Driftgebiet 11 von einem Sourcegebiet 21. Außerdem ist eine Gateelektrode 23 benachbart zu dem Bodygebiet 22 angeordnet und ist durch ein Gatedielektrikum 24 dielektrisch gegenüber dem Bodygebiet 22 isoliert. In herkömmlicher Weise dient die Gateelektrode 23 dazu, einen leitenden Kanal in dem Bodygebiet 22 zwischen dem Sourcegebiet 21 und dem Driftgebiet 11 zu steuern. Das Sourcegebiet 21 und das Bodygebiet 22 der Transistorzelle sind elektrisch an eine Metallisierung 31 angeschlossen, die einen Teil des Sourceleiters bildet. Die in 10 gezeigte Metallisierung 31 ist Teil des ersten Leiters 30₁ wenn die Transistorzellen 20 Lasttransistorzellen 20₁ sind, und die Metallisierung 31 ist Teil des zweiten Sourceleiters 30₂, wenn die Transistorzellen 20 Erfassungstransistorzellen 20₂ sind.
• Bei dem in 10 gezeigten Beispiel ist die Metallisierung 31 an die Sourcegebiete 21 und die Bodygebiete 22 elektrisch über Kontaktstöpsel 32 angeschlossen. Diese Kontaktstöpsel 32 sind elektrisch (ohmsch) an die Sourcegebiete 21 und die Bodygebiete 22 angeschlossen. Außerdem ist die Metallisierung 31 durch eine Isolationsschicht 25 gegenüber den Gateelektroden 23 isoliert. Die Gateelektroden 23 sind elektrisch an den gemeinsamen Gateknoten G in einer in 10 nicht dargestellten Weise angeschlossen.
• In einem n-leitenden MOSFET sind die Sourcegebiete 21 n-leitende Gebiete und sind die Bodygebiete 22 p-leitende Gebiete. In einem p-leitenden MOSFET sind die Sourcegebiete 21 p-leitende Gebiete und sind die Bodygebiete 22 n-leitende Gebiete.
• 11 zeigt eine Modifikation der in 10 dargestellten Transistorzellen 20. Die Transistorzellen 20 gemäß 11 umfassen jeweils eine Feldelektrode 26 und ein Feldelektrodendielektrikum 27, das die Feldelektrode 26 gegenüber dem Driftgebiet 11 isoliert. Gemäß einem Beispiel ist die Feldelektrode 26 elektrisch an die Sourcemetallisierung 31 in einer vertikalen Ebene angeschlossen, die sich von der in 11 dargestellten vertikalen Ebene unterscheidet. Diese Verbindung ist in 11 allerdings nicht explizit dargestellt. Gemäß einem weiteren (nicht gezeigten) Beispiel ist die Feldelektrode 26 an die Gateelektrode 23 angeschlossen. Letzteres kann erreicht werden durch Herstellen einer Elektrode, die die Gateelektrode 23 und die Feldelektrode 26 bildet.
• Die in 9 und 10 dargestellten Transistorzellen 20 sind Grabentransistorzellen. Das heißt, die Gateelektrode 23 jeder Transistorzelle 20 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 des Halbleiterkörpers 100 in den Halbleiterkörper 100 erstreckt. Das Realisieren der Transistorzellen 20 als Grabentransistorzellen ist jedoch nur ein Beispiel. Gemäß einem weiteren (nicht dargestellten) Beispiel sind die Transistorzellen 20 als planare Transistorzellen realisiert. In einer „planaren Transistorzelle“ ist die Gateelektrode auf der Oberfläche des Halbleiterkörpers angeordnet.
• 12 zeigt eine horizontale Schnittansicht der in den 9 und 10 dargestellten Transistorzellen gemäß einem Beispiel. Bei diesem Beispiel sind die Transistorzellen lang gestreckte Transistorzellen (Streifenzellen). Das heißt, die Gateelektroden 23, die Sourcegebiete 21 und die Bodygebiete 22 sind in einer horizontalen Richtung des Halbleiterkörpers 100 lang gestreckt. Die „horizontale Richtung“ ist eine Richtung parallel zu der ersten Oberfläche 101.
• 13 zeigt eine horizontale Schnittansicht der Transistorzellen 20 gemäß einem weiteren Beispiel. Bei diesem Beispiel hat die Gateelektrode 23 die Form eines rechteckförmigen Gitters, das die rechteckförmigen Bodygebiete (in 15 außerhalb der Darstellung) umgibt. Die Gateelektrode 23 hat bei diesem Beispiel die Form eines rechteckförmigen Rings. Die einzelnen Transistorzellen 20 können bei diesem Beispiel als dreieckförmige Transistorzellen angesehen werden. Das Realisieren der Gateelektrode als rechteckförmiges Gitter ist jedoch nur ein Beispiel. Eine gitterförmige Gateelektrode 23 kann mit anderen Geometrien, wie beispielsweise als Sechseck, als Fünfeck, oder ähnliches realisiert werden. Die gitterförmige Elektrode ist an den gemeinsamen Gateknoten G angeschlossen und kann die Gateelektrode jeder der Lasttransistorzellen 20₁ und der Erfassungstransistorzellen 20₂ bilden.
• Wenn die Transistorzellen 20₁ des Lasttransistors Q1 und die Transistorzellen 20₂ in derselben Weise realisiert werden, ist das Verhältnis der Zellenwiderstände R20₂, R20i im Wesentlichen gegeben durch das Verhältnis A1/A2 zwischen der ersten Fläche und der zweiten Fläche. In diesem Fall ist der Proportionalitätsfaktor K_{ILIS_20} ebenfalls gegeben durch ein Verhältnis L1/L2, wobei L1 eine Gesamt-Kanalweite der Lasttransistorzellen 20₁ und L2 eine Gesamt-Kanalweite der Erfassungstransistorzellen 20₂ ist.
• 14 zeigt eine vertikale Schnittansicht des inaktiven Gebiets 130 zwischen dem ersten aktiven Gebiet 110 und dem zweiten aktiven Gebiet 120 gemäß einem Beispiel. Bei diesem Beispiel umfasst das inaktive Gebiet 130 inaktive Transistorzellen 20₃. Diese inaktiven Transistorzellen umfassen eine Gateelektrode 23₃. Diese Gateelektrode kann elektrisch an die Gateelektroden der Lasttransistorzellen 20₁ und der Erfassungstransistorzellen 20₂ angeschlossen werden. Die inaktiven Transistorzellen 20₃ umfassen Bodygebiete 22₃, umfassen jedoch keine Sourcegebiete. Zur Veranschaulichung sind Lasttransistorzellen 20₁ und Erfassungstransistorzellen 20₂, die in solchen Gebieten des ersten Gebiets 110 und des zweiten Gebiets 120 angeordnet sind, die an das inaktive Gebiet 130 angrenzen, in 16 ebenfalls dargestellt. Lediglich zur Veranschaulichung sind diese Transistorzellen 20₁, 20₂ in der anhand von 13 erläuterten Weise realisiert. Dies ist jedoch nur ein Beispiel. Die Transistorzellen 20₁, 20₂ können auch mit anderen Topologien realisiert werden.
• Das Realisieren der Transistoranordnung derart, dass sie inaktive Transistorzellen 20₃ in dem inaktiven Gebiet 130 enthält, ist nur ein Beispiel. Gemäß einem weiteren, (nicht dargestellten) Beispiel sind diese inaktiven Transistorzellen 20₃ weggelassen.
• 14 zeigt eine horizontale Schnittansicht eines Beispiels der Transistoranordnung in einer horizontalen Schnittebene D-D, die sich durch die erste Sourcemetallisierung 31₁ des Lasttransistors Q1 und die zweite Sourcemetallisierung 31₂ des Erfassungstransistors Q2 erstreckt. Die erste Sourcemetallisierung 31₁ kann den ersten Sourceknoten S1 bilden oder kann durch einen oder mehrere weitere Leiter, wie beispielsweise einen Bonddraht oder einen Clip an den ersten Lastknoten S1 angeschlossen sein. Widerstände der ersten Sourcemetallisierung 31₁ und dieser optionalen weiteren Leiter bilden den Sourceleiterwiderstand R30i, der oben erläutert wurde. Die Sourcemetallisierung 31₁ kann beispielsweise Kupfer (Cu), eine Kupferlegierung, Wolfram (W) oder eine Wolframlegierung umfassen.
• Bezug nehmend auf 15 ist die zweite Sourcemetallisierung 31₂ an ein Erfassungspad 32₂ angeschlossen. Das Erfassungspad 32₂ kann den zweiten Sourceknoten S2 bilden oder kann durch einen oder mehrere Leiter, wie beispielsweise einen Bonddraht oder einen Clip an den zweiten Sourceknoten S2 angeschlossen sein. Der Kompensationswiderstand 40 ist zwischen die zweite Sourcemetallisierung 31₂ und das Erfassungspad 32₂ geschaltet. Der Kompensationswiderstand 40 ist in dem Halbleiterkörper 100 unterhalb der in 15 dargestellten horizontalen Ebene realisiert, wobei die Position des Kompensationswiderstands 40 in dem Halbleiterkörper in 15 in gestrichelten Linien dargestellt ist. Die zweite Sourcemetallisierung 31₂ kann an den ersten Kontakt (43 in den 8A und 9) des Kompensationswiderstands 40 durch einen ersten Leiter 33₂ angeschlossen sein und das Erfassungspad 32₂ kann an den zweiten Kontakt (44 in den 8A und 9) des Kompensationswiderstands 40 durch einen zweiten Leiter 34₂ angeschlossen sein, so dass der Kompensationswiderstand 40 zwischen die Sourcemetallisierung 31₂ und das Erfassungspad 32₂ geschaltet ist. Widerstände der zweiten Sourcemetallisierung 31₂, des ersten und zweiten Leiters 33₂, 34₂, des Erfassungspads 32₂ und der optionalen Leiter, die an das Erfassungspad 32₂ angeschlossen sind, bilden den oben erläuterten zweiten Sourceleiterwiderstand R30₂. Die zweite Sourcemetallisierung 31₂, der erste und zweite Leiter 33₂, 34₂ und das Erfassungspad 32₂ können beispielsweise Kupfer (Cu), eine Kupferlegierung, Wolfram (W) oder eine Wolframlegierung umfassen..
• Durch geeignetes Auswählen des Materials und der Abmessung der ersten Sourcemetallisierung 31₁ (und der optionalen weiteren Leiter, die zwischen die erste Sourcemetallisierung 31₁ und den ersten Sourceknoten S1 geschaltet sind) und des Materials und der Abmessung der zweiten Sourcemetallisierung 31₂, der ersten und zweiten Leiter 33₂, 34₂ und des Erfassungspads 32₂ (und der optionalen weiteren Leiter, die zwischen das Erfassungspad 32₂ und den zweiten Sourceknoten S2 geschaltet sind) kann der Proportionalitätsfaktor k_{ILIS_30} (=R30₂/R30₁) zwischen den Sourceleiterwiderständen R30i, R30₂ eingestellt werden. Gemäß einem Beispiel (1) sind die Sourceleiter 30₁, 30₂ so realisiert, dass die Sourceleiterwiderstände R30i, R30₂ im Wesentlichen den selben Temperaturkoeffizienten haben, was erreicht werden kann durch geeignetes Auswählen der Materialien der Sourceleiter 30₁, 30₂; und (2) ist der Proportionalitätsfaktor K_{ILIS_30} so eingestellt, dass er im Wesentlichen gleich dem Proportionalitätsfaktor K_{ILIS_20} der Zellenwiderstände R20i, R20₂ ist. In diesem Fall bewirken die Sourceleiter 30₁, 30₂ keine temperaturabhängige Variation des Gesamt-Stromproportionalitätsfaktors K_ILIS. „Im Wesentlichen gleich“ bedeutet, dass der Proportionalitätsfaktor k_{ILIS_30} um weniger als 20%, weniger als 10%, oder sogar weniger als 5% von dem Proportionalitätsfaktor k_{ILIS_20} abweicht.
• Bezug nehmend auf 15 umfasst die Transistoranordnung weiterhin ein Gatepad 51 und wenigstens einen Gaterunner 52. Der wenigstens eine Gaterunner 52 ist an das Gatepad 51 und die Gateelektroden 23₁, 23₂ der Lasttransistorzellen 20₁ (die in 15 nicht gezeigt sind) und der Erfassungstransistorzellen 20₂ (die in 15 nicht gezeigt sind) angeschlossen. Zu Veranschaulichungszwecken ist die Position der zwei langgestreckten Elektroden, die jeweils die Gateelektrode einer oder mehrerer Transistorzellen bilden, in 15 in gestrichelten Linien dargestellt. Wie anhand dieser Figur ersichtlich ist, erstrecken sich diese Elektroden in ihrer jeweiligen Längsrichtung bis unterhalb des Gaterunners 52 und sind elektrisch an den Gaterunner 52 angeschlossen. Die Gateelektroden können durch elektrisch leitende Vias (die in 15 nicht gezeigt sind und durch einen schwarzen Punkt repräsentiert sind) an den Gaterunner 52 angeschlossen sein. Bezug nehmend auf 15 kann ein und dieselbe lang gestreckte Elektrode die Gateelektrode von einer oder von mehreren Lasttransistorzellen 20₁ und von einer oder mehreren Erfassungstransistorzellen 20₂ bilden. Sourcegebiete (die in 15 nicht dargestellt sind) der Lasttransistorzellen 20₁ (vergleiche beispielsweise 14) und die Erfassungstransistorzellen 20₂ sind allerdings voneinander getrennt. Ein und dasselbe dotierte Gebiet kann das Bodygebiet von einer oder mehreren Lasttransistorzellen 20₁ und einer oder mehreren Erfassungstransistorzellen 20₂ bilden. Gemäß einem weiteren Beispiel sind Bodygebiete der Lasttransistorzellen von Bodygebieten der Erfassungstransistorzellen 20₂ getrennt.
• Bezug nehmend auf 15 kann der Kompensationswiderstand innerhalb eines Rings gebildet sein, der durch den Gaterunner 52 gebildet ist.
• Die optionale Feldelektrode 26, die in 11 dargestellt ist, kann an die jeweilige Sourcemetallisierung 31₁, 31₂ auf verschiedene Weise (in den Zeichnungen nicht dargestellt) angeschlossen sein. Gemäß einem Beispiel ist die Feldelektrode 26 an die Sourcemetallisierung über ein elektrisch leitendes Via angeschlossen, das sich von der Feldelektrode 36 bis zu der Sourcemetallisierung 31₁, 31₂ im Innenbereich 110 des Halbleiterkörpers 100 erstreckt. Verschiedene Arten von Verbindungen zwischen einer Feldelektrode und einer Sourcemetallisierung in einem Transistorbauelement des oben erläuterten Typs sind allgemein bekannt, so dass diesbezüglich keine weitere Erläuterung notwendig ist.

Claims (12)

1. Transistoranordnung, die einen Lasttransistor (Q1) und einen Erfassungstransistor (Q2) aufweist, wobei der Lasttransistor (Q1) und der Erfassungstransistor (Q2) jeweils einen jeweiligen Abschnitt eines Drift- und Draingebiets (10), das in einem Halbleiterkörper (100) angeordnet und an einen Drainknoten (D) angeschlossen ist, aufweist, wobei der Lasttransistor (Q1) weiterhin aufweist: wenigstens eine Lasttransistorzelle (20₁), die ein Sourcegebiet (21₁) aufweist, das in einem ersten aktiven Gebiet (110) des Halbleiterkörpers (100) integriert ist; und einen ersten Sourceknoten (S1), der elektrisch an das Sourcegebiet (21₁) der wenigstens einen Lasttransistorzelle (20₁) gekoppelt ist, und wobei der Erfassungstransistor (Q2) weiterhin aufweist: wenigstens eine Erfassungstransistorzelle (20₂), die ein Sourcegebiet (21₂) aufweist, das in einem zweiten aktiven Gebiet (120) des Halbleiterkörpers (100) integriert ist; wenigstens einen zweiten Sourceknoten (S2), der elektrisch an das Sourcegebiet (21₂) der wenigstens einen Erfassungstransistorzelle (20₂) gekoppelt ist; und einen Kompensationswiderstand (40), der zwischen das Sourcegebiet (21₂) der wenigstens einen Erfassungstransistorzelle (20₂) und den zweiten Sourceknoten (S2) geschaltet ist, wobei der Kompensationswiderstand (40) in dem Halbleiterkörper (100) integriert ist und einen resistiven Leiter (41) aufweist, wobei der resistive Leiter (41) ein dotiertes Halbleitermaterial aufweist, und wobei der Kompensationswiderstand (40) einen Temperaturkoeffizienten (TC₄₀) aufweist, dessen Betrag geringer ist als ein Betrag eines Temperaturkoeffizienten (TC_ON1) eines Lasttransistor-Einschaltwiderstands (R_ON1) zwischen dem Drainknoten (D) und dem ersten Sourceknoten (S1).
2. Transistoranordnung nach Anspruch 1, wobei der Lasttransistor (Q1) in einem Ein-Zustand einen ersten internen Widerstand (R_INT1) aufweist, der aus Abschnitten des Lasttransistors (Q1) resultiert, die innerhalb des Halbleiterkörpers (100) zwischen dem Drainknoten (D) und dem Sourcegebiet (21₁) der wenigstens einen Lasttransistorzelle (20₁) angeordnet sind und die das Sourcegebiet (21₁) der wenigstens einen Lasttransistorzelle (20₁) umfassen, wobei der Lasttransistor (Q1) einen ersten externen Widerstand (R_EXT1) aufweist, der aus Abschnitten des Lasttransistors (Q1) zwischen dem Sourcegebiet (21₁) der wenigstens einen Lasttransistorzelle (20₁) und dem ersten Sourceknoten (S1) resultiert, wobei der Erfassungstransistor (Q2) in einem Ein-Zustand einen zweiten internen Widerstand (R_INT2) aufweist, der aus Abschnitten des Erfassungstransistors (Q2) resultiert, die innerhalb des Halbleiterkörpers (100) zwischen dem Drainknoten (D) und dem Sourcegebiet (21₂) der wenigstens einen Erfassungstransistorzelle (20₂) angeordnet sind und die das Sourcegebiet (21₂) der wenigstens einen Erfassungstransistorzelle (20₂) umfassen, wobei der Erfassungstransistor (Q2) einen zweiten externen Widerstand (R_EXT2) aufweist, der aus Abschnitten des Erfassungstransistors (Q2) zwischen dem Sourcegebiet (21₂) der wenigstens einen Erfassungstransistorzelle (20₁) und dem zweiten Sourceknoten (S2) resultiert, und wobei sich ein erstes Verhältnis zwischen dem zweiten externen Widerstand (R_EXT2) und dem ersten externen Widerstand (R_EXT1) von einem zweiten Verhältnis zwischen dem zweiten internen Widerstand (R_INT2) und dem ersten internen Widerstand (R_INT1) unterscheidet.
3. Transistoranordnung nach Anspruch 2, bei der das größere von dem ersten Verhältnis und dem zweiten Verhältnis zwischen 105% und 250% des kleineren von dem ersten Verhältnis und dem zweiten Verhältnis ist.
4. Transistoranordnung nach einem beliebigen der Ansprüche 1 bis 3, bei der das dotierte Halbleitermaterial dotiertes Polysilizium aufweist.
5. Transistoranordnung nach Anspruch 4, bei der die Dotierungskonzentration ausgewählt ist aus zwischen 5E18 cm^-3 und 5E20 cm^-3.
6. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, bei der der Kompensationswiderstand (40) in einem Randgebiet des Halbleiterkörpers (100) integriert ist.
7. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, bei der eine Fläche (A1) des ersten aktiven Gebiets (110) wenigstens das 500-fache einer Fläche (A2) des zweiten aktiven Gebiets (120) ist.
8. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, die weiterhin aufweist: ein inaktives Gebiet (130) zwischen dem ersten aktiven Gebiet (110) und dem zweiten aktiven Gebiet (120).
9. Transistoranordnung nach Anspruch 8, bei der das inaktive Gebiet (130) inaktive Transistorzellen aufweist.
10. Transistoranordnung nach einem beliebigen der vorangehenden Ansprüche, bei der die wenigstens eine Lasttransistorzelle (20₁) und die wenigstens eine Erfassungstransistorzelle (20₂) jeweils weiterhin aufweist: ein Bodygebiet (22); und eine Gateelektrode (23), die durch ein Gatedielektrikum (24) dielektrisch gegenüber dem Bodygebiet (22) isoliert ist und an einen gemeinsamen Gateknoten (G) angeschlossen ist.
11. Transistoranordnung nach Anspruch 11, bei der die wenigstens eine Lasttransistorzelle (20₁) und die wenigstens eine Erfassungstransistorzelle (20₂) jeweils weiterhin aufweisen: eine Feldelektrode (26), die durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Drift- und Draingebiet (10) isoliert ist.
12. Elektronische Schaltung, die aufweist: eine Transistoranordnung gemäß einem beliebigen der vorangehendenden Ansprüche; und einen Regler (202), der an den ersten Sourceknoten (S1) und den zweiten Sourceknoten (S2) angeschlossen ist und dazu ausgebildet ist, ein Potential an dem zweiten Sourceknoten (S2) so zu regeln, dass es im Wesentlichen gleich dem Potential an dem ersten Sourceknoten (S1) ist.

Images