DE102005017071B4

DE102005017071B4 - Schwebe-Gate-Speichereinrichtung

Info

Publication number: DE102005017071B4
Application number: DE102005017071A
Authority: DE
Inventors: Hee Bok Kang; Jin Hong Ahn; Jae Jin Lee
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2004-12-29
Filing date: 2005-04-13
Publication date: 2011-09-15
Anticipated expiration: 2025-04-14
Also published as: JP4901127B2; DE102005017071A1; US7310268B2; JP2006190931A; TWI297216B; US20060138519A1; TW200623427A

Abstract

Schwebe-Gate-Speichereinrichtung, welche aufweist: ein Einheitsspeicherzellfeld (34), welches eine Vielzahl von Schwebe-Gate-Speicherzellen (Q1~Qm) beinhaltet; und eine untere Wortleitung (16; BWL_S), welche unter dem Einheitsspeicherzellfeld (34) angeordnet ist, wobei jede der Vielzahl von Schwebe-Gate-Speicherzellen (Q1~Qm) aufweist: eine erste Isolierschicht (20), welche auf der unteren Wortleitung (16; BWL_S) gebildet ist; einen Schwebekanal (22) vom P-Typ, welcher auf der ersten Isolierschicht (20) gebildet ist und in einem Schwebezustand gehalten wird; eine zweite Isolierschicht (24), welche auf dem Schwebekanal (22) vom P-Typ gebildet ist; ein Schwebe-Gate (26), welches auf der zweiten Isolierschicht (24) gebildet ist, wo Ladungen gespeichert werden; eine dritte Isolierschicht (28), welche auf dem Schwebe-Gate (26) gebildet ist; eine obere Wortleitung (18), welche auf der dritten Isolierschicht (28) gebildet ist; und einen Drain-Bereich (30) vom N-Typ und einen Quellbereich (32) vom N-Typ, welche auf beiden Seiten des Schwebekanals (22) gebildet sind, in welcher...

Description

Die vorliegende Erfindung betrifft Schwebe-Gate-Speichereinrichtungen.
Die US 6 136 650 A offenbart eine Schwebe-Gate-Speichereinrichtung mit einer unteren Wortleitung, einer Schwebekanalschicht, welche einen Schwebekanal, einen Drain und eine Quelle aufweist und welche auf der unteren Wortleitung als obere Wortleitung gebildet ist und in einem Schwebezustand gehalten ist. In einem Schwebe-Gate, welches auf dem Schwebekanal gebildet ist, sind Daten speicherbar. Eine Bitleitung ist auf dem Schwebe-Gate parallel zur unteren Wortleitung gebildet, mittels der Daten in das Schwebe-Gate abhängig von den Pegeln der unteren Wortleitung und der oberen Wortleitung schreibbar sind. Daten in dem Schwebe-Gate sind entsprechend unterschiedlichen Kanalwiderständen lesbar, welche auf dem Schwebekanal abhängig von Polarisationszuständen der Ladung induziert sind, welche in dem Schwebe-Gate gespeichert sind.
Die US 5 889 302 A und die US 5 306 935 A offenbaren dreidimensionale Anordnungen von Schwebe-Gate-Speicherzellen.
Die US 6 154 391 A offenbart eine Schaltung für nicht-flüchtige Speicherzellen, die ein erstes Schaltelement zum selektiven Verbinden der Vielzahl von Speicherzellen mit einer Bitleitung als Reaktion auf ein erstes Auswahlsignal und ein zweites Schaltelement zum selektiven Verbinden der Vielzahl von Speicherzellen mit einer Leseleitung als Reaktion auf ein zweites Auswahlsignal aufweist.
Beschreibung des Standes der Technik
1 ist eine Querschnittszeichnung, welche eine Speicherzelle einer herkömmlichen Schwebe-Gate-Speichereinrichtung darstellt.
Eine Speicherzelle der herkömmlichen Schwebe-Gate-Speichereinrichtung weist auf: einen Drain-Bereich 4 vom N-Typ und einen Quellbereich 6 vom N-Typ, welche in einem Substrat 2 vom P-Typ gebildet sind, eine erste Isolierschicht 8, ein Schwebe-Gate 10, eine zweite Isolierschicht 12 und eine Wortleitung 14, welche sequenziell auf dem Kanalbereich gebildet sind.
In der oben beschriebenen Speicherzelle der herkömmlichen Schwebe-Gate-Speichereinrichtung wird ein Kanalwiderstand der Speicherzelle durch einen Zustand von Ladungen differenziert, welche in dem Schwebe-Gate 10 gespeichert sind.
D. h., da positive Kanalladungen in dem Kanal induziert werden, wenn Elektronen in dem Schwebe-Gate 10 gespeichert sind, wird die Speicherzelle bei einem hohen Widerstandszustand geschaltet.
In der Zwischenzeit werden negative Kanalladungen in dem Kanal induziert, wenn positive Löcher in dem Schwebe-Gate 10 gespeichert sind, so dass die Speicherzelle bei einem niedrigen Spannungszustand ausgeschaltet wird.
Auf diese Weise werden Daten in die Speicherzelle durch Auswählen der Arten von Ladungen des Schwebe-Gates 10 geschrieben, so dass die Speicherzelle als eine nichtflüchtige Speicherzelle betrieben werden kann.
Da jedoch die Speichercharakteristik abgeschwächt ist, wenn die Abmessung der Speicherzelle der herkömmlichen Schwebe-Gate-Speichereinrichtung kleiner wird, ist es schwierig, eine normale Operation bzw. normalen Betrieb auszuführen.
Speziell, da die Speichercharakteristik der Speicherzelle, welche eine Schwebe-Gate-Struktur im Nanobereich besitzt, auch bei einer Niedrigspannungsbeanspruchung schwächer wird, kann eine beliebige Spannung nicht an einer Wortleitung in einem Lesemodus angelegt werden.
Zusammenfassung der Erfindung
Entsprechend ist es eine Aufgabe der vorliegenden Erfindung, ein Speicherzellfeld, welches eine Vielzahl von Schwebe-Gate-Strukturen im Nanobereich besitzt, bei einer niedrigen Spannung zu betreiben.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüchen 1, 6 und 8 gelöst.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
Kurze Beschreibung der Zeichnungen
Andere Gesichtspunkte und Vorteile der vorliegenden Erfindung werden beim Lesen der nachfolgenden detaillierten Beschreibung und mit Bezug auf die Zeichnungen offensichtlich, in welchen:
1 eine Querschnittszeichnung ist, welche eine Speicherzelle einer herkömmlichen Schwebe-Gate-Speichereinrichtung darstellt;
2a eine Querschnittszeichnung ist, welche eine nicht zur Erfindung gehörige Einheitsspeicherzelle geschnitten in einer Richtung parallel zu einer Wortleitung in einer Schwebe-Gate-Speichereinrichtung darstellt;
2b eine Querschnittszeichnung ist, welche eine nicht zur Erfindung gehörige Einheitsspeicherzelle geschnitten in einer Richtung senkrecht zu einer Wortleitung in einer Schwebe-Gate-Speichereinrichtung zeigt;
2c ein Schaltbild ist, welches die Einheitsspeicherzelle der 2b darstellt;
3a und 3b Zeichnungen sind, welche Schreib- und Leseoperationen beim hohen Datenpegel ”1” einer Schwebe-Gate-Speichereinrichtung darstellt;
4a und 4b Zeichnungen sind, welche Schreib- und Leseoperationen bei einem niedrigen Datenpegel ”0” einer Schwebe-Gate-Speichereinrichtung darstellen;
5 eine Zeichnung der Layout-Projektionsebene ist, welche eine nicht zur Erfindung gehörige Schwebe-Gate-Speichereinrichtung zeigt;
6a eine Querschnittszeichnung in einer Richtung A-A' parallel zu einer Wortleitung WL der 5 ist;
6b eine Querschnittszeichnung in einer Richtung B-B' senkrecht zu einer Wortleitung WL der 5 ist;
7 eine Querschnittszeichnung ist, welche eine nicht zur Erfindung gehörige Schwebe-Gate-Speichereinrichtung darstellt, welche eine Vielfachschichtstruktur darstellt;
8 eine Zeichnung der Layout-Projektionsebene ist, welche eine Schwebe-Gate-Speichereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung zeigt;
9a eine Querschnittszeichnung in einer Richtung C-C' parallel zu einer Wortleitung WL der 8 ist;
9b eine Querschnittszeichnung in einer Richtung D-D' senkrecht zu einer Wortleitung WL der 8 ist;
10 eine Querschnittszeichnung ist, welche eine Schwebe-Gate-Speichereinrichtung darstellt, welche eine Vielfachschichtstruktur entsprechend einer anderen Ausführungsform der vorliegenden Erfindung darstellt;
11 eine Zeichnung ist, welche ein Einheitsspeicherzellfeld einer Schwebe-Gate-Speichereinrichtung darstellt;
12 eine Zeichnung ist, welche die Struktur der Speicherzellfelder einer Schwebe-Gate-Speichereinrichtung darstellt;
13 eine Zeichnung ist, welche eine Schreiboperation einer Schwebe-Gate-Speichereinrichtung darstellt;
14 ein Zeitablaufdiagramm ist, welches die Schreiboperation beim Datenwert ”1” der Schwebe-Gate-Speichereinrichtung darstellt;
15 ein Zeitablaufdiagramm ist, welches die Speicheroperation des Datenwertes ”1” und die Schreiboperation auf den Datenwert ”0” der Schwebe-Gate-Speichereinrichtung; und
16 ein Zeitablaufdiagramm ist, welches eine Abtast- bzw. Leseoperation von Daten darstellt, welche in einer Speicherzelle der Schwebe-Gate-Speichereinrichtung gespeichert sind.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Die vorliegende Erfindung wird im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
2a ist eine Querschnittszeichnung, welche eine Einheitsspeicherzelle darstellt, welche in einer Richtung parallel zu einer Wortleitung in einer Schwebe-Gate-Speichereinrichtung geschnitten ist.
In der Einheitsspeicherzelle ist eine untere Wortleitung 16 in der unteren Schicht gebildet, und eine obere Wortleitung ist in der oberen Schicht gebildet. Die untere Wortleitung 16 ist parallel zu der oberen Wortleitung 18 angeordnet und wird durch den gleichen Zeilenadressdecoder getrieben.
Eine erste Isolierschicht 20, ein Schwebekanal 22, eine zweite Isolierschicht 24, ein Schwebe-Gate 26 und eine dritte Isolierschicht 28 sind sequenziell auf der unteren Wortleitung 16 gebildet. Hier ist der Schwebekanal 22 durch einen Halbleiter vom P-Typ gebildet.
2b ist eine Querschnittszeichnung, welche die Einheitsspeicherzelle geschnitten in einer Richtung senkrecht zu der Wortleitung in der Schwebe-Gate-Speichereinrichtung darstellt.
In der Einheitsspeicherzelle ist die untere Wortleitung 16 in der unteren Schicht gebildet, und die obere Wortleitung 18 ist in der oberen Schicht gebildet. Die untere Wortleitung 16 ist parallel zu der oberen Wortleitung 18 angeordnet.
Die erste Isolierschicht 20, der Schwebekanal 22, die zweite Isolierschicht 24, das Schwebe-Gate 26 und die dritte Isolierschicht 28 sind sequenziell auf der unteren Wortleitung 16 gebildet. Hier sind ein Drain 30 vom N-Typ und eine Quelle 32 vom N-Typ auf beiden Seiten des Schwebekanals 22 gebildet.
Der Schwebekanal 22, der Drain 30 vom N-Typ und die Quelle 32 vom N-Typ sind aus wenigstens einem Material aus entweder Carbon-Nano-Röhre bzw. -Wanne, Silizium, Germanium u. a. gebildet.
Ein Kanalwiderstand der Einheitsspeicherzelle der Schwebe-Gate-Speichereinrichtung wird abhängig von einem Zustand der Ladungen verändert, welche in dem Schwebe-Gate 26 gespeichert sind.
Mit anderen Worten, da positive Kanalladungen in dem Kanal der Speicherzelle induziert sind, wenn Elektronen in dem Schwebe-Gate 26 gespeichert sind, wird die Speicherzelle bei einem hohen Kanalwiderstandszustandausgeschaltet.
Da in der Zwischenzeit negative Ladungen in dem Kanal induziert werden, wenn positive Löcher in dem Schwebe-Gate 26 gespeichert sind, wird die Speicherzelle bei einem niedrigen Kanalwiderstandszustand eingeschaltet.
Auf diese Weise werden Daten durch Auswählen der Arten von Ladungen des Schwebe-Gates 26 geschrieben, so dass die Speicherzelle wie eine nichtflüchtige Speicherzelle betrieben werden kann.
Die oben beschriebene Einheitsspeicherzelle, wird durch ein Symbol wiedergegeben, welches in 2c gezeigt ist.
3a und 3b sind Zeichnungen, welche Schreib- und Leseoperationen bei einem hohen Datenpegel ”1” einer Schwebe-Gate-Speichereinrichtung darstellen.
3a ist eine Zeichnung, welche die Schreiboperation bei einem hohen Datenpegel ”1” darstellt.
Eine positive Spannung +V ist an die untere Wortleitung 16 und eine negative Spannung –V ist an die obere Wortleitung 18 angelegt. Hier erhält der Drain-Bereich 30 und der Quellbereich 32 einen Erdspannungszustand GND.
In diesem Fall, wenn eine Spannung zwischen dem Schwebe-Gate 26 und dem Kanalbereich 22 durch Spannungsteilung eines Kondensators aus der ersten Isolierschicht 20, der zweiten Isolierschicht 24 und der dritten Isolierschicht 28 angelegt ist, werden Elektronen an den Kanalbereich 22 emittiert. Als Ergebnis werden positive Ladungen in dem Schwebe-Gate 26 angehäuft.
3b ist eine Zeichnung, welche die Leseoperation beim hohen Datenpegel ”1” darstellt.
Wenn eine Erdspannung GND an der unteren Wortleitung 16 und der oberen Wortleitung 18 angelegt ist, werden negative Ladungen in dem Kanalbereich 22 induziert, und der Drain-Bereich 30 und der Quellbereich 32 erhalten den Erdzustand, so dass der Kanalbereich 22 eingeschaltet wird.
Als Ergebnis kann der Datenwert ”1”, welcher in der Speicherzelle gespeichert ist, im Lesemodus gelesen werden. Wenn hier eine leichte Spannungsdifferenz an dem Drain-Bereich 30 und dem Quellbereich 32 angelegt ist, wird der Kanalbereich 22 eingeschaltet, so dass ein großer Betrag an Strom fließt.
4a und 4b sind Zeichnungen, welche Schreib- und Leseoperationen bei einem niedrigen Datenpegel ”0” einer Schwebe-Gate-Speichereinrichtung zeigen.
4a ist eine Zeichnung, welche die Schreiboperation bei einem niedrigen Datenwertpegel ”0” zeigt.
Wenn die Erdspannung GND an dem Drain-Bereich 30 und dem Quellbereich 32 angelegt ist und eine positive Spannung +V an der unteren Wortleitung 16 und der oberen Wortleitung 18 angelegt ist, wird der Kanal eingeschaltet, so dass ein Kanal mit der Erdspannung in dem Kanal gebildet ist.
Da eine hohe Spannungsdifferenz zwischen der Erdspannung des Kanals und der positiven Spannung +V der oberen Wortleitung 18 gebildet ist, bewegen sich Elektronen des Kanalbereichs in Richtung zum Schwebe-Gate 26, so dass Elektronen in dem Schwebe-Gate 26 angehäuft sind.
Wenn in der Zwischenzeit die positive Spannung +V an dem Drain-Bereich 30 und dem Quellbereich 32 angelegt ist, während der hohe Datenpegel ”1” in dem Schwebe-Gate 26 gespeichert ist, wird der Kanal ausgeschaltet, so dass der Kanal der Erdspannung nicht in dem Kanal gebildet wird.
Da es keinen Spannungsunterschied zwischen der positiven Spannung des Kanals im Schwebezustand und der positiven Spannung +V der oberen Wortleitung 18 gibt, bewegen sich die Elektronen nicht in Richtung zum Schwebe-Gate 26.
Als Ergebnis verbleibt das Schwebe-Gate 26 in dem vorherigen Zustand. D. h., da der vorher gespeicherte hohe Datenpegel ”1” beibehalten wird, wird der hohe Datenpegel ”1” in alle Speicherzellen geschrieben, und der niedrige Datenpegel ”0” wird selektiv geschrieben.
4b ist eine Zeichnung, welche die Schreiboperation des niedrigen Datenpegels ”0” darstellt.
Wenn die Erdspannung GND an der unteren Wortleitung 16 und der oberen Wortleitung 18 angelegt ist und eine leichte Spannungsdifferenz zwischen dem Drain-Bereich 30 und dem Quellbereich 32 angelegt ist, ist der Kanal ausgeschaltet, so dass ein kleiner Betrag an Strom fließt.
Im Lesemodus sind die untere Wortleitung 16 und die obere Wortleitung im Erdspannungszustand. Als Ergebnis, da eine Spannungsbeanspruchung nicht an dem Schwebe-Gate 26 angelegt ist, ist die Speichercharakteristik der Speicherzelle verbessert.
5 ist eine Zeichnung einer Layout-Projektionsebene, welche eine Schwebe-Gate-Speichereinrichtung darstellt.
Mit Bezug auf 5 sind eine Vielzahl von Einheitsspeicherzellen UC dort angeordnet, wo eine Vielzahl von Wortleitungen WL und eine Vielzahl von Bitleitungen BL sich kreuzen.
Die obere Wortleitung WL ist parallel zu der unteren Wortleitung BWL in der gleichen Richtung angeordnet und senkrecht zu der Bitleitung BL platziert.
6a ist eine Querschnittszeichnung in einer Richtung A-A' parallel zu einer Wortleitung WL der 5.
Mit Bezug auf 6a ist eine Vielzahl von Einheitsspeicherzellen UC zwischen der gleichen unteren Wortleitung 16 BLW_1 und der oberen Wortleitung 18 WL_1 in Spaltenrichtung gebildet.
6b ist eine Querschnittszeichnung in einer Richtung B-B' senkrecht zu einer Wortleitung WL der 5.
Mit Bezug auf 6b ist eine Vielzahl von Einheitsspeicherzellen UC in der gleichen Bitleitung BL_1 in Zeilenrichtung gebildet.
7 ist eine Querschnittszeichnung, welche eine Schwebe-Gate-Speichereinrichtung darstellt, welche eine Vielfachschichtstruktur besitzt.
Mit Bezug auf 7 ist eine Vielzahl von Zelloxidschichten COL_1~COL_4 gebildet, und eine Vielzahl von Schwebe-Gate-Zellfeldern ist in Querschnittsrichtung aufgebracht. Als Ergebnis kann die integrierte Kapazität der Zellen in dem gleichen Feld entsprechend der Anzahl der aufgebrachten Zellfelder erhöht werden.
8 ist eine Zeichnung der Layout-Ebene, welche eine Schwebe-Gate-Speichereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung darstellt.
Mit Bezug auf 8 wird die untere Wortleitung 16 BWL_S im Allgemeinen in einem vorher festgelegten Zellfeldbereich benutzt, obwohl 8 ähnlich zu 5 ist. Die Schwebe-Gate-Speichereinrichtung der 8 weist eine Vielzahl von oberen Wortleitungen 18 WL in Spaltenrichtung, eine Vielzahl von Bitleitungen BL in Spaltenrichtung und eine Vielzahl von Einheitsspeicherzellen UC auf, welche dort angeordnet sind, wo die Vielzahl der oberen Wortleitungen 18 WL und die Vielzahl der Bitleitungen BL sich kreuzen.
9a ist eine Querschnittszeichnung in einer Richtung C-C' parallel zu einer Wortleitung WL der 8.
Mit Bezug auf 9a ist eine Vielzahl von Einheitsspeicherzellen UC zwischen der gleichen unteren Wortleitung 16 BWL_1 und der gleichen oberen Wortleitung 18 WL_1 in Spaltenrichtung gebildet.
9b ist eine Querschnittszeichnung in einer Richtung D-D' senkrecht zu einer Wortleitung WL der 8.
Mit Bezug auf 9b ist eine Vielzahl von Einheitsspeicherzellen UC in der gleichen Bitleitung BL_1 in Spaltenrichtung gebildet. Hier ist die untere Wortleitung 16 BWL_S wie gewohnt angeschlossen bzw. verbunden.
10 ist eine Querschnittszeichnung, welche eine Schwebe-Gate-Speichereinrichtung darstellt, welche eine Vielfachschichtstruktur entsprechend einer anderen Ausführungsform der vorliegenden Erfindung besitzt.
Mit Bezug auf 10 ist das Einheitszellenfeld der 8 als eine Vielfachschichtstruktur aufgebracht. Jedes der Einheitszellfelder ist durch eine Vielzahl von Zelloxidschichten COL1~COL4 getrennt.
Obwohl das Beispiel dargestellt wird, bei welchem der Drain-Bereich 30 vom N-Typ und der Quellbereich 32 vom N-Typ auf beiden Seiten des Kanalbereiches 22 vom P-Typ gebildet sind, kann ein Drain-Bereich vom P-Typ und ein Quellbereich vom P-Bereich auf beiden Seiten des Kanalbereiches 22 vom P-Typ gebildet werden.
11 ist eine Zeichnung, welche ein Einheitsspeicherzellfeld 34 einer Schwebe-Gate-Speichereinrichtung darstellt.
In der Ausführungsform weist das Einheitsspeicherfeld 34 der 11 eine Vielzahl von Speicherzellen Q1~Qm, welche seriell verbunden sind, und Schaltelemente N1, N2 auf. Hier besitzt das erste Schaltelement N1 ein Gate, um ein erstes Auswahlsignal SEL_1 zu empfangen, um selektiv die Speicherzelle Q1 mit der Bitleitung BL zu verbinden, und das zweite Schaltelement N2 besitzt ein Gate, um ein zweites Auswahlsignal SEL_2 zu empfangen, um selektiv die Speicherzelle Qm mit einer Leseleitung S/L zu verbinden.
Die Vielzahl der Speicherzellen Q1~Qm, welche seriell zwischen den Schaltelementen N1 und N2 verbunden sind, führt eine selektive Schaltoperation über eine Vielzahl von oberen Wortleitungen WL_1~WL_m und eine Vielzahl von unteren Wortleitungen BWL_1~BWL_m aus, welche durch den gleichen Zeilenadressdecoder getrieben werden. Hier wird die detaillierte Struktur jeder Speicherzelle Q1~Qm in den 2a und 2b gezeigt.
12 ist eine Zeichnung, welche die Struktur der Speicherzellfelder einer Schwebe-Gate-Speichereinrichtung zeigt.
In der Ausführungsform beinhaltet die Schwebe-Gate-Speichereinrichtung der 12 eine Vielzahl von Einheitsspeicherzellfeldern 34, welche wie gewohnt mit einer Vielzahl von Bitleitungen BL_1~BL_m in Spaltenrichtung verbunden sind, und gewöhnlich mit einer Vielzahl von oberen Wortleitungen WL_1~WL_m, einer Vielzahl von unteren Wortleitungen BWL_1~BWL_m, einer Vielzahl von ersten Auswahlsignalen SEL_11~SEL_1n, einer Vielzahl von zweiten Auswahlsignalen SEL_21~SEL_2n und einer Vielzahl von Leseleitungen S/L_1~S/L_n in Zeilenrichtung. Hier ist die Vielzahl der Bitleitungen BL_1~BL_n eins zu eins mit einer Vielzahl von Leseverstärkern 36 verbunden.
13 ist eine Zeichnung, welche eine Schreiboperation einer Schwebe-Gate-Speichereinrichtung zeigt.
In der Schwebe-Gate-Speichereinrichtung kann ein Schreiboperationszyklus in zwei Unteroperationsbereiche aufgeteilt werden. D. h., der Datenwert ”1” wird in den ersten Unteroperationsbereich geschrieben. In dem zweiten Unteroperationsbereich bleibt der Datenwert ”1”, welcher in dem ersten Unteroperationsbereich geschrieben ist, bewahrt, oder der Datenwert ”0” wird geschrieben.
Wenn eine hohe Spannung an der Bitleitung BL in einer vorher festgelegten Periode angelegt ist, wenn es erforderlich ist, dass der Datenwert ”1” bewahrt wird, kann ein Wert mit dem Datenwert ”1”, welcher in dem ersten Unteroperationsbereich geschrieben ist, in der Speicherzelle bewahrt werden.
14 ist ein Zeitablaufdiagramm, welches die Schreiboperation des Datenwerts ”1” der Schwebe-Gate-Speichereinrichtung darstellt. Hier zeigt 14 ein Beispiel, in welchem die erste Speicherzelle Q1 des ersten Einheitsspeicherzellfeldes 34 der 12 ausgewählt ist.
Zuerst sind in einer Periode t0, welche eine Voraufladeperiode der Speicherzelle ist, alle Signale und Leitungen auf die Erdspannung VSS voraufgeladen.
In einer Periode t1, wenn das erste Auswahlsignal SEL_1 und das zweite Auswahlsignal SEL_2 nach ”hoch” übergehen, um die Schaltelemente N1 und N2 anzuschalten, wird die Bitleitung BL_1 mit einer Quelle der Speicherzelle Q1 verbunden, und die Leseleitung S/L wird mit einem Drain der Speicherzelle Qm verbunden. Hier verbleiben die Vielzahl der oberen Wortleitungen WL_1~WL_m, die Vielzahl der unteren Wortleitungen BWL_1~BWL_m, die Bitleitung BL_1 und die Leseleitung S/L_1 auf einem niedrigen Pegel.
In einer Periode t2 gehen die übrigen unteren Wortleitungen BWL_2~BWL_m, außer der unteren Wortleitung BWL_1, welche mit der ausgewählten Speicherzelle Q1 verbunden ist, nach ”hoch” über. Als Ergebnis sind alle Speicherzellen Q2~Qm außer der ausgewählten Speicherzelle Q1 eingeschaltet, so dass die Quelle der ausgewählten Speicherzelle Q1 mit einer Erdspannung VSS verbunden wird.
Wenn eine negative Spannung VNEG an die Wortleitung WL_1 angelegt ist, welche in einer Periode t3 mit der ausgewählten Speicherzelle Q1 verbunden ist, und die untere Wortleitung BWL_1 nach ”hoch” in einer Periode t4 übergeht, wie in 3a gezeigt wird, werden Elektronen von dem Schwebe-Gate 26 durch Spannungsteilung der oberen Wortleitung WL_1 und der unteren Wortleitung BWL_1 emittiert, so dass der Datenwert ”1” geschrieben wird.
Wenn die obere Wortleitung WL_1 und die untere Wortleitung BWL_1 in einer Periode t5 zum Erdspannungspegel VSS übergehen und die übrigen unteren Wortleitungen BWL_2~BWL_m zur Erdspannung VSS in einer Periode t6 übergehen, werden die übrigen Speicherzellen Q2~Qm, außer der ausgewählten Speicherzelle Q1, ausgeschaltet.
In einer Periode t7 werden das erste Auswahlsignal SEL_1 und das zweite Auswahlsignal SEL_2 zum niedrigen Pegel übergeführt, die Schaltelemente N1 und N2 werden ausgeschaltet, so dass die Schreiboperation vollendet ist.
15 ist ein Zeitablaufdiagramm, welches die Speicheroperation des Datenwertes ”1” und die Schreiboperation auf den Datenwert ”0” der Schwebe-Gate-Speichereinrichtung zeigt.
15 zeigt ein Beispiel, in welchem die erste Speicherzelle Q1 des ersten Einheitsspeicherzellfeldes 34 der 12 ausgewählt ist.
Zuerst sind in einer Periode t0, welche eine Voraufladeperiode der Speicherzelle ist, alle Signale und Leitungen auf die Erdspannung VSS voraufgeladen.
In einer Periode t1, wenn das erste Auswahlsignal SEL_1 nach ”hoch” übergeht, wird das erste Schaltelement N1 eingeschaltet, so dass die Bitleitung BL_1 mit der Quelle der ausgewählten Speicherzelle Q1 verbunden wird.
Hier verbleiben das zweite Auswahlsignal SEL_2, die Vielzahl der oberen Wortleitungen WL_1~WL_m, die Vielzahl der unteren Wortleitungen BWL_1~BWL_m, die Bitleitung BL_1 und die Leseleitung S/L_1 auf dem niedrigen Pegel.
In einer Periode t2 gehen alle unteren Wortleitungen BWL_1~BWL_m nach ”hoch” über. Als Ergebnis werden alle Speicherzellen Q1~Qm eingeschaltet, um über die unteren Wortleitungen BWL_1~BWL_m mit der Bitleitung BL verbunden zu werden, so dass die Daten, welche an die Bitleitung BL angelegt sind, an alle Speicherzellen Q1~Qm übertragen werden.
In einer Periode t3 verbleibt die Bitleitung BL_1 im Erdspannungszustand VSS, wenn der Datenwert, welcher in die ausgewählte Speicherzelle Q1 zu schreiben ist, ”0” ist, und die Bitleitung BL_1 geht nach ”hoch” über, wenn es erforderlich ist, dass der Datenwert ”1”, welcher in der ausgewählten Speicherzelle Q1 gespeichert ist, beizubehalten ist.
In einer Periode t4, wenn die untere Wortleitung WL_1, welche mit der ausgewählten Speicherzelle Q1 verbunden ist, nach ”hoch” übergeht, wie dies in 4a gezeigt wird, werden Elektronen in dem Kanalbereich 22 vom P-Typ der ausgewählten Speicherzelle Q1 durch die obere Wortleitung WL_1 angehäuft. Wenn eine positive Spannung an die obere Wortleitung WL_1 angelegt wird, um eine Schwellwertspannungsdifferenz zu erzeugen, werden dadurch Kanalelektronen in das Schwebe-Gate 26 eingeführt. Als Ergebnis wird der Datenwert ”0” in die ausgewählte Speicherzelle Q1 geschrieben.
Wenn in der Zwischenzeit es erforderlich ist, dass der Datenwert ”1”, welcher in der ausgewählten Speicherzelle gespeichert ist, beizubehalten ist, wird eine Spannung mit hohem Pegel an der Bitleitung BL_1 angelegt, so dass eine Spannung der Bitleitung BL_1 an die ausgewählte Speicherzelle Q1 angelegt wird. Als Ergebnis kann der Datenwert ”1” bewahrt werden, da Elektronen davon abgehalten werden, in dem Kanalbereich 22 gebildet zu werden.
Die obere Wortleitung WL_1 wird wieder in einer Periode t5 auf den Erdspannungszustand VSS übergeführt, und alle unteren Wortleitungen BWL_1~BWL_m und die Bitleitung BL_1 werden in einer Periode t6 auf den Erdspannungszustand VSS übergeführt, so dass alle Speicherzellen Q1~Qm ausgeschaltet werden.
In einer Periode t7, wenn das Auswahlsignal SEL_1 zum niedrigen Pegel übergeht, wird das Schaltelement N21 ausgeschaltet, um die Schreiboperation zu vollenden.
16 ist ein Zeitablaufdiagramm, welches eine Leseoperation der Daten darstellt, welche in einer Speicherzelle der Schwebe-Gate-Speichereinrichtung gespeichert sind. Hier zeigt 16 ein Beispiel, in welchem die erste Speicherzelle Q1 des ersten Einheitsspeicherzellfeldes 34 der 6 ausgewählt ist.
Zuerst sind in einer Periode t0, welche eine Voraufladeperiode der Speicherzelle ist, alle Signale und Leitungen auf die Erdspannung VSS voraufgeladen.
In einer Periode t1, wenn das erste Auswahlsignal SEL_1 und das zweite Auswahlsignal SEL_2 zum hohen Pegel übergehen, so dass die Schaltelemente N1 und N2 eingeschaltet werden, wird die Bitleitung BL_1 mit der Quelle der ausgewählten Speicherzelle Q1 verbunden, und die Leseleitung S/L wird mit dem Drain der Speicherzelle Qm verbunden. Hier verbleibt die Vielzahl der oberen Wortleitungen WL_1~WL_m, die Vielzahl der unteren Wortleitungen BWL_1~BWL_m, die Bitleitung BL_1 und die Leseleitung S/L_1 auf dem niedrigen Pegel.
In einer Periode t2 gehen die übrigen unteren Wortleitungen BWL_2~BWL_m außer der unteren Wortleitung BWL_1, welche mit der ausgewählten Speicherzelle Q1 verbunden ist, zum hohen Pegel über. Als Ergebnis sind alle Speicherzellen Q2~Qm, außer der ausgewählten Speicherzelle Q1, eingeschaltet, so dass die Quelle der ausgewählten Speicherzelle Q1 mit der Erdspannung verbunden wird.
Hier verbleiben alle Wortleitungen WL_1~WL_m im Erdspannungszustand VSS, so dass das Fließen von Strom zwischen der Bitleitung BL_1 und der Leseleitung S/L abhängig von der Polarität, welche in der ausgewählten Speicherzelle Q1 gebildet ist, festgelegt wird.
In einer Periode t3 wird das Leseverstärker-Freigabesignal S/A zu einem hohen Pegel übergeführt, um den Leseverstärker 36 zu betreiben. Wenn eine Lesespannung VS an die Bitleitung BL_1 angelegt ist, dann wird das Fließen des Stromes in der Bitleitung BL_1 abhängig von der Polarität der ausgewählten Speicherzelle Q1 bestimmt.
D. h., wie in 3b gezeigt wird, wenn ein Strom an der Bitleitung BL_1 angelegt ist, ist davon auszugehen, dass der Datenwert ”1” in der ausgewählten Speicherzelle Q1 gespeichert wird.
Auf der anderen Seite, wie in 4b gezeigt wird, wenn kein Strom oberhalb eines vorher festgelegten Wertes an der Bitleitung BL_1 angelegt ist, ist davon auszugehen, dass der Datenwert ”0” in der ausgewählten Speicherzelle Q1 gespeichert wird.
In einer Periode t4, wenn das Leseverstärker-Freigabesignal S/A an dem Erdspannungspegel angelegt ist, so dass die Operation des Leseverstärkers 36 gestoppt wird, geht die Bitleitung BL_1 zum niedrigen Pegel über, um die Leseoperation zu vollenden.
In einer Periode t5 gehen die unteren Wortleitungen BWL_2~BWL_m, außer der unteren Wortleitung BWL_1, welche mit der ausgewählten Speicherzelle Q1 verbunden ist, zum niedrigen Pegel über, und alle Speicherzellen Q1~Qm werden ausgeschaltet.
In einer Periode t6 gehen das erste Auswahlsignal SEL_1 und das zweite Auswahlsignal SEL_2 zum niedrigen Pegel über, so dass die Schaltelemente N1 und N2 ausgeschaltet werden.
Als Ergebnis werden die Daten der Zelle nicht zerstört, indem eine NDRO (Non Destructive Read Out bzw. nicht zerstörendes Auslesen) im Lesemodus benutzt wird.
Wie oben beschrieben, besitzt eine Schwebe-Gate-Speichereinrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung eine Speicherzellenstruktur, wobei ein Schwebe-Gate im Nanobereich benutzt wird, um ein Verkleinerungs- bzw. Skalierungsphänomen zu überwinden.
Zusätzlich werden in der Schwebe-Gate-Speichereinrichtung eine Vielzahl von Schwebe-Gate-Zellfeldern vertikal aufgebracht, indem eine Vielzahl von Zelloxidschichten benutzt wird, um die zellintegrierte Kapazität entsprechend der Anzahl der aufgebrachten Zellfelder zu verbessern.

Claims

Schwebe-Gate-Speichereinrichtung, welche aufweist: ein Einheitsspeicherzellfeld (34), welches eine Vielzahl von Schwebe-Gate-Speicherzellen (Q1~Qm) beinhaltet; und eine untere Wortleitung (16; BWL_S), welche unter dem Einheitsspeicherzellfeld (34) angeordnet ist, wobei jede der Vielzahl von Schwebe-Gate-Speicherzellen (Q1~Qm) aufweist: eine erste Isolierschicht (20), welche auf der unteren Wortleitung (16; BWL_S) gebildet ist; einen Schwebekanal (22) vom P-Typ, welcher auf der ersten Isolierschicht (20) gebildet ist und in einem Schwebezustand gehalten wird; eine zweite Isolierschicht (24), welche auf dem Schwebekanal (22) vom P-Typ gebildet ist; ein Schwebe-Gate (26), welches auf der zweiten Isolierschicht (24) gebildet ist, wo Ladungen gespeichert werden; eine dritte Isolierschicht (28), welche auf dem Schwebe-Gate (26) gebildet ist; eine obere Wortleitung (18), welche auf der dritten Isolierschicht (28) gebildet ist; und einen Drain-Bereich (30) vom N-Typ und einen Quellbereich (32) vom N-Typ, welche auf beiden Seiten des Schwebekanals (22) gebildet sind, in welcher Daten in das Schwebe-Gate (26) abhängig von Pegeln der unteren Wortleitung (16; BWL_S) und der oberen Wortleitung (18) geschrieben werden, wobei Daten entsprechend zu unterschiedlichen Kanalwiderständen gelesen werden, welche auf dem Schwebekanal (22) abhängig von Polarisationszuständen von Ladungen induziert sind, welche in dem Schwebe-Gate (26) gespeichert sind, und wobei die Vielzahl der Schwebe-Gate-Speicherzellen (Q1~Qm) in dem Einheitsspeicherzellfeld (34) gemeinsam elektrisch mit der unteren Wortleitung (16; BWL_S) verbunden ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 1, in welcher die Schwebekanalschicht aus wenigstens einem Material aus entweder einer Carbon-Nano-Röhre, Silizium, Germanium oder einem organischen Halbleiter gebildet ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 1, in welcher der Schwebekanal (22) ausgeschaltet ist, wenn Elektronen in dem Schwebe-Gate (26) gespeichert sind, so dass positive Ladungen in den Kanalbereich induziert werden, um einen hohen Widerstandszustand zu verursachen.
Schwebe-Gate-Speichereinrichtung nach Anspruch 1, in welcher der Schwebekanal (22) eingeschaltet ist, wenn positive Löcher in dem Schwebe-Gate (26) gespeichert sind, so dass negative Ladungen in dem Kanalbereich induziert werden, um einen niedrigen Widerstandszustand zu verursachen.
Schwebe-Gate-Speichereinrichtung nach Anspruch 1, in welcher das Schwebe-Gate (22) eine positive Spannung an den Drain (30) und die Quelle (32) anlegt, während eine positive Spannung an der unteren Wortleitung (16) und der oberen Wortleitung (18) angelegt ist, so dass vorher gespeicherte Daten mit hohem Pegel beibehalten werden.
Schwebe-Gate-Speichereinrichtung, welche aufweist: eine Vielzahl von Einheitsspeicherzellfeldern (34), in welcher jedes eine Vielzahl von Schwebe-Gate-Speicherzellen (Q1–Qm) beinhaltet; und eine Vielzahl von unteren Wortleitungen (16; BWL_S), welche jeweils unter einer der Vielzahl von Einheitsspeicherzellfeldern (34) angeordnet sind, in welcher jede Schwebe-Gate-Speicherzelle aufweist: eine erste Isolierschicht (20), welche auf jeweils einer der Vielzahl der unteren Wortleitungen (16; BWL_S) gebildet ist; einen Schwebekanal (22) vom P-Typ, welcher auf der ersten Isolierschicht (20) gebildet ist und in einem Schwebezustand gehalten wird; eine zweite Isolierschicht (24), welche auf dem Schwebekanal (22) vom P-Typ gebildet ist; ein Schwebe-Gate (26), welches auf der zweiten Isolierschicht (24) gebildet ist und in dem Ladungen gespeichert werden; eine dritte Isolierschicht (20), welche auf dem Schwebe-Gate (26) gebildet ist; eine obere Wortleitung (18), welche auf der dritten Isolierschicht (28) gebildet ist; und einen Drain-Bereich (30) vom N-Typ und einen Quellbereich (32) vom N-Typ, welche auf beiden Seiten des Schwebekanals (22) gebildet sind, in welcher Daten in das Schwebe-Gate (26) abhängig von Pegeln einer der Vielzahl der unteren Wortleitungen (16; BWL_S) und der oberen Wortleitung (18) geschrieben werden, und wobei Daten entsprechend zu unterschiedlichen Kanalwiderständen gelesen werden, welche auf dem Schwebekanal (22) abhängig von Polarisationszuständen von Ladungen induziert sind, welche in dem Schwebe-Gate (26) gespeichert sind, und wobei die Vielzahl der Schwebe-Gate-Speicherzellen (Q1–Qm) in jedem der Vielzahl der Einheitsspeicherzellfelder (34) gemeinsam elektrisch mit der jeweiligen der Vielzahl der unteren Wortleitungen (16; BWL_S) verbunden ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 6, in welcher die Vielzahl der Einheitsspeicherzellfelder (34) durch eine Zellfeld-Isolierschicht (COL_1–COL_3) jeweils getrennt ist.
Schwebe-Gate-Speichereinrichtung, welche aufweist: eine Vielzahl von oberen Wortleitungen (WL_1–WL_m), welche parallel mit einer unteren Wortleitung (16; BWL_S) in Zeilenrichtung angeordnet sind; eine Vielzahl von Bitleitungen (BL_1–BL_n), welche in einer Spaltenrichtung angeordnet sind; eine Vielzahl von Leseleitungen (S/L_1–S/L_n), welche senkrecht zu der Vielzahl der Bitleitungen (BL_1–BL_n) angeordnet sind; eine Vielzahl von Speicherzellfeldern (34), welche dort angeordnet sind, wo sich die Vielzahl der oberen Wortleitungen (WL_1–WL_m) und die Vielzahl der Bitleitungen (BL_1–BL_n) kreuzen; und eine Vielzahl von Leseverstärkern (36), eins zu eins der Vielzahl von Bitleitungen (BL_1–BL_n) entsprechend, um Daten in der Bitleitung (BL_1–BL_n) zu lesen und zu verstärken, in welcher jedes aus der Vielzahl der Speicherzellfelder (34) aufweist: eine Vielzahl von seriell verbundenen Speicherzellen (Q1–Qm), in welchen Daten, welche über eine Bitleitung (BL_1–BL_n) angelegt sind, in einem Schwebe-Gate (26) gespeichert werden, abhängig von Potenzialen, welche an eine obere Wortleitung (WL_1–WL_m) und die untere Wortleitung (16; BWL_S) angelegt sind, oder Daten, welche in dem Schwebe-Gate (26) gespeichert sind, an die Bitleitung (BL_1–BL_n) ausgegeben werden; ein erstes Schaltelement (N1) zum selektiven Verbinden der Vielzahl von Speicherzellen (Q1–Qm) mit einer Bitleitung (BL_1–BL_n) in Antwort auf ein erstes Auswahlsignal (SEL_1); und ein zweites Schaltelement (N2) zum selektiven Verbinden der Vielzahl von Speicherzellen (Q1–Qm) an eine Leseleitung (S/L_1–S/L_n) in Antwort auf ein zweites Auswahlsignal (SEL_2), in welcher jede aus der Vielzahl der Speicherzellen (Q1–Qm) aufweist: eine erste Isolierschicht (20), welche auf der unteren Wortleitung (16; BWL_S) gebildet ist; einen Schwebekanal (22) vom P-Typ, welcher auf der ersten Isolierschicht (20) gebildet ist, dessen Widerstand abhängig von der Polarität des Schwebe-Gates (26) änderbar ist; einen Drain (30) vom N-Typ und eine Quelle (32) vom N-Typ, welche auf beiden Seiten des Schwebekanals (22) vom P-Typ gebildet sind; eine zweite Isolierschicht (24), welche auf dem Schwebekanal (22) vom P-Typ gebildet ist; ein Schwebe-Gate (26), welches auf der zweiten Isolierschicht (24) gebildet ist; und eine dritte Isolierschicht (28), welche auf dem Schwebe-Gate (26) und unter der oberen Wortleitung (WL_1–WL_m) gebildet ist, wobei die Vielzahl der Schwebe-Gate-Speicherzellen (Q1–Qm) in jedem der Vielzahl der Speicherzellfelder (34) gemeinsam elektrisch mit der unteren Wortleitung (16; BWL_S) verbunden ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 8, in welcher das erste Schaltelement (N1) und das zweite Schaltelement (N2) eingeschaltet bleiben, eine negative Spannung an der oberen Wortleitung (WL_1–WL_m) angelegt ist, eine positive Spannung an der unteren Wortleitung (16; BWL_S) angelegt ist, eine Erdspannung an der Bitleitung (BL_1–BL_n) und der Leseleitung (S/L_1–S/L_n) angelegt ist, so dass Daten mit hohem Pegel in die ausgewählte Speicherzelle geschrieben werden.
Schwebe-Gate-Speichereinrichtung nach Anspruch 9, in welcher eine Erdspannung mit der oberen Wortleitung (WL_1–WL_m) der anderen Speicherzellen als der ausgewählten Speicherzelle des Speicherzellfeldes verbunden ist, welches mit der Speicherzelle verbunden ist, und eine positive Spannung an der unteren Wortleitung (16; BWL_S) angelegt ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 8, in welcher, das erste Schaltelement (N1) eingeschaltet bleibt, das zweite Schaltelement (N2) ausgeschaltet bleibt, eine positive Spannung an die obere Wortleitung (WL_1–WL_m) und die untere Wortleitung (16; BWL_S) angelegt ist und eine positive Spannung an der Bitleitung (BL_1–BL_n) angelegt ist, so dass Daten mit hohem Pegel, welche in der ausgewählten Speicherzelle gespeichert sind, beibehalten werden.
Schwebe-Gate-Speichereinrichtung nach Anspruch 11, in welcher eine Erdspannung mit der oberen Wortleitung (WL_1–WL_m) der anderen Speicherzellen als der ausgewählten Speicherzelle in dem Speicherzellfeld verbunden ist, welches mit der ausgewählten Speicherzelle verbunden ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 8, in welcher das erste Schaltelement (N1) eingeschaltet bleibt, das zweite Schaltelement (N2) ausgeschaltet bleibt, eine positive Spannung an der oberen Wortleitung (WL_1–WL_m) und der unteren Wortleitung (16; BWL_S) angelegt ist und eine Erdspannung mit der Bitleitung (BL_1–BL_n) verbunden ist, so dass Daten mit niedrigem Pegel in die ausgewählte Speicherzelle geschrieben werden.
Schwebe-Gate-Speichereinrichtung nach Anspruch 13, in welcher eine Erdspannung mit der oberen Wortleitung (WL_1–WL_m) der anderen Speicherzellen als der ausgewählten Speicherzelle in dem Speicherzellfeld verbunden ist, welche mit der ausgewählten Speicherzelle verbunden ist.
Schwebe-Gate-Speichereinrichtung nach Anspruch 8, in welcher das erste Schaltelement (N1) und das zweite Schaltelement (N2) eingeschaltet bleiben, eine Erdspannung mit der oberen Wortleitung (WL_1–WL_m), der unteren Wortleitung (16; BWL_S) und der Leseleitung (S/L_1–S/L_n) verbunden ist und eine Lesespannung an die Bitleitung (BL_1–BL_n) angelegt ist, so dass Daten, welche in der ausgewählten Speicherzelle gespeichert sind, gelesen werden.
Schwebe-Gate-Speichereinrichtung nach Anspruch 15, in welcher eine Erdspannung mit der oberen Wortleitung (WL_1–WL_m) der anderen Speicherzellen als der ausgewählten Speicherzelle in dem Speicherzellfeld verbunden ist, welches mit der ausgewählten Speicherzelle verbunden ist.