DE102005011300B4 - Vorspannungsschaltung, Festkörper-Abbildungssystem und zugehöriges Herstellungsverfahren - Google Patents

Vorspannungsschaltung, Festkörper-Abbildungssystem und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102005011300B4
DE102005011300B4 DE102005011300A DE102005011300A DE102005011300B4 DE 102005011300 B4 DE102005011300 B4 DE 102005011300B4 DE 102005011300 A DE102005011300 A DE 102005011300A DE 102005011300 A DE102005011300 A DE 102005011300A DE 102005011300 B4 DE102005011300 B4 DE 102005011300B4
Authority
DE
Germany
Prior art keywords
gate electrode
layer
bias
bias circuit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005011300A
Other languages
English (en)
Other versions
DE102005011300A1 (de
Inventor
Jeong-ho Suwon Lyu
Jung-hyun Suwon Nam
Jae-seob Anyang Roh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005011300A1 publication Critical patent/DE102005011300A1/de
Application granted granted Critical
Publication of DE102005011300B4 publication Critical patent/DE102005011300B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorspannungsschaltung für ein ladungsgekoppeltes Bauelement (CCD) mit photoelektrischen Umwandlungsbereichen, gekennzeichnet durch einen oder mehrere Transistoren (30) und eine nichtflüchtige Speicherzelle (40), die seriell zwischen einen ersten elektrischen Potentialknoten (VDD) und einen zweiten elektrischen Potentialknoten (GND) eingeschleift sind und so konfiguriert sind, dass sie eine Vorspannung an einem Knoten zwischen dem nichtflüchtigen Speicher und dem oder einem der mehreren Transistoren erzeugen.

Description

  • Die Erfindung bezieht sich auf eine Vorspannungsschaltung für ein ladungsgekoppeltes Bauelement (CCD), auf ein Festkörper-Abbildungssystem, das eine derartige Vorspannungsschaltung beinhaltet, sowie auf ein zugehöriges Herstellungsverfahren.
  • Ein typisches CCD beinhaltet eine Mehrzahl von photoelektrischen Umwandlungsbereichen, eine Mehrzahl von vertikalen Ladungstransmissionsbereichen, einen horizontalen Ladungstransmissionsbereich und einen floatenden Diffusionsbereich. Die photoelektrischen Umwandlungsbereiche, z. B. Photodiodenbereiche, sind typischerweise in einer Matrix mit regelmäßigen Intervallen angeordnet und wandeln optische Signale in elektrische Signale um, um Ladungen zu erzeugen. Die vertikalen Ladungstransmissionsbereiche sind typischerweise zwischen den photoelektrischen Umwandlungsbereichen ausgebildet und transmittieren die in den photoelektrischen Umwandlungsbereichen erzeugten Ladungen durch Takten von Gateelektroden in einer vertikalen Richtung, d. h. Spaltenrichtung. Der horizontale Ladungstransmissionsbereich transmittiert die vertikal transmittierten Ladungen typischerweise in einer horizonta len Richtung, d. h. Zeilenrichtung. Der floatende Diffusionsbereich erfasst die transmittierten Ladungen und gibt sie an einen peripheren Schaltkreis ab.
  • CCDs wurden verbreitet in Kameras, Camcordern, Multimediaanwendungen und Geschlossenkreis-Fernsehern (CCTVs) eingesetzt. Insbesondere hat die Verwendung von CCDs mit Mikrolinsen zugenommen, da die Abmessung von CCDs abgenommen und die Anzahl von Pixeln in CCDs zugenommen hat.
  • 1 ist eine Querschnittansicht eines herkömmlichen CCD, das Mikrolinsen verwendet. In einem n-leitenden Halbleitersubstrat 1 ist eine p-leitende Mulde 2 ausgebildet, und vertikale Ladungstransmissionsbereiche 4 sind in der p-leitenden Mulde 2 zwischen Photodiodenbereichen 3 ausgebildet. Eine Kanalstoppschicht 5 dient als eine elektrische Potentialbarriere zwischen den Photodiodenbereichen 3 sind der vertikalen Ladungstransmissionsbereichen 4, und Polysilicium-Gateelektroden 7 sind über den vertikalen Ladungstransmissionsbereichen 4 ausgebildet und von diesen durch eine isolierende Schicht 6 isoliert. Eine lichtblockierende Schicht 8 aus Metall ist auf den Polysilicium-Gateelektroden 7 mit Ausnahme von Gebieten über den Photodiodenbereichen 3 ausgebildet. Eine nicht gezeigte Farbfilterschicht und eine Mikrolinse 9 sind über den Photodiodenbereichen 3 ausgebildet.
  • Licht, das auf die CCD einfällt, durchläuft die Mikrolinse 9 und wird auf einen Photodiodenbereich 3 fokussiert. Die Mikrolinse 9 ist vorgesehen, um die Lichtsammeleffizienz zu steigern. Die einfallende Lichtenergie wird in Ladung umgewandelt, die mittels Ladungstransmissionselementen, wie dem vertikalen Ladungstransmissionsbereich 4 und einem nicht gezeigten horizontalen Ladungstransmissionsbereich, zu einem Ausgangsknoten übertragen wird. Die Bildsignalladung wird als ein elektrisches Signal abgegeben.
  • Eine Vorspannungsschaltung 10 zum Anlegen einer Vorspannung an das Halbleitersubstrat 1 ist außerhalb des CCD-Feldes angeordnet und mit einem n+-leitenden Bereich des Halbleitersubstrats 1 verbunden. Wenn eine übermäßige Menge an Ladung in Reaktion auf eine große Menge an Licht, das auf den Photodiodenbereich 3 einfällt, erzeugt wird, stellt die Vorspannungsschaltung 10 die Substratvorspannung ein und senkt eine Potentialmulde des Photodiodenbereichs 3 derart ab, dass die Überschussladung nach Akkumulation einer bestimmten Menge an Ladung in Richtung des Halbleitersubstrats 1 abgeführt wird. Da sich die einzelnen CCDs möglicherweise aufgrund des Herstellungsprozesses etwas voneinander unterscheiden, kann es notwendig sein, für jede CCD, die durch einen gegebenen Prozess hergestellt wird, eine andere Substratvorspannung anzulegen.
  • Die 2 und 3 stellen herkömmliche Vorspannungsschaltungen zum Anlegen einer Vorspannung dar. 2 ist ein Schaltbild einer Vorspannungsschaltung, bei der eine Substratvorspannung unter Verwendung einer Schmelzsicherung gesteuert wird, die von einer an eine Kontaktstelle angelegten Spannung durchtrennt wird. Bezugnehmend auf 2 wird eine Leistungsversorgungsspannung VDD durch Polysilicium-Widerstände 13 geteilt, die zwischen einem Leistungsversorgungsspannungs(VDD)-Knoten und einem Massespannungs(GND)-Knoten angeordnet sind, und Verbindungsknoten der -Widerstände 13 sind mit Schmelzsicherungen 12 verbunden. Kontaktstellen 11 dienen zur Öffnung einer Schmelzsicherung. Eine gewünschte Ausgangsspannung kann durch selektives Durchtrennen der mit den Polysilicium-Widerständen 13 verbundenen Schmelzsicherungen erhalten werden.
  • Die Vorspannungsschaltung von 2 kann die von einem Chip belegte Fläche signifikant erhöhen, da die Schaltung eine relativ große Anzahl an Widerständen und Schmelzsicherungen beinhaltet. Die Schaltung von 2 kann außerdem einen relativ hohen Leistungsverbrauch aufweisen. Des Weiteren kann die Wiederherstellung einer irrtümlich durchtrennten Schmelzsicherung schwierig sein.
  • 3 ist ein Schaltbild einer Vorspannungsschaltung, die einen Metallisolator-Halbleiter-Feldeffekttransistor (MISFET) verwendet, wie sie in der Offenlegungsschrift JP 8-32065A vorgeschlagen wird. Bezugnehmend auf 3 wird eine Leistungsversorgungsspannung VDD durch eine Mehrzahl von MOS-Transistoren 14 und einen MISFET 15 geteilt, die seriell zwischen einen Leistungsversorgungsspannungs(VDD)-Knoten und einen Massespannungs(GND)-Knoten eingeschleift sind. In dieser Vorspannungsschaltung wird eine Ausgangsspannung durch Steuern der Spannung über den MISFET 15 hinweg eingestellt. Die Spannung über den MISFET 15 hinweg wird durch Anlegen einer Steuervorspannung über eine Kontaktstelle 16 an eine isolierende Schicht des MISFET 15 gesteuert, die aus Oxid-Nitrid-Oxid (ONO) oder Nitrid-Oxid (NO) gebildet ist. Die Vorspannungsschaltung verwendet die MOS-Transistoren 14 und den MISFET 15, die aktive Bauelemente darstellen, anstelle von Widerständen, die passive Bauelemente sind. Somit kann der Leistungsverbrauch reduziert werden, und die von einem Chip belegte Fläche kann im Vergleich zu einer Vorspannungsschaltung, die Widerstände und Schmelzsicherungen verwendet, reduziert werden. Ein Programmierbetrieb für diese Schaltung kann jedoch aufgrund von Ladungen, die während eines Herstellungsprozesses injiziert werden, z. B. eines Prozesses, der ein Plasma verwendet, und/oder von Ladung unpräzise sein, die in die isolierende Schicht injiziert und dort möglicherweise eingefangen und schlecht gelöscht wird. Somit weist der MISFET 15 möglicherweise keine stabilen Charakteristika auf.
  • 4 ist eine Querschnittansicht des in 1 gezeigten floatenden Diffusionsbereichs. Wie daraus ersichtlich, beinhaltet die CCD einen floatenden Diffusionsbereich FD, eine Rücksetz-Gateelektrode RG und eine Rücksetz-Drainelektrode RD. Der floatende Diffusionsbereich FD ist am rückwärtigen Ende eines nicht gezeigten horizontalen Ladungstransmissionsbereichs angeordnet, um Ladungen in eine Spannung umzuwandeln, und die Rücksetz-Gateelektrode RG und die Rücksetz-Drainelektrode RD sind dazu vorgesehen, für jedes Pixel Ladungen zurückzusetzen, die zu dem floatenden Diffusionsbereich FD transmittiert werden. Die p-leitende Mulde 2 kann zum Beispiel in dem n-leitenden Halbleitersubstrat 1 ausgebildet sein, und ein Ladungstransmissionskanalbereich 17 des horizontalen Ladungstransmissionsbereichs kann auf einem vorgegebenen Teil der p-leitenden Mulde 2 ausgebildet sein. Eine Gateisolationsschicht 18 ist auf einem Teil des Ladungstransmissionskanalbereichs 17 ausgebildet, und die Rücksetz-Gateelektrode RG ist auf der Gateisolationsschicht 18 ausgebildet. Der floatende Diffusionsbereich FD und die Rücksetz-Drainelektrode RD sind auf jeweiligen Seiten der Rücksetz-Gateelektrode RG durch Implantieren von n-leitenden Ionenstörstellen in den Ladungstransmissionskanalbereich 17 gebildet. Der floatende Diffusionsbereich FD akkumuliert Ladung, die von dem horizontalen Ladungstransmissionsbereich transmittiert wird, und wenn die Rücksetz-Gateelektrode RG eingeschaltet ist, wird die Ladung in dem floatenden Diffusionsbereich FD zu der Rücksetz-Drainelektrode RD transferiert.
  • In dieser Vorspannungsschaltung wird eine Vorspannung durch eine RG-Kontaktstelle 19 an die Rücksetz-Gateelektrode RG angelegt, und Ladung, die zu dem floatenden Diffusionsbereich FD transmittiert wird, wird unter Verwendung eines Abtastverstärkers 20 detektiert, der mit dem floatenden Diffusionsbereich FD verbunden ist. Es ist wünschenswert, dass ein detektiertes Signal akkumulierte Ladung an dem floatenden Diffusionsbereich FD vollständig zu der Rücksetz-Drainelektrode RD zurücksetzt, d. h. entlädt, um sich für eine nächste Detektion vorzubereiten. Der Rücksetzvorgang kann jedoch aufgrund der Betriebscharakteristika des Rücksetztransistors inadäquat sein. Insbesondere kann Ladung an dem Diffusionsbereich verbleiben, was bewirkt, dass Ladung gemischt wird und Bildrauschen erzeugt. Wenn die Beleuchtung gering ist, kann das Bildrauschen signifikant werden.
  • Um den Rücksetzbetrieb zu erleichtern, ist es allgemein wünschenswert, die angelegte Rücksetzspannung zu erhöhen. Da außerdem ein Arbeitspunkt beim Takten der Rücksetz-Gateelektrode RG gemäß der Rücksetzspannung variiert, ist es typischerweise wünschenswert, dass eine Gleichstrom(DC)-Vorspannung der Rücksetz-Gateelektrode RG in jedem Bauelement auf einen Wert gesetzt wird, der einer potentiellen Unregelmäßigkeit der Rücksetz-Gateelektrode RG Rechnung trägt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Vorspannungsschaltung, eines Festkörper-Abbildungssystems sowie eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben genannten Schwierigkeiten des Standes der Technik wenigstens teilweise vermeiden lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Vorspannungsschaltung mit den Merkmalen des Anspruchs 1, eines Festkörper-Abbildungssystems mit den Merkmalen des Anspruchs 9 oder 10 sowie eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 11.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 eine ausschnittweise Querschnittansicht eines herkömmlichen Festkörper-Abbildungssystems vom CCD-Typ, dem eine Vorspannungsschaltung zugeordnet ist,
  • 2 ein Schaltbild einer herkömmlichen Vorspannungsschaltung, die für das Festkörper-Abbildungssystem von 1 verwendbar ist,
  • 3 ein Schaltbild einer weiteren herkömmlichen Vorspannungsschaltung, die für das Festkörper-Abbildungssystem von 1 verwendbar ist,
  • 4 eine Querschnittansicht eines floatenden Diffusionsbereichs, der in einem CCD-Element von 1 enthalten ist,
  • 5 ein Schaltbild einer Vorspannungsschaltung gemäß der Erfindung,
  • 6 eine Querschnittansicht einer nichtflüchtigen Speicherzelle (NVM-Zelle) gemäß der Erfindung,
  • 7 eine Querschnittansicht einer weiteren NVM-Zelle gemäß der Erfindung,
  • 8 eine kombinierte Querschnitt- und Schaltbilddarstellung eines Festkörper-Abbildungssystems mit Vorspannungsschaltung gemäß der Erfindung,
  • 9 eine schematische Darstellung entsprechend 8 eines weiteren Festkörper-Abbildungssystems mit Vorspannungsschaltung gemäß der Erfindung,
  • 10 eine schematische Darstellung entsprechend 8 eines weiteren Festkörper-Abbildungssystems mit Vorspannungsschaltung gemäß der Erfindung und
  • 11 bis 17 Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines Verfahrens gemäß der Erfindung zur Herstellung eines Festkörper-Abbildungssystems mit Vorspannungsschaltung.
  • Nunmehr wird die Erfindung unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen exemplarische Ausführungsformen der Erfindung gezeigt sind. Wenn dabei ein Element als mit einem anderen verbunden oder gekoppelt bezeichnet ist, umfasst dies die Fälle, dass es sich um eine direkte Verbindung ohne zwischenliegende Elemente oder um eine Verbindung über ein oder mehrere zwischenliegende Elemente handelt.
  • 5 ist ein Schaltbild einer Vorspannungsschaltung 500 gemäß der Erfindung, die eine Mehrzahl von Transistoren 30 und eine nichtflüchtige Speicherzelle (NVM-Zelle) 40 beinhaltet, die seriell zwischen einen ersten elektrischen Potentialknoten, z. B. einen Leistungsversorgungsspannungs(VDD)-Knoten, und einen zweiten elektrischen Potentialknoten eingeschleift ist, z. B. einen Massespannungs(GND)-Knoten. Eine Leistungsversorgungsspannung VDD wird durch die Transistoren 30 und die NVM-Zelle 40 geteilt, und die Vorspannungsschaltung 500 erzeugt eine Vorspannung an einem Kontaktpunkt zwischen den Transistoren 30 und der NVM-Zelle 40 und gibt die Vorspannung an einen Ausgangsknoten 60 ab. Die NVM-Zelle 40 kann zum Beispiel ein Flash-Speicher sein. Wie bekannt, kann ein Flash-Speicher elektrische Ladung in einer ONO-Schicht oder einer floatenden Gateelektrode speichern, selbst wenn seine Leistungsversorgung abrupt unterbrochen wird, so dass eine Ausgangsspannung gemäß einer Spannung (Schwellenspannung) gesteuert werden kann, die einer Gateelektrode der Zelle zugeführt wird. Wie unter Bezugnahme auf die 6 und 7 vollständiger beschrieben wird, beinhaltet die NVM-Zelle 40 vorzugsweise eine Flash-Speicherzelle, die eine floatende Gateelektrode und eine Steuergateelektrode beinhaltet.
  • Die Vorspannungsschaltung beinhaltet des Weiteren vorzugsweise eine Eingangskontaktstelle 50 und einen ersten und einen zweiten Widerstand R1, R2. Ein Steuervorspannungssignal wird von der Eingangskontaktstelle 50 zugeführt, und der erste und der zweite Widerstand R1, R2 sind mit der Eingangskontaktstelle 50 verbunden und können das Steuervorspannungssignal von der Eingangskontaktstelle 50 stabilisieren. In der NVM-Zelle 40 wird die Ausgangsspannung durch Injizieren oder Abführen von elektrischer Ladung in oder von der floatenden Gateelektrode in Reaktion auf das Eingangssignal gesteuert, das durch den ersten und den zweiten Widerstand R1, R2 stabilisiert wird, so dass eine gewünschte Vorspannung erhalten wird. Die Transistoren 30 sind Puffertransistoren, deren Gateelektrode jeweils mit ihrer Drainelektrode verbunden ist, und sind beidseits der NVM-Zelle 40 angeordnet und dabei mit einer Source- bzw. einer Drainelektrode der NVM-Zelle 40 verbunden.
  • Im Allgemeinen kann eine NVM-Zelle, z. B. eine Flash-Speicherzelle, mit einer Struktur mit Mehrfachgate-Transistoren ein Kanalpotential unter Verwendung einer externen Vorspannung steuern und fixieren. Ein Programmiervorgang wird durch Injizieren von Ladung in eine floatende Gateelektrode erreicht, und Ladung auf der floatenden Gateelektrode wird durch einen Tunnelmechanismus gelöscht, d. h. abgeführt. In einigen Ausführungsformen der Erfindung ist eine NVM-Zelle mit dieser Struktur in eine Vorspannungsschaltung eingesetzt, so dass eine Schwellenspannung unter Verwendung der ladungsspeichernden Fähigkeit der NVM-Zelle gesteuert werden kann. Insbesondere wurde gezeigt, dass eine NVM-Zelle mit mehreren Gatetransistoren stabile Eigenschaften über einen großen Bereich von Bedingungen hinweg aufweisen kann.
  • Demgemäß kann die Vorspannungsschaltung der Erfindung eine stabile Vorspannung abgeben.
  • 6 ist eine Querschnittansicht einer NVM-Zelle 600 gemäß der Erfindung, die in der Vorspannungsschaltung von 5 enthalten sein kann. Die dargestellte NVM-Zelle 600 ist eine Flash-Speicherzelle vom Splitgatetyp, d. h. vom Typ mit geteilter Gateelektrode, bei dem eine Steuergateelektrode 125 einen Teil der Oberseite und eine Seitenwand einer floatenden Gateelektrode 110 bedeckt. Ein Sourcebereich 130 ist in einem Halbleitersubstrat 100 benachbart zu der floatenden Gateelektrode 110 angeordnet. Eine im Querschnitt etwa ellipsenförmige Oxidschicht 115 bedeckt eine Oberseite der floatenden Gateelektrode 110. Die dem Sourcebereich 130 entgegengesetzte Seitenwand der floatenden Gateelektrode 110 ist durch die Steuergateelektrode 125 bedeckt. Die Steuergateelektrode 125 erstreckt sich von der Seitenwand der floatenden Gateelektrode 110 aus in der einen Richtung über wenigstens einem Teil der Oberseite der elliptischen Oxidschicht 115 und in der anderen Richtung über einem Teil des Halbleitersubstrats 100, der dem Sourcebereich 130 der floatenden Gateelektrode 110 entgegengesetzt ist. Ein Drainbereich 135 ist benachbart zu der Steuergateelektrode 125 in dem Halbleitersubstrat 100 angeordnet, und die Steuergateelektrode 125 überlappt teilweise den Drainbereich 135. Eine Gateisolationsschicht 105 ist zwischen der floatenden Gateelektrode 110 und dem Halbleitersubstrat 100 angeordnet. Eine Tunnelisolationsschicht 120 überlappt einen Teil der elliptischen Gateoxidschicht 115 und erstreckt sich von der Seitenwand der floatenden Gateelektrode 110 in der anderen Richtung zwischen der Steuergateelektrode 125 und dem Halbleitersubstrat 100. Im Folgenden wird eine Kombination der elliptischen Oxidschicht 115 und der Tunnelisolationsschicht 120 als eine Zwischengateisolationsschicht bezeichnet.
  • In der Flash-Speicherzelle 600 vom Typ mit geteilter Gateelektrode ist die floatende Gateelektrode 110 von der Steuergateelektrode 125 getrennt und weist eine elektrisch isolierte Struktur auf. In einigen Ausführungsformen der Erfindung wird die Ausgangsspannung einer Vorspannungsschaltung durch Injizieren von Elektronen in die floatende Gateelektrode 110 oder Emittieren von Elektronen aus selbiger gesteuert, d. h. durch Schreib- und Löschvorgänge. Bei einem Schreibvorgang wird eine hohe Spannung von etwa 12 V an die Steuergateelektrode 125 angelegt, eine hohe Spannung von etwa 7 V wird an die Sourceelektrode 130 angelegt, und eine Spannung von 0 V wird an die Drainelektrode 135 angelegt, was bewirkt, dass heiße Elektronen durch die Gateisolationsschicht 105 auf dem Halbleitersubstrat 100 unter der floatenden Gateelektrode 110 benachbart zu der Steuergateelektrode 125 und in die floatende Gateelektrode 110 hinein gelangen. Dies erhöht die Schwellenspannung und reduziert daher die Ausgangsspannung der Vorspannungsschaltung. Wenn eine Spannung von 15 V oder mehr an die Steuergateelektrode 125 angelegt wird, wird ein hohes elektrisches Feld an eine Spitze der floatenden Gateelektrode 110 angelegt und Elektronen in der floatenden Gateelektrode 110 werden zu der Steuergateelektrode 125 transferiert. Dies verringert die Schwellenspannung und erhöht die Ausgangsspannung der Vorspannungsschaltung. Eine Injektion von Elektronen in die floatende Gateelektrode 110 wird durch Injektion heißer Kanalelektronen (CHEI) erreicht, und Elektronen werden durch Fowler-Nordheim(F-N)-Tunneln durch die Tunnelisolationsschicht 120 zwischen der floatenden Gateelektrode 110 und der Steuergateelektrode 125 emittiert.
  • 7 ist eine Querschnittansicht einer NVM-Zelle 700, die gemäß weiterer Ausführungsformen der Erfindung in der Vorspannungsschaltung von 5 verwendet werden kann. Die NVM-Zelle 700 ist eine Flash-Speicherzelle vom Stapelgate-Typ, bei der eine Steuergateelektrode 225 auf einer floatenden Gateelektrode 21 gestapelt ist. Eine Gateisola tionsschicht 205 ist auf einem Halbleitersubstrat 200 angeordnet, und die floatende Gateelektrode 210, eine Zwischengateisolationsschicht 220 sowie die Steuergateelektrode 225 sind darauf gestapelt. Eine Sourceelektrode 230 und eine Drainelektrode 235 sind in dem Halbleitersubstrat 200 auf jeweiligen Seiten der Stapelstruktur angeordnet.
  • In diesem Flash-Speicher vom Stapelgate-Typ ist die Steuergateelektrode 225 auf der floatenden Gateelektrode 210 ausgebildet. Ähnlich wie bei dem Flash-Speicher vom Typ mit geteilter Gateelektrode wird die Ausgangsspannung der Vorspannungsschaltung durch Injizieren von Elektronen in die floatende Gateelektrode 210 oder Emittieren von Elektronen aus selbiger gesteuert, d. h. durch Schreib- und Löschvorgänge. Bei einem Schreibvorgang wird eine hohe Spannung von etwa 10 V an die Steuergateelektrode 225 angelegt, eine hohe Spannung von etwa 5 V wird an die Sourceelektrode 230 angelegt und die Drainelektrode 235 floatet, und heiße Elektronen werden von der Sourceelektrode 230 durch die Gateisolationsschicht 205 in die floatende Gateelektrode 210 injiziert. Somit nimmt die Schwellenspannung zu, was die Ausgangsspannung der Vorspannungsschaltung reduziert, in der die Speicherzelle verwendet wird. Bei einem Löschvorgang werden, wenn eine Spannung von etwa –10 V an die Steuergateelektrode 225 und eine Spannung von etwa 5 V an die Drainelektrode 235 angelegt werden und die Sourceelektrode 230 floatet, Elektronen in der floatenden Gateelektrode 210 zu der Drainelektrode 235 transferiert. Dies reduziert die Schwellenspannung, was die Ausgangsspannung der Vorspannungsschaltung erhöht. Eine Injektion von Elektronen in die floatende Gateelektrode 210 erfolgt durch Injektion heißer Elektronen, und Elektronen werden von der floatenden Gateelektrode 210 mittels F-N-Tunneln durch die Tunnelisolationsschicht 120 transferiert.
  • Eine Vorspannungsschaltung, wie vorstehend unter Bezugnahme auf die 5 bis 7 beschrieben, kann mit einem Festkörper-Abbildungs system, auch als Festkörper-Bildaufnahmesystem bezeichnet, integriert und dazu verwendet werden, eine Vorspannung an ein Substrat, eine Rücksetz-Gateelektrode und/oder eine Rücksetz-Drainelektrode des Festkörper-Abbildungssystems anzulegen. Die 8 bis 10 stellen Festkörper-Abbildungssysteme dar, die Vorspannungsschaltungen gemäß verschiedenen Ausführungsformen der Erfindung verwenden.
  • 8 stellt ein Festkörper-Abbildungssystem 800 dar, das eine Vorspannungsschaltung 360 beinhaltet, in der eine Vorspannung an ein Substrat 300 mit einer Mehrzahl von darin ausgebildeten Bauelementbereichen 350 angelegt wird. Die Bauelementbereiche 350 können zum Beispiel die gleichen wie die auf dem Substrat 1 von 1 ausgebildeten Elemente sein, wie die p-leitende Mulde 2, der Photodiodenbereich 3, der vertikale Ladungstransmissionsbereich 4, die Kanalstoppschicht 5, die isolierende Schicht 6, die Polysilicium-Gateelektrode 7, die lichtblockierende Metallschicht 8, die Mikrolinse 9 und dergleichen. Wie unter Bezugnahme auf 5 beschrieben, beinhaltet die Vorspannungsschaltung 360 einen oder mehrere Transistoren 30 und eine NVM-Zelle 40, die seriell zwischen einen ersten elektrischen Potentialknoten VDD und einen zweiten elektrischen Potentialknoten GND eingeschleift sind. Die Vorspannungsschaltung 360 erzeugt eine Vorspannung an einem Knoten zwischen den Transistoren 30 und der NVM-Zelle 40. In der dargestellten Ausführungsform ist der Ausgangsknoten der Vorspannungsschaltung 360 mit einem n+-leitenden Bereich des Substrats 300 verbunden, um so eine Vorspannung an das Substrat 300 anzulegen.
  • Die 9 und 10 stellen Festkörper-Abbildungssysteme gemäß weiteren Ausführungsformen der Erfindung dar. Die in den 9 und 10 gezeigten Ausführungsformen sind einander ähnlich mit der Ausnahme, dass eine Vorspannungsschaltung 370 von 9 eine Vorspannung an eine Rücksetz-Gateelektrode RG anlegt, während eine Vorspannungsschaltung 380 von 10 eine Vorspannung an eine Rücksetz- Drainelektrode RD anlegt. Bezugnehmend auf 9 beinhaltet ein Festkörper-Abbildungssystem 900 einen photoelektrischen Umwandlungsbereich 305, einen Ladungstransmissionsbereich 310, einen floatenden Diffusionsbereich 320, eine Rücksetz-Gateelektrode 330 und eine Rücksetz-Drainelektrode 340, die auf und/oder in einem Substrat 300 angeordnet sind. Das System 900 beinhaltet des Weiteren die Vorspannungsschaltung 370, die eine Vorspannung an die Rücksetz-Gateelektrode 330 anlegt. Der Ladungstransmissionsbereich transmittiert Ladungen, die in dem photoelektrischen Umwandlungsbereich 305 erzeugt werden, und der floatende Diffusionsbereich 320 erfasst die Ladungen, die von dem Ladungstransmissionsbereich 310 transmittiert werden, und gibt die Ladungen an eine nicht gezeigte periphere Schaltung ab. Die Rücksetz-Gateelektrode 330 und die Rücksetz-Drainelektrode 340 sind dazu vorgesehen, die Ladungen, die zu dem floatenden Diffusionsbereich 320 transmittiert werden, für jedes Pixel zurückzusetzen. Wie unter Bezugnahme auf 5 beschrieben, beinhaltet die Vorspannungsschaltung 370 einen oder mehrere Transistoren 30 und eine NVM-Zelle 40, die seriell zwischen einen ersten elektrischen Potentialknoten VDD und einen zweiten elektrischen Potentialknoten GND eingeschleift sind, und gibt eine Vorspannung an einem Knoten zwischen den Transistoren 30 und der NVM-Zelle 40 ab. 10 stellt ein Beispiel für ein Festkörper-Abbildungssystem 1000 dar, in dem die Vorspannungsschaltung 370 eine Vorspannung an eine Rücksetz-Drainelektrode 340 anlegt.
  • Vorspannungsschaltungen gemäß verschiedenen Ausführungsformen der Erfindung können in ein Festkörper-Abbildungssystem integriert werden. Im Folgenden werden unter Bezugnahme auf die 11 bis 17 exemplarische Schritte für die Herstellung eines Festkörper-Abbildungssystems beschrieben, das eine Vorspannungsschaltung beinhaltet.
  • Bezugnehmend auf 11 werden ein Bauelementbereich C und ein Vorspannungsschaltungsbereich B in einem n-leitenden Halbleitersub strat 400 definiert. Eine p-leitende Mulde 405 wird in dem Substrat 400 ausgebildet, und eine Kanalstoppschicht 410, um Pixel voneinander zu isolieren, wird in der p-leitenden Mulde 405 ausgebildet. Bevor die p-leitende Mulde 405 gebildet wird, kann ein Reinigungsprozess durchgeführt werden und es kann eine nicht gezeigte Pufferoxidschicht auf dem Substrat 400 gebildet werden. Eine nicht gezeigte Ionenimplantationsmaske kann auf dem Substrat 400 gebildet werden, und es können Borionen mit einer Dosis von etwa 2,3 × 1011 Ionen/cm2 und etwa 1,8 MeV dotiert werden, wodurch die p-leitende Mulde 405 gebildet wird. Bei Bedarf können p-leitende Ionen mit einer höheren Dosis in einen peripheren Schaltungsbereich dotiert werden, der den Vorspannungsbereich mit Ausnahme des Bauelementbereichs C beinhaltet. Danach wird ein CCD-Kanalbereich 415, der vertikale und horizontale Ladungstransmissionsbereiche beinhaltet, neben der Kanalstoppschicht 410 durch einen Ionenimplantationsprozess gebildet, der Ladungstransmissionskanäle bildet. Der CCD-Kanalbereich 415 kann vor der Bildung der Kanalstoppschicht 410 gebildet werden.
  • Bezugnehmend auf 12 wird eine Gateisolationsschicht 420 auf der Oberfläche des Substrats 400 gebildet, in dem der CCD-Kanalbereich 415 ausgebildet ist. Ein Teil der Gateisolationsschicht 420 in dem Bauelementbereich C kann eine ONO-Schicht sein, während ein Teil der Gateisolationsschicht 420 in dem Vorspannungsschaltungsbereich B eine Oxidschicht sein kann. Zum Beispiel kann eine erste Oxidschicht unter Verwendung von thermischer Oxidation mit einer Dicke von etwa 30 nm bei einer Temperatur von etwa 900°C gebildet werden. Dann kann eine Nitridschicht mit einer Dicke von etwa 40 nm zum Beispiel unter Verwendung von chemischer Niederdruck-Gasphasenabscheidung (LPCVD) gebildet werden. Eine zweite Oxidschicht kann durch Aufbringen eines Oxids bei mittlerer Temperatur (MTO) mit einer Dicke von etwa 15 nm und Tempern des MTO gebildet werden. Nach Bildung dieser ONO-Schicht ganzflächig auf dem Substrat 400 können die Nitridschicht und die zweite Oxidschicht der ONO-Schicht von dem Vorspannungsschaltungsbereich B entfernt werden. Eine erste Polysiliciumschicht 425 wird auf der Gateisolationsschicht 420 aufgebracht. Die erste Polysiliciumschicht 425 kann zum Beispiel durch LPCVD mit einer Dicke von etwa 300 nm gebildet werden.
  • Bezugnehmend auf 13 wird die erste Polysiliciumschicht 425 strukturiert, um eine erste Polysilicium-Gateelektrode 425a in einem bestimmten Teil des CCD-Kanalbereichs 415 des Bauelementbereichs C zu belassen. Gleichzeitig mit der Strukturierung zur Bildung der ersten Polysilicium-Gateelektrode 425a kann eine floatende Gateelektrode 425b einer NVM-Zelle in dem Vorspannungsschaltungsbereich B gebildet werden. Die erste Polysiliciumschicht 425 kann unter Verwendung einer geeigneten Ätzmaske strukturiert werden, wie einer Oxidschicht oder einer Photoresistschicht.
  • Bezugnehmend auf 14 werden Zwischengateisolationsschichten 430a und 430b, um Elektroden voneinander zu isolieren, auf der ersten Polysilicium-Gateelektrode 425a und der floatenden Gateelektrode 425b gebildet. Eine zweite Polysiliciumschicht 440 wird auf den Zwischengateisolationsschichten 430a und 430b gebildet. Um die Zwischengateisolationsschichten 430a und 430b zu bilden, kann eine thermische Oxidschicht mit einer Dicke von etwa 30 nm durch thermisches Oxidieren der ersten Polysilicium-Gateelektrode 425a und der floatenden Gateelektrode 425b gebildet werden, und ein MTO kann mit einer Dicke von etwa 10 nm darauf aufgebracht werden. Die zweite Polysiliciumschicht 440 kann mit einer Dicke von etwa 300 nm gebildet werden.
  • Bezugnehmend auf 15 wird die zweite Polysiliciumschicht 440 strukturiert, um eine zweite Polysilicium-Gateelektrode 440a, welche die erste Polysilicium-Gateelektrode 425a und einen benachbarten Teil des CCD-Kanalbereichs 415 des Bauelementbereichs C teilweise überlappt, und eine Steuergateelektrode 440b zu bilden, welche die floatende Gateelektrode 425b in dem Vorspannungsschaltungsbereich B überlappt. Die Strukturierung bildet außerdem Gateelektroden 440c von einem oder mehreren Transistoren des Vorspannungsschaltungsbereichs B.
  • Bezugnehmend auf 16 werden ein Sourcebereich 445a und ein Drainbereich 445b auf jeweiligen Seiten der Steuergateelektrode 440b durch Implantieren von Störstellenionen in den Vorspannungsschaltungsbereich B gebildet, wodurch eine NVM-Zelle 450 gebildet wird. Der Drainbereich 445b dient außerdem als ein Sourcebereich 445b für einen Transistor 460, der außerdem einen Drainbereich 445c beinhaltet, so dass die NVM-Zelle 450 seriell mit dem Transistor 460 verbunden ist, um einen Vorspannungsschaltungsbereich 465 zu bilden, der weitere, nicht gezeigte Transistoren beinhalten kann, die seriell mit der NVM-Zelle 450 und dem Transistor 460 gekoppelt sind. Eine Vorspannung kann an einem Kontaktpunkt zwischen dem Transistor 460 und der NVM-Zelle 450 erzeugt werden.
  • Bezugnehmend auf 17 wird eine isolierende Schicht 470 auf der Struktur mit der zweiten Polysilicium-Gateelektrode 440a gebildet, und ein Implantationsprozess mit n-leitenden Ionen wird durchgeführt, um einen Photodiodenbereich 475 zu bilden, d. h. einen photoelektrischen Umwandlungsbereich. Der Photodiodenbereich 475 kann vor der Bildung des Sourcebereichs 445a, des Source-/Drainbereichs 445b und des Drainbereichs 445c gebildet werden.
  • Es wird eine lichtblockierende Metallschicht 480 gebildet, die Teile der isolierenden Schicht 470 mit Ausnahme eines Bereichs bedeckt, der über dem Photodiodenbereich 475 liegt. Die lichtblockierende Metallschicht 480 kann durch Aufbringen von Wolfram mit einer Dicke von etwa 200 nm und Strukturieren desselben gebildet werden. Es wird eine Passivierungsschicht 485 gebildet, wie BPSG, und dann wird ein Kon taktstellenöffnungsprozess durch selektives Entfernen der Passivierungsschicht 485 unter Verwendung eines Photolithographieprozesses durchgeführt. Auf der Passivierungsschicht 485 wird eine isolierende Schicht 490, wie eine Oxidschicht oder eine Nitridschicht, zur Planarisierung gebildet. Eine Farbfilterschicht 495 wird auf einem Teil der isolierenden Schicht 490 gebildet, die über dem Photodiodenbereich 475 liegt. Auf der Farbfilterschicht 495 wird eine Mikrolinse 500 gebildet, die über dem Photodiodenbereich 475 liegt, wodurch ein Festkörper-Abbildungssystem gebildet ist.
  • Wie vorstehend beschrieben, können die erste Polysilicium-Gateelektrode 425a des Bauelementbereichs C und die floatende Gateelektrode 425b für die NVM-Zelle 450 in dem Vorspannungsschaltungsbereich 465 gleichzeitig gebildet werden. Außerdem können die zweite Polysilicium-Gateelektrode 440a des Bauelementbereichs C und die Steuergateelektrode 440b für die NVM-Zelle 450 in dem Vorspannungsschaltungsbereich 465 gleichzeitig gebildet werden. Auf diese Weise kann eine Vorspannungsschaltung zur Erzeugung einer stabilen Vorspannung in einem Festkörper-Abbildungssystem integriert werden. Es versteht sich, dass Vorgänge, die vorstehend zur Bildung einer Stapelgate-NVM-Zelle in dem Vorspannungsschaltungsbereich B beschrieben sind, modifiziert werden können, um eine NVM-Zelle mit geteilter Gateelektrode zu bilden, indem die Steuergateelektrode 440b so gebildet wird, dass sie die floatende Gateelektrode 425b überlappt und sich auf das angrenzende Substrat erstreckt.

Claims (13)

  1. Vorspannungsschaltung für ein ladungsgekoppeltes Bauelement (CCD) mit photoelektrischen Umwandlungsbereichen, gekennzeichnet durch einen oder mehrere Transistoren (30) und eine nichtflüchtige Speicherzelle (40), die seriell zwischen einen ersten elektrischen Potentialknoten (VDD) und einen zweiten elektrischen Potentialknoten (GND) eingeschleift sind und so konfiguriert sind, dass sie eine Vorspannung an einem Knoten zwischen dem nichtflüchtigen Speicher und dem oder einem der mehreren Transistoren erzeugen.
  2. Vorspannungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der eine oder die mehreren Transistoren beinhalten: – einen oder mehrere Transistoren, die seriell zwischen einen ersten Anschluss der nichtflüchtigen Speicherzelle und den ersten elektrischen Potentialknoten eingeschleift sind, und/oder – einen oder mehrere Transistoren, die seriell zwischen einen zweiten Anschluss der nichtflüchtigen Speicherzelle und den zweiten elektrischen Potentialknoten eingeschleift sind.
  3. Vorspannungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die nichtflüchtige Speicherzelle eine Flash-Speicherzelle beinhaltet.
  4. Vorspannungsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Vorspannung von einer Ladung einer floatenden Gateelektrode der nichtflüchtigen Speicherzelle abhängig ist.
  5. Vorspannungsschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die nichtflüchtige Speicherzelle eine Flash-Speicherzelle vom Stapelgate-Typ oder eine Flash-Speicherzelle vom Typ mit geteilter Gateelektrode beinhaltet.
  6. Vorspannungsschaltung nach einem der Ansprüche 1 bis 5, weiter gekennzeichnet durch eine Eingangskontaktstelle, die mit einer Gateelektrode der nichtflüchtigen Speicherzelle gekoppelt ist.
  7. Vorspannungsschaltung nach Anspruch 6, weiter gekennzeichnet durch einen ersten und einen zweiten Widerstand, die zwischen die Eingangskontaktstelle und einen jeweiligen des ersten und des zweiten elektrischen Potentialknotens eingeschleift sind.
  8. Vorspannungsschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der eine oder die mehreren Transistoren als ein oder mehrere Puffertransistoren konfiguriert sind.
  9. Festkörper-Abbildungssystem mit – einem ladungsgekoppelten Bauelement (CCD) mit photoelektrischen Umwandlungsbereichen, das ein Halbleitersubstrat (300) und eine Mehrzahl von Bauelementbereichen (350) um fasst, die auf und/oder in dem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch – eine Vorspannungsschaltung (360) gemäß einem der Ansprüche 1 bis 8, die mit dem Substrat und/oder den Bauelementbereichen gekoppelt ist und zum Anlegen einer Vorspannung daran eingerichtet ist.
  10. Festkörper-Abbildungssystem mit – einem ladungsgekoppelten Bauelement (CCD) mit photoelektrischen Umwandlungsbereichen (305), das einen Ladungstransmissionsbereich (310), der so konfiguriert ist, dass er Ladung von den photoelektrischen Umwandlungsbereich transmittiert, einen floatenden Diffusionsbereich (320), der so konfiguriert ist, dass er Ladung, die von dem Ladungstransmissionsbereich transmittiert wird, zu einer peripheren Schaltung transferiert, eine Rücksetz-Gateelektrode (330) und eine Rücksetz-Drainelektrode (340) umfasst, die so konfiguriert sind, dass sie Ladung von dem floatenden Diffusionsbereich transferieren, gekennzeichnet durch – eine Vorspannungsschaltung (370) gemäß einem der Ansprüche 1 bis 8, die so konfiguriert ist, dass sie eine Vorspannung an die Rücksetz-Gateelektrode oder die Rücksetz-Drainelektrode anlegt.
  11. Verfahren zur Herstellung eines Festkörper-Abbildungssystems nach Anspruch 10, mit folgenden Schritten: – Bilden einer Gateisolationsschicht (420) auf einem Halbleitersubstrat (400), – Bilden einer ersten Polysiliciumschicht (425) auf der Gateisolationsschicht, – Strukturieren der ersten Polysiliciumschicht, um eine erste Polysilicium-Gateelektrode (425a) in einem Bauelementbereich und eine floatende Gateelektrode (425b) in einem Vorspannungsschaltungsbereich zu bilden, – Bilden einer Zwischengateisolationsschicht (430a, 430b) auf der ersten Polysilicium-Gateelektrode und der floatenden Gateelektrode, – Bilden einer zweiten Polysiliciumschicht (440) auf der Zwischengateisolationsschicht, – Strukturieren der zweiten Polysiliciumschicht, um eine zweite Polysilicium-Gateelektrode (440a) in dem Bauelementbereich zu bilden und eine Steuergateelektrode (440b) sowie eine oder mehrere Transistor-Gateelektroden (440c) in dem Vorspannungsschaltungsbereich zu bilden, wobei die zweite Polysilicium-Gateelektrode die erste Polysilicium-Gateelektrode teilweise überlappt und die Steuergateelektrode die floatende Gateelektrode teilweise überlappt, und – Bilden von Source-/Drainbereichen (445a, 445b) in dem Substrat auf jeweiligen Seiten der Steuergateelektrode und der einen oder mehreren Transistor-Gateelektroden in dem Vorspannungsschaltungsbereich, um einen oder mehrere Transistoren in Serie zu einer nichtflüchtigen Speicherzelle zu bilden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Steuergateelektrode und die floatende Gateelektrode eine Stapelgateelektroden-Konfiguration oder eine Konfiguration mit geteilter Gateelektrode aufweisen.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Halbleitersubstrat ein n-leitendes Substrat ist und das Verfahren folgende weitere Schritte umfasst: – Bilden einer p-leitenden Mulde in dem n-leitenden Substrat, – Bilden einer Kanalstoppschicht auf der p-leitenden Mulde, – Bilden eines Ladungstransmissionsbereichs angrenzend an die Kanalstoppschicht, – Bilden einer isolierenden Schicht auf der zweiten Polysilicium-Gateelektrode, – Bilden eines Photodiodenbereichs in dem Bauelementbereich, – Bilden einer lichtblockierenden Schicht aus Metall auf der isolierenden Schicht mit Ausnahme eines Teils, der über dem Photodiodenbereich liegt, – Bilden einer Passivierungsschicht auf der lichtblockierenden Schicht aus Metall, – Bilden einer planarisierenden Isolationsschicht auf der Passivierungsschicht, – Bilden einer Farbfilterschicht auf einem Teil der planarisierenden Isolationsschicht, der über dem Photodiodenbereich liegt, und – Bilden einer Mikrolinse auf der Farbfilterschicht, die über dem Photodiodenbereich liegt.
DE102005011300A 2004-03-05 2005-03-04 Vorspannungsschaltung, Festkörper-Abbildungssystem und zugehöriges Herstellungsverfahren Expired - Fee Related DE102005011300B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0014955 2004-03-05
KR1020040014955A KR100594262B1 (ko) 2004-03-05 2004-03-05 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE102005011300A1 DE102005011300A1 (de) 2005-09-22
DE102005011300B4 true DE102005011300B4 (de) 2009-06-04

Family

ID=34880345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005011300A Expired - Fee Related DE102005011300B4 (de) 2004-03-05 2005-03-04 Vorspannungsschaltung, Festkörper-Abbildungssystem und zugehöriges Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20050195305A1 (de)
JP (1) JP2005260940A (de)
KR (1) KR100594262B1 (de)
CN (1) CN100466284C (de)
DE (1) DE102005011300B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
KR100774110B1 (ko) * 2006-12-13 2007-11-06 엘지이노텍 주식회사 카메라 장치
US8199236B2 (en) * 2007-09-11 2012-06-12 Simon Fraser University/Industry Liason Office Device and pixel architecture for high resolution digital
US7756659B2 (en) * 2008-01-11 2010-07-13 Fairchild Semiconductor Corporation Delay stabilization for skew tolerance
CN102610620B (zh) * 2011-01-20 2014-09-10 中国科学院微电子研究所 一种光学传感器及其内部的成像器件
US20220302338A1 (en) * 2019-07-30 2022-09-22 Vuereal Inc. High efficiency microdevice

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832065A (ja) * 1994-07-15 1996-02-02 Sony Corp Ｍｉｓ素子並びに之を用いたアナログｍｉｓｆｅｔ、しきい値電圧の補正方法、チャネルポテンシャル調整方法、バイアス回路、電荷転送装置、固体撮像装置、電荷検出装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
US5438211A (en) * 1993-03-31 1995-08-01 Kabushiki Kaisha Toshiba Charge-transfer device having an improved charge-sensing section
JP3588143B2 (ja) * 1994-07-05 2004-11-10 三洋電機株式会社 電荷結合素子及びその製造方法
JP3397895B2 (ja) * 1994-07-05 2003-04-21 三洋電機株式会社 固体撮像素子
FR2745457B1 (fr) * 1996-02-23 1998-04-24 Suisse Electronique Microtech Reseau de cellules photosensibles et capteur d'images comportant un tel reseau
US6133954A (en) * 1996-03-14 2000-10-17 Tritech Microelectronics, Ltd. Integrated circuit color chip with cells with integral color filters including triplets of photodiodes with each having integrated therewith transistors for reading from and writing to the photodiode and methods of manufacture and operation thereof
JP3081543B2 (ja) * 1996-03-29 2000-08-28 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JP3107199B2 (ja) * 1996-08-29 2000-11-06 日本電気株式会社 不揮発性半導体記憶装置の製造方法
KR100239412B1 (ko) * 1996-12-28 2000-01-15 김영환 고체 촬상 소자 및 그의 제조 방법
KR100242723B1 (ko) * 1997-08-12 2000-02-01 윤종용 불휘발성 반도체 메모리 장치의 셀 어레이 구조 및 그 제조방법
DE69726136T2 (de) * 1997-08-29 2004-08-26 Stmicroelectronics S.R.L., Agrate Brianza Verfahren und Schaltung zur Erzeugung einer Gatterspannung für nichtfluchtige Speicheranordnungen
JPH11154735A (ja) * 1997-11-21 1999-06-08 Sony Corp 固体撮像素子の基板電圧供給回路
US5952686A (en) * 1997-12-03 1999-09-14 Hewlett-Packard Company Salient integration mode active pixel sensor
JPH11274328A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
KR100282424B1 (ko) * 1999-03-18 2001-02-15 김영환 수평전하 전송소자 및 그의 제조방법
KR100304966B1 (ko) * 1999-06-10 2001-11-01 김영환 고체 촬상 소자
KR100325295B1 (ko) * 1999-06-10 2002-02-21 김영환 고체 촬상 소자
JP4395941B2 (ja) * 1999-09-29 2010-01-13 ソニー株式会社 任意電圧発生構造及びこれを用いた固体撮像素子
US6258668B1 (en) * 1999-11-24 2001-07-10 Aplus Flash Technology, Inc. Array architecture and process flow of nonvolatile memory devices for mass storage applications
JP3922341B2 (ja) * 2001-01-11 2007-05-30 セイコーエプソン株式会社 不揮発性メモリトランジスタを有する半導体装置の製造方法
JP4040261B2 (ja) * 2001-03-22 2008-01-30 富士フイルム株式会社 固体撮像装置とその駆動方法
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
KR100634162B1 (ko) * 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법
US7042045B2 (en) * 2002-06-04 2006-05-09 Samsung Electronics Co., Ltd. Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
FR2844129B1 (fr) * 2002-09-03 2004-10-29 Suisse Electronique Microtech Procede et capteur pour determiner le contraste local d'une scene observee, par detection de la luminance emanant de cette scene
JP2004178782A (ja) * 2002-10-04 2004-06-24 Sharp Corp 半導体記憶装置およびその制御方法および携帯電子機器
JP4096687B2 (ja) * 2002-10-09 2008-06-04 株式会社デンソー Ｅｅｐｒｏｍおよびその製造方法
US7317484B2 (en) * 2003-02-26 2008-01-08 Digital Imaging Systems Gmbh CMOS APS readout scheme that combines reset drain current and the source follower output
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
US7450418B2 (en) * 2006-04-12 2008-11-11 Ememory Technology Inc. Non-volatile memory and operating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832065A (ja) * 1994-07-15 1996-02-02 Sony Corp Ｍｉｓ素子並びに之を用いたアナログｍｉｓｆｅｔ、しきい値電圧の補正方法、チャネルポテンシャル調整方法、バイアス回路、電荷転送装置、固体撮像装置、電荷検出装置

Also Published As

Publication number Publication date
CN100466284C (zh) 2009-03-04
KR20050089501A (ko) 2005-09-08
CN1665033A (zh) 2005-09-07
US20050195305A1 (en) 2005-09-08
JP2005260940A (ja) 2005-09-22
KR100594262B1 (ko) 2006-06-30
DE102005011300A1 (de) 2005-09-22

Similar Documents

Publication Publication Date Title
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE10036911C2 (de) Verfahren zur Herstellung einer Multi-Bit-Speicherzelle
DE60319898T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE69533523T2 (de) Verfahren zur Schwellspannungseinstellung einer MIS Anordnung und Ladungsdetektionseinrichtung
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE10203762B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE4404270C2 (de) Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben
DE19908457B4 (de) CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
EP0103043B1 (de) CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE19641305A1 (de) Aktive Pixelsensorzelle
DE3446972C2 (de)
DE102005011300B4 (de) Vorspannungsschaltung, Festkörper-Abbildungssystem und zugehöriges Herstellungsverfahren
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE19730762B4 (de) Flash-Speicherzelle und Verfahren zu deren Herstellung
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10155416A1 (de) Halbleiter-Permanentspeicher
DE2842346A1 (de) Bildabtaster in festkoerpertechnik
DE19719326A1 (de) Aktive Pixelsensorzelle
DE112011106038T5 (de) Bildaufnahmevorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27148

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee