KR100304966B1 - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR100304966B1
KR100304966B1 KR1019990021591A KR19990021591A KR100304966B1 KR 100304966 B1 KR100304966 B1 KR 100304966B1 KR 1019990021591 A KR1019990021591 A KR 1019990021591A KR 19990021591 A KR19990021591 A KR 19990021591A KR 100304966 B1 KR100304966 B1 KR 100304966B1
Authority
KR
South Korea
Prior art keywords
vsub
voltage terminal
solid
transistors
imaging device
Prior art date
Application number
KR1019990021591A
Other languages
English (en)
Other versions
KR20010002019A (ko
Inventor
최인규
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990021591A priority Critical patent/KR100304966B1/ko
Publication of KR20010002019A publication Critical patent/KR20010002019A/ko
Application granted granted Critical
Publication of KR100304966B1 publication Critical patent/KR100304966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 서브 바이어스의 레벨에 의해 포토다이오드 영역의 포텐셜 웰 크기가 변하는 고체 촬상 소자에 있어서, 빛을 받아들이는 표면적이 서로 다른 광센서들과,서로 직렬 연결되어 광센서들에서 출력되는 전하의 량에 따라 선택적으로 on/off되는 트랜지스터들과,전원 전압 단자와 접지 전압 단자 사이에 직렬로 연결되고 각각의 연결 노드에 트랜지스들의 소오스/드레인이 연결되어 이들이 on/off되는 것에 의해 선택적으로 저항으로 작용하여 출력되는 서브 바이어스(Vsub)를 결정하는 폴리 저항층들과,Vsub 출력단에 콘덴서를 통하여 연결되어 외부 Vsub 클럭을 입력하는 외부 Vsub 클럭 입력 단자를 포함하고 외부의 빛의 량에 따라 기판 바이어스를 조절하는 오버플로우 드레인 회로가 구성된다.

Description

고체 촬상 소자{Solid state image sensing device}
본 발명은 고체 촬상 소자에 관한 것으로, 특히 기판 바이어스(Vsub)를 빛의 조도에 따라 자동적으로 조절 가능하도록한 고체 촬상 소자에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 고체 촬상 소자의 기판 바이어스 인가 회로에 관하여 설명하면 다음과 같다.
도 1은 일반적인 고체 촬상 소자의 구조 단면도이다.
고체 촬상 소자는 n형의 반도체 기판(1)의 표면내에 p형 웰(2)이 형성되고,상기 p형 웰(2)내에 포토다이오드 영역(3)과, 포토다이오드 영역(3)들 사이로 수직 전하 전송 영역(4)들이 형성된다.
상기 포토다이오드 영역(3)들과 수직 전하 전송 영역(4)들 사이에 전위 장벽으로 채널 스톱층(5)이 형성되고(도면에는 포토다이오드 표면 P+층이 형성되어 있음) 수직 전하 전송 영역(4)상에 절연층(6)들에 의해 절연되어 폴리 게이트 전극(7)들이 형성된다.
상기 포토다이오드 영역(3)들을 제외한 폴리 게이트 전극(7)들상에는 금속 차광층(8)이 형성되고, 포토다이오드 영역(3)들상에는 칼라 필터층(도면에 도시하지 않음)들과 마이크로 렌즈(9)가 형성된다.
그리고 외부 Vsub 클럭에 의해 기판 바이어스를 조정하기 위한 오버 플로우 드레인(OFD) 회로가 고체 촬상 소자 외부에 구성되어 반도체 기판(1)의 n+ 영역에 연결된다.
고체 촬상 소자의 내부에 구성되는 OFD 회로의 구성은 다음과 같다.
도 2a와 도 2b는 고체 촬상 소자의 셀프 오버플로우 드레인 회로의 구성도이다.
도 2a는 패드에 가해지는 전압에 의해 절단되는 퓨즈에 의해 기판 바이어스가 조정되도록한 것으로, 전원 전압 단자와 접지 전압 단자 사이에 구성되는 폴리 저항층들에 의해 전원 전압이 분배되고, 각각의 폴리 저항층들의 접속 노드는 퓨즈 오픈용 패드가 연결 구성된다.
그리고 각각의 퓨즈 오픈용 패드는 각각 퓨즈에 의해 연결된다.
퓨즈 오픈용 패드에 가해지는 전압에 의해 폴리 저항층들의 옆에 구성되는 퓨즈가 커팅되어 폴리 저항층들의 저항값들이 결정되어 Vsub가 결정된다.
도 2b는 EEPROM에 라이트(Write)되는 정보에 의해 기판 바이어스가 조정되도록한 것으로, 전원 전압 단자와 접지 전압 단자 사이에 구성되는 폴리 저항층에 의해 전원 전압이 분배되고, 각각의 폴리 저항층들의 접속 노드는 EEPROM에 연결된다.
각각의 EEPROM은 EEPROM 라이트용 패드에 연결된다.
이와 같이 고체 촬상 소자 내부에 구성되는 셀프 OFD 회로의 경우 적정한 Vsub 전압을 설정한후 내부의 VDD 전압을 이용하여 폴리 저항의 전압 분배를 조정하여 Vsub를 결정한다.
EEPROM 라이트용 패드에 가해지는 전압에 의해 EEPROM에 라이팅된 정보에 의해 폴리 저항값이 세팅된다.
이와 같이 구성된 OFD 회로의 동작은 다음과 같다.
도 3은 도 1의 A-A'선 단면도의 포텐셜 프로파일이다.
도 3은 포토다이오드 영역(3)의 포텐셜 프로파일을 나타낸 것으로, 빛의 양이 많은 경우 셀프 OFD 회로에 의한 기판 바이어스의 조정으로 포토다이오드 영역(3)의 포텐셜 웰을 낮추어 넘치는 전하를 Vsub 방향으로 빼낸다.
이는 OFD 회로를 구성하는 가변 저항을 이용하여 포토다이오드 영역(3)의 포텐셜 웰의 포켓 크기를 조정하는 것이다.
즉, OFD 회로는 기판 바이어스를 조정하여 외부 Vsub 클럭에 의해 많은양의 빛이 포토다이오드 영역(3)에 조사되어 전하의 생성량이 과도한 경우 일정량의 전하 축적후에 남은 전하를 반도체 기판(1)으로 빼내는 역할을 한다.
이와 같은 오버플로우 드레인 회로를 갖는 종래 기술의 고체 촬상 소자는 다음과 같은 문제가 있다.
OFD 회로를 외부에 구성하는 경우 Vsub를 공급하기 위한 회로가 필요하므로 CCD 영상 카메라의 제작 비용이 증가하고, 기기의 소형화에 어려움이 있다.
또한, 내부의 셀프 OFD 회로의 경우 외부에서 퓨즈를 끊기 위해 전압을 인가해야하고, EEPROM를 사용하는 경우에도 폴리 저항값을 세팅하기 위한 EEPROM 라이팅 전압이 외부에서 공급되어야 한다.
다른 하나의 문제로는 Vsub가 고정되어 있어 외부의 촬상 환경에 따른 기기 적응 능력이 떨어진다.
본 발명은 이와 같은 종래 기술의 고체 촬상 소자의 문제를 해결하기 위한 것으로, 기판 바이어스를 빛의 조도에 따라 자동적으로 조정되도록하여 기기 제작 비용 감소 및 기기의 외부 환경 적응성을 높인 고체 촬상 소자를 제공하는데 그 목적이 있다.
도 1은 일반적인 고체 촬상 소자의 구조 단면도
도 2a와 도 2b는 고체 촬상 소자의 셀프 오버플로우 드레인 회로의 구성도
도 3은 도 1의 A-A'선 단면도의 포텐셜 프로파일
도 4a와 도 4b는 본 발명에 따른 셀프 오버플로우 드레인 회로의 구성도
도면의 주요 부분에 대한 부호의 설명
M1,M2,M3,M4. 공핍형 MOS Tr 41a. 41b. 41c.41d. 광 센서
이와 같은 목적을 달성하기 위한 본 발명에 따른 고체 촬상 소자는 빛을 받아들이는 표면적이 서로 다른 광센서들과, 서로 직렬 연결되어 광센서들에서 출력되는 전하의 량에 따라 선택적으로 on/off되는 트랜지스터들과, 전원 전압 단자와접지 전압 단자 사이에 직렬로 연결되고 각각의 연결 노드에 트랜지스들의 소오스/드레인이 연결되어 이들이 on/off되는 것에 의해 선택적으로 저항으로 작용하여 출력되는 서브 바이어스(Vsub)를 결정하는 폴리 저항층들과, Vsub 출력단에 콘덴서를 통하여 연결되어 외부 Vsub 클럭을 입력하는 외부 Vsub 클럭 입력 단자를 포함하고 외부의 빛의 량에 따라 기판 바이어스를 조절하는 오버플로우 드레인 회로가 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 고체 촬상 소자에 관하여 상세히 설명하면 다음과 같다.
도 4a와 도 4b는 본 발명에 따른 셀프 오버플로우 드레인 회로의 구성도이다.
본 발명의 고체 촬상 소자는 OFD 회로를 크기가 다른 광센서를 이용하여 Vsub 값이 결정되도록한 것으로 그 구성은 다음과 같다.
먼저, 본 발명의 제 1 실시예에 따른 OFD 회로는 빛을 받아들이는 표면적이 순차적으로 배(S,1S,2S,...)로 증가하는 광센서(41a)(41b)(41c)(41d)들과, 서로 직렬 연결되어 광센서(41a)(41b)(41c)(41d)들에서 출력되는 전하의 량에 따라 선택적으로 on/off되는 공핍형 MOS Tr(M1)(M2)(M3)(M4)들과, 전원 전압 단자와 접지 전압 단자 사이에 직렬로 연결되고 각각의 연결 노드에 공핍형 MOS Tr(M1)(M2)(M3)(M4)들이 연결되어 트랜지스터들이 off되는 것에 의해 선택적으로 저항으로 작용하여 출력되는 Vsub를 결정하는 폴리 저항층들과, Vsub 출력단에 콘덴서를 통하여 연결되어 외부 Vsub 클럭을 입력하는 외부 Vsub 클럭 입력 단자를 포함하여 구성된다.
상기 광센서(41a)(41b)(41c)(41d)들의 상측에 마이크로 렌즈를 구성하여 집광 효율을 높일 수도 있다.
여기서, 각각의 폴리 저항들(3R)(8R)(4R)(2R)(R)(2R)은 저항값이 다르고, 저항값이 큰 폴리 저항층(8R)의 양단에 연결되는 공핍형 MOS Tr(M1)은 표면적이 가장 작은 광센서(41a)에 게이트가 연결된다.
양단의 폴리 저항(3R)과 폴리 저항(2R)은 트래지스터들의 on/off에 영향을 받지 않는 기본 분배용 저항들이고 Vsub 출력단은 폴리 저항(3R)과 폴리 저항(8R)사이에 구성된다.
그리고 저항값이 가장 작은 폴리 저항층(R)의 양단에는 표면적이 가장 큰 광센서(41d)에 게이트가 연결되는 공핍형 MOS Tr(M4)의 소오스/드레인이 연결된다.
상기 공핍형 MOS Tr(M1)(M2)(M3)(M4)은 노말 상태에서는 on 상태를 유지하고 외부의 빛에 의해 광센서들에서 출력되는 전하량이 일정 이상이되면 off된다.
그러므로 빛의 양이 가장 적을때 off되는 트랜지스터는 공핍형 MOS Tr(M4)이다.
이와 같은 본 발명에 따른 OFD 회로를 갖는 고체 촬상 소자는 크기가 다른 광센서(41a)(41b)(41c)(41d)를 공핍형 트랜지스터의 게이트에 연결하여 빛의 양에 따라 선택되어진 폴리 저항들에 의해 전원 전압이 분배되도록하여 Vsub가 결정되어지도록한 것이다.
예를들어, 작은 양의 빛이 들어 왔을 경우는 가장 넓은 표면적을 갖는 광센서에 의한 전하량만이 공핍형 트랜지스터를 off시킬 수 있다.
광센서(41d)만이 일정량 이상의 전하를 생성하므로 전원 전압 단자와 접지 전압 단자 사이에 연결된 저항들중에 3R,R,2R만이 저항으로 작용한다.
그러므로 Vsub는 다음과 같이 결정된다.
Vsub = ((R+2R)/(3R+R+2R))*VDD = VDD/2
만약, 들어오는 빛의 양이 증가하여 공핍형 트랜지스터를 off시킬 수 있는 양의 전하를 생성하는 광센서는 표면적 4S,3S를 갖는 광센서(41d)(41c)이다.
그로므로 Vsub는 다음과 같이 결정된다.
Vsub = ((2R+R+2R)/(3R+2R+R+2R))*VDD = 5VDD/8
이와 같이 소자에 입사되는 빛의 양이 많을 수록 Vsub의 전압이 증가한다.
도 4b는 본 발명의 제 2 실시예에 따른 OFD 회로를 나타낸 것으로, 광센서에 게이트가 연결되는 트랜지스터를 증가형(Enhancement Type) Tr을 사용한 것이다.
증가형 MOS Tr(M5)(M6)(M7)(M8)을 사용하였으므로 노말 상태에서는 off되어 있다가 광센서(42a)(42b)(42c)(42d)에 의한 전하에 의해 on된다.
이때의 폴리 저항층은 반대로 전원 전압 단자쪽이 큰값을 갖도록 하고 접지 단자로 갈수록 저항값이 작아지도록 구성한다.
양단의 폴리 저항(3R)과 폴리 저항(2R)은 트래지스터들의 on/off에 영향을 받지 않는 기본 분배용 저항들이고 Vsub 출력단은 폴리 저항(2R)과 폴리 저항(R)사이에 구성된다.
이와 같은 본 발명에 따른 고체 촬상 소자는 다음과 같은 효과가 있다.
외부에 별도로 회로를 구성하지 않고 소자 내부에 구성하여 CCD 카메라의 제작 비용을 절감할 수 있고, 기기의 크기를 축소시킬 수 있다.
또한, Vsub가 자동으로 외부의 빛의 양에 따라 결정되므로 기기의 환경 적응 능력을 높일 수 있다.

Claims (5)

  1. 서브 바이어스의 레벨에 의해 포토다이오드 영역의 포텐셜 웰 크기가 변하는 고체 촬상 소자에 있어서,
    빛을 받아들이는 표면적이 서로 다른 광센서들과,
    서로 직렬 연결되어 광센서들에서 출력되는 전하의 량에 따라 선택적으로 on/off되는 트랜지스터들과,
    전원 전압 단자와 접지 전압 단자 사이에 직렬로 연결되고 각각의 연결 노드에 트랜지스들의 소오스/드레인이 연결되어 이들이 on/off되는 것에 의해 선택적으로 저항으로 작용하여 출력되는 서브 바이어스(Vsub)를 결정하는 폴리 저항층들과,
    Vsub 출력단에 콘덴서를 통하여 연결되어 외부 Vsub 클럭을 입력하는 외부 Vsub 클럭 입력 단자를 포함하고 외부의 빛의 량에 따라 기판 바이어스를 조절하는 오버플로우 드레인 회로가 구성되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1 항에 있어서, 트랜지스터들은 공핍형 MOS 트랜지스터이고, 전원 전압 단자와 접지 전압 단자 사이에 구성되는 폴리 저항층들의 저항값이 전원 전압 단자쪽으로 갈 수록 더 큰 것을 특징으로 하는 고체 촬상 소자.
  3. 제 1 항 또는 제 2 항에 있어서, 저항값이 가장 큰 폴리 저항층의 양측에 소오스/드레인이 연결되는 트랜지스터의 게이트에 연결되는 광센서의 표면적이 가장작고, 저항값이 작아질수록 광센서의 표면적이 커지는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 1 항에 있어서, 트랜지스터들은 증가형 MOS 트랜지스터이고, 전원 전압 단자와 접지 전압 단자 사이에 구성되는 폴리 저항층들의 저항값이 접지 전압 단자쪽으로 갈 수록 더 큰 것을 특징으로 하는 고체 촬상 소자.
  5. 제 1 항 또는 제 4 항에 있어서, 저항값이 가장 큰 폴리 저항층의 양측에 소오스/드레인이 연결되는 트랜지스터의 게이트에 연결되는 광센서의 표면적이 가장 크고, 저항값이 작아질수록 광센서의 표면적이 작아지는 것을 특징으로 하는 고체 촬상 소자.
KR1019990021591A 1999-06-10 1999-06-10 고체 촬상 소자 KR100304966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021591A KR100304966B1 (ko) 1999-06-10 1999-06-10 고체 촬상 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021591A KR100304966B1 (ko) 1999-06-10 1999-06-10 고체 촬상 소자

Publications (2)

Publication Number Publication Date
KR20010002019A KR20010002019A (ko) 2001-01-05
KR100304966B1 true KR100304966B1 (ko) 2001-11-01

Family

ID=19591420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021591A KR100304966B1 (ko) 1999-06-10 1999-06-10 고체 촬상 소자

Country Status (1)

Country Link
KR (1) KR100304966B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594262B1 (ko) * 2004-03-05 2006-06-30 삼성전자주식회사 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법
KR101152389B1 (ko) 2007-09-13 2012-06-05 삼성전자주식회사 이미지 센서와 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06153079A (ja) * 1992-11-12 1994-05-31 Sony Corp Ｃｃｄ固体撮像素子
JPH09219826A (ja) * 1996-02-09 1997-08-19 Sony Corp バイアス電圧発生回路及びトランジスタ制御回路並びに電荷結合素子回路
KR19980025544A (ko) * 1996-10-02 1998-07-15 문정환 전압 가변 셀프 바이어스 회로
KR19980059761A (ko) * 1996-12-31 1998-10-07 문정환 자기 바이어스(Self viasd) 오에프디(OFD) 회로
JPH10304251A (ja) * 1997-04-24 1998-11-13 Nec Corp 撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06153079A (ja) * 1992-11-12 1994-05-31 Sony Corp Ｃｃｄ固体撮像素子
JPH09219826A (ja) * 1996-02-09 1997-08-19 Sony Corp バイアス電圧発生回路及びトランジスタ制御回路並びに電荷結合素子回路
KR19980025544A (ko) * 1996-10-02 1998-07-15 문정환 전압 가변 셀프 바이어스 회로
KR19980059761A (ko) * 1996-12-31 1998-10-07 문정환 자기 바이어스(Self viasd) 오에프디(OFD) 회로
JPH10304251A (ja) * 1997-04-24 1998-11-13 Nec Corp 撮像装置

Also Published As

Publication number Publication date
KR20010002019A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
EP0942593B1 (en) Solid state image pickup apparatus
US20160150174A1 (en) Image sensor pixels having built-in variable gain feedback amplifier circuitry
US7242042B2 (en) Solid state image sensing device and manufacturing and driving methods thereof
JP2004241491A (ja) 固体撮像装置
US20060108618A1 (en) CMOS image sensor having buried channel MOS transistors
US6002157A (en) Semiconductor device having a CMOS current mirror circuit
KR20070067914A (ko) 시모스 이미지 센서
US5912483A (en) Output circuit provided with source follower circuit having depletion type MOS transistor
US6525355B2 (en) Solid-state image sensor provided with divided photoelectric conversion part
KR100304966B1 (ko) 고체 촬상 소자
US20070001101A1 (en) Programmable rise/fall time control circuit
US20010045508A1 (en) Pixel structure for imaging devices
US6141243A (en) Sensor element
KR100724255B1 (ko) 시모스 이미지 센서
KR101177553B1 (ko) 씨모스 이미지 센서 및 그 형성 방법
KR100977834B1 (ko) 넓은 동적 범위을 갖는 씨모스 이미지 센서
KR100724254B1 (ko) 이미지 센서
EP1585312B1 (en) Semiconductor pickup device
US20060113572A1 (en) Solid state imaging module
KR100325295B1 (ko) 고체 촬상 소자
JP3588143B2 (ja) 電荷結合素子及びその製造方法
US11843884B1 (en) HV driver for rolling clamp in image sensor
KR100232189B1 (ko) 전압 가변 셀프 바이어스 회로
CN114500893B (zh) 图像传感器及其控制方法、显示面板
KR100293050B1 (ko) 고체 촬상 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee