DE102004031878B3 - Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt - Google Patents

Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt Download PDF

Info

Publication number
DE102004031878B3
DE102004031878B3 DE102004031878A DE102004031878A DE102004031878B3 DE 102004031878 B3 DE102004031878 B3 DE 102004031878B3 DE 102004031878 A DE102004031878 A DE 102004031878A DE 102004031878 A DE102004031878 A DE 102004031878A DE 102004031878 B3 DE102004031878 B3 DE 102004031878B3
Authority
DE
Germany
Prior art keywords
component according
layer
ceramic
component
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004031878A
Other languages
English (en)
Inventor
Thomas Feichtinger
Christian Block
Günter Dr. Pudmich
Sebastian Dr. Brunner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102004031878A priority Critical patent/DE102004031878B3/de
Priority to JP2007518446A priority patent/JP4838795B2/ja
Priority to US11/630,524 priority patent/US20070271782A1/en
Priority to EP05782178.7A priority patent/EP1761936B1/de
Priority to PCT/DE2005/001155 priority patent/WO2006002615A2/de
Application granted granted Critical
Publication of DE102004031878B3 publication Critical patent/DE102004031878B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

Für ein elektrisches Mehrschichtbauelement, das übereinandergestapelte keramische Dielektrikumsschichten mit dazwischen angeordneten Bauelementstrukturen aufweist, wird zur Erhöhung der mechanischen Stabilität insbesondere des Lötkontakts am Bauelement eine verbesserte Querschnittsform für die Durchkontaktierungen vorgeschlagen. Diese weisen einen Querschnitt auf, der sich zumindest abschnittsweise vom Lötkontakt auf der Unterseite des Bauelements hin nach oben erweitert.

Description

  • Die Erfindung betrifft ein elektrisches Mehrschichtbauelement dessen Grundkörper aus Dielektrikumsschichten aufgebaut ist, zwischen denen als Bauelementstrukturen ausgebildete Metallisierungsebenen angeordnet sind.
  • Derartige Mehrschichtbauelemente können je nach Beschaffenheit der Dielektrikumsschichten und der Elektrodenschichten beispielsweise als Kondensatoren, Varistoren oder temperaturabhängige Widerstände (Thermistoren) eingesetzt werden.
  • Aus der Druckschrift DE 199 31 056 A1 ist ein Vielschichtvaristor bekannt, bei dem zur Senkung des Widerstandes nicht überlappende Innenelektroden im Inneren des Grundkörpers angeordnet sind. Die Innenelektroden werden dabei auf den beiden Stirnseiten des Bauelements von großflächigen Kontaktschichten kontaktiert, die eine SMD-Montage des Bauelements erlauben. Der Nachteil eines solchen herkömmlichen Bauelements besteht darin, dass aufgrund der großflächigen Kontaktschichten parasitäre Kapazitäten und Induktivitäten aufgebaut werden, die eine genaue Einstellung der elektrischen Charakteristika des Bauelements schwierig macht. Weiterhin benötigt ein derartiges Bauelement aufgrund der großen Kontaktschichten entsprechend viel Platz bei der Montage auf zum Beispiel Platinen. Weiterhin sind vor allem auch Module in dieser Bauweise, in die mehrere dieser Bauelemente integriert sind, besonders groß und weisen damit eine besonders niedrige Integrationsdichte auf.
  • Es sind auch Mehrschichtbauelemente bekannt, die mittels Flip-Chip Montage auf einer PCB Leiterplatte befestigt werden können. Dazu weisen sie auf der Unterseite lötfähige Kontakte auf, die ein Auflöten auf die PCB Leiterplatte mittels Bumps ermöglichen. Da ein derartiges Bauelement meist über eine Vielzahl von Bumps befestigt ist und sich das Material des Mehrschichtbauelemente von dem des PCB unterscheidet, können insbesondere bei Temperaturwechseln hohe mechanische Spannungen auftreten, die die Lötstellen und insbesondere die damit verbundenen Metallisierungen belasten. Es können sich daher Bumps von den Lötkontakten lösen, die Lötkontakte können sich vom Mehrschichtbauelement lösen oder die mit den Lötkontakten verbundenen und die Verbindung zu innen liegenden Bauelementstrukturen herstellenden Durchkontaktierungen können von den Bumps aus der untersten Dielektrikumsschicht herausgezogen werden.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein elektrisches Mehrschichtbauelement mit keramischem Grundkörper anzugeben, welches einen stabilen und belastungsfähigen Lötkontakt aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch ein Mehrschichtbauelement mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung gehen aus weiteren Ansprüchen hervor.
  • Die Erfindung schlägt vor, im Grundkörper des Mehrschichtbauelements zumindest die Durchkontaktierungen, die mit dem auf der Unterseite des Grundkörpers aufgebrachten Lötkontakten in Verbindung stehen, so auszugestalten, dass sich ihr Querschnitt zumindest abschnittsweise nach oben hin, also vom Lötkontakt wegweisend erweitert. Auf diese Weise wird eine Durchkontaktierung und ein damit verbundener Lötkontakt erhalten, der aufgrund der sich nach oben hin erweiternden Durchkontaktierung einen sicheren Halt im Grundkörper be sitzt. Die Durchkontaktierung, die aus einer entsprechenden Bohrung in der Dielektrikumsschicht und der darin angeordneten Metallisierung besteht, ist auf diese Weise gegen ein Herausziehen aus dem Grundkörper gesichert. Das Abreißen des Lötkontakts durch Kräfte, die auf den Lötkontakt nach der Verlötung auf z.B. einer Leiterplatte einwirken, ist dadurch erschwert.
  • Der Grundkörper selbst umfasst mehrere übereinander gestapelte keramische Dielektrikumsschichten, zwischen denen zu Bauelementstrukturen strukturierte Metallisierungsebenen vorgesehen sind. Die interne elektrische Verbindung zwischen unterschiedlichen Metallisierungsebenen sowie zwischen den Bauelementstrukturen und den Lötkontakten wird über Durchkontaktierungen vorgenommen, die jeweils durch eine oder mehrere der dielektrischen Schichten reichen können. Im erfindungsgemäßen Bauelement können sämtliche Durchkontaktierungen in erfindungsgemäßer Weise ausgestaltet sein, zumindest aber diejenigen, die mit den Lötkontakten auf der Unterseite des Grundkörpers verbunden sind.
  • Ferner können die Dielektrikumsschichten vorteilhafterweise eine Elektrokeramik umfassen. Das keramische Material kann damit eine Varistorkeramik auf der Basis von ZnO-Bi oder ZnO-Pr umfassen. Das keramische Material kann weiterhin eine Kondensatorkeramik umfassen, die ausgewählt ist aus sogenannten NPO-Keramiken, z.B. (Sm, Pa) NiCdO3. Diese Keramiken weisen temperaturabhängige εr-Werte auf und sind nicht-ferroelektrische Keramiken. Weiterhin können auch ferroelektrische Keramiken mit hohen Dielektrizitätskonstanten, sowie dotiertes BaTiO3 und sog. Sperrschichtkeramiken verwendet werden. Diese dielektrischen Keramiken werden im Buch „Keramik" von H. Schaumburg (Hrsg.), B.G. Teubner-Verlag Stuttgart 1994 auf den Seiten 351 bis 352 und 363 beschrieben, wobei auf diese Seiten vollinhaltlich Bezug genommen wird. Darüber hinaus kann das keramische Material aus Thermistorkeramiken, NTC-Keramiken, z.B. Nickel Mangan Spinelle und Perowskite ausgewählt sein. Es können aber auch dielektrische nichtkeramische Materialien, z.B. Gläser verwendet werden.
  • Weiterhin sind bei dem erfindungsgemäßen Bauelement vorteilhafterweise alle Dielektrikumschichten entweder eine Varistor-, Thermistor- oder Kondensatorkeramik, so dass keine Dielektrikumsschichten im Grundkörper vorhanden sind, die nicht eine dieser elektrischen Eigenschaften aufweisen.
  • In einer Ausgestaltung der Erfindung ist der Querschnitt der Durchkontaktierungen in einem mittleren Abschnitt am geringsten und erweitert sich ausgehend von diesem mittleren Abschnitt nach oben und nach unten hin, wobei „nach unten" in Richtung zur Unterseite des Bauelements hin bedeutet, „nach oben" dagegen in die entgegengesetzte Richtung.
  • Diese Ausführung zeichnet sich dadurch aus, dass im Bereich der Durchkontaktierung bzw. deren Bohrung eine maximale Kontaktfläche mit der oder den dielektrischen Schichten zur Verfügung steht, durch die die Durchkontaktierung hindurchgeführt ist. Gleichzeitig weist eine solche Durchkontaktierung eine maximale Kontaktfläche sowohl mit dem Lötkontakt als auch mit der Bauelementstruktur auf, die über die Durchkontaktierung mit dem Lötkontakt verbunden ist. Auf diese Weise wird ein besonders guter Sitz der Durchkontaktierung und damit ein besonders guter Halt der Lötkontakte und damit eine hohe Stabilität des Bauelements gewährleistet.
  • In einer Ausführungsform der Erfindung sind die Durchkontaktierungen im Querschnitt an den Seiten konkav ausgebildet. Dabei kann der Mittenabschnitt der Durchkontaktierung mit dem geringsten Durchmesser bzw. der geringsten Querschnittsfläche durch ein Abrunden der die Durchkontaktierung begrenzenden Kanten der Dielektrikumsschicht/Dielektrikumsschichten erhalten werden.
  • In einer weiteren Ausführungsform der Erfindung werden die Durchkontaktierungen so ausgebildet, dass sie einen Querschnitt aufweisen, der einem Doppelkegel entspricht, bei dem die beiden Spitzen zusammenstoßen bzw. einander durchdringen.
  • Die Lötkontakte sind zumindest in dem Flächenbereich vorgesehen, der der Schnittfläche der zur Unterseite des Grundkörpers führenden Durchkontaktierung mit dieser Unterseite entspricht. Bei stark miniaturisierten Bauelementen bzw. bei kleinen Grundkörpern und kleinen Durchmessern der Durchkontaktierungen kann diese Fläche allein zum Herstellen eines Lötkontakts ausreichend sein. Ausreichend ist die Fläche auch dann, wenn der Durchmesser der Bumps, die mit dem Lötkontakt verbunden werden, annähernd gleich dem Durchmesser der jeweiligen Durchkontaktierung an der Unterseite. Dies betrifft insbesondere Bauelemente, bei denen eine Vielzahl von Bumps erforderlich sind, um die notwendigen elektrischen Verbindungen des Bauelements herzustellen, wobei die Durchmesser der Bumps dann z.B. im Bereich 30–100 μm liegen.
  • In den anderen Fällen und bei größeren Bumps erfordert der Lötkontakt eine größere Fläche und wird auf der Unterseite des Grundkörpers so aufgebracht, dass er teilweise noch die unterste keramische Dielektrikumsschicht überlappt bzw. auf dieser zum Aufliegen kommt. In einem solchen Fall ist es vor teilhaft, die direkt mit der keramischen Dielektrikumsschicht in Kontakt stehende Teilschicht des Lötkontakts mit einem Glasanteil auszustatten, der eine bessere Haftung auf der keramischen Dielektrikumsschicht gewährleistet. Neben dem Glasanteil umfasst diese Schicht dann zumindest noch ein Metall oder eine Metalllegierung. Ein solcher Art Lötkontakt wird vorzugsweise in Form einer druckbaren Paste aufgebracht und wird beispielsweise eingebrannt.
  • In einer Ausgestaltung der Erfindung umfassen die Lötkontakte eine Schicht, deren Material ausgewählt ist aus Zinn (Sn), Zinnbleilegierung (SnPb), Zinnsilberkupferlegierung (SnAgCu), Zinnsilberkupferwismutlegierung (SnAgCuBi), Zinnzinklegierung (SnZn) und Zinnsilberlegierung (SnAg). Der Lötkontakt kann auch weitere Schichten umfassen, die aus diesem Spektrum ausgewählt sind.
  • Vorteilhaft wird im Lötkontakt eine Diffusionssperrschicht vorgesehen. Diese verhindert, dass es beim Verlöten des Bauelements, also beim Aufbringen oder Auflöten des Bumps auf den Lötkontakt zu einer Legierungsbildung mit Bestandteilen der Metallisierung innerhalb der Durchkontaktierung kommt, die deren Eigenschaften unzulässig verändern oder gar eine Auftrennung der elektrischen Verbindung zu Folge haben könnten. Insbesondere ist dies bei der Verwendung bleifreier Lote von Vorteil, da das Material dieser Lote besonders zur Legierungsbildung mit den vorzugsweise in den Durchkontaktierungen verwendeten Silber und Palladium neigt.
  • Die Diffusionssperrschicht zur Verhinderung von Legierungsbildung ist vorteilhaft ausgewählt aus Nickel, Zinn und Gold. Die Diffusionssperrschicht kann nahe an der Durchkontaktierung oder auch in einem weiter von der Durchkontaktierung entfernten Schichtbereich des Lötkontakts angeordnet werden. Bei Lötkontakten, deren Fläche sich auf die Öffnung der Durchkontaktierung beschränkt, kann der Lötkontakt allein aus der dann direkt und ausschließlich über der Durchkontaktierung erzeugten Diffusionssperrschicht bestehen.
  • Als äußerste Schicht weist der Lötkontakt vorteilhaft eine Oxidationsschutzschicht auf, mit der beispielsweise die Oxidation der direkt darunter liegenden Schicht des Lötkontakts, z.B. einer als Diffusionssperrschicht verwendeten Nickelschicht verhindert werden kann. Eine solche Oxidationsschutzschicht kann beispielsweise ausgewählt sein aus Gold, Zinn und einer organischen Schicht. Während eine Gold umfassende Oxidationsschutzschicht dauerhaft den Lötkontakt schützt, kann die Zinnschicht während des Verlötens auch legiert werden, was aber nicht störend ist. Die organische Oxidationsschicht dagegen wird während des Lötvorgangs oxidativ zerstört oder verdampft. Nach dem Verlöten ist keine Oxidationsschutzschicht mehr erforderlich, da eine Oxidation bestenfalls noch oberflächlich stattfinden kann und den Strompfad nicht mehr unterbrechen bzw. nicht mehr zu einer wesentlichen Erhöhung des entsprechenden Widerstands führen kann. Auch eine etwa dadurch beeinträchtigte Lötfähigkeit ist ohne Belang.
  • In einer weiteren Ausgestaltung der Erfindung ist auf dem Grundkörpers eine Passivierung für die keramischen dielektrischen Schichten vorgesehen. Dafür sind z.B. Glasschichten gut geeignet, die sowohl eine gute Haftung, mechanische Stabilität als auch die nötige Dichtigkeit gegen Feuchte aufweist und somit auch einen ausreichenden Schutz der Keramik insbesondere gegen einen Angriff durch saure oder basische Metallabscheidebäder gewährleistet. Bei elektrisch leitfähigen Keramiken wie z.B. den Varistorkeramiken ist die Passivierung als elektrische Isolation erforderlich, wenn eine Galvanik zum Erzeugen der Lötkontakte eingesetzt wird. Für geringere Anforderungen an die Passivierung ist auch möglich, andere und zum Beispiel organische Schichten als Passivierung einzusetzen. Die Passivierung kann aufgedampft, aufgedruckt, aufgesputtert, aufgeschleudert, aufgetropft oder anderweitig aufgebracht werden.
  • Da der Lötkontakt frei von der Passivierung bleiben muss, wird er nach der Passivierung erzeugt. Um die auf der Passivierung zu erzeugenden Lötkontakte mit der jeweiligen Durchkontaktierung elektrisch zu kontaktieren, werden Öffnungen in der Passivierung freigelassen oder nachträglich erzeugt. Um eine ausreichende Toleranz bei Herstellung dieser Öffnungen zu schaffen, wird vor der Passivierung über den Durchkontaktierungen eine Kontaktfläche erzeugt, die eine ausreichende Fläche aufweist. Die Öffnungen in der Passivierung, über die der Lötkontakt dann Kontakt mit der Kontaktfläche und damit mit den Durchkontaktierungen hat, können dann über einem beliebigen Flächenbereich der Kontaktfläche angeordnet werden. Es ist daher erfindungsgemäß nicht erforderlich, die Öffnungen mit hoher Genauigkeit exakt über den Durchkontaktierungen anzuordnen, was die Prozesssicherheit erhöht.
  • In einem erfindungsgemäßen Mehrschichtbauelement können die Metallisierungen für die Durchkontaktierungen ausgewählt sein aus Silber (Ag), Palladium (Pd), Platin (Pt), Silberpalladium (AgPd), Silberplatin (AgPt), Silberpalladiumplatin (AgPdPt), Nickel (Ni), Kupfer (Cu) oder Gold (Au). Diese Materialien können in die entsprechenden Öffnungen/Bohrungen für die Durchkontaktierungen bereits auf der Stufe der Grünfolien eingebracht und zusammen mit diesen gesintert werden. Die Auswahl des entsprechenden Materials für die Durchkontaktierungen ist abhängig von dem Keramikmaterial und insbesondere von der für das Keramikmaterial erforderlichen Sintertemperatur. Bei niedrigsinternden Keramiken können die Durchkontaktierungen aus Silber hergestellt werden. Höhersinternde Keramiken wie beispielsweise HTCC-Keramiken erfordern temperaturbeständigere Materialien und insbesondere Platin.
  • Der auf der Unterseite des Grundkörpers aufsitzende Lötkontakt kann als direkt mit der keramischen Dielektrikumsschicht in Verbindung stehende unterste Schicht eine Haftvermittlerschicht aufweisen, die ausgewählt ist aus Nickel, Kupfer, Chrom oder Silber. Diese Materialien zeigen auf der Keramik eine besonders gute Haftung und erhöhen daher die Haftfähigkeit des gesamten Lötkontakts auch während des Betriebs des Bauelements.
  • Ein erfindungsgemäßes Bauelement kann für unterschiedliche Funktionen ausgelegt sein und wird durch Auswahl der Keramik und durch die Strukturierung der entsprechenden Metallisierungsebenen definiert. Das Bauelement kann als Mehrschichtvaristor, als keramischer Mehrschichtkondensator, als Mehrschichtthermistor oder als ein mehrschichtiges, eine Ferritkeramik umfassendes Bauelement ausgebildet sein.
  • Ein keramischer Mehrschichtkondensator zeichnet sich durch ein Dielektrikum mit hoher Dielektrizitätskonstante und durch eine in den Metallisierungsebenen realisiert Mehrschichtelektrodenstruktur aus, wobei zwei Typen von miteinander überlappenden Elektroden wechselseitig so übereinander angeordnet werden, dass eine gewünschte und insbesondere maximale Überlappungsfläche zwischen den unterschiedlichen Typen von Elektroden resultiert. Neben der Dielektrizitätskonstante ist für einen keramischen Mehrschichtkondensator noch das Temperaturverhalten maßgeblich, wobei ein erfindungsgemäßer als Mehrschichtkondensator ausgebildeter Grundkörper Dielektrikumsschichten umfasst, die aus den Temperaturklassen COG, X7R, Z5U und Y5V ausgewählt sein kann. Daneben oder alternativ kann das Bauelement auch Keramikschichten aus anderen Temperaturklassen enthalten.
  • Ein als keramischer Mehrschichtvaristor ausgebildetes erfindungsgemäßes Bauelement weist vorzugsweise im Grundkörper keramische Schichten aus Wismut dotiertem Zinkoxid (ZnO-Bi) oder Praseodym dotiertes Zinkoxid (ZnO-Pr) auf.
  • Der keramische Grundkörper kann auch eine LTCC- oder HTCC-Keramik umfassen. Werden Einzelschicht dieser Keramik aus den für Kondensatoren, Varistoren oder Thermistoren geeigneten Materialien ausgewählt, so können in der LTCC-Keramik auch Bauelementfunktionen als Zwei- oder Mehrschichtbauelement des Typs Kondensator, Thermistor, Varistor oder Ferritbauelement verwirklicht sein.
  • Der keramische Grundkörper kann jedoch auch das Substrat eines Moduls sein, wobei mehrere aktive oder passive Komponenten auf der Oberseite des Grundkörpers angeordnet sind und mit im Innern des Grundkörpers angeordneten Bauelementstrukturen elektrisch verbunden sind, wobei die Bauelementstrukturen im Inneren als weitere passive Komponenten und/oder Verschaltungsstrukturen ausgebildet sind. Auch das Modul bzw. das Modulsubstrat kann mithilfe auf der Unterseite angeordneten Lötkontakte auf PCB-Leiterplatten aufgelötet werden, wobei sich die Vorteile der erfindungsgemäßen Lötkontakt- und Durchkontaktierungsausgestaltung auch hier bewähren und dem Modul zu einer verbesserten Haltbarkeit und damit höherer Lebensdauer verhelfen.
    •
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein dem besseren Verständnis der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgebildet. Auch Größenverhältnisse können verzerrt wiedergegeben sein und lassen keine Rückschlüsse auf tatsächliche relative Abmessungen zu.
  • 1 zeigt ausschnittsweise im schematischen Querschnitt ein erfindungsgemäßes Bauelement
  • 2 bis 5 zeigen verschiedene Ausführungsformen erfindungsgemäßer Durchkontaktierungen anhand schematischer Querschnitte
  • 6 zeigt den Aufbau eines Lötkontakts im schematischen Querschnitt
  • 7 bis 9 zeigen verschiedene Ausführungsbeispiele von elektrischen Bauelementen im schematischen Querschnitt
  • 10 zeigt ausschnittsweise ein mit einer Leiterplatte verlötetes Bauelement im schematischen Querschnitt
  • 11 zeigt ausschnittsweise ein Bauelement mit einer Passivierung
  • 12 zeigt ausschnittsweise ein Bauelement mit zusätzlicher Kontaktfläche unter der Passivierung und Lötkontakt
  • 13 zeigt ausschnittsweise ein Bauelement mit zusätzlicher Kontaktfläche unter der Passivierung und nicht zentriertem Lötkontakt
  • 14 zeigt ausschnittsweise ein Bauelement mit einer Passivierung und der Oberfläche der Durchkontaktierung als Lötkontakt.
  • 1 zeigt ausschnittsweise ein erfindungsgemäßes Mehrschichtbauelement im schematischen Querschnitt. Dargestellt sind zwei dielektrische Schichten DS1, DS2, zwischen denen eine Metallisierungsebene angeordnet ist, von der in der Figur nur ein Leiterabschnitt LA dargestellt ist. Nicht dargestellt sind weitere dielektrische Schichten und weitere zu Bauelementstrukturen strukturierte Metallisierungsebenen in gegebener beliebiger Anzahl, die den dargestellten Grundkörper "nach oben" fortsetzen. Auf der Unterseite US des Grundkörpers ist ein Lötkontakt LK angeordnet, der über eine Durchkontaktierung DK1 mit einer Metallisierungsebene, hier mit dem Leiterabschnitt LA verbunden ist. Die Durchkontaktierung DK1 weist zumindest abschnittsweise, hier über die gesamte Höhe hDS1 der untersten dielektrischen Schicht DS1, einen nach oben sich erweiternden Querschnitt auf. Von den weiteren vorhandenen Durchkontaktierungen, die weitere Metallisierungsebenen bzw. die darin angeordneten Bauelementstrukturen miteinander verbinden, ist hier nur eine weitere Durchkontaktierung DK2 eingezeichnet. Die weitere Durchkontaktierung kann wie dargestellt in bekannter Weise mit vertikalen Seitenwänden ausgebildet sein, kann aber ebenfalls wie die erfindungsgemäße unterste zum Lötkontakt LK führende Durchkontaktierung DK1 mit sich nach oben erweiterndem Querschnitt ausgeführt sein. Ansonsten gilt für die Durchkontaktierungen, die auch als Vias bezeichnet werden, die für herkömmliche Durchkontaktierungen bekannten Herstellverfahren und Materialauswahlen. Auf die Herstellung der erfindungsgemäß ausgebildeten Durchkontaktierung wird später eingegangen.
  • 2 zeigt eine weitere Ausgestaltung einer erfindungsgemäßen Durchkontaktierung DK1 in einer dielektrischen Schicht DS im schematischen Querschnitt. Diese Durchkontaktierung weist in einem mittleren Abschnitt ihren geringsten Querschnitt auf und besitzt konkave Außenkanten. Mit anderen Worten ausgedrückt besitzt die dielektrische Schicht DS zur Durchkontaktierung hin im Querschnitt abgerundete Kanten.
  • 3 zeigt eine weitere mögliche Formgebung erfindungsgemäßer Durchkontaktierungen DK1 durch eine dielektrische Schicht DS. Auch hier weist ein bezüglich der Höhe der dielektrischen Schicht hDS gesehen mittlerer Abschnitt den geringsten Querschnitt auf. Von diesem mittleren Abschnitt an nimmt der Querschnitt linear ansteigend zu, und zwar in beide Richtungen – in Richtung Lötkontakt LK und in die entgegengesetzte Richtung. Dabei wird ein Querschnitt erhalten, der die Gestalt eines mit den Spitzen zusammenstoßenden Doppelkegels aufweist.
  • Erfindungsgemäß ausgebildete Durchkontaktierungen können mit entsprechend geformten z.B. rotierenden Werkzeugen in der vorgesehenen Form in einer keramischen Grünfolie als Bohrungen erzeugt und anschließend in an sich bekannter Weise metallisiert bzw. mit einer metallischen Masse befüllt werden.
  • Möglich ist es auch, die Durchkontaktierung mit einer nicht vertikal gegen die Grünfolie gerichteten, Material abtragenden Bearbeitung zu erzeugen.
  • Ein elegantes Verfahren zur Herstellung von Durchkontaktierungen, die z.B. gemäß 2 ausgebildet sind, besteht in einer kontrolliert geführten Herstellung des mehrschichtigen Grundkörpers. Durch eine geeignete Temperaturführung bei einem geeigneten Druck und einer geeigneten Metallisierung innerhalb der Durchkontaktierung gelingt es, die Durchkontaktierung bei Verpressen und dem anschließenden Sintern in der Mitte zu verengen, wobei sich die gewünschte Querschnittsform ergibt.
  • 4 zeigt in einer weitere Ausführung eine erfindungsgemäße Durchkontaktierung, die durch zwei direkt benachbarte dielektrische Teilschichten TS2, TS3 geführt ist. Dabei unterscheidet sich die Durchkontaktierung durch die einzelnen Teilschichten bezüglich der Querschnittsfläche bzw. des Durchmessers. Die untere Durchkontaktierung DK12 durch die dielektrische Teilschicht TS2 weist einen geringeren Durchmesser auf als die obere Durchkontaktierung DK13 durch die zweite dielektrische Teilschicht TS3.
  • In Abwandlung von der Ausführung nach 4 kann eine erfindungsgemäße Durchkontaktierung auch durch drei (oder mehr) dielektrische Teilschichten TS1 bis TS3 geführt werden, wobei die Durchkontaktierung DK12 durch die mittlere dielektrische Teilschicht TS2 den geringsten Durchmesser aufweist. Die Durchkontaktierungen DK13 durch die dritte Teilschicht TS3 und die Durchkontaktierung DK11 durch die erste Teilschicht TS1 weisen größeren Durchmesser als Durchkontaktierung DK12 auf.
  • Die Ausführungen nach 4 und 5 haben den Vorteil, dass sie sich ohne größeren Aufwand mit herkömmlichen Vorrichtungen und Verfahren zur Herstellung von Mehrschichtbauelementen einfach herstellen lassen, da die Teil-Durchkontaktierungen DK11, DK12 durch die Teilschichten TS jeweils in herkömmlicher Weise mit vertikalen Seitenwänden geführt werden können.
  • 6 zeigt anhand eines schematischen Querschnitts den möglichen Aufbau eines erfindungsgemäßen Lötkontakts LK. Der Lötkontakt sitzt auf der Unterseite der untersten dielektrischen Schicht DS auf und ist vorzugsweise zentriert zur Durchkontaktierung DK angeordnet. Direkt über der Durchkontaktierung und darüber hinaus auf der Keramik aufsitzend ist eine haftvermittelnde Schicht HVS vorgesehen, die beispielsweise einen Glasanteil aufweist oder die zur Verbesserung der Haftung eines der Metalle Nickel, Kupfer, Chrom oder Silber umfasst. Diese haftvermittelnde Schicht HVS ist mit einer Verstärkungsschicht VS verstärkt, die die eigentliche metallische Basis des Lötkontakts zur Verfügung stellt. Eine weitere darüber angeordnete Schicht ist eine Diffusionssperrschicht DSS, die wiederum von einer Oxidationsschutzschicht OSS abgedeckt ist. Während die unterste haftvermittelnde Schicht HVS des Lötkontakts LK aufgedruckt oder aufgesputtert sein kann, können die darüber folgenden bzw. darüber aufgebrachten Schichten durch galvanische Verstärkung der haftvermittelnden Schicht oder ebenfalls durch Sputtern aufgebracht werden. Während die galvanische Verstärkung der haftvermittelnden Schicht HVS selbstjustierend ist, da eine Metallabscheidung nur an der bereits vorhandenen metallischen Schicht erfolgt, wird die Herstellung durch Sputtern z.B. mittels einer Maske definiert.
  • 7 zeigt nähere Details einer möglichen Ausgestaltung der Bauelementstrukturen im Inneren des Grundkörpers GK. Dargestellt ist ein keramischer Mehrschichtkondensator, der einen ersten Stapel von Elektrodenschichten ES1 aufweist. Alternierend zu den Elektrodenschichten ES1 sind Elektrodenschichten ES2 eines zweiten Stapels so angeordnet, dass sich eine möglichst maximale Überlappungsfläche ergibt. Zumindest eine Elektrodenschicht ES eines jeden Elektrodenstapels ist über eine Durchkontaktierung DK11, DK12 mit einem eigenen Lötkontakt LK1, LK2 auf der Unterseite des Grundkörpers GK verbunden. Untereinander können die zu einem Elektrodenstapel gehörenden Elektrodenschichten ES ebenfalls durch Durchkontaktierungen DK21, DK22 verbunden sein, die in der Figur beispielsweise versetzt zu den Durchkontaktierungen DK1 angeordnet sind. Möglich ist es jedoch auch, die Durchkontaktierungen zum Verbinden der Elektrodenschichten ES eines Stapels und die Durchkontaktierung zur Verbindung des Stapels mit dem entsprechenden Lötkontakt LK übereinander zentriert bzw. konzentrisch anzuordnen. Die Durchkontaktierung DK12 ist in der 7 beispielsweise durch zwei dielektrische Schichten geführt, wobei die Querschnittsform der Durchkontaktierungen durch die einzelnen Schichten für sich das erfindungsgemäße Design aufweisen kann, wie es beispielsweise für die Durchkontaktierung DK11 in 7 dargestellt ist.
  • 8 zeigt eine Ausgestaltung eines erfindungsgemäßen Bauelements als Varistor, bei der ebenfalls zwei Stapel von Elektrodenschichten ES1, ES2 im Grundkörper GK vorgesehen sind, wobei die Elektrodenschichten unterschiedlicher Stapel allerdings nicht überlappen. Ein Bereich B zwischen den Stapeln weist daher keine Elektroden auf. In Abhängigkeit von der Entfernung der Elektrodenschichten unterschiedlicher Stapel voneinander und der verwendeten Keramik bestimmt sich die Varistorspannung. Möglich ist es jedoch auch, ein Mehrschichtbauelement wie z.B. einen Kondensator oder einen Thermistor mit einer Elektrodenanordnung nach 8 auszubilden. In diesem Fall bestimmt der Abstand zwischen den Elektrodenstapeln und das Keramikmaterial den Bauelementwiderstand bzw. die Kapazität.
  • 9 zeigt im Querschnitt eine weitere Ausführungsform eines erfindungsgemäßen Mehrschichtbauelements, bei dem Elektroden E11 bis E14, die untereinander nicht überlappen, mit einer einzigen großflächigeren Elektrode E20 überlappen. Jede der Elektrodenschichten E11 bis E14 ist über eine eigene Durchkontaktierung DK11 bis DK14 mit einem eigenen Lötkontakt LK11 bis LK14 verbunden. Die Elektrodenschichten E20 ist über eine Durchkontaktierung DK20 mit einem Lötkontakt LK20 verbunden Die Durchkontaktierung kann dabei in Abhängigkeit von der Lage der zu kontaktierenden Elektrodenschicht über mehr als eine dielektrische Schicht geführt sein.
  • Der Einfachheit halber sind in den 7 bis 9 die erfindungsgemäßen Durchkontaktierungen zwar geradlinig dargestellt, weisen in Wirklichkeit jedoch erfindungsgemäße Querschnittsformen mit sich von Lotkontakt weg weisend verbreiternden Querschnitt auf.
  • Während in den 7 bis 9 nur zwei Lötkontakte pro Bauelement dargestellt wurden, ist ein erfindungsgemäßes Bauelement jedoch nicht auf diese Anzahl beschränkt. Möglich ist es beispielsweise, Bauelementstrukturen bzw. Elektrodenschichten ES, Leiterbahnabschnitte LA oder andere Teile der Metallisierungsebenen parallel über mehrere Durchkontaktierungen DK mit gegebenenfalls mehreren Lötkontakten zu verbinden, um den entsprechenden Anschlusswiderstand zu reduzieren oder um den Flächenwiderstand von Elektrodenschichten, Leiterbahnabschnitten oder Bauelementstrukturen im Inneren des Grundkörpers GK zu überbrücken. Möglich ist es auch, mehr als zweipolare Bauelemente herzustellen, die mehrere Anschlüsse unterschiedlicher Polarität aufweisen, bzw. an die eine entsprechende Anzahl an Signale mit unterschiedlichem Potential angelegt werden kann. Dies ist insbesondere bei Bauelementen der Fall, die komplexe Verschaltungsstrukturen im Inneren aufweisen oder die mehrere Stapel von Elektrodenschichten besitzen, die einzeln über die entsprechenden Durchkontaktierungen und Lötkontakte ansprechbar sind oder über diese Elemente elektrisch miteinander verschaltbar sind.
  • 11 zeigt ausschnittsweise ein Bauelement mit einer Passivierung P, die hier über dem Lötkontakt LK aufgebracht ist. Eine Öffnung in der Passivierung lässt den Flächenbereich des Lötkontakts frei, auf den der Bump aufgebracht wird.
  • 12 zeigt eine weitere Modifizierung des in 11 beschriebenen Bauelements. Unter der Passivierung ist eine zusätzliche Kontaktfläche KF angeordnet. Der Lötkontakt LK über der Passivierung P steht in der Öffnung OE mit der Kontaktfläche und damit auch mit der Durchkontaktierung in Kontakt.
  • 13 zeigt ausschnittsweise eine weitere Modifizierung des in 12 beschriebenen Bauelements mit dem Unterschied, dass hier der Lötkontakt LK nicht zentriert über der Durchkontaktierung DK angeordnet ist. Die Passivierung ist z.B. eine Glasschicht.
  • 14 zeigt ausschnittsweise ein Bauelement mit einer Passivierung P. Eine Öffnung OE in der Passivierung lässt den Flächenbereich des Durchkontaktierung frei, der dann direkt als Fläche für den Lötkontakt genutzt werden kann.
  • 10 zeigt ausschnittsweise anhand einer einzigen Lötstelle die Verbindung eines erfindungsgemäßen Mehrschichtbauelements mittels einer Lotkugel bzw. eines Bumps BU mit einer Leiterplatte PCB. Über den Bump BU wird die Lötverbindung zwischen dem Lötkontakt LK auf der Unterseite des Grundkörpers GK und einem Lötpad LP auf der Oberseite der Leiterplatte PCB verbunden. Der Bump benetzt im verlöteten Zustand die gesamte Oberfläche der entsprechenden Lötkontakte LK bzw. Lötpads LP, so dass die Fläche dieser Kontakte bzw. Pads bei gegebenen Volumen des Bumps die Höhe des Bumps bestimmt und damit den Abstand, in dem der Grundkörper GK bzw. das Mehrschichtbauelement über der Leiterplatte PCB montiert ist.
  • Die in 10 dargestellte Verlötung wird auch als Flip-Chip-Anordnung bezeichnet. In einem Schritt können dabei eine Vielzahl von Bumps BU die elektrische und mechanische Verbindung sämtlicher Lötkontakte LK auf der Unterseite des Bauelements mit den entsprechenden Pads auf der Oberfläche der Leiterplatte verbinden. Die Leiterplatte kann dabei als Ball Grid Array oder Land Grid Array ausgebildet sein.
  • Obwohl die Erfindung nur anhand weniger Ausführungsbeispiele beschrieben wurde, ist sie nicht auf diese beschränkt. Insbesondere umfasst die Erfindung beliebige Ausgestaltungen von Bauelementstrukturen, die in Metallisierungsebenen zwischen dielektrischen Schichten realisiert werden können. Solche Bauelementstrukturen können passive Bauelemente umfassen, die miteinander verschaltet sind, oder komplexe Verschaltungsstrukturen, die im Grundkörper realisierte passive Komponenten wie Widerstände, Kapazitäten, Induktivitäten umfassen.
  • Für den Grundkörper bzw. die dielektrischen Schichten sind vorzugsweise die gleichen keramischen Materialien einsetzbar. Möglich ist es jedoch auch, innerhalb des Grundkörpers unterschiedliche dielektrische Schichten zu verwirklichen. Teile der dielektrischen Schichten können daher auch aus nichtkeramischen Materialien bestehen, beispielsweise aus Kunststoffen.
  • In vorteilhafter und ebenfalls nicht dargestellter Ausführung der Erfindung ist die Keramik bezüglich ihres thermischen Ausdehnungskoeffizienten an das Material der Leiterplatte PCB angepasst, was zusätzlich die thermischen Spannungen des gesamten Bauelements reduziert. Zwischen einer ZnO umfassenden dielektrischen Schicht und einer Leiterplatte aus FR4 Material besteht beispielsweise ein Unterschied im thermischen Ausdehnungskoeffizienten von nur 5,6 ppm. Eine derart gewählte Kombination von Materialien mit Unterschieden zwischen 5 und 7 ppm ist gegenüber bekannten Materialkombinationen, die Unterschiede im thermischen Ausdehnungskoeffizienten von 9 bis 11 aufweisen, wesentlich in der Haltbarkeit verbessert.
  • Ein erfindungsgemäßes Bauelement ist auch nicht auf die Anzahl der dielektrischen Schichten oder der dazwischen angeordneten Metallisierungsebenen mit Bauelementstrukturen beschränkt und ist beispielsweise ab zwei dielektrischen Schichten realisierbar. Nicht dargestellt ist auch die Ausführung, bei der der Grundkörper ausschließlich als Trägersubstrat für ein Modul dient, dessen Bauelemente auf und im Modulsubstrat angeordnet bzw. verwirklicht sind.
    • GK
    keramischer Grundkörper
    DS
    dielektrische Schicht
    hDS
    Höhe der dielektrischen Schicht
    US
    Unterseite der dielektrischen Schicht
    LA
    Leiterbahnabschnitt in einer Metallisierungsebene
    LK
    Lötkontakt
    DSS
    Diffusionssperrschicht
    OSS
    Oxidationsschutzschicht
    HVS
    Haftvermittlerschicht
    TS
    dielektrische Teilschicht
    ES
    Elektrodenschicht
    LP
    Lötpad
    PCB
    Leiterplatte
    10, 15, 20
    Elektrodenschichten
    B
    Bereich
    KF
    Kontaktfläche
    P
    Passivierung

Claims (21)

  1. Elektrisches Mehrschichtbauelement – mit einem Grundkörper (GK), der übereinandergestapelte keramische Dielektrikumsschichten (DS) umfasst, – mit zwischen den Dielektrikumsschichten angeordneten Metallisierungsebenen, die zu Bauelementstrukturen (LA, ES) strukturiert sind – mit Lötkontakten (LK) auf der Unterseite (US) des Grundkörpers – mit Durchkontaktierungen (DK), die die Bauelementstrukturen mit den Lötkontakten verbinden – bei dem die Durchkontaktierungen zumindest einen Abschnitt aufweisen, in dem sich ihr Querschnitt nach oben vom Lötkontakt weg weisend erweitert.
  2. Bauelement nach Anspruch 1, bei dem der Querschnitt der Durchkontaktierungen (DK) im Innern der Dielektrikumsschicht (DS) am geringsten ist und sich nach oben und unten erweitert.
  3. Bauelement nach Anspruch 1 oder 2, bei dem die die Durchkontaktierungen (DK) begrenzenden Kanten der entsprechenden Dielektrikumsschicht (DS) im Querschnitt abgerundet sind.
  4. Bauelement nach Anspruch 1 oder 2, bei dem die Durchkontaktierungen (DK) im Querschnitt einem mit den Spitzen zusammenstoßenden Doppelkegel angenähert sind.
  5. Bauelement nach einem der Ansprüche 1 bis 4, bei dem weitere Durchkontaktierungen (DK) vorgesehen sind, die Bauelementstrukturen (LA, ES) unterschiedlicher Metallisierungsebenen miteinander verbinden, wobei alle Durchkontaktierungen mit der gleichen Querschnittsform ausgebildet sind.
  6. Bauelement nach einem der Ansprüche 1 bis 5, bei dem die auf der Unterseite (US) des Grundkörpers (GK) aufgebrachten Lötkontakte (LK) die dort mündenden Durchkontaktierungen (DK) überlappen und an der Grenzfläche zum Grundkörper eine glashaltige Schicht (HVS) aufweisen.
  7. Bauelement nach einem der Ansprüche 1 bis 6, bei dem die Lötkontakte (LK) eine Schicht umfassen, die aus einem Material besteht, das ausgewählt ist aus Sn, SnPb, SnAgCu, SnAgCuBi, SnZn und SnAg.
  8. Bauelement nach einem der Ansprüche 1 bis 7, bei dem zwischen der Durchkontaktierung (DK) und dem Lötkontakt (LK) eine Diffusionssperrschicht (DSS) vorgesehen ist.
  9. Bauelement nach Anspruch 8, bei dem die Diffusionssperrschicht (DSS) ausgewählt ist aus Ni und Au.
  10. Bauelement nach einem der Ansprüche 1 bis 9, bei dem die Lötkontakte (LK) als äußerste Schicht eine Oxidationsschutzschicht (OSS) aufweisen.
  11. Bauelement nach Anspruch 10, bei dem die Oxidationsschutzschicht (OSS) ausgewählt ist aus Au, Sn und einer organischen Schicht.
  12. Bauelement nach einem der Ansprüche 1 bis 11, bei dem die Durchkontaktierungen (DK) zumindest ein Material umfassen, das ausgewählt ist aus Ag, Pd, Pt, AgPd, AgPt, AgPdPt, Ni, Cu und Au.
  13. Bauelement nach einem der Ansprüche 1 bis 12, bei dem die mit dem Grundkörper (GK) in Kontakt stehende unterste Schicht der Lötkontakte (LK) eine Haftvermittlerschicht (HVS) ist, die ausgewählt ist aus Ni, Cu, Cr und Ag.
  14. Bauelement nach einem der Ansprüche 1 bis 13, ausgebildet als Mehrschichtvaristor, keramischer Mehrschichtkondensator, Thermistor oder als mehrschichtiges, eine Ferritkeramik umfassendes Bauelement.
  15. Bauelement nach Anspruch 14, ausgebildet als keramischer Mehrschichtkondensator, wobei das Material für keramischen Grundkörper (GK) ausgewählt ist aus den Temperaturklassen COG, X7R, Z5U und Y5V.
  16. Bauelement nach Anspruch 14, ausgebildet als keramischer Mehrschichtvaristor, wobei das Material für dem keramischen Grundkörper (GK) ZnO-Bi oder ZnO-Pr umfasst.
  17. Bauelement nach einem der Ansprüche 1 bis 16, bei dem der keramische Grundkörper (GK) eine LTCC oder eine HTCC Keramik ist.
  18. Bauelement nach einem der Ansprüche 1 bis 17, bei dem der keramische Grundkörper (GK) als Substrat für ein Modul ausgebildet ist, wobei mehrere aktive oder passive Komponenten auf der Oberseite des Grundkörpers angeordnet und mit den Bauelementstrukturen im Innern des Grundkörpers e lektrisch verbunden sind, wobei die genannten Bauelementstrukturen als weitere passive Komponenten und Verschaltungsstrukturen ausgebildet sind.
  19. Bauelement nach einem der Ansprüche 1 bis 18, bei dem die mit den Lötkontakten (LK) verbundenen Durchkontaktierungen (DK) mit unterschiedlichem Durchmesser durch zumindest zwei dielektrische Teilschichten (TS1, TS2) geführt sind, wobei der Durchmesser der Durchkontaktierungen in der vom Lötkontakt weiter entfernten Teilschicht (TS3) größer ist als der einer näher am Lötkontakt liegenden Teilschicht (TS2).
  20. Bauelement nach einem der Ansprüche 1 bis 19, bei dem auf dem Grundkörpers (GK) eine Passivierung (P) für die keramischen dielektrischen Schichten (DS) angeordnet ist.
  21. Bauelement nach Anspruch 20, bei dem direkt über den Durchkontaktierungen (DK) jeweils eine flächenmäßig größere Kontaktfläche (KF) vorgesehen ist, wobei die Passivierung (P) über der Kontaktfläche und der Lotkontakt (LK) auf der Passivierung angeordnet ist, wobei der Lotkontakt über Öffnungen (OE) in der Passivierung mit der Kontaktfläche elektrisch leitend verbunden ist.
DE102004031878A 2004-07-01 2004-07-01 Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt Expired - Lifetime DE102004031878B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004031878A DE102004031878B3 (de) 2004-07-01 2004-07-01 Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2007518446A JP4838795B2 (ja) 2004-07-01 2005-06-30 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子
US11/630,524 US20070271782A1 (en) 2004-07-01 2005-06-30 Electrical Multilayer Component with Solder Contact
EP05782178.7A EP1761936B1 (de) 2004-07-01 2005-06-30 Elektrisches mehrschichtbauelement mit zuverlässigem lötkontakt
PCT/DE2005/001155 WO2006002615A2 (de) 2004-07-01 2005-06-30 Elektrisches mehrschichtbauelement mit zuverlässigem lötkontakt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004031878A DE102004031878B3 (de) 2004-07-01 2004-07-01 Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt

Publications (1)

Publication Number Publication Date
DE102004031878B3 true DE102004031878B3 (de) 2005-10-06

Family

ID=34980845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031878A Expired - Lifetime DE102004031878B3 (de) 2004-07-01 2004-07-01 Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt

Country Status (5)

Country Link
US (1) US20070271782A1 (de)
EP (1) EP1761936B1 (de)
JP (1) JP4838795B2 (de)
DE (1) DE102004031878B3 (de)
WO (1) WO2006002615A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
US8115316B2 (en) * 2006-08-30 2012-02-14 Sanyo Electric Co., Ltd. Packaging board, semiconductor module, and portable apparatus
DE102010036270A1 (de) * 2010-09-03 2012-03-08 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
EP2849549A1 (de) 2013-09-16 2015-03-18 Micro-Motor AG Anordnung elektrischer Bauteile und elektrischer Antriebsmotor mit einer solchen Bauteileanordnung
WO2024125936A1 (de) * 2022-12-14 2024-06-20 Tdk Electronics Ag Keramiksensor mit metallisierungsschichten

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004032706A1 (de) 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
DE102004058410B4 (de) * 2004-12-03 2021-02-18 Tdk Electronics Ag Vielschichtbauelement mit ESD-Schutzelementen
DE102008009817A1 (de) * 2008-02-19 2009-08-27 Epcos Ag Verbundwerkstoff zur Temperaturmessung, Temperatursensor aufweisend den Verbundwerkstoff und Verfahren zur Herstellung des Verbundwerkstoffs und des Temperatursensors
DE102008019127B4 (de) 2008-04-16 2010-12-09 Epcos Ag Vielschichtbauelement
DE102008035102A1 (de) * 2008-07-28 2010-02-11 Epcos Ag Vielschichtbauelement
DE102016100352A1 (de) * 2016-01-11 2017-07-13 Epcos Ag Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung
DE112019003625T5 (de) 2018-07-18 2021-04-22 Avx Corporation Varistor-Passivierungsschicht und Verfahren zu ihrer Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931056A1 (de) * 1999-07-06 2001-01-25 Epcos Ag Vielschichtvaristor niedriger Kapazität

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4935844A (en) * 1987-01-13 1990-06-19 Ian Burn Low dielectric constant compositions
US4803450A (en) * 1987-12-14 1989-02-07 General Electric Company Multilayer circuit board fabricated from silicon
US5065284A (en) * 1988-08-01 1991-11-12 Rogers Corporation Multilayer printed wiring board
JPH035028U (de) * 1989-05-26 1991-01-18
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH0715855B2 (ja) * 1991-08-26 1995-02-22 株式会社東芝 セラミックコンデンサ
US5290970A (en) * 1992-09-18 1994-03-01 Unisys Corporation Multilayer printed circuit board rework method and rework pin
US5427983A (en) * 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5369390A (en) * 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JP3005028U (ja) * 1994-06-07 1994-12-06 富士電気化学株式会社 積層チップ部品
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6209480B1 (en) * 1996-07-10 2001-04-03 Mehrdad M. Moslehi Hermetically-sealed inductively-coupled plasma source structure and method of use
US5905000A (en) * 1996-09-03 1999-05-18 Nanomaterials Research Corporation Nanostructured ion conducting solid electrolytes
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
JP3838457B2 (ja) * 1997-05-30 2006-10-25 Ｔｄｋ株式会社 セラミックス複合積層部品
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
TW345665B (en) * 1997-06-23 1998-11-21 Nat Science Council Zinc oxide varistor and multilayer chip varistor with low temperature sintering properties
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US6366443B1 (en) * 1997-12-09 2002-04-02 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6054914A (en) * 1998-07-06 2000-04-25 Midcom, Inc. Multi-layer transformer having electrical connection in a magnetic core
JP2002524867A (ja) * 1998-09-02 2002-08-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜キャパシタ
US7106400B1 (en) * 1998-09-28 2006-09-12 Sharp Kabushiki Kaisha Method of making LCD with asperities in insulation layer under reflective electrode
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
TW522536B (en) * 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP3337018B2 (ja) * 1999-11-19 2002-10-21 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US6690123B1 (en) * 2000-02-08 2004-02-10 Sarnoff Corporation Electron gun with resistor and capacitor
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6548224B1 (en) * 2000-03-07 2003-04-15 Kulicke & Soffa Holdings, Inc. Wiring substrate features having controlled sidewall profiles
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6395663B1 (en) * 2000-06-16 2002-05-28 National Science Council Low temperature sintered BI2O3-ZNO-NB2O5 ceramics and method for its formation
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1184637A1 (de) * 2000-08-28 2002-03-06 Mino Yogyo Co., Ltd. Brenntraggestelle und Verfahren zu deren Herstellung
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
JP2002075784A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 薄膜コンデンサ、その製造方法及びその実装構造
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP4999234B2 (ja) * 2001-04-02 2012-08-15 ルネサスエレクトロニクス株式会社 フォトマスク及びそれを用いた半導体装置の製造方法
US7049929B1 (en) * 2001-05-01 2006-05-23 Tessera, Inc. Resistor process
JP2002338353A (ja) * 2001-05-17 2002-11-27 Aiomu Technology:Kk 誘電体磁器組成物
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE10155594A1 (de) * 2001-11-13 2003-05-22 Philips Corp Intellectual Pty Verfrahren zum Herstellen eines aus mehreren Schichten bestehenden mikroelektronischen Substrats
JP2003212668A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd セラミック積層体およびその製造方法
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
WO2003071843A1 (fr) * 2002-02-22 2003-08-28 Fujikura Ltd. Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production
JP4187184B2 (ja) * 2002-02-28 2008-11-26 Ｔｄｋ株式会社 電子部品
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
JP2003318058A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ
KR100466073B1 (ko) * 2002-05-24 2005-01-13 삼성전기주식회사 균일성 및 절연저항성이 증대된 유전체 조성물, 그제조방법 및 이를 이용한 적층 세라믹 콘덴서
JP2003347148A (ja) * 2002-05-27 2003-12-05 Murata Mfg Co Ltd 導電性ペースト及び積層セラミック電子部品
US6759309B2 (en) * 2002-05-28 2004-07-06 Applied Materials, Inc. Micromachined structures including glass vias with internal conductive layers anodically bonded to silicon-containing substrates
AU2003256360A1 (en) * 2002-06-25 2004-01-06 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate
US6730623B2 (en) * 2002-09-27 2004-05-04 Motorola, Inc. Cofireable dielectric composition
JP4143961B2 (ja) * 2002-10-01 2008-09-03 日立金属株式会社 積層電子部品
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
JP4457630B2 (ja) * 2002-10-17 2010-04-28 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
CN1525553A (zh) * 2003-02-26 2004-09-01 ���µ�����ҵ��ʽ���� 半导体装置的制造方法
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
KR20040093402A (ko) * 2003-04-22 2004-11-05 제이에스알 가부시끼가이샤 연마 패드 및 반도체 웨이퍼의 연마 방법
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
CN1813084B (zh) * 2003-06-27 2010-05-05 京瓷株式会社 金属镀膜的形成方法、电子部件制造方法及镀膜形成装置
EP1517166B1 (de) * 2003-09-15 2015-10-21 Nuvotronics, LLC Vorrichtungsgehäuse und Verfahren zu derer Prüfung und Herstellung
US7183654B2 (en) * 2003-09-30 2007-02-27 Intel Corporation Providing a via with an increased via contact area
JP2005136335A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 半導体装置およびその製造方法
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7027289B2 (en) * 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
US7155821B1 (en) * 2004-06-30 2007-01-02 Emc Corporation Techniques for manufacturing a circuit board having a countersunk via
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931056A1 (de) * 1999-07-06 2001-01-25 Epcos Ag Vielschichtvaristor niedriger Kapazität

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115316B2 (en) * 2006-08-30 2012-02-14 Sanyo Electric Co., Ltd. Packaging board, semiconductor module, and portable apparatus
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
DE102010036270A1 (de) * 2010-09-03 2012-03-08 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
DE102010036270B4 (de) 2010-09-03 2018-10-11 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
EP2849549A1 (de) 2013-09-16 2015-03-18 Micro-Motor AG Anordnung elektrischer Bauteile und elektrischer Antriebsmotor mit einer solchen Bauteileanordnung
WO2024125936A1 (de) * 2022-12-14 2024-06-20 Tdk Electronics Ag Keramiksensor mit metallisierungsschichten

Also Published As

Publication number Publication date
JP2008504700A (ja) 2008-02-14
WO2006002615A3 (de) 2006-06-01
US20070271782A1 (en) 2007-11-29
EP1761936B1 (de) 2017-05-10
EP1761936A2 (de) 2007-03-14
WO2006002615A2 (de) 2006-01-12
JP4838795B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
EP1761936B1 (de) Elektrisches mehrschichtbauelement mit zuverlässigem lötkontakt
DE3535059C2 (de)
EP1606831B1 (de) Elektrisches vielschichtbauelement
DE102006000935B4 (de) Monolithisches keramisches Bauelement und Verfahren zur Herstellung
DE19646369B4 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE10044429A1 (de) Elektronische Keramikkomponente
DE102010042544A1 (de) Dünnfilmbauelemente für Oberflächenmontage
EP2791949B1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
EP2057647B1 (de) Bauelement-anordnung
WO2006108397A1 (de) Elektrisches mehrschicht-bauelement und verfahren zur herstellung eines mehrschicht-bauelements
EP1774584B1 (de) Verfahren zur herstellung eines elektrischen bauelements
EP1842246A1 (de) Piezoelektrisches bauelement
DE102005028498B4 (de) Elektrisches Vielschichtbauelement
DE102006015723A1 (de) Mehrschichtiger Chipvaristor
DE102008026710A1 (de) Elektronisches Bauelement aus Keramik
DE69919806T2 (de) Leitpaste und Keramikschaltungsplatte
EP2104941B1 (de) Elektrisches bauelement sowie aussenkontakt eines elektrischen bauelements
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
EP1425167A2 (de) Verfahren zur herstellung eines keramischen substrats und keramisches substrat
DE19915745A1 (de) Montagestruktur von elektronischen Teilen und Montageverfahren von elektronischen Teilen
EP2901504B1 (de) Kontaktierung eines elektrischen bauelements und verfahren zur herstellung derselben
EP3455861A2 (de) Keramische vielschichtbauelement und verfahren zur seines herstellung
DE102009012139B4 (de) Modulsubstrat und Verfahren zur Herstellung
DE10039649A1 (de) Monolithische keramische Elektronikkomponente und Verfahren zum Herstellen einer monolithischen keramischen Elektronikkomponente
EP1614125A2 (de) Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: TDK ELECTRONICS AG, DE

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R071 Expiry of right