JP2002524867A - 薄膜キャパシタ - Google Patents
薄膜キャパシタInfo
- Publication number
- JP2002524867A JP2002524867A JP2000569411A JP2000569411A JP2002524867A JP 2002524867 A JP2002524867 A JP 2002524867A JP 2000569411 A JP2000569411 A JP 2000569411A JP 2000569411 A JP2000569411 A JP 2000569411A JP 2002524867 A JP2002524867 A JP 2002524867A
- Authority
- JP
- Japan
- Prior art keywords
- film capacitor
- thin film
- layer
- thin
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/20—Arrangements for preventing discharge from edges of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
Abstract
(57)【要約】
本発明は、プリント回路基板上に薄膜キャパシタを装着する際、破壊電圧に影響されない新しい種類の薄膜キャパシタを提供する。この薄膜キャパシタは、誘電体層により相互に分離されている少なくとも２つの内部電極層（24，25）を有している絶縁基板（21）を具えている。この基板は、各々が前記内部電極層（24，25）の１つに導電接続されている２つの端部接点（28，29）も有している。本発明によれば、この薄膜キャパシタは、金属層として形成されるのが好ましい破壊可能な導電手段（23）も有し、この導電手段（23）は前記端部接点に電気接続されている。これらの端部接点（28，29）間に破壊可能な導電手段が存在することによって、プリント回路基板上に薄膜キャパシタを装着する際、増大するおそれのある電荷の蓄積による損傷が防止される。
Description
【０００１】 本発明は、誘電体層によって相互に分離されている少なくとも２つの内部電極
層が設けられている絶縁基板を有している薄膜キャパシタであって、この絶縁基
板には、各々が２つの内部電極層のうちの１つと導電接触している２つの端部接
点も設けられている当該薄膜キャパシタに関するものである。
層が設けられている絶縁基板を有している薄膜キャパシタであって、この絶縁基
板には、各々が２つの内部電極層のうちの１つと導電接触している２つの端部接
点も設けられている当該薄膜キャパシタに関するものである。
【０００２】 頭書で記述した種類の薄膜キャパシタ自体は、例えば米国特許第4,453,199号
明細書から既知である。この米国特許明細書には、特に、ガラスより成るのが好
ましい絶縁基板が設けられている薄膜キャパシタが記載されている。この基板に
は、燐をドープした二酸化珪素より成っている副層と、アルミニウムより成って
いる第１内部電極層と、二酸化珪素より成っている誘電体層と、アルミニウムよ
り成っている第２内部電極層と、二酸化珪素より成っている被覆層とが薄膜技術
によって順次設けられている。この既知の薄膜キャパシタには、２つのスパッタ
リングした端部接点が更に設けられている。これらの端部接点の１つを介して、
各内部電極層が薄膜キャパシタの端部接点の１つと電気接触している。
明細書から既知である。この米国特許明細書には、特に、ガラスより成るのが好
ましい絶縁基板が設けられている薄膜キャパシタが記載されている。この基板に
は、燐をドープした二酸化珪素より成っている副層と、アルミニウムより成って
いる第１内部電極層と、二酸化珪素より成っている誘電体層と、アルミニウムよ
り成っている第２内部電極層と、二酸化珪素より成っている被覆層とが薄膜技術
によって順次設けられている。この既知の薄膜キャパシタには、２つのスパッタ
リングした端部接点が更に設けられている。これらの端部接点の１つを介して、
各内部電極層が薄膜キャパシタの端部接点の１つと電気接触している。
【０００３】 この既知の薄膜キャパシタには重大な欠点があることを確かめた。プリント回
路基板上にこのような薄膜キャパシを装着する際、電荷が蓄積されるために破壊
（ブレークダウン）が生じるおそれがあることを確かめた。この破壊現象は静電
放電（ＥＳＤ）として知られている。この現象は特に、比較的薄肉の誘電体層を
有しているキャパシタ内で生じる。この欠点は、多量の電荷が容易に蓄積される
おそれのある領域内にキャパシタが装着された場合に特に問題となる。キャパシ
タの誘電体層の厚さを例えば100nm以下の値まで減らそうとしている現在の傾向
は、この問題を益々差迫ったものとさせている。
路基板上にこのような薄膜キャパシを装着する際、電荷が蓄積されるために破壊
（ブレークダウン）が生じるおそれがあることを確かめた。この破壊現象は静電
放電（ＥＳＤ）として知られている。この現象は特に、比較的薄肉の誘電体層を
有しているキャパシタ内で生じる。この欠点は、多量の電荷が容易に蓄積される
おそれのある領域内にキャパシタが装着された場合に特に問題となる。キャパシ
タの誘電体層の厚さを例えば100nm以下の値まで減らそうとしている現在の傾向
は、この問題を益々差迫ったものとさせている。
【０００４】 前記のＥＳＤの問題は厚膜キャパシタ及びセラミック多層キャパシタでは生じ
ないことに留意すべきである。その理由は、これらのキャパシタが比較的厚い誘
電体層を有しているためである。 本発明の目的は上述した欠点を軽減することにある。本発明の目的は、特に、
薄膜キャパシタを装着中の電荷の蓄積による破壊の発生をかなり減少させた薄膜
キャパシタを提供することにある。
ないことに留意すべきである。その理由は、これらのキャパシタが比較的厚い誘
電体層を有しているためである。 本発明の目的は上述した欠点を軽減することにある。本発明の目的は、特に、
薄膜キャパシタを装着中の電荷の蓄積による破壊の発生をかなり減少させた薄膜
キャパシタを提供することにある。
【０００５】 本発明の上述した目的及びその他の目的を、誘電体層によって相互に分離され
ている少なくとも２つの内部電極層が設けられている絶縁基板を有している薄膜
キャパシタであって、この絶縁基板には、各々が２つの内部電極層のうちの１つ
と導電接触している２つの端部接点も設けられている当該薄膜キャパシタにおい
て、この薄膜キャパシタには、前記端部接点の双方と電気接続している破壊可能
な導電接続手段も設けられていることを特徴とする薄膜キャパシタによって達成
する。
ている少なくとも２つの内部電極層が設けられている絶縁基板を有している薄膜
キャパシタであって、この絶縁基板には、各々が２つの内部電極層のうちの１つ
と導電接触している２つの端部接点も設けられている当該薄膜キャパシタにおい
て、この薄膜キャパシタには、前記端部接点の双方と電気接続している破壊可能
な導電接続手段も設けられていることを特徴とする薄膜キャパシタによって達成
する。
【０００６】 本発明によれば、前述した問題が著しく軽減される。端部接点間の破壊可能な
導電接続手段が存在することによって、薄膜キャパシタをプリント回路基板上に
装着する際、電荷によって薄膜キャパシタが破損されるのを防ぐ。本発明による
構造を用いることによって、このような電荷は導電接続手段を介して直接逃され
る。薄膜キャパシタをプリント回路基板上に固定した後、導電接続手段は、例え
ばレーザ処理によってあるいは制御されたバースト電流を供給することによって
除去できる。このことによって、端部接点間の導電接触は遮断される。
導電接続手段が存在することによって、薄膜キャパシタをプリント回路基板上に
装着する際、電荷によって薄膜キャパシタが破損されるのを防ぐ。本発明による
構造を用いることによって、このような電荷は導電接続手段を介して直接逃され
る。薄膜キャパシタをプリント回路基板上に固定した後、導電接続手段は、例え
ばレーザ処理によってあるいは制御されたバースト電流を供給することによって
除去できる。このことによって、端部接点間の導電接触は遮断される。
【０００７】 本発明による薄膜キャパシタの好ましい例は、破壊可能な導電接続接点が金属
層を有していることを特徴とする。このような金属層は、導電率が高いので、上
述した薄膜キャパシタに生じるおそれのある電荷を即座に空にすることができる
。
層を有していることを特徴とする。このような金属層は、導電率が高いので、上
述した薄膜キャパシタに生じるおそれのある電荷を即座に空にすることができる
。
【０００８】 本発明による薄膜キャパシタの更なる有利な例は、金属層が電極層の一部分を
形成していることを特徴とする。この例は薄膜キャパシタを大量生産する重大な
利点を提供する。この場合、金属層を設けるという追加の処理工程は必要なく、
金属層を、この金属層に連結される電極層と同時に設けることができる。原理的
には、金属層を、電極層以外の別の層として別の処理工程で設けることが可能で
あることに留意すべきである。
形成していることを特徴とする。この例は薄膜キャパシタを大量生産する重大な
利点を提供する。この場合、金属層を設けるという追加の処理工程は必要なく、
金属層を、この金属層に連結される電極層と同時に設けることができる。原理的
には、金属層を、電極層以外の別の層として別の処理工程で設けることが可能で
あることに留意すべきである。
【０００９】 本発明による薄膜キャパシタの有利な例は、金属層が殆どアルミニウムより成
っていることを特徴とする。殆どアルミニウムより成っている金属層はレーザ処
理を用いることによって簡単に遮断することができることを実際に確かめた。
っていることを特徴とする。殆どアルミニウムより成っている金属層はレーザ処
理を用いることによって簡単に遮断することができることを実際に確かめた。
【００１０】 本発明による薄膜キャパシタの他の好適な例は、金属層が、ほば、はんだ付け
処理で溶ける金属より成っていることを特徴としている。このことは、ＰＣＢ上
に薄膜キャパシタをはんだ付けする際に、この金属層が遮断されるという重大な
利点を有している。その結果として、この金属層を遮断する別の工程はもはや必
要ない。このような層に適して金属はAu及び、特にAgである。
処理で溶ける金属より成っていることを特徴としている。このことは、ＰＣＢ上
に薄膜キャパシタをはんだ付けする際に、この金属層が遮断されるという重大な
利点を有している。その結果として、この金属層を遮断する別の工程はもはや必
要ない。このような層に適して金属はAu及び、特にAgである。
【００１１】 本発明による薄膜キャパシタの他の好ましい例では、導電接続手段が、熱処理
による影響の下で非導電性金属化合物に変換される導電性金属化合物より成って
いる層を有していることを特徴とする。原理的には、熱処理はレーザを用いて行
なうことができる。しかし、薄膜キャパシタをいわゆるリフローイングはんだ付
け技術によって設ける場合、前記変換が、ＰＣＢ上に薄膜キャパシタをはんだ付
けするのと同時に生じる。この場合、別の熱処理はもはや必要ない。導電性金属
（オキシ）窒化物の類がこの例で用いるのに極めて適していることを確かめた。
これらの化合物は、熱の影響を受けて、対応する非導電性金属酸化物に変換され
る。これら化合物の好適な例は、TiＮ,TaＮ,TiＯxＮy及びTaＯxＮy（ここで、０
＜ｘ＜１，０＜ｙ＜１，ｘ＋ｙ＝１）である。
による影響の下で非導電性金属化合物に変換される導電性金属化合物より成って
いる層を有していることを特徴とする。原理的には、熱処理はレーザを用いて行
なうことができる。しかし、薄膜キャパシタをいわゆるリフローイングはんだ付
け技術によって設ける場合、前記変換が、ＰＣＢ上に薄膜キャパシタをはんだ付
けするのと同時に生じる。この場合、別の熱処理はもはや必要ない。導電性金属
（オキシ）窒化物の類がこの例で用いるのに極めて適していることを確かめた。
これらの化合物は、熱の影響を受けて、対応する非導電性金属酸化物に変換され
る。これら化合物の好適な例は、TiＮ,TaＮ,TiＯxＮy及びTaＯxＮy（ここで、０
＜ｘ＜１，０＜ｙ＜１，ｘ＋ｙ＝１）である。
【００１２】 本発明による薄膜キャパシタの他の例では、薄膜キャパシタが、端部接点と導
電接触していない浮動電極層を１つ以上有していることを特徴とする。ＰＣＢ上
に薄膜キャパシタをはんだ付けする際、この金属合金は溶解する。その表面張力
は高いため、凝固が生じ、金属合金の層が非導電性となる。この例に適する金属
合金は、PbxSny，SnxBiy，SnxAgy，SnxCuy，AgxSby及びSnxZny（ここで、０＜ｘ
＜１，０＜ｙ＜１，ｘ＋ｙ＝１）である。
電接触していない浮動電極層を１つ以上有していることを特徴とする。ＰＣＢ上
に薄膜キャパシタをはんだ付けする際、この金属合金は溶解する。その表面張力
は高いため、凝固が生じ、金属合金の層が非導電性となる。この例に適する金属
合金は、PbxSny，SnxBiy，SnxAgy，SnxCuy，AgxSby及びSnxZny（ここで、０＜ｘ
＜１，０＜ｙ＜１，ｘ＋ｙ＝１）である。
【００１３】 本発明による薄膜キャパシタの他の例では、薄膜キャパシタが、端部接点と導
電接触していない浮動電極層を１つ以上有していることを特徴とする。端部接点
間の破壊可能な導電接続手段の有利な効果はこの種類の薄膜キャパシタでも得ら
れる。
電接触していない浮動電極層を１つ以上有していることを特徴とする。端部接点
間の破壊可能な導電接続手段の有利な効果はこの種類の薄膜キャパシタでも得ら
れる。
【００１４】 本発明の上述した観点及びその他の観点は、以下の実施例に関する説明から明
らかとなるであろう。
らかとなるであろう。
【００１５】 わかりやすいものとするために、図面は実際のものに正比例させて描いていな
いことに留意すべきである。
いことに留意すべきである。
【００１６】 図１は、本発明による薄膜キャパシタの第１実施例を示す線図的な平面図であ
る。この薄膜キャパシタは、無機の硬質材料より成るのが好ましい絶縁基板１を
有している。本例の場合、ガラスの基板が用いられている。このガラス基板の寸
法は0.42mmの厚みで1.6mm×0.8mmとする。ガラス基板は比較的平滑な表面を有し
ている。このことは、関連する種類の薄膜キャパシタで重要な利点と見られてい
る。セラミック基板、好ましくは、特にガラスとするのが極めて適している薄肉
の平坦な層が設けられているセラミック基板も用いることができることに留意す
べきである。
る。この薄膜キャパシタは、無機の硬質材料より成るのが好ましい絶縁基板１を
有している。本例の場合、ガラスの基板が用いられている。このガラス基板の寸
法は0.42mmの厚みで1.6mm×0.8mmとする。ガラス基板は比較的平滑な表面を有し
ている。このことは、関連する種類の薄膜キャパシタで重要な利点と見られてい
る。セラミック基板、好ましくは、特にガラスとするのが極めて適している薄肉
の平坦な層が設けられているセラミック基板も用いることができることに留意す
べきである。
【００１７】 この基板には、導電材料より成っている第１内部電極層２及び第２内部電極層
３が設けられている。本例の場合には、これらの内部電極層は、厚みを約２〜４
μmとし、スパッタリングしたアルミニウムの層より成っている。このアルミニ
ウムは、いわゆるヒロック（小隆起）の発生を回避するために数重量％の銅を含
有している。内部電極層の大部分は相互に重なり合っている。これら内部電極層
は、この場合、窒化珪素より成っている誘電体材料の層（図示せず）によって相
互に分離されている。この誘電体層はプラズマ増強化学蒸着法（ＰＥ−ＣＶＤ）
によって設けられており、この層の厚みは0.05〜2.5μmの範囲内にある。
３が設けられている。本例の場合には、これらの内部電極層は、厚みを約２〜４
μmとし、スパッタリングしたアルミニウムの層より成っている。このアルミニ
ウムは、いわゆるヒロック（小隆起）の発生を回避するために数重量％の銅を含
有している。内部電極層の大部分は相互に重なり合っている。これら内部電極層
は、この場合、窒化珪素より成っている誘電体材料の層（図示せず）によって相
互に分離されている。この誘電体層はプラズマ増強化学蒸着法（ＰＥ−ＣＶＤ）
によって設けられており、この層の厚みは0.05〜2.5μmの範囲内にある。
【００１８】 基板の両端にはＬ字状端部接点６及び７が設けられている。図示の例では、こ
れら端部接点は、蒸着したCrの第１層（層の厚みは１〜100nm）と、この第１層
上に、蒸着したCuの第２層（層の厚みは200〜500nm）とを有している。図示の例
では、Ｌ字状端部接点は２つの部分より成っている。第１部分は、基板及びキャ
パシタ部の側面に配置されている。第２部分は、基板に対し殆ど平行に延在して
いる。内部電極層と端部接点との間の電気接触は、端部接点の第２部分を介して
行なわれる。端部接点とＰＣＢ（プリント回路基板）との間の電気接触は、端部
接点の第１部分を介して行なわれる。
れら端部接点は、蒸着したCrの第１層（層の厚みは１〜100nm）と、この第１層
上に、蒸着したCuの第２層（層の厚みは200〜500nm）とを有している。図示の例
では、Ｌ字状端部接点は２つの部分より成っている。第１部分は、基板及びキャ
パシタ部の側面に配置されている。第２部分は、基板に対し殆ど平行に延在して
いる。内部電極層と端部接点との間の電気接触は、端部接点の第２部分を介して
行なわれる。端部接点とＰＣＢ（プリント回路基板）との間の電気接触は、端部
接点の第１部分を介して行なわれる。
【００１９】 このキャパシタには、端部接点の双方を電気接続する破壊可能な導電接続手段
も設けられている。本例の場合、導電接続手段は金属層４を有し、この金属層は
第１内部電極層２及び第２内部電極層３の双方の他に設けられている。この金属
層は、約２〜４μmの層厚を有しているスパッタリングしたアルミニウムの層よ
り成っている。所望に応じ、金属層を例えば銅のような他の金属をもって構成す
ることもできる。
も設けられている。本例の場合、導電接続手段は金属層４を有し、この金属層は
第１内部電極層２及び第２内部電極層３の双方の他に設けられている。この金属
層は、約２〜４μmの層厚を有しているスパッタリングしたアルミニウムの層よ
り成っている。所望に応じ、金属層を例えば銅のような他の金属をもって構成す
ることもできる。
【００２０】 第１及び第２内部電極層は絶縁被覆層（図示せず）によって殆ど被覆されてい
る。本例の場合では、この絶縁被覆層は、0.5〜2.5μmの範囲内にある厚みを有
している窒化珪素の層より成っている。所望に応じ、ポリイミドより成る耐引っ
掻き層（図示せず）を絶縁被覆層上に設けることもできる。絶縁被覆層及び耐引
っ掻き層は、金属層４を全く被覆しないようにするのが好ましい。その結果とし
て、金属層４は、端部接点間の導電接触を遮断するための例えばレーザ処理に対
して充分にアクセス可能な状態に維持される。
る。本例の場合では、この絶縁被覆層は、0.5〜2.5μmの範囲内にある厚みを有
している窒化珪素の層より成っている。所望に応じ、ポリイミドより成る耐引っ
掻き層（図示せず）を絶縁被覆層上に設けることもできる。絶縁被覆層及び耐引
っ掻き層は、金属層４を全く被覆しないようにするのが好ましい。その結果とし
て、金属層４は、端部接点間の導電接触を遮断するための例えばレーザ処理に対
して充分にアクセス可能な状態に維持される。
【００２１】 図２は、本発明による薄膜キャパシタの第２実施例を示す線図的な平面図であ
る。この薄膜キャパシタは、無機の硬質材料より成るのが好ましい絶縁基板21を
有している。本例の場合でも、ガラスの基板が用いられている。このガラスの基
板の寸法は0.42mmの厚みで0.8mm×1.6mmとする。
る。この薄膜キャパシタは、無機の硬質材料より成るのが好ましい絶縁基板21を
有している。本例の場合でも、ガラスの基板が用いられている。このガラスの基
板の寸法は0.42mmの厚みで0.8mm×1.6mmとする。
【００２２】 絶縁基板21の主表面には、導電材料より成っているいわゆる浮動電極層22が設
けられている。図示の実施例では、この浮動電極層は、２〜４μmの範囲内の厚
みを有している（４重量％の銅を含有する）スパッタリングしたアルミニウムの
層である。この浮動電極層22には、この場合、主に窒化珪素より成っている誘電
体材料の層（図示せず）が設けられている。この誘電体材料の層は、蒸着技術、
ここではＰＥ−ＣＶＤによって設けられている。この誘電体材料の層の厚みは0.
3〜2.5μmの範囲内にある。浮動電極層22は、２つの端部接点のいずれともいか
なる導電接触もしていない。
けられている。図示の実施例では、この浮動電極層は、２〜４μmの範囲内の厚
みを有している（４重量％の銅を含有する）スパッタリングしたアルミニウムの
層である。この浮動電極層22には、この場合、主に窒化珪素より成っている誘電
体材料の層（図示せず）が設けられている。この誘電体材料の層は、蒸着技術、
ここではＰＥ−ＣＶＤによって設けられている。この誘電体材料の層の厚みは0.
3〜2.5μmの範囲内にある。浮動電極層22は、２つの端部接点のいずれともいか
なる導電接触もしていない。
【００２３】 ２つの他の内部電極層24及び25は、誘電体材料の層上に設けられている。これ
ら内部電極層も４重量％の銅を含有しているアルミニウムより成っている。これ
ら内部電極層の厚みは２〜４μmの範囲内にある。図示の薄膜キャパシタにも、
破壊可能な導電接続手段が設けられ、この導電接続手段はこの場合、金属層23の
形態で設けられている。この金属層23は、内部電極層24及び25と同一の材料より
成り且つこれらと同一の厚みを有している。この場合、金属層23は、中間片26を
介して内部電極層25に直接に連結されている。内部電極層24及び25と、金属層23
とは１回の処理工程で誘電体層上に設けられる。
ら内部電極層も４重量％の銅を含有しているアルミニウムより成っている。これ
ら内部電極層の厚みは２〜４μmの範囲内にある。図示の薄膜キャパシタにも、
破壊可能な導電接続手段が設けられ、この導電接続手段はこの場合、金属層23の
形態で設けられている。この金属層23は、内部電極層24及び25と同一の材料より
成り且つこれらと同一の厚みを有している。この場合、金属層23は、中間片26を
介して内部電極層25に直接に連結されている。内部電極層24及び25と、金属層23
とは１回の処理工程で誘電体層上に設けられる。
【００２４】 内部電極層24及び25の双方は、本例の場合、窒化珪素の層より成っている被覆
層（図示せず）で大部分被覆されている。この被覆層の厚みは0.5〜2.5μmの範
囲内にある。この被覆層にも、厚みが５〜30μmの範囲内にあるポリイミドより
成っている耐引っ掻き層（図示せず）が設けられている。被覆層及び耐引っ掻き
層は、金属層23を全く被覆しないようにするのが好ましいということに留意すべ
きである。この結果として、金属層23は、端部接点間の導電接触を遮断するため
の例えばレーザ処理に対して充分にアクセス可能な状態に維持される。
層（図示せず）で大部分被覆されている。この被覆層の厚みは0.5〜2.5μmの範
囲内にある。この被覆層にも、厚みが５〜30μmの範囲内にあるポリイミドより
成っている耐引っ掻き層（図示せず）が設けられている。被覆層及び耐引っ掻き
層は、金属層23を全く被覆しないようにするのが好ましいということに留意すべ
きである。この結果として、金属層23は、端部接点間の導電接触を遮断するため
の例えばレーザ処理に対して充分にアクセス可能な状態に維持される。
【００２５】 基板の両端には２つのＵ字状端部接点28及び29が設けられている。本例では、
これら端部接点は、蒸着したCrの第１層（層の厚みは１〜100nm）と、この第１
層上に装着し、Cuより成っている第２層（層の厚みは200〜500nm）とを有してい
る。内部電極層24及び25は、一端でＵ字状端部接点28及び29とそれぞれ電気接触
している。金属層23の形態の破壊可能な導電接続手段は、この金属層23の両端部
を介してＵ字状端部接点28及び29の双方に導電接触している。
これら端部接点は、蒸着したCrの第１層（層の厚みは１〜100nm）と、この第１
層上に装着し、Cuより成っている第２層（層の厚みは200〜500nm）とを有してい
る。内部電極層24及び25は、一端でＵ字状端部接点28及び29とそれぞれ電気接触
している。金属層23の形態の破壊可能な導電接続手段は、この金属層23の両端部
を介してＵ字状端部接点28及び29の双方に導電接触している。
【００２６】 本発明によるキャパシタの上述した実施例の双方は、次のようにして大量生産
することができる。出発材料に対しては、例えば、0.42mmの厚みを有するガラス
より成る４インチ（正方形）あるいは６インチ（円形）のウェハを用いる（１イ
ンチは2.54cmである）。清浄処理（石鹸の溶液及び酸性溶液内で順次行なった超
音波処理）後、このウェハの第１主表面上に、殆どアルミニウムより成っている
（内部あるいは浮動）電極層のパターンをスパッタ蒸着法及びリソグラフィーに
よって設ける。次に、この電極層のパターンに、プラズマ増強ＣＶＤによって、
窒化珪素より成る密着薄肉層の形態で誘電体層を設ける。この誘電体層上にスパ
ッタ蒸着法及びリソグラフィーによって内部電極層のパターンを設ける。
することができる。出発材料に対しては、例えば、0.42mmの厚みを有するガラス
より成る４インチ（正方形）あるいは６インチ（円形）のウェハを用いる（１イ
ンチは2.54cmである）。清浄処理（石鹸の溶液及び酸性溶液内で順次行なった超
音波処理）後、このウェハの第１主表面上に、殆どアルミニウムより成っている
（内部あるいは浮動）電極層のパターンをスパッタ蒸着法及びリソグラフィーに
よって設ける。次に、この電極層のパターンに、プラズマ増強ＣＶＤによって、
窒化珪素より成る密着薄肉層の形態で誘電体層を設ける。この誘電体層上にスパ
ッタ蒸着法及びリソグラフィーによって内部電極層のパターンを設ける。
【００２７】 次に、この内部電極層のパターン上に、窒化珪素より成る他の密着層を設ける
。所望に応じ、窒化珪素より成るこの他の密着層に、耐引っ掻き層として、ポリ
イミドより成るパターン化した層を設ける。このパターン化した層のパターンニ
ングは、端部接点に連結する必要がある内部電極層の端部の位置にポリイミドを
設けないように選択する。次に、このポリイミドで被覆されていない窒化珪素を
反応性イオンエッチング（ＲＩＥ）あるいはプラズマエッチングによって除去し
、その下側の、内部電極層の端部を露出させる。
。所望に応じ、窒化珪素より成るこの他の密着層に、耐引っ掻き層として、ポリ
イミドより成るパターン化した層を設ける。このパターン化した層のパターンニ
ングは、端部接点に連結する必要がある内部電極層の端部の位置にポリイミドを
設けないように選択する。次に、このポリイミドで被覆されていない窒化珪素を
反応性イオンエッチング（ＲＩＥ）あるいはプラズマエッチングによって除去し
、その下側の、内部電極層の端部を露出させる。
【００２８】 次に、Cr及びCuを順次スパッタリングあるいは蒸着することによって、端部接
点の一部分をパターン化して設ける。端部接点のこの一部分を、内部電極層の露
出端部と直接接触させる。Ｕ字状接点を所望する場合には、基板の第２主表面に
端部接点の一部分を同様にパターン化して設ける。この場合、これらの一部分は
、存在させたガラスあるいはポリマー材料層上に直接設けられる。
点の一部分をパターン化して設ける。端部接点のこの一部分を、内部電極層の露
出端部と直接接触させる。Ｕ字状接点を所望する場合には、基板の第２主表面に
端部接点の一部分を同様にパターン化して設ける。この場合、これらの一部分は
、存在させたガラスあるいはポリマー材料層上に直接設けられる。
【００２９】 破壊可能な導電接続手段は、好ましくは金属層の形態で、様々な時に薄膜キャ
パシタ上に設けることができる。この導電接続手段を設ける処理は、浮動電極層
あるいは内部電極層を設ける時に同時にすることが可能である。これらを設けた
後にはもはや、導電接続手段が、誘電体層、被覆層あるいは耐引っ掻き層のよう
な他の層で全く被覆されないようにすることが重要である。このようにすること
によって、導電接続手段は、例えばレーザ処理に対して外部からアクセス可能な
状態を維持する。
パシタ上に設けることができる。この導電接続手段を設ける処理は、浮動電極層
あるいは内部電極層を設ける時に同時にすることが可能である。これらを設けた
後にはもはや、導電接続手段が、誘電体層、被覆層あるいは耐引っ掻き層のよう
な他の層で全く被覆されないようにすることが重要である。このようにすること
によって、導電接続手段は、例えばレーザ処理に対して外部からアクセス可能な
状態を維持する。
【００３０】 上記のすべての層を設けた後、ウェハを（例えば鋸引きによって）細条に分割
する。この細条の分割面に導電材料（例えば蒸着あるいはスパッタリングしたCu
あるいはCr）を設け、これによって、完全な端部接点を形成する。所望に応じ、
ガルバニック処理によって、端部接点上にCuの層（約２μm）と、Niの層（約１
μm）と、Snの層（約５μm）とを順次に成長させて、端部接点を強化する。最後
に、この細条を（例えば鋸引きによって）分割し、個々の薄膜キャパシタを形成
する。所望に応じ、端部接点のガルバニック処理を個々の薄膜キャパシタに関し
て行なうこともできることに留意すべきである。
する。この細条の分割面に導電材料（例えば蒸着あるいはスパッタリングしたCu
あるいはCr）を設け、これによって、完全な端部接点を形成する。所望に応じ、
ガルバニック処理によって、端部接点上にCuの層（約２μm）と、Niの層（約１
μm）と、Snの層（約５μm）とを順次に成長させて、端部接点を強化する。最後
に、この細条を（例えば鋸引きによって）分割し、個々の薄膜キャパシタを形成
する。所望に応じ、端部接点のガルバニック処理を個々の薄膜キャパシタに関し
て行なうこともできることに留意すべきである。
【００３１】 他の実施例により、図１に示すような0805型薄膜キャパシタを製造した。この
薄膜キャパシタは63.3nFのキャパシタンス及び0.01の損失率tan（ｄ）を有した
。Agより成る金属層をスパッタリングによって設け、この金属層を端部接点間の
導電接続手段として機能させた。測定した金属層の電気抵抗値は0.7オームであ
った。次に、この薄膜キャパシタを、流動はんだ付けの状態に近似するPb/Sn浴
中に260℃で数分間入れた。Agの層が完全に溶解され、ＥＳＤ（静電放電）保護
が除去された。実験終了後、この薄膜キャパシタは64.5nFのキャパシタンスを有
した。
薄膜キャパシタは63.3nFのキャパシタンス及び0.01の損失率tan（ｄ）を有した
。Agより成る金属層をスパッタリングによって設け、この金属層を端部接点間の
導電接続手段として機能させた。測定した金属層の電気抵抗値は0.7オームであ
った。次に、この薄膜キャパシタを、流動はんだ付けの状態に近似するPb/Sn浴
中に260℃で数分間入れた。Agの層が完全に溶解され、ＥＳＤ（静電放電）保護
が除去された。実験終了後、この薄膜キャパシタは64.5nFのキャパシタンスを有
した。
【００３２】 本発明の他の実施例により、図１に示すような0805型薄膜キャパシタを製造し
た。金属合金Pb0.38Sn0.62より成る100nmの肉厚の層をスパッタリングによって
設け、この金属合金層を端部接点間の導電接続手段として機能させた。このよう
に製造した薄膜キャパシタを、はんだ付用のペーストが設けられたＰＣＢ上に配
置し、リフローイングはんだ付け処理を約250℃で行なった。設けたPb0.38Sn0.6 2 の層は約183℃で溶融した。溶融された金属合金の表面張力が高いので、溶融さ
れた材料は端部接点の方向に引張られた。その結果として、双方の端部接点間の
直接の導電接続が遮断され、ＥＳＤ保護が取除かれた。
た。金属合金Pb0.38Sn0.62より成る100nmの肉厚の層をスパッタリングによって
設け、この金属合金層を端部接点間の導電接続手段として機能させた。このよう
に製造した薄膜キャパシタを、はんだ付用のペーストが設けられたＰＣＢ上に配
置し、リフローイングはんだ付け処理を約250℃で行なった。設けたPb0.38Sn0.6 2 の層は約183℃で溶融した。溶融された金属合金の表面張力が高いので、溶融さ
れた材料は端部接点の方向に引張られた。その結果として、双方の端部接点間の
直接の導電接続が遮断され、ＥＳＤ保護が取除かれた。
【００３３】 本発明の更に他の実施例では、図１に示すような0805型薄膜キャパシタを製造
した。導電性金属化合物TaＮより成っている100nmの肉厚の層をスパッタリング
によって設け、この金属化合物層を端部接点間の導電接続手段として機能させた
。次に、このように製造した薄膜キャパシタを、端部接点を介してＰＣＢの接点
面上にはんだ付けした。次に、この層をレーザによって局部的に加熱した。この
加熱処理の影響を受けて、導電性金属化合物TaＮは非導電性金属化合物Ta2Ｏ5に
変換された。この結果として、双方の端部接点間の直接の導電接続が遮断され、
ＥＳＤ保護が取除かれた。
した。導電性金属化合物TaＮより成っている100nmの肉厚の層をスパッタリング
によって設け、この金属化合物層を端部接点間の導電接続手段として機能させた
。次に、このように製造した薄膜キャパシタを、端部接点を介してＰＣＢの接点
面上にはんだ付けした。次に、この層をレーザによって局部的に加熱した。この
加熱処理の影響を受けて、導電性金属化合物TaＮは非導電性金属化合物Ta2Ｏ5に
変換された。この結果として、双方の端部接点間の直接の導電接続が遮断され、
ＥＳＤ保護が取除かれた。
【００３４】 本発明は、個々の薄膜キャパシタに関して説明したが、本発明は、キャパシタ
及び他の受動素子の双方又はいずれか一方の回路網内に集積化されるキャパシタ
に使用することもできることに注意すべきである。しかし、電荷の蓄積による破
壊の問題が個々の薄膜キャパシタにおいて最も重要なので、本発明の効果は、個
々の薄膜キャパシタにおいて最も顕著に表われるだろう。
及び他の受動素子の双方又はいずれか一方の回路網内に集積化されるキャパシタ
に使用することもできることに注意すべきである。しかし、電荷の蓄積による破
壊の問題が個々の薄膜キャパシタにおいて最も重要なので、本発明の効果は、個
々の薄膜キャパシタにおいて最も顕著に表われるだろう。
【００３５】 本発明は、薄膜キャパシタをプリント回路基板上に装着する際、破壊電圧に影
響されない新規な薄膜キャパシタを提供する。この薄膜キャパシタは、誘電体層
によって相互に分離されている少なくとも２つの内部電極層が設けられている絶
縁基板を有している。この絶縁基板には、各々が２つの内部電極層のうちの１つ
と導電接触している２つの端部接点も設けられている。本発明によれば、この薄
膜キャパシタは、端部接点の双方と電気接触している破壊可能な導電接続手段を
好ましくは金属層の形態で有している。端部接点間に破壊可能な導電接続手段が
存在することによって、薄膜キャパシタをプリント回路基板上に装着する際、電
荷による薄膜キャパシタの損傷が防止される。本発明による構造を用いることに
よってこのような電荷は、導電接続手段を介して直接逃がされる。薄膜キャパシ
タをプリント回路基板に固定した後、例えばレーザ処理によって、あるいは制御
されたバースト電流を印加することによって導電接続手段を取除くことができる
。これによって、端部接点間の導電接触を遮断させる。
響されない新規な薄膜キャパシタを提供する。この薄膜キャパシタは、誘電体層
によって相互に分離されている少なくとも２つの内部電極層が設けられている絶
縁基板を有している。この絶縁基板には、各々が２つの内部電極層のうちの１つ
と導電接触している２つの端部接点も設けられている。本発明によれば、この薄
膜キャパシタは、端部接点の双方と電気接触している破壊可能な導電接続手段を
好ましくは金属層の形態で有している。端部接点間に破壊可能な導電接続手段が
存在することによって、薄膜キャパシタをプリント回路基板上に装着する際、電
荷による薄膜キャパシタの損傷が防止される。本発明による構造を用いることに
よってこのような電荷は、導電接続手段を介して直接逃がされる。薄膜キャパシ
タをプリント回路基板に固定した後、例えばレーザ処理によって、あるいは制御
されたバースト電流を印加することによって導電接続手段を取除くことができる
。これによって、端部接点間の導電接触を遮断させる。
【図１】 本発明による薄膜キャパシタの第１実施例を示す線図的平面図である
。
。
【図２】 本発明による薄膜キャパシタの第２実施例を示す線図的平面図である
。
。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ハンス ペー ロブル オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 マレイケ カー クレー オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 ウィルヘルム アー フルン オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ (72)発明者 ニコラース イェー アー ファン フェ ーン オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 5E082 AB01 EE05 EE24 FF05 FG03 FG42
Claims (8)
- 【請求項１】 誘電体層によって相互に分離されている少なくとも２つの内部電
極層が設けられている絶縁基板を有している薄膜キャパシタであって、この絶縁
基板には、各々が２つの内部電極層のうちの１つと導電接触している２つの端部
接点も設けられている当該薄膜キャパシタにおいて、この薄膜キャパシタには、
前記端部接点の双方と電気接続している破壊可能な導電接続手段も設けられてい
ることを特徴とする薄膜キャパシタ。 - 【請求項２】 請求項１に記載の薄膜キャパシタにおいて、前記の破壊可能な導
電接続手段が金属層を有していることを特徴とする薄膜キャパシタ。 - 【請求項３】 請求項２に記載の薄膜キャパシタにおいて、前記金属層が電極層
の一部分を形成していることを特徴とする薄膜キャパシタ。 - 【請求項４】 請求項３に記載の薄膜キャパシタにおいて、前記金属層が殆どア
ルミニウムより成っていることを特徴とする薄膜キャパシタ。 - 【請求項５】 請求項２に記載の薄膜キャパシタにおいて、前記金属層が、ほぼ
、はんだ付け処理で溶ける金属より成っていることを特徴とする薄膜キャパシタ
。 - 【請求項６】 請求項１に記載の薄膜キャパシタにおいて、前記導電接続手段が
、熱処理による影響の下で非導電性金属化合物に変換される導電性金属化合物よ
り成っている層を有していることを特徴とする薄膜キャパシタ。 - 【請求項７】 請求項１に記載の薄膜キャパシタにおいて、前記導電接続手段が
、高い表面張力を有している低融点金属合金の層を具えていることを特徴とする
薄膜キャパシタ。 - 【請求項８】 請求項１に記載の薄膜キャパシタにおいて、この薄膜キャパシタ
が、前記端部接点と導電接触していない浮動電極層を１つ以上有していることを
特徴とする薄膜キャパシタ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98202926 | 1998-09-02 | ||
| EP98202926.6 | 1998-12-14 | ||
| EP98204217.8 | 1998-12-14 | ||
| EP98204217 | 1998-12-14 | ||
| PCT/EP1999/006243 WO2000014754A1 (en) | 1998-09-02 | 1999-08-25 | Thin-film capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002524867A true JP2002524867A (ja) | 2002-08-06 |
Family
ID=26150656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000569411A Pending JP2002524867A (ja) | 1998-09-02 | 1999-08-25 | 薄膜キャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6337790B1 (ja) |
| EP (1) | EP1048042A1 (ja) |
| JP (1) | JP2002524867A (ja) |
| WO (1) | WO2000014754A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015532006A (ja) * | 2012-08-30 | 2015-11-05 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | リニアリティ特性が改善されたコンデンサ |
| KR20210074389A (ko) * | 2018-12-03 | 2021-06-21 | 에이비비 파워 그리즈 스위처랜드 아게 | 밸런싱 경로를 갖는 필름 커패시터 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
| US20110052473A1 (en) * | 2009-08-25 | 2011-03-03 | Tdk Corporation | Method of manufacturing active material |
| JP5444944B2 (ja) * | 2009-08-25 | 2014-03-19 | Ｔｄｋ株式会社 | 活物質及び活物質の製造方法 |
| JP5482062B2 (ja) * | 2009-09-29 | 2014-04-23 | Ｔｄｋ株式会社 | 薄膜コンデンサ及び薄膜コンデンサの製造方法 |
| US9076600B2 (en) | 2012-03-27 | 2015-07-07 | Tdk Corporation | Thin film capacitor |
| US9030800B2 (en) | 2012-03-29 | 2015-05-12 | Tdk Corporation | Thin film capacitor |
| JP6520085B2 (ja) | 2014-12-05 | 2019-05-29 | Tdk株式会社 | 薄膜キャパシタ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453199A (en) | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| US4906956A (en) * | 1987-10-05 | 1990-03-06 | Menlo Industries, Inc. | On-chip tuning for integrated circuit using heat responsive element |
| KR970006425B1 (ko) * | 1988-03-07 | 1997-04-28 | 닛뽄 케미콘 가부시기가이샤 | 칩형 콘덴서 및 그 제조방법 |
| JPH03276609A (ja) * | 1990-03-26 | 1991-12-06 | Matsushita Electric Ind Co Ltd | 乾式金属化フィルムコンデンサ |
| US5316788A (en) * | 1991-07-26 | 1994-05-31 | International Business Machines Corporation | Applying solder to high density substrates |
| JPH07245240A (ja) * | 1994-03-04 | 1995-09-19 | Murata Mfg Co Ltd | 電子部品 |
| JP3369376B2 (ja) * | 1995-11-10 | 2003-01-20 | 富士通株式会社 | キャパシタ部品のディスチャージ |
| US6023408A (en) * | 1996-04-09 | 2000-02-08 | The Board Of Trustees Of The University Of Arkansas | Floating plate capacitor with extremely wide band low impedance |
| DE19630883A1 (de) * | 1996-07-31 | 1998-02-05 | Philips Patentverwaltung | Bauteil mit einem Kondensator |
| JP3039403B2 (ja) * | 1996-12-06 | 2000-05-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| TW405129B (en) * | 1997-12-19 | 2000-09-11 | Koninkl Philips Electronics Nv | Thin-film component |
| JP2002505812A (ja) * | 1998-04-20 | 2002-02-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜キャパシタ |
| JP3171170B2 (ja) * | 1998-05-25 | 2001-05-28 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
| US6259149B1 (en) * | 1998-07-07 | 2001-07-10 | Agere Systems Guardian Corp. | Fully isolated thin-film trench capacitor |
| US6266227B1 (en) * | 1998-08-26 | 2001-07-24 | Kyocera Corporation | Thin-film capacitor |
| US6212057B1 (en) * | 1998-12-22 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor having an adhesive film |
-
1999
- 1999-08-25 WO PCT/EP1999/006243 patent/WO2000014754A1/en not_active Application Discontinuation
- 1999-08-25 EP EP99946023A patent/EP1048042A1/en not_active Withdrawn
- 1999-08-25 JP JP2000569411A patent/JP2002524867A/ja active Pending
- 1999-08-30 US US09/385,279 patent/US6337790B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015532006A (ja) * | 2012-08-30 | 2015-11-05 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | リニアリティ特性が改善されたコンデンサ |
| US9837214B2 (en) | 2012-08-30 | 2017-12-05 | Snaptrack, Inc. | Capacitor having an improved linear behavior |
| KR20210074389A (ko) * | 2018-12-03 | 2021-06-21 | 에이비비 파워 그리즈 스위처랜드 아게 | 밸런싱 경로를 갖는 필름 커패시터 |
| KR102643193B1 (ko) | 2018-12-03 | 2024-03-05 | 히타치 에너지 리미티드 | 밸런싱 경로를 갖는 필름 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6337790B1 (en) | 2002-01-08 |
| WO2000014754A1 (en) | 2000-03-16 |
| EP1048042A1 (en) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI260657B (en) | Plated terminations | |
| US4372809A (en) | Method for manufacturing solderable, temperable, thin film tracks which do not contain precious metal | |
| US20060261922A1 (en) | Over-current protection device and manufacturing method thereof | |
| EP0811231A1 (en) | Metallized film for electrical capacitors | |
| JP2002524867A (ja) | 薄膜キャパシタ | |
| US20110089025A1 (en) | Method for manufacturing a chip resistor having a low resistance | |
| JPS62199043A (ja) | 薄膜回路及びその製造法 | |
| JPH0316296A (ja) | 錫構造体を有する薄膜回路の製造方法 | |
| JP3709117B2 (ja) | 薄膜電子部品および基板 | |
| JP2001185444A (ja) | 薄膜電子部品 | |
| US6125026A (en) | Electric component which can be mounted on the surface of a printed circuit board as well as a method of manufacturing such components | |
| JP3767436B2 (ja) | 金属化フィルムコンデンサ | |
| KR20110055272A (ko) | 솔더층이 증착된 인쇄회로기판 및 그 제조방법 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| JP2001284168A (ja) | 薄膜電子部品および基板 | |
| JPH0223034B2 (ja) | ||
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JP2004014853A (ja) | 薄膜コンデンサ | |
| JP4206293B2 (ja) | 薄膜コンデンサおよびそれを用いたコンデンサ基板 | |
| JP3173403B2 (ja) | 積層形フィルムコンデンサの製造方法 | |
| JP2638963B2 (ja) | フィルムチップコンデンサ | |
| JP2575351Y2 (ja) | ヒューズ内蔵型固体電解コンデンサ | |
| JPH0783172B2 (ja) | 配線基板 | |
| KR100815945B1 (ko) | 반도체 소자의 금속배선 부식 방지 방법 | |
| JP2001185445A (ja) | 薄膜電子部品 |