DE10125339A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents
Halbleitervorrichtung und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE10125339A1 DE10125339A1 DE10125339A DE10125339A DE10125339A1 DE 10125339 A1 DE10125339 A1 DE 10125339A1 DE 10125339 A DE10125339 A DE 10125339A DE 10125339 A DE10125339 A DE 10125339A DE 10125339 A1 DE10125339 A1 DE 10125339A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- conductivity type
- substrate
- sige
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 17
- 229910052710 silicon Inorganic materials 0.000 title abstract description 17
- 239000010703 silicon Substances 0.000 title abstract description 17
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract 5
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 37
- 239000007858 starting material Substances 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- -1 phosphorus ions Chemical class 0.000 claims description 10
- 239000002994 raw material Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 229910008310 Si—Ge Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 229910052732 germanium Inorganic materials 0.000 abstract description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical group [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 8
- 239000002800 charge carrier Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
Die Halbleitervorrichtung umfasst ein n-Si-Substrat (1), eine auf dem n-Si-Substrat gebildeten n-Si-Film (2), einen auf dem n-Si-Film (2) gebildeten p-SiGe-Film (3, 13), einen auf dem p-SiGe-Film gebildeten p-Si-Film (4), einen auf dem p-Si-Film (4) gebildeten n-Si-Film (5), eine Basiselektrode (11), die durch Entfernen eines Teils des n-Si-Films (5) oder durch Ändern des Leitfähigkeitstyps eines Teils des n-Si-Films (5) zu einem p-Typ und Verbinden eines Metallendteils mit einem Teil (8) des p-Si-Films (4), der durch Entfernen des n-Si-Films (5) freigelegt wurde, oder einem Teil des n-Si-Films (5), dessen Leitfähigkeitstyp zu einem p-Typ verändert wurde, gebildet wurde, eine Emitterelektrode (12), die durch Verbinden eines Metallendteils mit dem n-Si-Film (5) gebildet wurde, und eine Kollektorelektrode (10), die durch Verbinden eines Metallendteils mit einer Rückseite des n-Si-Substrats gebildet wurde.
Description
Diese Anmeldung basiert auf der früheren japanischen Pa
tentanmeldung Nr. 2000-156484, eingereicht am 26. Mai 2000,
deren gesamter Inhalt hiermit durch Bezugnahme aufgenommen
ist, und nimmt deren Priorität in Anspruch.
Die vorliegende Erfindung betrifft eine Halbleitervorrich
tung, wie einen Transistor, und ein Verfahren zur Herstellung
der Halbleitervorrichtung, und insbesondere einen SiGe-
Bipolartransistor mit einer hohen Stromverstärkung und ein
Verfahren zur Herstellung desselben.
Ein Transistor des Leitfähigkeitstyps mit npn-Übergang mit
einer hohen Stromverstärkung wird üblicherweise nach dem-fol
genden Verfahren hergestellt. Zunächst werden, wie in Fig.
1A, 1B und 2 gezeigt, ein SiGe-Film des p-Leitfähigkeitstyps
22 und ein Si-Film des n-Leitfähigkeitstyps 23 durch chemi
sches Aufdampfen (Stufe S21) nacheinander auf einem Si-
Substrat des n-Leitfähigkeitstyps 21 gestapelt. Danach werden
von einer P-Ionenquelle 24 gelieferte Phosphor(P)-Ionen im
plantiert. Die entstandene Struktur wird einer Hochtempera
turglühbehandlung unterzogen, um die implantierten P-Ionen zu
aktivieren. Infolgedessen wird eine stark phosphordotierte
Schicht 25 erhalten (Stufe S22). Anschließend wird, wie in
Fig. 1C-1E und 2 gezeigt, ein Teil der stark phosphordo
tierten Schicht 25 und des Si-Films des n-Leitfähigkeitstyps
23 durch ein Fräsverfahren oder reaktives Ionenätzen ent
fernt, um eine Basisoberfläche freizulegen (Stufe S23). Da
nach wird die entstandene Struktur einer Tafelberg-Ätzstufe
unterzogen, um einen Tafelberg-Ätzbereich 27 auszubilden
(Stufe S24). Danach werden eine Kollektorelektrode 28, eine
Basiselektrode 29 und eine Emitterelektrode 30 unabhängig
voneinander mit entsprechenden Bereichen verbunden (Stufe
S25).
Bei einem herkömmlichen SiGe-Transistor kommt es gerne zu De
fekten in einem als die Basisschicht verwendeten SiGe-Film
des p-Leitfähigkeitstyps. Wegen der Defekte besteht die Ten
denz, dass die Lebensdauer der Ladungsträger in dem SiGe-Film
des p-Leitfähigkeitstyps kürzer als die bei einem Si-Film
ist. Infolgedessen wird die Schaltgeschwindigkeit des SiGe-
Transistors schneller als die eines Si-Transistors. Deshalb
kann der SiGe-Transistor als Hochgeschwindigkeitstransistor
dienen. Der SiGe-Film des p-Leitfähigkeitstyps ist jedoch
aufgrund der kurzen Lebensdauer hinsichtlich der Beweglich
keit schlecht. Aus diesem Grund neigt die Stromverstärkung
des herkömmlichen SiGe-Transistors dazu, geringer als die des
Si-Transistors zu sein.
Die vorliegende Erfindung wurde zur Bewältigung der genannten
Probleme gemacht. Aufgabe der vorliegenden Erfindung ist die
Bereitstellung einer Halbleitervorrichtung, wie eines SiGe-
Bipolartransistors, die eine hohe Stromverstärkung aufweist,
und die Bereitstellung eines Verfahrens zur Herstellung der
selben.
Gegenstand eines ersten Aspekts der vorliegenden Erfindung
ist eine Halbleitervorrichtung, umfassend:
ein Si-Substrat eines ersten Leitfähigkeitstyps;
einen auf dem Si-Substrat ausgebildeten ersten Si-Film eines ersten Leitfähigkeitstyps;
einen auf dem ersten Si-Film ausgebildeten SiGe-Film eines zweiten Leitfähigkeitstyps;
einen auf dem SiGe-Film ausgebildeten zweiten Si-Film des zweiten Leitfähigkeitstyps;
einen auf dem zweiten Si-Film ausgebildeten dritten Si-Film des ersten Leitfähigkeitstyps;
eine erste Elektrode, die durch Entfernen eines Teils des dritten Si-Films oder Ändern des Leitfähigkeitstyps des Teils des dritten Si-Films des ersten Leitfähigkeitstyps zum zwei ten Leitfähigkeitstyp und Verbinden eines Metallendteils mit einem Teil des zweiten Si-Films, der durch Entfernen des Teils des dritten Si-Films freigelegt wurde, oder mit einem Teil des dritten Si-Films, dessen Leitfähigkeitstyp geändert wurde, gebildet wurde;
eine zweite Elektrode, die durch Verbinden eines Metallend teils mit dem dritten Si-Film gebildet wurde; und
eine dritte Elektrode, die durch Verbinden eines Metallend teils mit einer Rückseite des Si-Substrats gebildet wurde.
ein Si-Substrat eines ersten Leitfähigkeitstyps;
einen auf dem Si-Substrat ausgebildeten ersten Si-Film eines ersten Leitfähigkeitstyps;
einen auf dem ersten Si-Film ausgebildeten SiGe-Film eines zweiten Leitfähigkeitstyps;
einen auf dem SiGe-Film ausgebildeten zweiten Si-Film des zweiten Leitfähigkeitstyps;
einen auf dem zweiten Si-Film ausgebildeten dritten Si-Film des ersten Leitfähigkeitstyps;
eine erste Elektrode, die durch Entfernen eines Teils des dritten Si-Films oder Ändern des Leitfähigkeitstyps des Teils des dritten Si-Films des ersten Leitfähigkeitstyps zum zwei ten Leitfähigkeitstyp und Verbinden eines Metallendteils mit einem Teil des zweiten Si-Films, der durch Entfernen des Teils des dritten Si-Films freigelegt wurde, oder mit einem Teil des dritten Si-Films, dessen Leitfähigkeitstyp geändert wurde, gebildet wurde;
eine zweite Elektrode, die durch Verbinden eines Metallend teils mit dem dritten Si-Film gebildet wurde; und
eine dritte Elektrode, die durch Verbinden eines Metallend teils mit einer Rückseite des Si-Substrats gebildet wurde.
In der erfindungsgemäßen Halbleitervorrichtung ist die Basis
aus zwei Schichten gebildet: die eine ist ein SiGe-Film eines
zweiten Leitfähigkeitstyps (p-Leitfähigkeitstyp), in der die
Tendenz zu einer kurzen Lebensdauer der Ladungsträger und ei
ner geringen Beweglichkeit derselben besteht, und die andere
ist ein Si-Film eines zweiten Leitfähigkeitstyps (p-Leit
fähigkeitstyp), in der die Lebensdauer der Ladungsträger lang
und die Beweglichkeit derselben schnell ist. Aufgrund dessen
kann die Stromverstärkung in starkem Ausmaß verbessert wer
den. Ferner kann in der vorliegenden Erfindung das Verhältnis
der Dicke des SiGe-Films des p-Leitfähigkeitstyps und des Si-
Films des p-Leitfähigkeitstyps variiert werden. Es ist daher
möglich, die Stromverstärkung in verschiedenem Ausmaß zu än
dern. Es ist anzumerken, dass das Verhältnis der Dicke der
beiden Filme nicht Null ist. Der Grund hierfür liegt darin,
dass bei einem Dickeverhältnis von Null die gesamte Basis
schicht aus dem Si-Film des p-Leitfähigkeitstyps besteht.
Dieser Fall ist nicht günstig, da sich die Schalteigenschaf
ten verschlechtern.
Es ist anzumerken, dass der SiGe-Film und der zweite Si-Film,
die die Basis bilden, vorzugsweise von gleicher Dicke sind.
Die Gesamtdicke des SiGe-Films und des zweiten Si-Films, die
die Basis bilden, liegt vorzugsweise in einem Bereich von
200-400 nm. Der unterste Wert für die Gesamtdicke der Basis
wird auf 200 nm festgesetzt. Der Grund hierfür liegt darin,
dass bei einer Gesamtdicke der Basis von weniger als 200 nm
die Nennspannung des Transistors verschlechtert wird. Auf der
anderen Seite wird der Höchstwert auf 400 nm festgesetzt. Der
Grund hierfür liegt darin, dass bei einer Gesamtdicke von
über 400 nm die Stromverstärkung abnimmt.
Die Basis ist nicht auf die im vorhergehenden genannte Kombi
nation von zwei Schichten, d. h. den SiGe-Film des p-Leit
fähigkeitstyps und den Si-Film des p-Leitfähigkeitstyps, be
schränkt. Die Basis kann durch Stapeln von drei oder mehr
Schichten des p-Leitfähigkeitstyps ausgebildet werden. Bei
spielsweise kann die Basis aus drei Schichten aus dem Si-Film
des p-Leitfähigkeitstyps, dem SiGe-Film des p-Leitfähigkeits
typs mit einer Ge-Konzentration von X% und dem SiGe-Film des
p-Leitfähigkeitstyps mit einer Ge-Konzentration von Y% gebil
det werden. Alternativ kann die Basis eine Mehrschichtstruk
tur, beispielsweise eine elflagige Struktur, sein.
Vorzugsweise wird ferner die Ge-Konzentration des SiGe-Films
des p-Leitfähigkeitstyps auf der Seite in der Nähe des Emit
ters auf 0% eingestellt (d. h. ein Si-Film des p-Leitfähig
keitstyps) und in Richtung der Seite in der Nähe des Kollek
tors erhöht. Nebenbei gesagt, beträgt die Obergrenze der Ge-
Konzentration des SiGe-Films des p-Typs günstigerweise 20
Atom-%. Der Grund hierfür liegt darin, dass bei einer noch
höheren Ge-Konzentration in dem SiGe-Film des p-Leitfähig
keitstyps Fehlstellen ausgebildet werden. Die Fehlstellen
verringern die Qualität des Films und verschlechtern daher
die Transistoreigenschaften.
Gegenstand eines weiteren Aspekts der vorliegenden Erfindung
ist ein Verfahren zur Herstellung einer Halbleitervorrichtung
durch:
- a) Applizieren eines Gases eines ersten Ausgangsmaterials auf eine Oberfläche eines Si-Substrats des n-Leitfähig keitstyps, während das Substrat in einer Vakuumkammer erhitzt wird, zur Ausbildung eines ersten Si-Films des n-Leitfähigkeitstyps auf dem Substrat;
- b) Applizieren eines Gases eines zweiten Ausgangsmaterials auf eine Oberfläche des ersten Si-Films des n-Leitfä higkeitstyps unter Erhitzen zur Ausbildung eines SiGe- Films des p-Leitfähigkeitstyps auf dem ersten Si-Film;
- c) Applizieren eines Gases eines dritten Ausgangsmaterials auf eine Oberfläche des SiGe-Films des p-Leitfähig keitstyps unter Erhitzen zur Ausbildung eines zweiten Si-Films des p-Leitfähigkeitstyps auf dem SiGe-Film;
- d) Applizieren eines Gases eines vierten Ausgangsmaterials auf eine Oberfläche des zweiten Si-Films unter Erhitzen zur Ausbildung eines dritten Si-Films des n-Leitfähig keitstyps auf dem zweiten Si-Film des p-Leitfähigkeits typs;
- e) Implantieren einer hohen Konzentration von Phosphorionen in einen Oberflächenschichtbereich des dritten Si-Films des n-Leitfähigkeitstyps und Glühen des Oberflächen schichtbereichs zur Aktivierung der implantierten Phos phorionen;
- f) Entfernen eines Teils des dritten Si-Films zu Gunsten des zweiten Si-Films bzw. bis zum zweiten Si-Film oder Ändern des Leitfähigkeitstyps von einem Teil des dritten Si-Films in einen anderen Leitfähigkeitstyp; und
- g) Verbinden eines Metallendteils mit einem Teil des zwei ten Si-Films, der durch Entfernen des dritten Si-Films freigelegt wurde, oder mit dem Teil des dritten Si-Films eines anderen Leitfähigkeitstyps zur Ausbildung einer ersten Elektrode, Verbinden eines Metallendteils mit dem dritten Si-Film zur Ausbildung einer zweiten Elektrode und Anfügen eines Metallendteils auf der Rückseite des Si-Substrats des n-Leitfähigkeitstyps zur Ausbildung ei ner dritten Elektrode.
Wenn ein Leistungstransistor mit einer hohen Stromverstärkung
als eine Halbleitervorrichtung gebildet wird, ist es günstig,
ein Si-Substrat des n-Leitfähigkeitstyps mit einem niedrigen
spezifischen Widerstand von 0,1 Ω.cm oder weniger zu verwen
den. Als Filmbildungsmittel wird eine thermische CVD-Vor
richtung, die chemisches Aufdampfen einsetzt, verwendet.
In Stufe (a) enthält das Gas des ersten Ausgangsmaterials
Phosphin in einer Menge von 0,1 ppm oder weniger und der Rest
ist Disilan Si2H6. Unter Verwendung des Gases des ersten Aus
gangsmaterials wird günstigerweise ein P-dotierter Si-Film
des n-Leitfähigkeitstyps einer Dicke von 20-50 µm, der P in
einer Menge von 1 × 1015 Atome/cm3 enthält, gebildet.
In Stufe (b) enthält das Gas des zweiten Ausgangsmaterials
1-25 Atom-% German GeH4, 1 bis 1 × 103 ppm Bor, und der
Rest ist Disilan Si2H6. Unter Verwendung des Gases des zwei
ten Ausgangsmaterials wird günstigerweise ein B-dotierter
SiGe-Film des p-Leitfähigkeitstyps einer Dicke von 0-400 nm,
der B in einer Menge von 1 × 1016-5 × 1017 Atome/cm3
enthält, gebildet.
In Stufe (c) enthält das Gas des dritten Ausgangsmaterials
1-1000 ppm Bor und der Rest ist Disilan Si2H6. Unter Ver
wendung des Gases des dritten Ausgangsmaterials wird günsti
gerweise ein B-dotierter Si-Film einer Dicke von 0-400 nm,
der B in einer Menge von 1 × 1016-5 × 1017 Atome/cm3 ent
hält, gebildet.
Vorzugsweise liegt die Gesamtdicke des in Stufe (b) gebilde
ten B-dotierten SiGe-Films des p-Leitfähigkeitstyps und des
in Stufe (c) gebildeten B-dotierten Si-Films in einem Bereich
von 200-400 nm.
In Stufe (d) enthält das Gas des vierten Ausgangsmaterials
Phosphin in einer Menge von 1 × 102 bis 1 × 104 ppm und der
Rest ist Disilan Si2H6. Unter Verwendung des Gases des vier
ten Ausgangsmaterials wird vorzugsweise ein P-dotierter Si-
Film des n-Leitfähigkeitstyps einer Dicke von 100-600 nm,
der P in einer Menge von 1-8 × 1016 Atome/cm3 enthält, ge
bildet.
In Stufe (e) wird P in einer Menge von 1 × 1019 bis 1 × 1016 Atome/cm2
mit einer Beschleunigungsenergie von 10-50 keV
implantiert. Das Glühen wird vorzugsweise bei einer Tempera
tur von 700-1000°C während 3-60 min durchgeführt.
Weitere Aufgaben und Vorteile der Erfindung sind in der fol
genden Beschreibung angegeben und teilweise aus der Beschrei
bung offensichtlich oder bei der praktischen Durchführung der
Erfindung erfahrbar. Die Aufgaben und Vorteile der Erfindung
können mittels der im folgenden besonders herausgestellten
Einrichtungen und Kombinationen realisiert und erhalten wer
den.
Die beigefügten Zeichnungen, die in die Beschreibung eingear
beitet sind und einen Teil der Beschreibung darstellen, er
läutern derzeit bevorzugte Ausführungsformen der Erfindung
und sie dienen zusammen mit der im vorhergehenden gegebenen
allgemeinen Beschreibung und der im folgenden gegebenen de
taillierten Beschreibung bevorzugter Ausführungsformen zur
Erläuterung der erfindungsgemäßen Prinzipien.
Fig. 1A-1E zeigen Querschnittsdarstellungen von Stapel
strukturen in den Stufen der Herstellung einer herkömmlichen
Halbleitervorrichtung;
Fig. 2 ist ein Flussdiagramm, das ein herkömmliches Herstel
lungsverfahren zeigt;
Fig. 3A-3E zeigen Querschnittsdarstellungen von Stapel
strukturen in den Stufen der Herstellung einer Halbleitervor
richtung gemäß einer Ausführungsform der vorliegenden Erfin
dung;
Fig. 4 ist ein Flussdiagramm, das ein Herstellungsverfahren
gemäß Ausführungsformen der vorliegenden Erfindung zeigt;
Fig. 5 ist ein Profil der Verteilung der Ge-Konzentration in
Richtung der Tiefe eines Transistors, der nach dem erfin
dungsgemäßen Verfahren hergestellt wurde;
Fig. 6 ist ein Profil der Verteilung der Ge-Konzentration in
Richtung der Tiefe eines Transistors, der nach dem erfin
dungsgemäßen Verfahren hergestellt wurde;
Fig. 7 ist ein Kennliniendiagramm, das die Beziehung zwischen
der Filmdicke eines SiGe-Films des p-Leitfähigkeitstyps und
der Stromverstärkung zeigt;
Fig. 8 ist eine Querschnittsdarstellung eines Transistors,
der nach einem Verfahren gemäß einer weiteren Ausführungsform
der vorliegenden Erfindung hergestellt wurde; und
Fig. 9 ist ein Profil der Verteilung der Ge-Konzentration in
Richtung der Tiefe eines Transistors, der nach dem erfin
dungsgemäßen Verfahren hergestellt wurde.
Im folgenden werden verschiedene Ausführungsformen der vor
liegenden Erfindung unter Bezug auf die beigefügten Zeichnun
gen erklärt.
Die Bedingungen der einzelnen Ausführungsformen sind wie in
Tabelle 1 angegeben.
Die Basis der Ausführungsform 1 ist aus zwei Schichten, die
aus einem SiGe-Film des p-Leitfähigkeitstyps und einem Si-
Film des p-Leitfähigkeitstyps bestehen, gebildet. Die zwei
Schichten weisen die gleiche Dicke auf. Die Basis der Ausfüh
rungsform 2 ist aus einem SiGe-Film des p-Leitfähigkeitstyps
und einem Si-Film des p-Leitfähigkeitstyps wie in Ausfüh
rungsform 1 gebildet. Sie unterscheiden sich jedoch hinsicht
lich der Dicke. Die Basis der Ausführungsform 3 ist aus elf
Lagen von SiGe-Filmen des p-Leitfähigkeitstyps mit unter
schiedlichem Ge-Gehalt gebildet.
Die Ausführungsform 1 wird unter Bezug auf Fig. 3A-3E, 4
und 5 erklärt. In dem SiGe-Transistor der Ausführungsform 1
wurde eine Basis aus zwei Schichten eines SiGe-Films des p-
Leitfähigkeitstyps (Filmdicke: 150 nm) und eines Si-Films des
p-Leitfähigkeitstyps (Filmdicke: 150 nm) gebildet.
Als Substrat wurde ein Si-Substrat des n+-Typs 1 einer Dicke
von 500 µm mit einem spezifischen Widerstand von 0,01 Ω.cm
oder weniger verwendet. Auf dem Si-Substrat 1 wurde ein Si-
Film des n--Typs 2 epitaxial aufwachsen gelassen. Der Film 2
wies eine Dicke von 20 µm und einen spezifischen Widerstand
von 20 Ω.cm auf.
Wie in Fig. 3A gezeigt, wurde auf dem n-Si-Film 2 ein Bor(B)-
dotierter SiGe-Film des p-Leitfähigkeitstyps 3 einer Dicke
von 150 nm gebildet. Anschließend wurden auf dem Film 3 ein
B-dotierter Si-Film des p-Leitfähigkeitstyps 4 einer Dicke
von 150 nm und ein P-dotierter Si-Film des n-Leitfähig
keitstyps 5 einer Dicke von 600 nm nacheinander ausgebildet
(Stufe S1).
Als Ausgangsmaterialgas für den SiGe-Film des p-Leitfähig
keitstyps 3 wurde ein Gasgemisch verwendet, das aus German
(7,5 Atom-%), Diboran (100 ppm) bestand und wobei der Rest
Disilan (4 × 10-4 Torr) war. Als Ausgangsmaterialgas für den
Si-Film des p-Leitfähigkeitstyps 4 wurde ein Gasgemisch ver
wendet, das aus Diboran (100 ppm) bestand und wobei der Rest
Disilan (4 × 10-4 Torr) war. Die Zufuhr des Ausgangsmaterial
gases für den SiGe-Film des p-Leitfähigkeitstyps 3 wurde auf
die des Ausgangsmaterialgases für den Si-Film des p-Leitfä
higkeitstyps 4 umgeschaltet, indem die Zufuhr des Germangases
beendet wurde.
Als Ausgangsmaterialgas für den Si-Film des n-Leitfähigkeits
typs 5 wurde ein Gasgemisch verwendet, das aus Phosphin
(300 ppm) und Disilan (4 × 10-9 Torr) bestand. Die Mengen der
Fremdatome, die in die Filme 3, 4, 5 dotiert wurden, betrugen
1 × 1017 Atome/cm3, 1 × 1017 Atome/cm3 bzw. 8 × 1018 Atome/cm3.
Fig. 5 ist ein Kennliniendiagramm, das die Verteilung der Ge-
Konzentration für jeweils die Emitter-, Basis- und Kollektor
schichten des in Ausführungsform 1 gebildeten Transistors
zeigt. In Fig. 5 gibt die horizontale Achse die Tiefe (nm)
ausgehend von der Oberfläche des Emitters und die vertikale
Achse die Germaniumkonzentration (Ge-Konzentration, Atom-%)
an. Wie in der Figur angegeben, betrug die Ge-Konzentration
des SiGe-Films des p-Leitfähigkeitstyps 3, der die Basis
schicht mitbildet, etwa 5 Atom-%. Es ist anzumerken, dass
die Temperaturen des Substrats 1 beim jeweiligen Stapeln der
Schichten 3, 4 und 5 auf dem Substrat 1 780°C, 780°C bzw.
750°C betrugen.
Dann wurden P-Ionen von einer Phosphorionenimplantierungs
quelle 6 in die oberste Fläche der auf diese Weise aufgebau
ten Stapelstruktur, d. h. den Si-Film des n-Leitfähigkeitstyps
5, wie in Fig. 3B gezeigt, implantiert. Die entstandene
Struktur wurde zur Aktivierung der implantierten Phosphorio
nen einer Glühbehandlung unterzogen. Infolgedessen wurde eine
stark phosphordotierte Schicht 7 gebildet (Stufe S2). Als ein
Beispiel der Phosphorionenimplantierungsquelle 6 wurde eine
Ionendotierungsvorrichtung, die ein Beschleunigungssystem für
angeregte Elektronen verwendet, eingesetzt. Phosphorionen in
einer Menge von 5 × 1015 Atome/cm2 wurden bei einer Beschleu
nigungsspannung von 30 keV und einer Temperatur von 700°C
30 min lang implantiert.
Ferner wurde der Si-Film des n-Leitfähigkeitstyps 5 ein
schließlich der stark phosphordotierten Schicht 7 durch reak
tives Ionenätzen bis zu einem Freiliegen des Si-Films des p-
Leitfähigkeitstyps 4 selektiv geätzt. Die freigelegte Ober
fläche des Si-Films des p-Leitfähigkeitstyps 4 wurde als Ba
sisoberfläche 8 verwendet (Stufe S3). Anschließend wurde die
entstandene Struktur einer Tafelberg-Ätzstufe unterzogen. In
dieser Stufe wurde der periphere Bereich der Stapelstruktur
selektiv zu einer Tafelbergform 9, wie in Fig. 3D gezeigt,
geätzt (Stufe S4). Schließlich wurden, wie in Fig. 3E ge
zeigt, eine Emitterelektrode 12, eine Basiselektrode 11 und
eine Kollektorelektrode 10 individuell durch ein Metallabla
gerungsverfahren ausgebildet. (Stufe S5).
Als Ergebnis wurde ein Leistungstransistor eines Quadrats von
5 mm × 5 mm erhalten. Die Stromverstärkung des Transistors
wurde unter den Bedingungen VCE = 2V, Ic = 20A gemessen und
betrug 107.
In dem Transistor der Ausführungsform 1 ist die Basis aus
zwei Schichten gebildet: die eine ist der SiGe-Film des p-
Leitfähigkeitstyps 3, in der die Lebensdauer der Ladungsträ
ger kurz ist und die Beweglichkeit derselben zu einem niedri
gen Wert tendiert. Die andere ist der Si-Film des p-Leit
fähigkeitstyps 4, in der die Lebensdauer der Ladungsträger
lang ist und die Beweglichkeit derselben hoch ist. Der SiGe-
Film des p-Leitfähigkeitstyps 3 ist auf der nahe dem Kollek
tor gelegenen Seite plaziert. Der Si-Film des p-Leitfähig
keitstyps 4 ist auf der nahe dem Emitter gelegenen Seite pla
ziert. Mit dieser Struktur ist die Transfereffizienz der
Elektronen vom Emitter zum Kollektor verbessert. Infolgedes
sen ist die Stromverstärkung stark erhöht. Wenn im Gegensatz
dazu der SiGe-Film des p-Leitfähigkeitstyps auf der nahe dem
Emitter gelegenen Seite plaziert und der Si-Film des p-Leit
fähigkeitstyps auf der nahe dem Kollektor gelegenen Seite
plaziert ist, verschwinden durch das Vorhandensein des SiGe-
Films des p-Leitfähigkeitstyps die meisten Elektronen beim
Eintritt in die Basis aus dem Emitter. Infolgedessen nimmt
die Transfereffizienz von Elektronen, die den Kollektor er
reichen, ab. Es ist daher unmöglich, eine Verbesserung der
Stromverstärkung zu erwarten.
Die Ausführungsform 2 wird unter Bezug auf Fig. 3A-3E, 2, 5
und 6 erklärt.
In dem Transistor der Ausführungsform 2 war zwar die Gesamt
dicke des SiGe-Films des p-Leitfähigkeitstyps 3 und des Si-
Films des p-Leitfähigkeitstyps 4 auf einen vorgegebenen Wert
von 400 nm festgelegt, doch wurde die Dicke des SiGe-Films
des p-Leitfähigkeitstyps 3 unterschiedlich variiert. Ein Sub
strat wurde durch epitaxiales Aufwachsen eines n-Si-Films 2
auf einem n+-Si-Substrat 1 gebildet. Das n+-Si-Substrat 1 be
saß eine Dicke von 500 µm und einen geringen spezifischen Wi
derstand von 0,01 Ω.cm oder weniger. Der n-Si-Film 2 besaß
eine Dicke von 20 µm und einen hohen spezifischen Widerstand
von 20 Ω.cm.
Wie in Fig. 3A gezeigt, wurden auf den n-Si-Film 2 ein B-
dotierter SiGe-Film des p-Leitfähigkeitstyps 3 einer Dicke
von X nm, ein B-dotierter Si-Film des p-Leitfähigkeitstyps 4
einer Dicke von Y nm und ein P-dotierter Si-Film des n-
Leitfähigkeitstyps 5 von 600 nm nacheinander in dieser Rei
henfolge gestapelt (Stufe S1).
Fig. 6 ist ein Kennliniendiagramm, das die Verteilung der Ge-
Konzentration für die einzelnen Emitter-, Basis- und Kollek
torschichten des in Ausführungsform 2 gebildeten Transistors
zeigt. In Fig. 6 gibt die horizontale Achse die Tiefe (nm)
ausgehend von der Oberfläche des Emitters und die vertikale
Achse die Germaniumkonzentration (Ge-Konzentration, Atom-%)
an. Während die Gesamtdicke X + Y auf einen konstanten Wert
von 400 nm (= X + Y) festgelegt war, wurde die Filmdicke X in
dem Bereich 1-399 nm unterschiedlich verändert. Die Mengen
der in den Filmen 3, 4 und 5 eindotierten Fremdatome betrugen
1 × 1017 Atome/cm3, 1 × 1017 Atome/cm3 bzw. 8 × 1018 Atome/cm3.
Die Ge-Konzentration des SiGe-Films des p-Leitfähigkeitstyps
3 wurde auf etwa 5 Atom-% eingestellt. Es ist anzumerken,
dass die beim jeweiligen Stapeln der Schichten 3, 4 und 5
eingehaltenen Temperaturen des Substrats 1 780°C, 780°C
bzw. 750°C betrugen.
Dann wurden, wie in Fig. 3B gezeigt, P-Ionen von einer Phos
phorionenimplantierungsquelle 6 aus in die oberste Fläche der
auf diese Weise aufgebauten Stapelstruktur, d. h. den Si-Film
des n-Leitfähigkeitstyps 5, implantiert. Die entstandene
Struktur wurde zur Aktivierung der implantierten Phosphor
ionen einer Glühbehandlung unterzogen. Infolgedessen wurde
eine stark phosphordotierte Schicht 7 gebildet (Stufe S2).
Es wurden Phosphorionen mit 5 × 1015 Atomen/cm2 bei einer Be
schleunigungsspannung von 30 keV und bei einer Temperatur
von 700°C 30 min lang implantiert.
Außerdem wurde, wie in Fig. 3C gezeigt, der Si-Film des n-
Leitfähigkeitstyps 5 einschließlich der stark phosphordotier
ten Schicht 7 durch reaktives Ionenätzen bis zum Freiliegen
des Si-Films des p-Leitfähigkeitstyps 4 selektiv geätzt. Die
freigelegte Oberfläche des Si-Films des p-Leitfähigkeitstyps
4 wurde als Basisoberfläche 8 verwendet (Stufe S3). Anschlie
ßend wurde die entstandene Struktur einer Tafelberg-Ätzstufe
unterzogen. In dieser Stufe wurde der periphere Bereich der
Stapelstruktur selektiv, wie in Fig. 3D gezeigt, zu einer Ta
felbergform 9 geätzt (Stufe S4), Schließlich wurden, wiedn
Fig. 3E gezeigt, eine Emitterelektrode 12, eine Basiselektro
de 11 und eine Kollektorelektrode 10 individuell durch ein
Metallablagerungsverfahren ausgebildet (Stufe S5).
Als Ergebnis wurde ein Leistungstransistor eines Quadrats von
5 mm × 5 mm erhalten. Die Stromverstärkung des Leistungstran
sistors dieser Ausführungsform wurde bezüglich der Fälle, in
denen die Dicke des SiGe-Films des p-Leitfähigkeitstyps im
Bereich von 1-399 nm variiert wurde, analysiert. Die Ergeb
nisse sind in Fig. 7 gezeigt.
Fig. 7 ist ein Kennliniendiagramm, das die Stromverstärkung
gegen die Dicke des SiGe-Films zeigt. Die horizontale Achse
gibt die Dicke (nm) des SiGe-Films des p-Leitfähigkeitstyps
an und die vertikale Achse gibt die Stromverstärkung an. Die
Stromverstärkung wurde unter den Bedingungen: VCE = 2V, Ic =
20A erhalten. Hierbei zeigte sich, dass die Stromverstärkung
umso größer war, je dünner der SiGe-Film des p-Leitfähig
keitstyps war. Es ist deshalb belegt, dass die aus den zwei
Schichten gebildete Basis wirksam ist. In dieser Ausführungs
form ist die Basis aus dem SiGe-Film des p-Leitfähigkeitstyps
3 (die Lebensdauer der Ladungsträger ist kurz und sie tendie
ren daher zu geringer Beweglichkeit) und dem Si-Film des p-
Leitfähigkeitstyps 4 (die Lebensdauer der Ladungsträger ist
lang und deren Beweglichkeit ist daher groß) gebildet. Ferner
wird das Verhältnis der Dicke der zwei Filme 3 und 4 vari
iert, während die Gesamtdicke der Filme 3 und 4 konstant ge
halten wird. Daher ist es möglich, die Lebensdauer der La
dungsträger innerhalb der Basis zu steuern. Infolgedessen
kann ein SiGe-Transistor mit einer höheren Stromverstärkung
als der eines herkömmlichen Transistors erhalten werden.
Die Ausführungsform 3 wird unter Bezug auf Fig. 8 und 9 er
klärt.
Ein Substrat wurde durch epitaxiales Aufwachsen eines n-Si-
Films 2 auf einem n+-Si-Substrat 1 gebildet. Der Film 1 besaß
eine Dicke von 500 µm und einen geringen spezifischen Wider
stand von 0,01 Ω.cm oder weniger. Der Film 2 besaß eine Dic
ke von 20 µm und einen hohen spezifischen Widerstand von
20 Ω.cm.
Auf den n-Si-Film 2 wurden elf Schichten von unterschiedli
chem Ge-Gehalt nacheinander zur Ausbildung eines B-dotierten
SiGe-Films des p-Leitfähigkeitstyps 13 gestapelt. Da die Dic
ke der einzelnen elf Schichten des SiGe-Films des p-Leit
fähigkeitstyps 13 30 nm betrug, ergab sich eine Gesamtdicke
des als Basis dienenden Films 13 von 330 nm. Die Ge-Konzen
trationen X (Mol-%) der elf Schichten des SiGe-Films des p-
Leitfähigkeitstyps 13 wurden schrittweise um 1% im Bereich
von 10-0% variiert. In diesem Fall wurde die Ge-Konzentra
tion einer ersten Schicht des SiGe-Films des p-Leitfähig
keitstyps 13 auf 10% und die der letzten Schicht auf 0% ein
gestellt. Auf den SiGe-Film des p-Leitfähigkeitstyps 13 wurde
ferner ein P-dotierter Si-Film des n-Leitfähigkeitstyps 5
einer Dicke von 600 nm gestapelt (Stufe S1).
Fig. 9 ist ein Kennliniendiagramm, das die Verteilung der Ge-
Konzentration für jeweils die Emitter-, Basis- und Kollektor
schichten des in Ausführungsform 3 gebildeten Transistors
zeigt. In Fig. 9 gibt die horizontale Achse die Tiefe (nm)
ausgehend von der Oberfläche des Emitters an und die vertika
le Achse die Germaniumkonzentration (Ge-Konzentration,
Atom-%) an.
Wie in der Figur gezeigt, nimmt die Ge-Konzentration des Si-
Ge-Films des p-Leitfähigkeitstyps 13 schrittweise vom Emitter
zum Kollektor hin zu und sie erreicht einen Maximalwert von
10 Atom-% in der von unten ausgehend ersten Schicht.
Als Ausgangsmaterialgas für den SiGe-Film des p-Leitfähig
keitstyps 13 wurde ein Gasgemisch, das aus German (25-0 Atom-%),
Diboran (100 ppm) bestand und wobei der Rest Disilan
(4 × 10-4 Torr) war, verwendet. Als Ausgangsmaterialgas für
den Si-Film des n-Leitfähigkeitstyps 5 wurde ein Gasgemisch,
das aus Phosphin (300 ppm) und Disilan (4 × 10-4 Torr) be
stand, verwendet. Die Mengen der in die Filme 13, 5 eindo
tierten Fremdatome betrugen 1 × 1017 Atome/cm3 bzw.
8 × 1018 Atome/cm3. Die Temperaturen des Substrats 1 bei der jewei
ligen Bildung der Schichten 13 und 5 betrugen 780°C bzw.
750°C.
Danach wurden P-Ionen von einer Phosphorionenquelle 6 ausge
hend in die oberste Fläche der auf diese Weise aufgebauten
Stapelstruktur, d. h. einen Si-Film des n-Leitfähigkeitstyps
5, implantiert. Die entstandene Struktur wurde zur Aktivie
rung der implantierten Phosphorionen einer Glühbehandlung un
terzogen. Infolgedessen wurde eine stark phosphordotierte
Schicht 7 ausgebildet (Stufe S2). Die Phosphorionen wurden
mit 5 × 1015 Atomen/cm2 bei einer Beschleunigungsspannung von
30 keV und einer Temperatur von 700°C 30 min lang implan
tiert.
Des weiteren wurde der Si-Film des p-Leitfähigkeitstyps 5
durch reaktives Ionenätzen bis zum Freiliegen des Si-Films
des p-Leitfähigkeitstyps 13 selektiv geätzt. Die freigelegte
Oberfläche des Si-Films des p-Leitfähigkeitstyps 13 wurde als
Basisoberfläche 8 verwendet. (Stufe S3). Anschließend wurde
die entstandene Struktur einer Tafelberg-Ätzstufe unterzogen.
In dieser Stufe wurde der periphere Bereich der Stapelstruk
tur selektiv zu einer Tafelbergform 9 geätzt (Stufe S4). Des
weiteren wurden, wie in Fig. 3E gezeigt, eine Emitterelektro
de 12, eine Basiselektrode 11 und eine Kollektorelektrode 10
individuell durch ein Metallablagerungsverfahren ausgebildet
(Stufe S5).
Als Ergebnis wurde ein Leistungstransistor eines Quadrats von
5 mm × 5 mm erhalten. Die unter den Bedingungen VCE = 2V, Ic
= 20A gemessene Stromverstärkung betrug 140.
In dem Leistungstransistor der Ausführungsform 3 ist die Ba
sis aus dem aus elf Schichten unterschiedlicher Ge-Konzen
tration bestehenden SiGe-Film des p-Leitfähigkeitstyps 13 ge
bildet. Die Ge-Konzentration des SiGe-Films des p-Leitfähig
keitstyps ist auf der nahe dem Emitter gelegenen Seite auf
nahezu 0% eingestellt und sie nimmt zu der nahe dem Kollektor
gelegenen Seite hin schrittweise zu. Infolgedessen kann die
Lebensdauer der Ladungsträger innerhalb der Basis gesteuert
werden.
Des weiteren wurde wegen der Variation der Ge-Konzentration
in der Basis ein Bandlückengradient gebildet, was ein elek
trisches Feld mit Drift erzeugte. Basierend auf diesen beiden
Funktionen, der Lebensdauersteuerung und dem elektrischen
Feld mit Drift, ist die Elektronentransfereffizienz verbes
sert. Infolgedessen kann die Stromverstärkung verbessert wer
den.
Der Aufbau von Leistungstransistoren gemäß den Ausführungs
formen 1-3 ist in der folgenden Tabelle 1 angegeben.
In den obigen Ausführungsformen wurde ein Leistungstransistor
als Beispiel erklärt. Die vorliegende Erfindung ist jedoch
nicht auf die im vorhergehenden genannten Ausführungsformen
beschränkt und kann für andere Halbleitervorrichtungen, wie
einen Isolierschicht-Bipolartransistor (IGBT), verwendet wer
den.
Die erfindungsgemäße Halbleitervorrichtung weist eine hohe
Stromverstärkung und Schnellschalteigenschaften auf. Insbe
sondere kann, wenn ein SiGe-Leistungstransistor unter Verwen
dung des erfindungsgemäßen Verfahrens hergestellt wurde, ein
Transistor mit einer hohen Stromverstärkung und Schnell
schalteigenschaften erhalten werden.
Weitere Vorteile und Modifikationen sind einem Fachmann ohne
weiteres zugänglich. Deshalb ist die Erfindung in ihren brei
ter gefassten Aspekten nicht auf die hier gezeigten und be
schriebenen speziellen Details und repräsentativen Ausfüh
rungsformen beschränkt. Demgemäß können verschiedene Modifi
kationen durchgeführt werden, ohne vom Geist oder Umfang des
allgemeinen erfinderischen Konzepts, wie es durch die beige
fügten Ansprüche und deren Äquivalente definiert ist, abzu
weichen.
Claims (10)
1. Halbleitervorrichtung, umfassend:
ein Si-Substrat (1) eines ersten Leitfähigkeitstyps;
einen auf dem Si-Substrat ausgebildeten ersten Si-Film (2) eines ersten Leitfähigkeitstyps;
einen auf dem ersten Si-Film ausgebildeten SiGe-Film (3, 13) eines zweiten Leitfähigkeitstyps;
einen auf dem SiGe-Film ausgebildeten zweiten Si-Film (4) des zweiten Leitfähigkeitstyps;
einen auf dem zweiten Si-Film ausgebildeten dritten Si-Film (5) des ersten Leitfähigkeitstyps;
eine erste Elektrode (11), die durch Entfernen eines Teils des dritten Si-Films (5) oder Ändern des Leitfähigkeitstyps des Teils des dritten Si-Films des ersten Leitfähigkeitstyps zum zweiten Leitfähigkeitstyp und Verbinden eines Metallend teils mit einem Teil (8) des zweiten Si-Films (4), der durch Entfernen des Teils des dritten Si-Films (5) freigelegt wur de, oder mit einem Teil des dritten Si-Films, dessen Leitfä higkeitstyp geändert wurde, gebildet wurde;
eine zweite Elektrode (12) die durch Verbinden eines Me tallendteils mit dem dritten Si-Film gebildet wurde; und
eine dritte Elektrode (10), die durch Verbinden eines Me tallendteils mit der Rückseite des Si-Substrats gebildet wurde.
ein Si-Substrat (1) eines ersten Leitfähigkeitstyps;
einen auf dem Si-Substrat ausgebildeten ersten Si-Film (2) eines ersten Leitfähigkeitstyps;
einen auf dem ersten Si-Film ausgebildeten SiGe-Film (3, 13) eines zweiten Leitfähigkeitstyps;
einen auf dem SiGe-Film ausgebildeten zweiten Si-Film (4) des zweiten Leitfähigkeitstyps;
einen auf dem zweiten Si-Film ausgebildeten dritten Si-Film (5) des ersten Leitfähigkeitstyps;
eine erste Elektrode (11), die durch Entfernen eines Teils des dritten Si-Films (5) oder Ändern des Leitfähigkeitstyps des Teils des dritten Si-Films des ersten Leitfähigkeitstyps zum zweiten Leitfähigkeitstyp und Verbinden eines Metallend teils mit einem Teil (8) des zweiten Si-Films (4), der durch Entfernen des Teils des dritten Si-Films (5) freigelegt wur de, oder mit einem Teil des dritten Si-Films, dessen Leitfä higkeitstyp geändert wurde, gebildet wurde;
eine zweite Elektrode (12) die durch Verbinden eines Me tallendteils mit dem dritten Si-Film gebildet wurde; und
eine dritte Elektrode (10), die durch Verbinden eines Me tallendteils mit der Rückseite des Si-Substrats gebildet wurde.
2. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekenn
zeichnet, dass die Gesamtfilmdicke des SiGe-Films (3, 13) und
des zweiten Si-Films (4) auf 200-400 nm eingestellt ist.
3. Halbleitervorrichtung gemäß Anspruch 1, dadurch gekenn
zeichnet, dass der SiGe-Film (13) aus mindestens zwei Filmen
von unterschiedlicher Ge-Konzentration gebildet ist.
4. Halbleitervorrichtung gemäß Anspruch 3, dadurch gekenn
zeichnet, dass die Ge-Konzentration des SiGe-Films (13) auf
der nahe dem Si-Substrat gelegenen Seite hoch ist und
schrittweise vom Si-Substrat (1) weg und zum dritten Si-Film
(5) hin abnimmt.
5. Halbleitervorrichtung gemäß Anspruch 4, dadurch gekenn
zeichnet, dass der SiGe-Film (13) eine Ge-Konzentration von
20 Atom-% oder weniger aufweist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung,
umfassend:
- a) Applizieren eines Gases eines ersten Ausgangsmaterials auf eine Oberfläche eines Si-Substrats (1) des n-Leit fähigkeitstyps, während das Substrat in einem Vakuumbe hälter erhitzt wird, zur Ausbildung eines ersten Si- Films (2) des n-Leitfähigkeitstyps auf dem Substrat (1);
- b) Applizieren eines Gases eines zweiten Ausgangsmaterials auf eine Oberfläche des ersten Si-Films des n-Leitfä higkeitstyps (2) unter Erhitzen zur Ausbildung eines Si- Ge-Films (3, 13) des p-Leitfähigkeitstyps auf dem ersten Si-Film (2);
- c) Applizieren eines Gases eines dritten Ausgangsmaterials auf eine Oberfläche des SiGe-Films (3, 13) des p-Leit fähigkeitstyps unter Erhitzen zur Ausbildung eines zwei ten Si-Films (4) des p-Leitfähigkeitstyps auf dem SiGe- Film (3, 13);
- d) Applizieren eines Gases eines vierten Ausgangsmaterials auf eine Oberfläche des zweiten Si-Films (4) unter Er hitzen zur Ausbildung eines dritten Si-Films (5) des n- Leitfähigkeitstyps auf dem zweiten Si-Film (4) des p- Leitfähigkeitstyps;
- e) Implantieren einer hohen Konzentration von Phosphorionen in einen Oberflächenschichtbereich des dritten Si-Films (5) des n-Leitfähigkeitstyps und Glühen des Oberflächen schichtbereichs zur Aktivierung der implantierten Phos phorionen;
- f) Entfernen eines Teils des dritten Si-Films (5) zur Frei legung des zweiten Si-Films (4) oder Ändern des Leitfä higkeitstyps von einem Teil des dritten Si-Films (5) in einen anderen Leitfähigkeitstyp; und
- g) Verbinden eines Metallendteils mit einem Teil des zwei ten Si-Films (4), der durch Entfernen des dritten Si- Films (5) freigelegt wurde, oder mit dem Teil des drit ten Si-Films (5) eines anderen Leitfähigkeitstyps zur Ausbildung einer ersten Elektrode (11), Verbinden eines Metallendteils mit dem dritten Si-Film (5) zur Ausbil dung einer zweiten Elektrode (12) und Anfügen eines Me tallendteils auf der Rückseite des Si-Substrats (1) des n-Leitfähigkeitstyps zur Ausbildung einer dritten Elek trode (10).
7. Verfahren zur Herstellung einer Halbleitervorrichtung
gemäß Anspruch 6, dadurch gekennzeichnet, dass in den
Stufen (b) und (c) die Gesamtfilmdicke des SiGe-Films
(3, 13) und des zweiten Si-Films (4) des p-Leitfähig
keitstyps in einen Bereich von 200-400 nm fällt.
8. Verfahren zur Herstellung einer Halbleitervorrichtung
gemäß Anspruch 6, dadurch gekennzeichnet, dass in Stufe
(b) der SiGe-Film (13) des p-Leitfähigkeitstyps aus min
destens zwei Schichten von unterschiedlicher Ge-Konzen
tration gebildet wird.
9. Verfahren zur Herstellung einer Halbleitervorrichtung
gemäß Anspruch 8, dadurch gekennzeichnet, dass in Stufe
(b) der SiGe-Film (13) des p-Leitfähigkeitstyps so ge
bildet wird, dass die Ge-Konzentration des SiGe-Films
(13) auf der nahe dem Si-Substrat (1) des n-Leitfähig
keitstyps gelegenen Seite hoch ist und schrittweise vom
Si-Substrat (1) weg und zum dritten Si-Film (5) des p-
Leitfähigkeitstyps hin abnimmt.
10. Verfahren zur Herstellung einer Halbleitervorrichtung
gemäß Anspruch 9, dadurch gekennzeichnet, dass in Stufe
(b) die Ge-Konzentration des SiGe-Films (13) des p-
Leitfähigkeitstyps 20 Atom-% oder weniger beträgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000156484A JP3546169B2 (ja) | 2000-05-26 | 2000-05-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10125339A1 true DE10125339A1 (de) | 2001-12-06 |
Family
ID=18661272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10125339A Withdrawn DE10125339A1 (de) | 2000-05-26 | 2001-05-23 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Country Status (4)
Country | Link |
---|---|
US (2) | US6423989B1 (de) |
JP (1) | JP3546169B2 (de) |
DE (1) | DE10125339A1 (de) |
TW (1) | TW495831B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004519090A (ja) * | 2000-08-07 | 2004-06-24 | アンバーウェーブ システムズ コーポレイション | 歪み表面チャネル及び歪み埋め込みチャネルmosfet素子のゲート技術 |
JP2002270817A (ja) * | 2001-03-13 | 2002-09-20 | Nec Corp | バイポーラトランジスタ |
WO2002103760A2 (en) * | 2001-06-14 | 2002-12-27 | Amberware Systems Corporation | Method of selective removal of sige alloys |
JP2003069008A (ja) * | 2001-08-23 | 2003-03-07 | Mitsubishi Heavy Ind Ltd | 半導体基板、電力変換器、回転機械、及び、半導体基板の製造方法 |
JP2003086554A (ja) | 2001-09-11 | 2003-03-20 | Mitsubishi Heavy Ind Ltd | 半導体基板の製造装置、及び、その製造方法 |
JP3653087B2 (ja) | 2003-07-04 | 2005-05-25 | 三菱重工業株式会社 | Dc/dcコンバータ |
JP2005072157A (ja) * | 2003-08-22 | 2005-03-17 | Mitsubishi Heavy Ind Ltd | 電力変換装置 |
JP2006109682A (ja) * | 2004-10-08 | 2006-04-20 | Mitsubishi Heavy Ind Ltd | 情報処理電子機器 |
GB2421354A (en) * | 2004-12-15 | 2006-06-21 | X Fab Uk Ltd | Bipolar Transistor and Method of making such a transistor |
US7696604B2 (en) * | 2007-10-23 | 2010-04-13 | International Business Machines Corporation | Silicon germanium heterostructure barrier varactor |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291948A (ja) | 1988-09-29 | 1990-03-30 | Fujitsu Ltd | バイポーラトランジスタ |
JP2941335B2 (ja) | 1990-02-20 | 1999-08-25 | 株式会社東芝 | ヘテロ接合バイボーラトランジスタ |
JP3077841B2 (ja) | 1992-01-20 | 2000-08-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
TW221798B (de) | 1992-05-13 | 1994-03-21 | Sedepro | |
US5385853A (en) * | 1992-12-02 | 1995-01-31 | International Business Machines Corporation | Method of fabricating a metal oxide semiconductor heterojunction field effect transistor (MOSHFET) |
JP2655052B2 (ja) * | 1993-10-07 | 1997-09-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5834800A (en) * | 1995-04-10 | 1998-11-10 | Lucent Technologies Inc. | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions |
US5846867A (en) * | 1995-12-20 | 1998-12-08 | Sony Corporation | Method of producing Si-Ge base heterojunction bipolar device |
JP2748917B2 (ja) * | 1996-03-22 | 1998-05-13 | 日本電気株式会社 | 半導体装置 |
US6093613A (en) * | 1998-02-09 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits |
FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
JP2000031162A (ja) | 1998-07-16 | 2000-01-28 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
US6087683A (en) * | 1998-07-31 | 2000-07-11 | Lucent Technologies | Silicon germanium heterostructure bipolar transistor with indium doped base |
DE60042045D1 (de) * | 1999-06-22 | 2009-06-04 | Panasonic Corp | Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren |
US6342453B1 (en) * | 1999-12-03 | 2002-01-29 | Applied Materials, Inc. | Method for CVD process control for enhancing device performance |
JP4932981B2 (ja) * | 2000-01-11 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | バイポーラトランジスタおよびその製造方法 |
US6410396B1 (en) * | 2000-04-26 | 2002-06-25 | Mississippi State University | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications |
-
2000
- 2000-05-26 JP JP2000156484A patent/JP3546169B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-23 DE DE10125339A patent/DE10125339A1/de not_active Withdrawn
- 2001-05-25 US US09/864,248 patent/US6423989B1/en not_active Expired - Fee Related
- 2001-05-25 TW TW090112688A patent/TW495831B/zh not_active IP Right Cessation
-
2002
- 2002-06-19 US US10/173,635 patent/US6660623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020031893A1 (en) | 2002-03-14 |
JP2001338928A (ja) | 2001-12-07 |
TW495831B (en) | 2002-07-21 |
JP3546169B2 (ja) | 2004-07-21 |
US20020180003A1 (en) | 2002-12-05 |
US6423989B1 (en) | 2002-07-23 |
US6660623B2 (en) | 2003-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2823967C2 (de) | ||
DE102012102341B4 (de) | Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet | |
EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
DE1938365A1 (de) | Verfahren zum Herstellen integrierter Schaltungen | |
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE19639697C2 (de) | Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür | |
DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
DE2718449C2 (de) | ||
DE3223230C2 (de) | ||
DE10125339A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE10352765B4 (de) | Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil | |
DE10119216A1 (de) | Verfahren zur Ausformung eines Halbleiterfilms vom Typ P und eine dieses nutzende lichtemittierende Vorrichtung | |
DE112019001741T5 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102017121693B4 (de) | Dotierungsverfahren | |
DE102004004555A1 (de) | Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben | |
DE102014117700B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur | |
EP1701386A1 (de) | Verfahren zur Integration von zwei Bipolartransistoren in einem Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung | |
EP1611615A1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
DE102008056195B4 (de) | Verfahren zum Herstellen einer Epitaxieschicht und Verfahren zum Herstellen eines Halbleiterbeuelements | |
DE3831555C2 (de) | Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung | |
WO1999038205A1 (de) | Verfahren zur herstellung von dioden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |