JP2941335B2 - ヘテロ接合バイボーラトランジスタ - Google Patents
ヘテロ接合バイボーラトランジスタInfo
- Publication number
- JP2941335B2 JP2941335B2 JP3905490A JP3905490A JP2941335B2 JP 2941335 B2 JP2941335 B2 JP 2941335B2 JP 3905490 A JP3905490 A JP 3905490A JP 3905490 A JP3905490 A JP 3905490A JP 2941335 B2 JP2941335 B2 JP 2941335B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- layer
- base layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、ヘテロ接合バイポーラトランジスタに係
り、特に、ベース領域の一部にエミッタ領域よりバンド
ギャップの小さい化合物半導体材料を用いたヘテロ接合
バイポーラトランジスタに関する。
り、特に、ベース領域の一部にエミッタ領域よりバンド
ギャップの小さい化合物半導体材料を用いたヘテロ接合
バイポーラトランジスタに関する。
（従来の技術） ヘテロ接合バイポーラトランジスタ（HBT）は高周波
特性、スイッチング特性に優れており、マイクロ波用ト
ランジスタや高速論理回路用トランジスタとして有望視
されている。
特性、スイッチング特性に優れており、マイクロ波用ト
ランジスタや高速論理回路用トランジスタとして有望視
されている。
一般に、ヘテロ接合バイポーラトランジスタでは、そ
の高速性を高めるためベース領域を薄くするが、そのと
きベースシート抵抗が大きくなるのを防ぐためにベース
領域の不純物濃度は高くするのが望ましい。
の高速性を高めるためベース領域を薄くするが、そのと
きベースシート抵抗が大きくなるのを防ぐためにベース
領域の不純物濃度は高くするのが望ましい。
一方、エミッタ領域は、エミッタ−ベース間接合容量
CEを小さくし、エミッタ充電時間を短くするため、そこ
での不純物濃度は低い方がよいとされている（例えば、
H.Kroemer,Heterosuructure Bipolar Transistor and I
ntegrated Circuits,Proc.IEEE,Vol.70,NO.1,pp.13−2
5,Jan.1982）。しかしながら、エミッタ不純物濃度を高
めた方が高電流密度領域までの動作が可能になり、より
高速性に優れていることがシミュレーションにより示さ
れている（例えば、遠藤他、第50回応用物理学会講演予
行集28p−Ａ−16,「直流一次元モデルによるSi1-xGex/S
i−HBTの特性解析］、1989）。これに拠れば、エミッタ
不純物濃度の増大に伴い、エミッタ−ベース間接合容量
の増加量以上にgmが増大するためエミッタ充電時間が減
少する。すなわち、高濃度エミッタを有するHBTは低濃
度エミッタHBTより高速動作に適しているといえる。
CEを小さくし、エミッタ充電時間を短くするため、そこ
での不純物濃度は低い方がよいとされている（例えば、
H.Kroemer,Heterosuructure Bipolar Transistor and I
ntegrated Circuits,Proc.IEEE,Vol.70,NO.1,pp.13−2
5,Jan.1982）。しかしながら、エミッタ不純物濃度を高
めた方が高電流密度領域までの動作が可能になり、より
高速性に優れていることがシミュレーションにより示さ
れている（例えば、遠藤他、第50回応用物理学会講演予
行集28p−Ａ−16,「直流一次元モデルによるSi1-xGex/S
i−HBTの特性解析］、1989）。これに拠れば、エミッタ
不純物濃度の増大に伴い、エミッタ−ベース間接合容量
の増加量以上にgmが増大するためエミッタ充電時間が減
少する。すなわち、高濃度エミッタを有するHBTは低濃
度エミッタHBTより高速動作に適しているといえる。
前述したように、HBTのベース不純物濃度はもともと
高いのでエミッタ不純物濃度を高めるとヘテロ接合界面
での空乏層領域の厚さが薄くなり、pn接合による電界が
非常に大きくなり、耐圧特性が悪くなってしまう。これ
は素子の実際的見地から好ましくない。そのため、ベー
ス領域を２層で構成し、熱平衡状態時に完全空乏層領域
となるよう次式（１）を満たすような低不純物濃度NB1
厚さWB1の第１のベース層をエミッタ側に設け、耐圧特
性を劣化させることなく高濃度エミッタを有するHBT構
造が提案されている（特開昭59−211266号）。
高いのでエミッタ不純物濃度を高めるとヘテロ接合界面
での空乏層領域の厚さが薄くなり、pn接合による電界が
非常に大きくなり、耐圧特性が悪くなってしまう。これ
は素子の実際的見地から好ましくない。そのため、ベー
ス領域を２層で構成し、熱平衡状態時に完全空乏層領域
となるよう次式（１）を満たすような低不純物濃度NB1
厚さWB1の第１のベース層をエミッタ側に設け、耐圧特
性を劣化させることなく高濃度エミッタを有するHBT構
造が提案されている（特開昭59−211266号）。
NB1WB1 2≦２εｓε0Vbi/q （１） q:単位電荷量（1.60×10-19C） ε0:真空の誘電率（8.86×10-14F/cm εs:第１ベース層の比誘電率 Vbi:エミッタ領域と第１のベース層が形成するpn接合
のビルトインポテンシャル ところで、Si1-xGexのように化合物半導体の組成比ｘ
を変化させることによってバンドギャップを変えること
ができる化合物半導体材料をベース領域に用いる際に
は、グレーディッド・ベース構造が素子の高速性を高め
るには極めて有効であることが知られている。そのため
従来の構造の素子においては、その効果が最大になるよ
う、ベース領域全体に渡ってグレーディングがかけられ
ている。
のビルトインポテンシャル ところで、Si1-xGexのように化合物半導体の組成比ｘ
を変化させることによってバンドギャップを変えること
ができる化合物半導体材料をベース領域に用いる際に
は、グレーディッド・ベース構造が素子の高速性を高め
るには極めて有効であることが知られている。そのため
従来の構造の素子においては、その効果が最大になるよ
う、ベース領域全体に渡ってグレーディングがかけられ
ている。
ここで、前述したようなベースの２層構造化を従来構
造のベース領域全体にわたってグレーディングがかけら
れているグレーディッド・ベース構造に採用することを
考えてみる。このときグレーディングの部分は不純物濃
度の低い第１ベース層のエミッタ側の端からはじまる
が、第１のベース層は前記式（１）を満たす条件下では
熱平衡状態時に完全空乏層化するのでその部分のグレー
ディング効果はなくなってしまい、素子の高速性には好
ましくない。
造のベース領域全体にわたってグレーディングがかけら
れているグレーディッド・ベース構造に採用することを
考えてみる。このときグレーディングの部分は不純物濃
度の低い第１ベース層のエミッタ側の端からはじまる
が、第１のベース層は前記式（１）を満たす条件下では
熱平衡状態時に完全空乏層化するのでその部分のグレー
ディング効果はなくなってしまい、素子の高速性には好
ましくない。
一方、Si/Si1-xGex/Si系HBTのようにコレクタ（又は
エミッタ）領域とベース領域を構成する半導体材料の格
子定数が異なる場合、前記ベース領域をその臨界膜厚以
上に厚くすることはできない。ここでいう臨界膜厚と
は、ある基板上に基板と格子定数が異なる物質をヘテロ
接合界面に格子欠陥や転移を生じさせずに既存の結晶成
長技術で薄膜成長できる最大の厚さのことである。前述
した従来構造のベースのように、ベース領域全体にグレ
ーディングがかけられている場合、グレーディング効果
の現れない領域すなわち第１のベース層と、グレーディ
ング効果の現れる領域すなわち第２のベース層とは同じ
半導体材料により構成されているので、第１のベース層
を設けた分だけベース領域全体は厚くなり、上述した臨
界膜厚の制限をより強く受けることとなる。
エミッタ）領域とベース領域を構成する半導体材料の格
子定数が異なる場合、前記ベース領域をその臨界膜厚以
上に厚くすることはできない。ここでいう臨界膜厚と
は、ある基板上に基板と格子定数が異なる物質をヘテロ
接合界面に格子欠陥や転移を生じさせずに既存の結晶成
長技術で薄膜成長できる最大の厚さのことである。前述
した従来構造のベースのように、ベース領域全体にグレ
ーディングがかけられている場合、グレーディング効果
の現れない領域すなわち第１のベース層と、グレーディ
ング効果の現れる領域すなわち第２のベース層とは同じ
半導体材料により構成されているので、第１のベース層
を設けた分だけベース領域全体は厚くなり、上述した臨
界膜厚の制限をより強く受けることとなる。
すなわち、従来の２層構造ベースとグレーディッド・
ベース構造の単純な組み合わせとではグレーディッド・
ベース構造の特徴を十分に生かしきれず、かつ結晶成長
技術による制約も受けやすいという問題があった。
ベース構造の単純な組み合わせとではグレーディッド・
ベース構造の特徴を十分に生かしきれず、かつ結晶成長
技術による制約も受けやすいという問題があった。
（発明が解決しようとする課題） このように、従来の２層構造ベースとグレーディッド
・ベース構造の単純な組み合わせでは、グレーディッド
・ベース構造の特徴を十分に生かし、かつ結晶成長技術
による制約も受けにくく、耐圧特性および高速動作に優
れたHBTを実現することは困難であった。
・ベース構造の単純な組み合わせでは、グレーディッド
・ベース構造の特徴を十分に生かし、かつ結晶成長技術
による制約も受けにくく、耐圧特性および高速動作に優
れたHBTを実現することは困難であった。
（課題を解決するための手段） そこで本発明のヘテロ接合バイポーラトランジスタで
は、ベース領域を熱平衡状態時に完全空乏層化するよう
な、エミッタ領域とバンドギャップが等しくかつエミッ
タ領域より十分低い不純物濃度と厚さとを有するエミッ
タ側の第１のベース層と、この第１のベース領域とヘテ
ロ接合をなすように構成されたグレーディング構造の高
不純物濃度を有する第２のベース層で構成している。
は、ベース領域を熱平衡状態時に完全空乏層化するよう
な、エミッタ領域とバンドギャップが等しくかつエミッ
タ領域より十分低い不純物濃度と厚さとを有するエミッ
タ側の第１のベース層と、この第１のベース領域とヘテ
ロ接合をなすように構成されたグレーディング構造の高
不純物濃度を有する第２のベース層で構成している。
（作用） 上記構成では、エミッタ領域と従来の構造における本
来のベース層との間に熱平衡状態時に完全空乏層となる
低濃度の第１のベース層を設けているため、エミッタ−
ベース間のpn接合に生じる電界は高不純物濃度のpn接合
に比べて緩和され、耐圧特性は向上する。
来のベース層との間に熱平衡状態時に完全空乏層となる
低濃度の第１のベース層を設けているため、エミッタ−
ベース間のpn接合に生じる電界は高不純物濃度のpn接合
に比べて緩和され、耐圧特性は向上する。
さらに、エミッタ領域と接する第１のベース層は低濃
度であるため、エミッタ濃度をより高めることができ、
より高電流密度領域での動作が可能となり、エミッタの
充電時間を小さくすることができる。
度であるため、エミッタ濃度をより高めることができ、
より高電流密度領域での動作が可能となり、エミッタの
充電時間を小さくすることができる。
ところで、従来構造のHBTのようにベース領域全体に
グレーティングがかけられていると、第１のベース層で
は完全空乏層領域になっているため、グレーディング効
果が失われてしまう。
グレーティングがかけられていると、第１のベース層で
は完全空乏層領域になっているため、グレーディング効
果が失われてしまう。
しかしながらこの構造では予めグレーティングがかけ
られているのは第２のベース層のみであるため、第１の
ベース層が完全空乏層領域になることによってグレーテ
ィング効果が失われる領域はほとんど存在しない。
られているのは第２のベース層のみであるため、第１の
ベース層が完全空乏層領域になることによってグレーテ
ィング効果が失われる領域はほとんど存在しない。
従って、第１のベース層もグレーディング層にするよ
りも第２のベース層のみグレーディング層にするほう
が、有効にグレーディングをかけることができる。
りも第２のベース層のみグレーディング層にするほう
が、有効にグレーディングをかけることができる。
また、第１のベース層を構成している半導体材料は第
２のベース層を構成している半導体材料と異なっている
ので、臨界膜厚の制限も緩和され、なおかつ第１のベー
ス層を設けた分だけ有効ベース層も厚くすることが可能
である。
２のベース層を構成している半導体材料と異なっている
ので、臨界膜厚の制限も緩和され、なおかつ第１のベー
ス層を設けた分だけ有効ベース層も厚くすることが可能
である。
さらに、グレーティングをかけた領域の両端でのバン
ドギャップの差を等しくしたとき、第２のベース層のみ
にグレーディングをかけた方がベース領域全体にグレー
ティングをかけた場合よりもキャリアの加速電界を大き
くとることができる。
ドギャップの差を等しくしたとき、第２のベース層のみ
にグレーディングをかけた方がベース領域全体にグレー
ティングをかけた場合よりもキャリアの加速電界を大き
くとることができる。
また、この構造では第１のベース層のバンドギャップ
はエミッタ領域と同じであるので、ヘテロ接合界面での
バンドギャップ差である荷電子帯のバンド不連続は、前
記第１のベース層と第２のベース層との接合界面に生じ
る。
はエミッタ領域と同じであるので、ヘテロ接合界面での
バンドギャップ差である荷電子帯のバンド不連続は、前
記第１のベース層と第２のベース層との接合界面に生じ
る。
そのため、第１のベース層のバンドギャップがエミッ
タ領域のバンドギャップより小さい場合と比べて、第２
のベース層中のホールは、電子−ホールの再結合が起こ
り易い空乏層領域となっている第１のベース層中により
進入し難くなり、再結合電流は抑制される。同様に、エ
ミッタ領域に逆注入するホールの数も少なくなり、伝導
度変調も起こりにくくなる。このように、第１のベース
層のバンドギャップがエミッタ領域と同じであるという
ことは、エミッタ領域のバンドギャップより小さいとき
と比べて、デバイスの高性能化、高速化により適してい
る。
タ領域のバンドギャップより小さい場合と比べて、第２
のベース層中のホールは、電子−ホールの再結合が起こ
り易い空乏層領域となっている第１のベース層中により
進入し難くなり、再結合電流は抑制される。同様に、エ
ミッタ領域に逆注入するホールの数も少なくなり、伝導
度変調も起こりにくくなる。このように、第１のベース
層のバンドギャップがエミッタ領域と同じであるという
ことは、エミッタ領域のバンドギャップより小さいとき
と比べて、デバイスの高性能化、高速化により適してい
る。
（実施例） 以下、本発明の実施例について図面を参照しつつ詳細
に説明する。
に説明する。
第１図は、Si/Si1-xGex/Si系のnpn型HBTを示す断面図
である。
である。
このHBTは、エミッタ領域と同じバンドギャップをも
ちかつ熱平衡状態時に完全空乏層となる低濃度の第１の
ベース層と、グレーディングがかけられている高濃度の
第２のベース層とによってベース領域を構成したことを
特徴とするものである。
ちかつ熱平衡状態時に完全空乏層となる低濃度の第１の
ベース層と、グレーディングがかけられている高濃度の
第２のベース層とによってベース領域を構成したことを
特徴とするものである。
すなわち、ｐ−型Si基板１上に順次エピタキシャル成
長して積層されたコレクタコンタクト層としての不純物
濃度１×1020cm-3厚さ1000Åのn+型Si層２と、この上層
に順次積層されたコレクタ層としての不純物濃度２×10
17cm-3厚さ5500Åのｎ型Si層３と、さらにこの上層に形
成された第２のベース層４としての不純物濃度１×1019
cm-3〜１×1021cm-3例えば２×1019cm-3、厚さ300〜800
Å例えば500Åのp+型Si1-xGex（0.2≦ｘ≦0.4）層と、
この上層に積層された第１のベース層５としての不純物
濃度８×1014cm-3〜１×1016cm-3例えば１×1015cm-3、
厚さ100〜500Å例えば300Åのp-型Si層５と、不純物濃
度１×1018cm-3厚さ1500Åのｎ型Si層からなるエミッタ
層６と、不純物濃度１×1020cm-3厚さ500Åのn+型Si層
からなるエミッタキャップ層７とから構成されており、
各層にコンタクトするようにエミッタ電極21、ベース電
極22、コレクタ電極23が形成されている。ここで11は酸
化シリコン膜である。
長して積層されたコレクタコンタクト層としての不純物
濃度１×1020cm-3厚さ1000Åのn+型Si層２と、この上層
に順次積層されたコレクタ層としての不純物濃度２×10
17cm-3厚さ5500Åのｎ型Si層３と、さらにこの上層に形
成された第２のベース層４としての不純物濃度１×1019
cm-3〜１×1021cm-3例えば２×1019cm-3、厚さ300〜800
Å例えば500Åのp+型Si1-xGex（0.2≦ｘ≦0.4）層と、
この上層に積層された第１のベース層５としての不純物
濃度８×1014cm-3〜１×1016cm-3例えば１×1015cm-3、
厚さ100〜500Å例えば300Åのp-型Si層５と、不純物濃
度１×1018cm-3厚さ1500Åのｎ型Si層からなるエミッタ
層６と、不純物濃度１×1020cm-3厚さ500Åのn+型Si層
からなるエミッタキャップ層７とから構成されており、
各層にコンタクトするようにエミッタ電極21、ベース電
極22、コレクタ電極23が形成されている。ここで11は酸
化シリコン膜である。
第２図は、このHBTのバンド構造図である。このバン
ド構造図から、エミッタ領域と、第１ベース層とが形成
するpn接合でのビルトインポテンシャルVbiは0.79Vであ
ることがわかる。
ド構造図から、エミッタ領域と、第１ベース層とが形成
するpn接合でのビルトインポテンシャルVbiは0.79Vであ
ることがわかる。
この値と第１のベース層の不純物濃度１×1015cm-3、
厚さ300Å、およびSiの比誘電率11.9を前記式（１）に
代入すると、その不等号が成立することがわかる。
厚さ300Å、およびSiの比誘電率11.9を前記式（１）に
代入すると、その不等号が成立することがわかる。
比較のために、ベース領域を不純物濃度２×1019cm-3
のグレーディッド構造を有する層のみとし、エミッタ領
域の不純物濃度２×1017cm-3とした従来のHBTのバンド
構造図を第３図に示す。
のグレーディッド構造を有する層のみとし、エミッタ領
域の不純物濃度２×1017cm-3とした従来のHBTのバンド
構造図を第３図に示す。
上記実施例に従って形成したHBTとほぼ同一構造のト
ランジスタと前記従来構造のトランジスタとのカットオ
フ周波数とコレクタ電流との関係を数値計算によって求
めた結果を第４図に示す。
ランジスタと前記従来構造のトランジスタとのカットオ
フ周波数とコレクタ電流との関係を数値計算によって求
めた結果を第４図に示す。
この計算によれば、エミッタ−コレクタ間電圧が1.5V
の条件で、本発明による熱平衡状態時に完全空乏層領域
となるようなエミッタ濃度よりも十分に低い不純物濃度
と厚さとをもったエミッタ側の第１のベース層とグレー
ディングがかけられている高不純物濃度のコレクタ側の
第２のベース層からなる２層のベース構造を採用したnp
n型HBTの場合、カットオフ周波数は従来構造の39.9GHz
から新構造の46.3GHzへ16.0％アップしていることがわ
かる。
の条件で、本発明による熱平衡状態時に完全空乏層領域
となるようなエミッタ濃度よりも十分に低い不純物濃度
と厚さとをもったエミッタ側の第１のベース層とグレー
ディングがかけられている高不純物濃度のコレクタ側の
第２のベース層からなる２層のベース構造を採用したnp
n型HBTの場合、カットオフ周波数は従来構造の39.9GHz
から新構造の46.3GHzへ16.0％アップしていることがわ
かる。
その結果、新構造のHBTにおけるキャリアの素子内全
走行時間は3.43psとなり、従来構造のHBTにおける3.99p
sに比べ、0.56ps短くなる。このとき、エミッタ−ベー
ス間のpn接合での電界の最大値は、新構造では1.93×10
5V/cm,従来構造のものは2.00×105V/cmであり、エミッ
タ−ベース間での耐圧特性の劣化はおこっていないこと
がわかる。
走行時間は3.43psとなり、従来構造のHBTにおける3.99p
sに比べ、0.56ps短くなる。このとき、エミッタ−ベー
ス間のpn接合での電界の最大値は、新構造では1.93×10
5V/cm,従来構造のものは2.00×105V/cmであり、エミッ
タ−ベース間での耐圧特性の劣化はおこっていないこと
がわかる。
なお、前記実施例では、Si/Si1-xGex/Si系のnpn型HBT
について説明したが、これに限定されることなくGaAs/A
lGaAs系、AlInAs/GaInAs系、InP/GaInAs系などのnpn型H
BT、あるいはこれらの材料を用いたpnp型HBTについても
同様の効果を得ることができる。また、各半導体層の不
純物濃度や厚さについても必要に応じて適宜変更可能で
ある。
について説明したが、これに限定されることなくGaAs/A
lGaAs系、AlInAs/GaInAs系、InP/GaInAs系などのnpn型H
BT、あるいはこれらの材料を用いたpnp型HBTについても
同様の効果を得ることができる。また、各半導体層の不
純物濃度や厚さについても必要に応じて適宜変更可能で
ある。
加えて、その他、本発明はその趣旨を逸脱しない範囲
で種々変形して実施することが可能である。
で種々変形して実施することが可能である。
以上説明してきたように、本発明によれば、ベース領
域が、エミッタ領域とバンドギャップが同じであり、か
つ熱平衡状態時に完全空乏層となる低濃度の第１のベー
ス層と、グレーディングがかけられている高濃度の第２
のベース層から構成されており、さらに両者がヘテロ接
合を形成しているため、エミッタ−ベース間耐圧特性を
劣化させることなく、グレーディング効果を十分に生か
すことができ、高速動作に優れたHBTを実現することが
可能となる。
域が、エミッタ領域とバンドギャップが同じであり、か
つ熱平衡状態時に完全空乏層となる低濃度の第１のベー
ス層と、グレーディングがかけられている高濃度の第２
のベース層から構成されており、さらに両者がヘテロ接
合を形成しているため、エミッタ−ベース間耐圧特性を
劣化させることなく、グレーディング効果を十分に生か
すことができ、高速動作に優れたHBTを実現することが
可能となる。
第１図は本発明実施例のヘテロ接合バイポーラトランジ
スタを示す断面図、第２図は同トランジスタのバンド構
造図、第３図は従来のHBTのバンド構造図、第４図は本
発明のHBTと従来例のHBTのカットオフ周波数−コレクタ
電流密度特性を示す図である。 １……p-型Si基板、２……n+型Si層（コレクタコンタク
ト層）、３……n-型Si層（コレクタ層）、４……p+型Si
1-xGex（0.2≦ｘ≦0.4）層（第２のベース層）、５……
ｐ型Si層（第１のベース層）、６……ｎ型Si層（エミッ
タ層）、７……n+型Si層（エミッタキャップ層）、21…
…エミッタ電極、22……ベース電極、23……コレクタ電
極。
スタを示す断面図、第２図は同トランジスタのバンド構
造図、第３図は従来のHBTのバンド構造図、第４図は本
発明のHBTと従来例のHBTのカットオフ周波数−コレクタ
電流密度特性を示す図である。 １……p-型Si基板、２……n+型Si層（コレクタコンタク
ト層）、３……n-型Si層（コレクタ層）、４……p+型Si
1-xGex（0.2≦ｘ≦0.4）層（第２のベース層）、５……
ｐ型Si層（第１のベース層）、６……ｎ型Si層（エミッ
タ層）、７……n+型Si層（エミッタキャップ層）、21…
…エミッタ電極、22……ベース電極、23……コレクタ電
極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/73
Claims (3)
- 【請求項１】第１の導電型を有するエミッタ領域と、前
記第１の導電型とは逆の導電型である第２の導電型を有
するベース領域と、第１の導電型を有するコレクタ領域
とを具備し、少なくともベース領域の一部がエミッタ領
域よりもバンドギャップの小さい材料から構成されるヘ
テロ接合バイポーラトランジスタにおいて、 前記ベース領域が、 エミッタ領域側に位置し、エミッタ領域とバンドギャッ
プが等しくかつエミッタ領域よりも不純物濃度が低く、
さらに熱平衡状態時に完全空乏層領域となるように厚さ
および不純物濃度が設定された第１のベース層と、 コレクタ領域側に位置し、前記第１のベース層とヘテロ
接合をなし、そのバンドギャップが前記第１のベース層
側からコレクタ領域に向かって連続的もしくは階段状に
小さくなっていくように化合物半導体材料の組成比を変
化させた、第１のベース層より不純物濃度の高い第２の
ベース層から構成されていることを特徴とするヘテロ接
合バイポーラトランジスタ。 - 【請求項２】前記第１のベース層は、エミッタ領域を構
成する半導体材料と同一材料で構成されていることを特
徴とする請求項（１）に記載のヘテロ接合バイポーラト
ランジスタ。 - 【請求項３】前記第２のベース層の全領域のバンドギャ
ップがエミッタ領域および第１のベース層でのバンドギ
ャップ以下であることを特徴とする請求項（１）に記載
のヘテロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3905490A JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
| EP90314464A EP0445475B1 (en) | 1990-02-20 | 1990-12-31 | Heterojunction bipolar transistor |
| DE69032597T DE69032597T2 (de) | 1990-02-20 | 1990-12-31 | Bipolartransistor mit Heteroübergang |
| US07/639,264 US5177583A (en) | 1990-02-20 | 1991-01-10 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3905490A JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241867A JPH03241867A (ja) | 1991-10-29 |
| JP2941335B2 true JP2941335B2 (ja) | 1999-08-25 |
Family
ID=12542417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3905490A Expired - Fee Related JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941335B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404028A (en) * | 1993-01-22 | 1995-04-04 | Hughes Aircraft Company | Electrical junction device with lightly doped buffer region to precisely locate a p-n junction |
| JP3546169B2 (ja) | 2000-05-26 | 2004-07-21 | 三菱重工業株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-02-20 JP JP3905490A patent/JP2941335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03241867A (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177583A (en) | Heterojunction bipolar transistor | |
| US5352912A (en) | Graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02504205A (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| Yoshida et al. | Emitter—Base bandgap grading effects on GaAlAs/GaAs heterojunction bipolar transistor characteristics | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| Sato et al. | Sub-20 psec ECL circuits with 50 GHz fmax self-aligned SiGe HBTs | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001345328A (ja) | 半導体装置、及び、半導体集積回路 | |
| JP2941335B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH0665217B2 (ja) | トランジスタ | |
| JP3087370B2 (ja) | 高速論理回路 | |
| JPH0750714B2 (ja) | バイポーラトランジスタ | |
| JP3030070B2 (ja) | 半導体装置 | |
| JP3295373B2 (ja) | 半導体装置 | |
| JPH047096B2 (ja) | ||
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3047055B2 (ja) | ヘテロ接合型フォトトランジスタ | |
| CN110676313A (zh) | 台面结构PNP型肖特基集电区SOI SiGe HBT结构及其制备方法 | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPH0435037A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |