JP3047055B2 - ヘテロ接合型フォトトランジスタ - Google Patents
ヘテロ接合型フォトトランジスタInfo
- Publication number
- JP3047055B2 JP3047055B2 JP4096022A JP9602292A JP3047055B2 JP 3047055 B2 JP3047055 B2 JP 3047055B2 JP 4096022 A JP4096022 A JP 4096022A JP 9602292 A JP9602292 A JP 9602292A JP 3047055 B2 JP3047055 B2 JP 3047055B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- collector
- type
- emitter
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合型フォトト
ランジスタに係わり、特に半導体層の積層構造に関する
ものである。
ランジスタに係わり、特に半導体層の積層構造に関する
ものである。
【０００２】
【従来の技術】図５は従来より提案されているＩｎＰ系
ヘテロ接合型フォトトランジスタの構成を示す断面図で
ある。同図において、ＩｎＰからなる半絶縁性半導体基
板１上にｎ型を有しかつＩｎ0.53Ｇａ0.47ＡｓまたはＩ
ｎＰからなるサブコレクタ用半導体層２が半絶縁性半導
体基板１に上面を一部外部に臨ませるように積層して形
成されている。また、サブコレクタ用半導体層２上にｎ
型を有しかつＩｎ0.53Ｇａ0.47Ａｓからなるコレクタ用
半導体層３と、ｐ+ 型を有しかつＩｎ0.53Ｇａ0. 47Ａｓ
からなるベース用半導体層４とがそれらの順にコレクタ
電極付用半導体層２の上面を一部外部に臨ませるように
積層して形成されている。
ヘテロ接合型フォトトランジスタの構成を示す断面図で
ある。同図において、ＩｎＰからなる半絶縁性半導体基
板１上にｎ型を有しかつＩｎ0.53Ｇａ0.47ＡｓまたはＩ
ｎＰからなるサブコレクタ用半導体層２が半絶縁性半導
体基板１に上面を一部外部に臨ませるように積層して形
成されている。また、サブコレクタ用半導体層２上にｎ
型を有しかつＩｎ0.53Ｇａ0.47Ａｓからなるコレクタ用
半導体層３と、ｐ+ 型を有しかつＩｎ0.53Ｇａ0. 47Ａｓ
からなるベース用半導体層４とがそれらの順にコレクタ
電極付用半導体層２の上面を一部外部に臨ませるように
積層して形成されている。
【０００３】さらにベース用半導体層４上にｎ型を有し
かつＩｎＰからなるエミッタ用半導体層５と、ｎ型を有
しかつＩｎＰおよびＩｎ0.53Ｇａ0.47Ａｓからなる２つ
のエミッタ電極付用半導体層６，７とがそれらの順にベ
ース用半導体層４の上面を一部外部に臨ませるように積
層して形成されている。また、コレクタ電極付用半導体
層２にその上面の外部に臨んでいる領域において、コレ
クタ電極８がオーミックに形成されている。さらにベー
ス用半導体層４にその上面の外部に臨んでいる領域にお
いて、ベース電極９がオーミックに形成されている。ま
た、エミッタ電極付用半導体層７にその上面において、
エミッタ電極１０がオーミックに形成されている。ま
た、電極部以外は窒化シリコン膜や酸化シリコン膜など
の絶縁膜１１により被覆されている。
かつＩｎＰからなるエミッタ用半導体層５と、ｎ型を有
しかつＩｎＰおよびＩｎ0.53Ｇａ0.47Ａｓからなる２つ
のエミッタ電極付用半導体層６，７とがそれらの順にベ
ース用半導体層４の上面を一部外部に臨ませるように積
層して形成されている。また、コレクタ電極付用半導体
層２にその上面の外部に臨んでいる領域において、コレ
クタ電極８がオーミックに形成されている。さらにベー
ス用半導体層４にその上面の外部に臨んでいる領域にお
いて、ベース電極９がオーミックに形成されている。ま
た、エミッタ電極付用半導体層７にその上面において、
エミッタ電極１０がオーミックに形成されている。ま
た、電極部以外は窒化シリコン膜や酸化シリコン膜など
の絶縁膜１１により被覆されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前述し
た従来のＩｎＰ系ヘテロ接合型フォトトランジスタは、
エミッタ用半導体層５，ベース用半導体層４，コレクタ
用半導体層３およびサブコレクタ用半導体層２がともに
ＩｎＰからなる半絶縁性半導体基板１と格子整合してい
るが、エミッタ用半導体層５のＩｎＰのメサ側面および
ベース用半導体層４との界面は、電気的に不安定であ
り、この部分でリーク電流が発生しやすく、その結果、
トランジスタの電流および光学利得が小さくなってしま
うという問題があった。
た従来のＩｎＰ系ヘテロ接合型フォトトランジスタは、
エミッタ用半導体層５，ベース用半導体層４，コレクタ
用半導体層３およびサブコレクタ用半導体層２がともに
ＩｎＰからなる半絶縁性半導体基板１と格子整合してい
るが、エミッタ用半導体層５のＩｎＰのメサ側面および
ベース用半導体層４との界面は、電気的に不安定であ
り、この部分でリーク電流が発生しやすく、その結果、
トランジスタの電流および光学利得が小さくなってしま
うという問題があった。
【０００５】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、フ
ォトトランジスタのバルクの性質で決まる本来の大きな
電流および光学利得が得られるヘテロ接合型フォトトラ
ンジスタを提供することにある。
を解決するためになされたものであり、その目的は、フ
ォトトランジスタのバルクの性質で決まる本来の大きな
電流および光学利得が得られるヘテロ接合型フォトトラ
ンジスタを提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明によるヘテロ接合型フォトトランジスタ
は、半絶縁性半導体基板上にサブコレクタ層としてｎ型
ＩｎＰを有し、その上にｎ型を有しかつＩｎ1-yＧａyＡ
ｓ（ただし０＜ｙ＜１）からなるコレクタ用半導体層ま
たはｎ型を有しかつＩｎＰからなる第１のコレクタ用半
導体層と、ｎ型を有しかつＩｎ1-yＧａyＡｓ（ただし０
＜ｙ＜１）からなる第２のコレクタ用半導体層と、また
はｎ型を有しかつＩｎＰからなる第１のコレクタ用半導
体層と、ｎ型を有しかつＩｎ1-yＧａyＡｓvＰ1-vで組成
が上に向かってｙ＝０，ｖ＝０から０＜ｙ＜１，０＜ｖ
＜１まで変化している第２のコレクタ用半導体層と、ｐ
型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）か
らなるベース用半導体層と、ｎ型を有しかつ上記ベース
用半導体層に比し広いエネルギバンドギャップを有する
エミッタ用半導体層とが積層されている構成を有する。
このような構成において、 前記エミッタ用半導体層がＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなる。 前記エミッタ用半導体層を形成しているＩｎ1-w（Ｇ
ａ1-xＡｌx）wＡｓにおけるｗおよびｘが上記エミッタ
用半導体層から上記ベース用半導体層への電子の注入エ
ネルギとして０．２〜０．４ｅＶが得られるのに十分な
値を有している。 サブコレクタ層としてｎ型ＩｎＰが用いられている。
るために本発明によるヘテロ接合型フォトトランジスタ
は、半絶縁性半導体基板上にサブコレクタ層としてｎ型
ＩｎＰを有し、その上にｎ型を有しかつＩｎ1-yＧａyＡ
ｓ（ただし０＜ｙ＜１）からなるコレクタ用半導体層ま
たはｎ型を有しかつＩｎＰからなる第１のコレクタ用半
導体層と、ｎ型を有しかつＩｎ1-yＧａyＡｓ（ただし０
＜ｙ＜１）からなる第２のコレクタ用半導体層と、また
はｎ型を有しかつＩｎＰからなる第１のコレクタ用半導
体層と、ｎ型を有しかつＩｎ1-yＧａyＡｓvＰ1-vで組成
が上に向かってｙ＝０，ｖ＝０から０＜ｙ＜１，０＜ｖ
＜１まで変化している第２のコレクタ用半導体層と、ｐ
型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）か
らなるベース用半導体層と、ｎ型を有しかつ上記ベース
用半導体層に比し広いエネルギバンドギャップを有する
エミッタ用半導体層とが積層されている構成を有する。
このような構成において、 前記エミッタ用半導体層がＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなる。 前記エミッタ用半導体層を形成しているＩｎ1-w（Ｇ
ａ1-xＡｌx）wＡｓにおけるｗおよびｘが上記エミッタ
用半導体層から上記ベース用半導体層への電子の注入エ
ネルギとして０．２〜０．４ｅＶが得られるのに十分な
値を有している。 サブコレクタ層としてｎ型ＩｎＰが用いられている。
【０００７】
【作用】本発明におけるヘテロ接合型フォトトランジス
タにおいては、エミッタ用半導体層がＩｎ1-w（Ｇａ1-x
Ａｌx）wＡｓにより形成されているため、エミッタメサ
側面およびベース用半導体層との界面は、電気的に安定
であり、この部分を通してのリーク電流が従来のＩｎＰ
をエミッタに用いたヘテロ接合型フォトトランジスタに
比べ十分小さくなる。また、図４に示すようにエミッタ
からベースへの電子の注入エネルギ（Ｅｉ）は、エミッ
タ組成を変えると、伝導帯不連続ΔＥｃとともに変化さ
せることができる。ここでＥｉが極めて大きいと、ベー
スでの電子走行時間は、伝導帯の非放射線性のため、必
ずしも短くならず、また、コレクタの走行時間は、電子
が電子質量の大きな上位ＬまたはＸ谷へ遷移しやすくな
るため、むしろ長くなってしまう。また、Ｅｉが小さい
と、単純に運動エネルギが小さいため、ベース走行時間
は長くなってしまう。したがってＥｉにはベースおよび
コレクタ走行時間の和が最小になる最適領域が存在す
る。
タにおいては、エミッタ用半導体層がＩｎ1-w（Ｇａ1-x
Ａｌx）wＡｓにより形成されているため、エミッタメサ
側面およびベース用半導体層との界面は、電気的に安定
であり、この部分を通してのリーク電流が従来のＩｎＰ
をエミッタに用いたヘテロ接合型フォトトランジスタに
比べ十分小さくなる。また、図４に示すようにエミッタ
からベースへの電子の注入エネルギ（Ｅｉ）は、エミッ
タ組成を変えると、伝導帯不連続ΔＥｃとともに変化さ
せることができる。ここでＥｉが極めて大きいと、ベー
スでの電子走行時間は、伝導帯の非放射線性のため、必
ずしも短くならず、また、コレクタの走行時間は、電子
が電子質量の大きな上位ＬまたはＸ谷へ遷移しやすくな
るため、むしろ長くなってしまう。また、Ｅｉが小さい
と、単純に運動エネルギが小さいため、ベース走行時間
は長くなってしまう。したがってＥｉにはベースおよび
コレクタ走行時間の和が最小になる最適領域が存在す
る。
【０００８】本構造では、前記エミッタ用半導体層にお
ける組成ｗおよびｘが電子のベース用半導体層およびコ
レクタ用半導体層の走行時間の和を最小にするＥｉのエ
ネルギ範囲（０．２〜０．４ｅＶ）になるように設定で
きるため、極めて高速な動作が可能となる。さらにサブ
コレクタ用半導体層として波長０．９２μｍ程度以上の
光に対して透過性を有するＩｎＰを用いるため、長波長
の光に対して窓として働き得るため、半絶縁性半導体基
板の裏面からの光入射が可能である。ただしこの基板は
対象とする光の波長を吸収しないものを用いる必要があ
る。
ける組成ｗおよびｘが電子のベース用半導体層およびコ
レクタ用半導体層の走行時間の和を最小にするＥｉのエ
ネルギ範囲（０．２〜０．４ｅＶ）になるように設定で
きるため、極めて高速な動作が可能となる。さらにサブ
コレクタ用半導体層として波長０．９２μｍ程度以上の
光に対して透過性を有するＩｎＰを用いるため、長波長
の光に対して窓として働き得るため、半絶縁性半導体基
板の裏面からの光入射が可能である。ただしこの基板は
対象とする光の波長を吸収しないものを用いる必要があ
る。
【０００９】
【実施例】（実施例１）図１は本発明によるヘテロ接合
型フォトトランジスタの一実施例を示す断面図であり、
前述の図と同一部分には同一符号を付しその説明は省略
する。同図において、コレクタ用半導体層３にはｎ型不
純物が２×１０16ｃｍ-3の濃度でドープされ、ベース用
半導体層４にはｐ型不純物が５×１０18ｃｍ-3の濃度で
ドープされている。また、２２は高濃度ｎ型の不純物が
２×１０19ｃｍ-3の濃度でドープされたサブコレクタ用
ＩｎＰ層、２５はｎ型不純物が２×１０17ｃｍ-3の濃度
でドープされたＩｎ0.52（Ｇａ1-xＡｌx）0.48Ａｓ（た
だしｘ＝０．６２）からなるエミッタ用半導体層、２６
は前記エミッタ用半導体層２５と同じ組成で高濃度ｎ型
不純物が２×１０19ｃｍ-3の濃度でドープされたエミッ
タコンタクト用半導体層である。
型フォトトランジスタの一実施例を示す断面図であり、
前述の図と同一部分には同一符号を付しその説明は省略
する。同図において、コレクタ用半導体層３にはｎ型不
純物が２×１０16ｃｍ-3の濃度でドープされ、ベース用
半導体層４にはｐ型不純物が５×１０18ｃｍ-3の濃度で
ドープされている。また、２２は高濃度ｎ型の不純物が
２×１０19ｃｍ-3の濃度でドープされたサブコレクタ用
ＩｎＰ層、２５はｎ型不純物が２×１０17ｃｍ-3の濃度
でドープされたＩｎ0.52（Ｇａ1-xＡｌx）0.48Ａｓ（た
だしｘ＝０．６２）からなるエミッタ用半導体層、２６
は前記エミッタ用半導体層２５と同じ組成で高濃度ｎ型
不純物が２×１０19ｃｍ-3の濃度でドープされたエミッ
タコンタクト用半導体層である。
【００１０】このように構成されたヘテロ接合型フォト
トランジスタにおいて、静特性を測定すると、コレクタ
電流密度（Ｊｃ）が１Ａ／ｃｍ2 において電流利得５０
０以上の大きな値が得られた。また、サブコレクタ用半
導体層としてＩｎＰを用いているため、長波長帯光通信
に用いられている波長１．３μｍあるいは１．５５μｍ
の光を半絶縁性半導体基板１の裏面側から入射すること
が可能であり、光学利得も５００以上の大きな値が得ら
れた。一方、従来構造のＩｎＰエミッタ半導体層５のヘ
テロ接合型フォトトランジスタも同時に製作し、特性を
調べた。このような構造では、電流利得および光学利得
ともにＪｃ＝１Ａ／ｃｍ2 において３０程度しか得られ
なかった。また、エミッタ組成ｘとして０．６２にして
おり、その結果、電子のエミッタからベースへの注入エ
ネルギは高速動作を得る最適領域内の０．３ｅＶになっ
ており、電流利得遮断周波数ｆT として１００ＧＨｚの
超高速動作が可能であった。
トランジスタにおいて、静特性を測定すると、コレクタ
電流密度（Ｊｃ）が１Ａ／ｃｍ2 において電流利得５０
０以上の大きな値が得られた。また、サブコレクタ用半
導体層としてＩｎＰを用いているため、長波長帯光通信
に用いられている波長１．３μｍあるいは１．５５μｍ
の光を半絶縁性半導体基板１の裏面側から入射すること
が可能であり、光学利得も５００以上の大きな値が得ら
れた。一方、従来構造のＩｎＰエミッタ半導体層５のヘ
テロ接合型フォトトランジスタも同時に製作し、特性を
調べた。このような構造では、電流利得および光学利得
ともにＪｃ＝１Ａ／ｃｍ2 において３０程度しか得られ
なかった。また、エミッタ組成ｘとして０．６２にして
おり、その結果、電子のエミッタからベースへの注入エ
ネルギは高速動作を得る最適領域内の０．３ｅＶになっ
ており、電流利得遮断周波数ｆT として１００ＧＨｚの
超高速動作が可能であった。
【００１１】なお、この実施例においては、基板として
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系でも良い。
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系でも良い。
【００１２】（実施例２）図２は本発明によるヘテロ接
合型フォトトランジスタの他の実施例を示す断面図であ
り、前述の図と同一部分には同一符号を付しその説明は
省略する。同図において、３３１１はｎ型不純物が２×
１０16ｃｍ-3の濃度でドープされた第１コレクタ用Ｉｎ
Ｐ層、３３１２は電界調整用の厚さ２００Å，ｎ型不純
物が１×１０18ｃｍ-3の濃度でドープされた第１コレク
タ用の一部となる電界調整用ｎ型ＩｎＰ層、３３２は厚
さ４００Åの第２のコレクタ用アンドープＩｎＧａＡｓ
層である。
合型フォトトランジスタの他の実施例を示す断面図であ
り、前述の図と同一部分には同一符号を付しその説明は
省略する。同図において、３３１１はｎ型不純物が２×
１０16ｃｍ-3の濃度でドープされた第１コレクタ用Ｉｎ
Ｐ層、３３１２は電界調整用の厚さ２００Å，ｎ型不純
物が１×１０18ｃｍ-3の濃度でドープされた第１コレク
タ用の一部となる電界調整用ｎ型ＩｎＰ層、３３２は厚
さ４００Åの第２のコレクタ用アンドープＩｎＧａＡｓ
層である。
【００１３】このように構成されたヘテロ接合型フォト
トランジスタにおいて、Ｊｃ＝１Ａ／ｃｍ2 において電
流利得５００以上，光学利得２００程度の大きな値が得
られた。一方、第１コレクタにＩｎＰを用いているた
め、トランジスタの耐圧がＩｎＧａＡｓを用いた場合の
１．５Ｖ程度に比べて２〜３倍向上した。また、電流利
得遮断周波数ｆT として１００ＧＨｚの超高速動作が可
能であった。
トランジスタにおいて、Ｊｃ＝１Ａ／ｃｍ2 において電
流利得５００以上，光学利得２００程度の大きな値が得
られた。一方、第１コレクタにＩｎＰを用いているた
め、トランジスタの耐圧がＩｎＧａＡｓを用いた場合の
１．５Ｖ程度に比べて２〜３倍向上した。また、電流利
得遮断周波数ｆT として１００ＧＨｚの超高速動作が可
能であった。
【００１４】なお、この実施例においては、基板として
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系であっても良い。
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系であっても良い。
【００１５】（実施例３）図３は本発明によるヘテロ接
合型フォトトランジスタのさらに他の実施例を示す断面
図であり、前述の図と同一部分には同一符号を付しその
説明は省略する。同図において、４３１はｎ型不純物が
２×１０16ｃｍ-3の濃度でドープされた第１コレクタ用
ＩｎＰ層、４３２はｎ型不純物が２×１０16ｃｍ-3の濃
度でドープされたＩｎ1-yＧａyＡｓvＰ1-vからなる第２
コレクタ用の組成遷移層であり、この組成遷移層４３２
は第１コレクタ用ＩｎＰ層４３１側ではｙ＝０，ｖ＝０
でＩｎＰになっており、ＩｎＰに格子整合しながら徐々
にバンドギャップが小さくなる方向に組成ｙ，ｖが変化
しており、ベース用半導体層４側の境界ではｙ＝０．４
７，ｖ＝１のＩｎＧａＡｓになった組成遷移層である。
合型フォトトランジスタのさらに他の実施例を示す断面
図であり、前述の図と同一部分には同一符号を付しその
説明は省略する。同図において、４３１はｎ型不純物が
２×１０16ｃｍ-3の濃度でドープされた第１コレクタ用
ＩｎＰ層、４３２はｎ型不純物が２×１０16ｃｍ-3の濃
度でドープされたＩｎ1-yＧａyＡｓvＰ1-vからなる第２
コレクタ用の組成遷移層であり、この組成遷移層４３２
は第１コレクタ用ＩｎＰ層４３１側ではｙ＝０，ｖ＝０
でＩｎＰになっており、ＩｎＰに格子整合しながら徐々
にバンドギャップが小さくなる方向に組成ｙ，ｖが変化
しており、ベース用半導体層４側の境界ではｙ＝０．４
７，ｖ＝１のＩｎＧａＡｓになった組成遷移層である。
【００１６】このように構成されたヘテロ接合型フォト
トランジスタにおいて、Ｊｃ＝１Ａ／ｃｍ2 において電
流利得５００以上，光学利得２００程度の大きな値が得
られた。一方、第１コレクタにＩｎＰを用いているた
め、トランジスタの耐圧がＩｎＧａＡｓを用いた場合の
１．５Ｖ程度に比べて２〜３倍向上した。また、電流利
得遮断周波数ｆT として１００ＧＨｚの超高速動作が可
能であった。
トランジスタにおいて、Ｊｃ＝１Ａ／ｃｍ2 において電
流利得５００以上，光学利得２００程度の大きな値が得
られた。一方、第１コレクタにＩｎＰを用いているた
め、トランジスタの耐圧がＩｎＧａＡｓを用いた場合の
１．５Ｖ程度に比べて２〜３倍向上した。また、電流利
得遮断周波数ｆT として１００ＧＨｚの超高速動作が可
能であった。
【００１７】なお、この実施例においては、基板として
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系であっても良い。
ＩｎＰを用いた格子整合系であるが、基板としてＧａＡ
ｓやＳｉなどの他の材料を用いたヘテロエピ構造や格子
歪を内在するような系であっても良い。
【００１８】また、前述した実施例１，実施例２，実施
例３におけるヘテロ接合型フォトトランジスタは、ヘテ
ロ接合型バイポーラトランジスタとしても超高速動作さ
せることができる。
例３におけるヘテロ接合型フォトトランジスタは、ヘテ
ロ接合型バイポーラトランジスタとしても超高速動作さ
せることができる。
【００１９】
【発明の効果】以上、説明したように本発明によるヘテ
ロ接合型フォトトランジスタによれば、エミッタメサ側
面およびベース用半導体層との界面は、電気的に安定で
あり、この部分を通してのリーク電流が従来のＩｎＰを
エミッタに用いたヘテロ接合型フォトトランジスタに比
べ十分小さくなるので、フォトトランジスタのバルクの
性質で決まる本来の大きな電流および光学利得が得られ
るという極めて優れた効果を有する。
ロ接合型フォトトランジスタによれば、エミッタメサ側
面およびベース用半導体層との界面は、電気的に安定で
あり、この部分を通してのリーク電流が従来のＩｎＰを
エミッタに用いたヘテロ接合型フォトトランジスタに比
べ十分小さくなるので、フォトトランジスタのバルクの
性質で決まる本来の大きな電流および光学利得が得られ
るという極めて優れた効果を有する。
【図１】本発明によるヘテロ接合型フォトトランジスタ
の一実施例による構成を示す断面図である。
の一実施例による構成を示す断面図である。
【図２】本発明によるヘテロ接合型フォトトランジスタ
の他の実施例による構成を示す断面図である。
の他の実施例による構成を示す断面図である。
【図３】本発明によるヘテロ接合型フォトトランジスタ
のさらに他の実施例による構成を示す断面図である。
のさらに他の実施例による構成を示す断面図である。
【図４】ヘテロ接合型フォトトランジスタのエネルギバ
ンドを示す図である。
ンドを示す図である。
【図５】従来のヘテロ接合型フォトトランジスタの構成
を示す断面図である。
を示す断面図である。
１ 半絶縁性半導体基板 ２ サブコレクタ用半導体層 ３ コレクタ用半導体層 ４ ベース用半導体層 ５ エミッタ用半導体層 ６ エミッタ電極付用半導体層 ７ エミッタ電極付用半導体層 ８ コレクタ電極 ９ ベース電極 １０ エミッタ電極 １１ 絶縁膜 ２２ サブコレクタ用ＩｎＰ層 ２５ エミッタ用半導体層 ２６ エミッタコンタクト用半導体層 ３３１１ 第１コレクタ用ＩｎＰ層 ３３１２ 電界調整用ｎ型ＩｎＰ層 ３３２ 第２コレクタ用アンドープＩｎＧａＡｓ層 ４３１ 第１コレクタ用ＩｎＰ層 ４３２ 第２コレクタ用Ｉｎ1-yＧａyＡｓvＰ1-v組成
遷移層
遷移層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−46080（ＪＰ，Ａ) 特開 平２−163977（ＪＰ，Ａ) 特開 昭63−124584（ＪＰ，Ａ) 特開 昭57−80781（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (6)
- 【請求項１】 半絶縁性半導体基板上にサブコレクタ層
としてｎ型ＩｎＰを有しかつ前記サブコレクタ層上にＩ
ｎ1-yＧａyＡｓ（ただし０＜ｙ＜１）からなるコレクタ
用半導体層と、 ｐ型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）
からなるベース用半導体層と、 ｎ型を有しかつ前記ベース用半導体層に比して広いエネ
ルギバンドギャップを有するＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タ用半導体層と、 が積層されて構成されたことを特徴とするヘテロ接合型
フォトトランジスタ。 - 【請求項２】 半絶縁性半導体基板上にサブコレクタ層
としてｎ型ＩｎＰを有しかつ前記サブコレクタ層上にＩ
ｎ1-yＧａyＡｓ（ただし０＜ｙ＜１）からなるコレクタ
用半導体層と、 ｐ型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）
からなるベース用半導体層と、 ｎ型を有しかつ前記ベース用半導体層に比して広いエネ
ルギバンドギャップを有するＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タ用半導体層と、 前記エミッタ用半導体層上にＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タコンタクト用半導体層と、 が積層されて構成されたことを特徴とするヘテロ接合型
フォトトランジスタ。 - 【請求項３】 半絶縁性半導体基板上にサブコレクタ層
としてｎ型ＩｎＰを有し、前記サブコレクタ層上にｎ型
を有しかつＩｎＰからなる第１コレクタ半導体層と、 アンドープＩｎＧａＡｓからなる第２コレクタ半導体層
と、 ｐ型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）
からなるベース用半導体層と、 ｎ型を有しかつ前記ベース用半導体層に比して広いエネ
ルギバンドギャップを有するＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タ用半導体層と、 前記エミッタ用半導体層上にＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タコンタクト用半導体層と、 が積層されて構成されたことを特徴とするヘテロ接合型
フォトトランジスタ。 - 【請求項４】 半絶縁性半導体基板上にサブコレクタ層
としてｎ型ＩｎＰを有し、前記サブコレクタ層上にｎ型
を有しかつＩｎＰからなる第１コレクタ用半導体層と、 ｎ型を有しかつＩｎ1-yＧａyＡｓvＰ1-vからなり組成が
上に向かってｙ＝０，ｖ＝０から０＜ｙ＜１，０＜ｘ＜
１まで変化している第２コレクタ半導体層と、 ｐ型を有しかつＩｎ1-zＧａzＡｓ（ただし０＜ｚ＜１）
からなるベース用半導体層と、 ｎ型を有しかつ前記ベース用半導体層に比して広いエネ
ルギバンドギャップを有するＩｎ1-w（Ｇａ1-xＡｌx）w
Ａｓ（ただし０＜ｗ＜１，０＜ｘ＜１）からなるエミッ
タ用半導体層と、 が積層されて構成されたことを特徴とするヘテロ接合型
フォトトランジスタ。 - 【請求項５】 請求項１〜請求項４のいずれかにおい
て、前記エミッタ用半導体層を構成するＩｎ1-w（Ｇａ
1-xＡｌx）wＡｓにおけるｗおよびｘが、前記エミッタ
用半導体層から前記ベース用半導体層への電子の注入エ
ネルギが０．２〜０．４ｅＶで得られる範囲に設定する
ことを特徴とするヘテロ接合型フォトトランジスタ。 - 【請求項６】 請求項１〜請求項５のいずれかにおい
て、前記半絶縁性半導体基板がＩｎＰからなり、前記コ
レクタ用半導体層を構成するＩｎ1-yＧａyＡｓにおける
ｙまたはＩｎ1-yＧａyＡｓvＰ1-vにおけるｙおよびｖ，
前記ベース用半導体層を構成するＩｎ1-zＧａzＡｓにお
けるｚ，前記エミッタ用半導体層を構成するＩｎ
1-w（Ｇａ1-xＡｌx）wＡｓにおけるｗおよびｘが、前記
半絶縁性半導体基板と格子整合する値を有し、前記エミ
ッタ用半導体層を構成するＩｎ1-w （Ｇａ1-xＡｌx）w
Ａｓにおけるｘが、０．４〜０．８の値を有することを
特徴とするヘテロ接合型フォトトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096022A JP3047055B2 (ja) | 1992-03-24 | 1992-03-24 | ヘテロ接合型フォトトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096022A JP3047055B2 (ja) | 1992-03-24 | 1992-03-24 | ヘテロ接合型フォトトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275730A JPH05275730A (ja) | 1993-10-22 |
| JP3047055B2 true JP3047055B2 (ja) | 2000-05-29 |
Family
ID=14153683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4096022A Expired - Fee Related JP3047055B2 (ja) | 1992-03-24 | 1992-03-24 | ヘテロ接合型フォトトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047055B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505098B1 (en) | 1999-10-29 | 2003-01-07 | Sony Corporation | Robot system, robot device, and its cover |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
| JP2008098576A (ja) * | 2006-10-16 | 2008-04-24 | Yokogawa Electric Corp | 光導電スイッチ |
| FR3111233B1 (fr) * | 2020-06-04 | 2022-06-24 | Thales Sa | Phototransistor à hétérojonction comprenant une couche d'avalanche |
-
1992
- 1992-03-24 JP JP4096022A patent/JP3047055B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505098B1 (en) | 1999-10-29 | 2003-01-07 | Sony Corporation | Robot system, robot device, and its cover |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275730A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292894B2 (ja) | 集積化受光回路 | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| EP0159273A2 (en) | Semiconductor device | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3047055B2 (ja) | ヘテロ接合型フォトトランジスタ | |
| JPH0213831B2 (ja) | ||
| JPH0750714B2 (ja) | バイポーラトランジスタ | |
| JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
| JP3046320B2 (ja) | 半導体装置 | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| GB2128026A (en) | Transistors | |
| JP3189878B2 (ja) | バイポーラトランジスタ | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| JP3355622B2 (ja) | バイポーラトランジスタ | |
| JP2941335B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH07326629A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH0458706B2 (ja) | ||
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |