JPH03241867A - ヘテロ接合バイボーラトランジスタ - Google Patents
ヘテロ接合バイボーラトランジスタInfo
- Publication number
- JPH03241867A JPH03241867A JP3905490A JP3905490A JPH03241867A JP H03241867 A JPH03241867 A JP H03241867A JP 3905490 A JP3905490 A JP 3905490A JP 3905490 A JP3905490 A JP 3905490A JP H03241867 A JPH03241867 A JP H03241867A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- base layer
- region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、ヘテロ接合バイポーラトランジスタに係り、
特に、ベース領域の一部にエミッタ領域よりバンドギャ
ップの小さい化合物半導体材料を用いたヘテロ接合バイ
ポーラトランジスタに関する。
特に、ベース領域の一部にエミッタ領域よりバンドギャ
ップの小さい化合物半導体材料を用いたヘテロ接合バイ
ポーラトランジスタに関する。
（従来の技術）
ヘテロ接合バイポーラトランジスタ（ＨＢ Ｔ）は高周
波特性、スイッチング特性に優れており、マイクロ波用
トランジスタや高速論理回路用トランジスタとして有望
視されている。
波特性、スイッチング特性に優れており、マイクロ波用
トランジスタや高速論理回路用トランジスタとして有望
視されている。
一般に、ヘテロ接合バイポーラトランジスタでは、その
高速性を高めるためベース領域を薄くするが、そのとき
ベースシート抵抗が大きくなるのを防ぐためにベース領
域の不純物４度は高くするのが望ましい。
高速性を高めるためベース領域を薄くするが、そのとき
ベースシート抵抗が大きくなるのを防ぐためにベース領
域の不純物４度は高くするのが望ましい。
一方、エミッタ領域は、エミッターベース間接合容量Ｃ
Ｅを小さくし、エミッタ充電時間を短くするため、そこ
での不純物濃度は低い方がよいとされている（゛例えば
、Ｈ，Ｋｒｏｅｍｅｒ、 Ｈｅｔｅｒｏｓｕｒｕｃｔｕ
ｒｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ ａｎｄ
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ、Ｐｒｏｃ
、ＩＥＥＥ、Ｖｏｌ、７０．ＮＯ，１，［）、１３−２
５．Ｊａｎ、１９８２）。
Ｅを小さくし、エミッタ充電時間を短くするため、そこ
での不純物濃度は低い方がよいとされている（゛例えば
、Ｈ，Ｋｒｏｅｍｅｒ、 Ｈｅｔｅｒｏｓｕｒｕｃｔｕ
ｒｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ ａｎｄ
Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ、Ｐｒｏｃ
、ＩＥＥＥ、Ｖｏｌ、７０．ＮＯ，１，［）、１３−２
５．Ｊａｎ、１９８２）。
しかしながら、エミッタ不純物濃度を高めた方が高電流
密度領域までの動作が可能になり、より高速性に優れて
いることがシミュレーションにより示されている（例え
ば、遠藤他、第５０回応用物理学会講演予行集２８ρ−
Ａ−１６，ｒ直流−次元モデルによるＳｉ、−Ｇｅ、／
５ｉ−ＨＢＴの特性解析コ１９８９）。これに拠れば、
エミッタ不純物濃度の増大に伴い、エミッターベース間
接合容量の増加量以上にｇ。が増大するためエミッタ充
電時間か減少する。すなわち、高濃度エミッタを有する
）ＩＢＴは低濃度エミッタＨＢＴより高速動作に適して
いるといえる。
密度領域までの動作が可能になり、より高速性に優れて
いることがシミュレーションにより示されている（例え
ば、遠藤他、第５０回応用物理学会講演予行集２８ρ−
Ａ−１６，ｒ直流−次元モデルによるＳｉ、−Ｇｅ、／
５ｉ−ＨＢＴの特性解析コ１９８９）。これに拠れば、
エミッタ不純物濃度の増大に伴い、エミッターベース間
接合容量の増加量以上にｇ。が増大するためエミッタ充
電時間か減少する。すなわち、高濃度エミッタを有する
）ＩＢＴは低濃度エミッタＨＢＴより高速動作に適して
いるといえる。
前述したように、ＨＢＴのベース不純物濃度はもともと
高いのでエミッタ不純物濃度を高めるとヘテロ接合界面
での空乏層領域の厚さが薄くなり、ｐｎ接合による電界
が非常に大きくなり、耐圧特性が悪くなってしまう。こ
れは素子の実際的見地から好ましくない。そのため、ベ
ース領域を２層で構成し、熱平衡状態時に完全空乏層領
域となるよう次式（１）を満たすような低不純物濃度Ｎ
ＢＩ厚さＷＢｏの第１のベース層をエミッタ側に設け、
耐圧特性を劣化させることなく高濃度エミッタを有する
ＨＢＴ構造が提案されている（特開昭５９２１１２６６
号）。
高いのでエミッタ不純物濃度を高めるとヘテロ接合界面
での空乏層領域の厚さが薄くなり、ｐｎ接合による電界
が非常に大きくなり、耐圧特性が悪くなってしまう。こ
れは素子の実際的見地から好ましくない。そのため、ベ
ース領域を２層で構成し、熱平衡状態時に完全空乏層領
域となるよう次式（１）を満たすような低不純物濃度Ｎ
ＢＩ厚さＷＢｏの第１のベース層をエミッタ側に設け、
耐圧特性を劣化させることなく高濃度エミッタを有する
ＨＢＴ構造が提案されている（特開昭５９２１１２６６
号）。
Ｎ 、、ＷＢ、２≦２ε、εｏ Ｖ ｂ＋／ Ｑ
（１）ｑ二単位電荷量ｃ ｉ、ｅｏｘ ｉｏ川用Ｃ）
ε。：真空の誘電率（８，８６Ｘ １０−” Ｆ ／
ｃｍε、：第１ベース層の比誘電率 ■、：エミッタ領域と第１のベース層が形成するｐｎ接
合のビルトインポテンシャル ところで、５ｉｔ−、Ｇｅｔのように化合物半導体の組
成比Ｘを変化させることによってバンドギャップを変え
ることができる化合物半導体材料をベース領域に用いる
際には、グレーディッド・ベース構造が素子の高速性を
高めるには極めて有効であることが知られている。その
ため従来の構造の素子においては、その効果が最大にな
るよう、ベース領域全体に渡ってグレーディングがかけ
られている。
（１）ｑ二単位電荷量ｃ ｉ、ｅｏｘ ｉｏ川用Ｃ）
ε。：真空の誘電率（８，８６Ｘ １０−” Ｆ ／
ｃｍε、：第１ベース層の比誘電率 ■、：エミッタ領域と第１のベース層が形成するｐｎ接
合のビルトインポテンシャル ところで、５ｉｔ−、Ｇｅｔのように化合物半導体の組
成比Ｘを変化させることによってバンドギャップを変え
ることができる化合物半導体材料をベース領域に用いる
際には、グレーディッド・ベース構造が素子の高速性を
高めるには極めて有効であることが知られている。その
ため従来の構造の素子においては、その効果が最大にな
るよう、ベース領域全体に渡ってグレーディングがかけ
られている。
ここで、前述したようなベースの２層構造化を従来構造
のベース領域全体にわたってグレーディングがかけられ
ているグレーディッド・ベース構造に採用することを考
えてみる。このときグレーディングの部分は不純物４度
の低い第１ベース層のエミッタ側の端からはじまるが、
第１のベース層は前記式（１）を満たす条件下では熱平
衡状態時に完全空乏層化するのでその部分のグレーディ
ング効果はなくなってしまい、素子の高速性には好まし
くない。
のベース領域全体にわたってグレーディングがかけられ
ているグレーディッド・ベース構造に採用することを考
えてみる。このときグレーディングの部分は不純物４度
の低い第１ベース層のエミッタ側の端からはじまるが、
第１のベース層は前記式（１）を満たす条件下では熱平
衡状態時に完全空乏層化するのでその部分のグレーディ
ング効果はなくなってしまい、素子の高速性には好まし
くない。
一方、Ｓ ｉ／Ｓ ｉ、−Ｇｅｔ ／Ｓ ｉ系ＨＢＴの
ようにコレクタ（又はエミッタ）領域とベース領域を構
成する半導体材料の格子定数か異なる場合、前記ベース
領域をその臨界膜厚以上に厚くすることはできない。こ
こでいう臨界膜厚とは、ある基板上に基板と格子定数が
異なる物質をヘテロ接合界面に格子欠陥や転移を生じさ
せずに既存の結晶成長技術で薄膜成長できる最大の厚さ
のことである。前述した従来構造のベースのように、ベ
ース領域全体にグレーディングがかけられている場合、
グレーディング効果の現れない領域すなわち第１のベー
ス層と、グレーディング効果の現れる領域すなわち第２
のベース層とは同じ半導体飼料により構成されているの
で、第１のベース層を設けた分だけベース領域全体は厚
くなり、上述した臨界膜Ｈの制限をより強く受けること
となる。
ようにコレクタ（又はエミッタ）領域とベース領域を構
成する半導体材料の格子定数か異なる場合、前記ベース
領域をその臨界膜厚以上に厚くすることはできない。こ
こでいう臨界膜厚とは、ある基板上に基板と格子定数が
異なる物質をヘテロ接合界面に格子欠陥や転移を生じさ
せずに既存の結晶成長技術で薄膜成長できる最大の厚さ
のことである。前述した従来構造のベースのように、ベ
ース領域全体にグレーディングがかけられている場合、
グレーディング効果の現れない領域すなわち第１のベー
ス層と、グレーディング効果の現れる領域すなわち第２
のベース層とは同じ半導体飼料により構成されているの
で、第１のベース層を設けた分だけベース領域全体は厚
くなり、上述した臨界膜Ｈの制限をより強く受けること
となる。
すなわち、従来の２層構造ベースとグレーディッド・ベ
ース構造の中純な組み合わせとてはグレーディッド・ベ
ース構造の特徴を十分に生かしきれず、かつ結晶成長技
術による制約も受けやすいという問題かあった。
ース構造の中純な組み合わせとてはグレーディッド・ベ
ース構造の特徴を十分に生かしきれず、かつ結晶成長技
術による制約も受けやすいという問題かあった。
（発明が解決しようとする課題）
このように、従来の２層構造ベースとグレーディッド・
ベース構造の単純な組み合わせては、グレーディッド・
ベース構造の特徴を十分に侘かし、かつ結晶成長技術に
よる制約も受ｊすに＜＜、耐圧特性および高速動作に優
れたＨＢＴを実現することは困難であった。
ベース構造の単純な組み合わせては、グレーディッド・
ベース構造の特徴を十分に侘かし、かつ結晶成長技術に
よる制約も受ｊすに＜＜、耐圧特性および高速動作に優
れたＨＢＴを実現することは困難であった。
（課題を解決するための手段）
そこで本発明のヘテロ接合バイポーラトランジスタでは
ミベース領域を熱平衡状態時に完全空乏層化するような
、エミッタ領域とバンドギャップか等しくかつエミッタ
領域より十分低い不純物濃度と厚さとを有するエミッタ
側の第１のベース層と、この第１のベース領域とヘテロ
接合をなすように構成されたグレーディング構造の高不
純物濃度を有する第２のベース層で構成している。
ミベース領域を熱平衡状態時に完全空乏層化するような
、エミッタ領域とバンドギャップか等しくかつエミッタ
領域より十分低い不純物濃度と厚さとを有するエミッタ
側の第１のベース層と、この第１のベース領域とヘテロ
接合をなすように構成されたグレーディング構造の高不
純物濃度を有する第２のベース層で構成している。
（作用）
上記構成では、エミッタ領域と従来の構造における本来
のベース層との間に熱平衡状態時に完全空乏層となる低
濃度の第１のベース層を設けているため、エミッターベ
ース間のｐｎ接合に生しる電界は高不純物濃度のｐｎ接
合に比べて緩和され、耐圧特性は向上する。
のベース層との間に熱平衡状態時に完全空乏層となる低
濃度の第１のベース層を設けているため、エミッターベ
ース間のｐｎ接合に生しる電界は高不純物濃度のｐｎ接
合に比べて緩和され、耐圧特性は向上する。
さらに、エミッタ領域と接する第１のベース層は低濃度
であるため、エミッタ濃度をより高めることかでき、よ
り高電流密度頭載での動作が可能となり、エミッタの充
電時間を小さくすることかできる。
であるため、エミッタ濃度をより高めることかでき、よ
り高電流密度頭載での動作が可能となり、エミッタの充
電時間を小さくすることかできる。
ところで、従来構造のＨＢＴのようにベース領域全体に
グレーティングがかけられていると、第１のベース層で
は完全空乏層領域になっているため、グレーティング効
果か失われてしまう。
グレーティングがかけられていると、第１のベース層で
は完全空乏層領域になっているため、グレーティング効
果か失われてしまう。
しかしながらこの構造では予めグレーティングがかけら
れているのは第２のベース層のみであるため、第１のベ
ース層が完全空乏層領域になることによってグレーティ
ング効果が失われる領域はほとんど存在しない。
れているのは第２のベース層のみであるため、第１のベ
ース層が完全空乏層領域になることによってグレーティ
ング効果が失われる領域はほとんど存在しない。
従って、第１のベース層もグレーディング層にするより
も第２のベース層のみグレーディング層にするほうか、
有効にグレーディングをかけることができる。
も第２のベース層のみグレーディング層にするほうか、
有効にグレーディングをかけることができる。
また、第１のベース層を構成している半導体材料は第２
のベース層を構成している半導体材料と異なっているの
で、臨界膜厚の制限も緩和され、なおかつ第１のベース
層を設けた分たけ有効へ一一ス層も厚くすることが可能
である。
のベース層を構成している半導体材料と異なっているの
で、臨界膜厚の制限も緩和され、なおかつ第１のベース
層を設けた分たけ有効へ一一ス層も厚くすることが可能
である。
さらに、グレーティングをかけた領域の両端でのバンド
ギャップの差を等しくしたとき、第２のへ一ス層のみに
グレーティングをかけた方かベース領域全体にグレーテ
ィングをかけた場合よりもキャリアの加速電界を大きく
とることができる。
ギャップの差を等しくしたとき、第２のへ一ス層のみに
グレーティングをかけた方かベース領域全体にグレーテ
ィングをかけた場合よりもキャリアの加速電界を大きく
とることができる。
また、この構造では第１のベース層のバンドギャップは
エミッタ領域と同じであるので、ヘテロ接合界面でのバ
ンドギャップ差である荷電子帯のバンド不連続は、前記
第１のベース層と第２のベス層との接合界面に生じる。
エミッタ領域と同じであるので、ヘテロ接合界面でのバ
ンドギャップ差である荷電子帯のバンド不連続は、前記
第１のベース層と第２のベス層との接合界面に生じる。
そのため、第１のベース層のバンドギャップかエミッタ
領域のバンドギャップより小さい場合と比べて、第２の
ベース層中のホールは、電子−ホルの再結合が起こり易
い空乏層領域となっている第１のベース層中により進入
し難くなり、再結合電流は抑制される。同様に、エミッ
タ領域に逆注入するホールの数も少なくなり、伝導度変
調も起こりにくくなる。このように、第１のベース層の
バンドギャップがエミッタ領域と同じであるということ
は、エミッタ領域のバンドギャップより小さいときと比
゛べて、デバイスの高性能化、高速化により適している
。
領域のバンドギャップより小さい場合と比べて、第２の
ベース層中のホールは、電子−ホルの再結合が起こり易
い空乏層領域となっている第１のベース層中により進入
し難くなり、再結合電流は抑制される。同様に、エミッ
タ領域に逆注入するホールの数も少なくなり、伝導度変
調も起こりにくくなる。このように、第１のベース層の
バンドギャップがエミッタ領域と同じであるということ
は、エミッタ領域のバンドギャップより小さいときと比
゛べて、デバイスの高性能化、高速化により適している
。
（実施例）
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
第１図は、Ｓ ｉ／Ｓ ｉ 、−Ｇｅｔ ／Ｓ ｉ系の
ｎｐｎ型ＨＢＴを示す断面図である。
ｎｐｎ型ＨＢＴを示す断面図である。
このＨＢＴは、エミッタ領域と同じバンドギャップをも
ちかつ熱平衡状態時に完全空乏層となる低濃度の第１の
ベース層と、グレーティングがかけられている高濃度の
第２のベース層とによってベース領域を構成したことを
特徴とするものである。
ちかつ熱平衡状態時に完全空乏層となる低濃度の第１の
ベース層と、グレーティングがかけられている高濃度の
第２のベース層とによってベース領域を構成したことを
特徴とするものである。
すなわち、ｐ−型Ｓｉ基板１上に順次エピタキシャル成
長して積層されたコレクタコンタクト層としての不純物
濃度Ｉ Ｘ ］、 ０２０ｃｔＶ”厚さ１０００六のｒ
】生型Ｓｉ層２と、この上層に順次積層されたコレクタ
層としての不純物濃度２ Ｘ １０１７ｃｍ−”厚さ５
５００へのｎ型３４層３と、さらにこの上層に形成され
た第２のベース層４としての不純物濃度１ ｘ ］、
Ｏ１９０ｍ−’ 〜Ｉ Ｘ １．０ ”ｃ＋＋１−’例
えば２×１０１９ｃｍ−’、厚さ３００〜８０〇六例え
ば５０〇へのｐ生型Ｓｉ＋−Ｇ ｅ ｔ （０，２≦
Ｘ≦０．４）層と、この上層に積層された第１のベース
層５としての不純物濃度８ ｘ ］、 ０ ”ｃ＋ｎ−
３〜Ｉ Ｘ １．０１６ｃｍ３例えばＩ Ｘ １０１５
ｃｔｖ’、厚さ１００〜５００Ａ例えば３０〇へのｐ−
型Ｓｔ層５と、不純物濃度Ｉ Ｘ ］ ０１８ａｍ−３
厚さ１５００へのｎ型Ｓｉ層からなるエミツタ層６と、
不純物濃度１ ｘ １０２ｏｃ、−。
長して積層されたコレクタコンタクト層としての不純物
濃度Ｉ Ｘ ］、 ０２０ｃｔＶ”厚さ１０００六のｒ
】生型Ｓｉ層２と、この上層に順次積層されたコレクタ
層としての不純物濃度２ Ｘ １０１７ｃｍ−”厚さ５
５００へのｎ型３４層３と、さらにこの上層に形成され
た第２のベース層４としての不純物濃度１ ｘ ］、
Ｏ１９０ｍ−’ 〜Ｉ Ｘ １．０ ”ｃ＋＋１−’例
えば２×１０１９ｃｍ−’、厚さ３００〜８０〇六例え
ば５０〇へのｐ生型Ｓｉ＋−Ｇ ｅ ｔ （０，２≦
Ｘ≦０．４）層と、この上層に積層された第１のベース
層５としての不純物濃度８ ｘ ］、 ０ ”ｃ＋ｎ−
３〜Ｉ Ｘ １．０１６ｃｍ３例えばＩ Ｘ １０１５
ｃｔｖ’、厚さ１００〜５００Ａ例えば３０〇へのｐ−
型Ｓｔ層５と、不純物濃度Ｉ Ｘ ］ ０１８ａｍ−３
厚さ１５００へのｎ型Ｓｉ層からなるエミツタ層６と、
不純物濃度１ ｘ １０２ｏｃ、−。
厚さ５００へのｎ生型Ｓｉ層からなるエミッタキャップ
層７とから構成されており、各層にコンタクトするよう
にエミッタ電極２１、ベース電極２２、コレクタ電極２
３が形成されている。ここで１１は酸化シリコン膜であ
る。
層７とから構成されており、各層にコンタクトするよう
にエミッタ電極２１、ベース電極２２、コレクタ電極２
３が形成されている。ここで１１は酸化シリコン膜であ
る。
第２図は、このＨＢＴのバント構造図である。
このバンド構造図から、エミッタ領域と、第１ベース層
とが形成するｐｎ接合でのビルトインポテンシャルｖｂ
＋は０．７９Ｖであることがわかる。
とが形成するｐｎ接合でのビルトインポテンシャルｖｂ
＋は０．７９Ｖであることがわかる。
この値と第１のベース層の不純物濃度１×１０１″Ｃｌ
１１−３、厚さ３００人、およびＳｉの比誘電率１１．
９を前記式（１）に代入すると、その不等号か成立する
ことがわかる。
１１−３、厚さ３００人、およびＳｉの比誘電率１１．
９を前記式（１）に代入すると、その不等号か成立する
ことがわかる。
比較のために、ベース領域を不純物濃度２×１０１９Ｃ
Ｉ１１−３のグレーディッド構造を有する層のみとし、
エミッタ領域の不純物濃度２ Ｘ １０１７ｃｍ−”と
した従来のＨＢＴのバンド構造図を第３図に示す。
Ｉ１１−３のグレーディッド構造を有する層のみとし、
エミッタ領域の不純物濃度２ Ｘ １０１７ｃｍ−”と
した従来のＨＢＴのバンド構造図を第３図に示す。
上記実施例に従って形成したＨＢＴとほぼ同一構造のト
ランジスタと前記従来構造のトランジスタとのカットオ
フ周波数とコレクタ電流との関係を数値計算によって求
めた結果を第４図に示す。
ランジスタと前記従来構造のトランジスタとのカットオ
フ周波数とコレクタ電流との関係を数値計算によって求
めた結果を第４図に示す。
この５１算によれば、エミッターコレクタ間電圧か１．
５Ｖの条件で、本発明による熱平衡状態時に完全空乏層
領域となるようなエミッタ４度よりち十分に低い不純物
濃度と厚さとをもったエミッタ側の第１のベース層とグ
レーディングがかけられている高不純物濃度のコレクタ
側の第２のベース層からなる２層のベース構造を採用し
たｎｐｎ型ＨＢＴの場合、カットオフ周波数は従来構造
の３９．９ＧＨｚから新構造の４６．３ＧＨｚへ１６．
０％アップしていることがわかる。
５Ｖの条件で、本発明による熱平衡状態時に完全空乏層
領域となるようなエミッタ４度よりち十分に低い不純物
濃度と厚さとをもったエミッタ側の第１のベース層とグ
レーディングがかけられている高不純物濃度のコレクタ
側の第２のベース層からなる２層のベース構造を採用し
たｎｐｎ型ＨＢＴの場合、カットオフ周波数は従来構造
の３９．９ＧＨｚから新構造の４６．３ＧＨｚへ１６．
０％アップしていることがわかる。
その結果、新構造のＨＢＴにおけるキャリアの素子内全
走行時間は３．４３ｐｓとなり、従来構造のＨＢＴにお
ける３、９９ｐｓに比べ、０．５６ ｐ ｓ ｌｑ く
なる。このとき、エミッターベース間のｐｎ接合での電
界の最大値は、新構造では１゜９３ Ｘ １０’ Ｖ／
ｃｍ、従来構造のものは２．００Ｘ１０５Ｖ／ｃｎ＋て
あり、エミッターベース間での耐圧特性の劣化はおこっ
ていないことがわかる。
走行時間は３．４３ｐｓとなり、従来構造のＨＢＴにお
ける３、９９ｐｓに比べ、０．５６ ｐ ｓ ｌｑ く
なる。このとき、エミッターベース間のｐｎ接合での電
界の最大値は、新構造では１゜９３ Ｘ １０’ Ｖ／
ｃｍ、従来構造のものは２．００Ｘ１０５Ｖ／ｃｎ＋て
あり、エミッターベース間での耐圧特性の劣化はおこっ
ていないことがわかる。
なお、前記実施例では、Ｓ ｔ ／ Ｓ ｉ、−Ｇ ｅ
ｔ／Ｓｉ系のｎｐｎ型ＨＢＴについて説明したが、こ
れに限定されることなく Ｇ ａ Ａ ｓ ／ Ａ Ｊ
！ Ｇ ａ Ａｓ系、ＡＪｉ Ｉ ｎＡｓ／Ｇａ Ｉ
ｎＡｓ系、ＩｎＰ／Ｇａ１ｎＡｓ系などのｎｐｎ型ＨＢ
Ｔ、あるいはこれらの材料を用いたｐｎｐ型ＨＢＴにつ
いても同様の効果を得ることができる。また、各半導体
層の不純物濃度や厚さについても必要に応して適宜変更
可能である。
ｔ／Ｓｉ系のｎｐｎ型ＨＢＴについて説明したが、こ
れに限定されることなく Ｇ ａ Ａ ｓ ／ Ａ Ｊ
！ Ｇ ａ Ａｓ系、ＡＪｉ Ｉ ｎＡｓ／Ｇａ Ｉ
ｎＡｓ系、ＩｎＰ／Ｇａ１ｎＡｓ系などのｎｐｎ型ＨＢ
Ｔ、あるいはこれらの材料を用いたｐｎｐ型ＨＢＴにつ
いても同様の効果を得ることができる。また、各半導体
層の不純物濃度や厚さについても必要に応して適宜変更
可能である。
加えて、その他、本発明はその趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
以上説明してきたように、本発明によれば、ベース領域
が、エミッタ領域とバンドギャップが同しであり、かつ
熱平衡状態時に完全空乏層となる低濃度の第１のベース
層と、グレーディングがかけられている高濃度の第２の
ベース層から構成されており、さらに両者かヘテロ接合
を形成しているため、エミッターベース間耐圧特性を劣
化させることなく、グレーディング効果を十分に生かす
ことかでき、高速動作に優れたＨＢＴを実現することか
可能となる。
が、エミッタ領域とバンドギャップが同しであり、かつ
熱平衡状態時に完全空乏層となる低濃度の第１のベース
層と、グレーディングがかけられている高濃度の第２の
ベース層から構成されており、さらに両者かヘテロ接合
を形成しているため、エミッターベース間耐圧特性を劣
化させることなく、グレーディング効果を十分に生かす
ことかでき、高速動作に優れたＨＢＴを実現することか
可能となる。
第１図は本発明実施例のヘテロ接合バイポーラトランジ
スタを示す断面図、第２図は同トランジスタのバンド構
造図、第３図は従来のＨＢＴのハンド構造図、第４図は
本発明のＨＢＴと従来例のＨＢＴのカットオフ周波数−
コレクタ電流密度特性を示す図である。 ］、 −ｐ、−型Ｓ１基板、２− ｎ半型Ｓｉ層（コレ
クタコンタクトＭ） 、３−＝ｎ−ｕｓ １Ｊｆｔ （
コレクタ層）、４−ｐ＋型Ｓ ｉｌ−Ｇ ｅ −（０，
２≦Ｘ≦０．４）層（第２のベース層）、５・・・ｐ型
Ｓｉ層（第１のベース層）、６・・ｎ型Ｓｉ層（エミツ
タ層）、７・・・ｎ半型Ｓｉ層（エミッタキャップ層）
２１・・・エミッタ電極、２２・・ベース電極、２３・
・・コレクタ電極。 第４図
スタを示す断面図、第２図は同トランジスタのバンド構
造図、第３図は従来のＨＢＴのハンド構造図、第４図は
本発明のＨＢＴと従来例のＨＢＴのカットオフ周波数−
コレクタ電流密度特性を示す図である。 ］、 −ｐ、−型Ｓ１基板、２− ｎ半型Ｓｉ層（コレ
クタコンタクトＭ） 、３−＝ｎ−ｕｓ １Ｊｆｔ （
コレクタ層）、４−ｐ＋型Ｓ ｉｌ−Ｇ ｅ −（０，
２≦Ｘ≦０．４）層（第２のベース層）、５・・・ｐ型
Ｓｉ層（第１のベース層）、６・・ｎ型Ｓｉ層（エミツ
タ層）、７・・・ｎ半型Ｓｉ層（エミッタキャップ層）
２１・・・エミッタ電極、２２・・ベース電極、２３・
・・コレクタ電極。 第４図
Claims (3)
- （１）第１の導電型を有するエミッタ領域と、前記第１
の導電型とは逆の導電型である第２の導電型を有するベ
ース領域と、第１の導電型を有するコレクタ領域とを具
備し、少なくともベース領域の一部がエミッタ領域より
もバンドギャップの小さい材料から構成されるヘテロ接
合バイポーラトランジスタにおいて、 前記ベース領域が、 エミッタ領域側に位置し、エミッタ領域とバンドギャッ
プが等しくかつエミッタ領域よりも不純物濃度が低く、
さらに熱平衡状態時に完全空乏層領域となるように厚さ
および不純物濃度が設定された第１のベース層と、 コレクタ領域側に位置し、前記第１のベース層とヘテロ
接合をなし、そのバンドギャップが前記第１のベース層
側からコレクタ領域に向かって連続的もしくは階段状に
小さくなっていくように化合物半導体材料の組成比を変
化させた、第１のベース層より不純物濃度の高い第２の
ベース層から構成されていることを特徴とするヘテロ接
合バイポーラトランジスタ。 - （２）前記第１のベース層は、エミッタ領域を構成する
半導体材料と同一材料で構成されていることを特徴とす
る請求項（１）に記載のヘテロ接合バイポーラトランジ
スタ。 - （３）前記第２のベース層の全領域のバンドギャップが
エミッタ領域および第１のベース層でのバンドギャップ
以下であることを特徴とする請求項（１）に記載のヘテ
ロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3905490A JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
| DE69032597T DE69032597T2 (de) | 1990-02-20 | 1990-12-31 | Bipolartransistor mit Heteroübergang |
| EP90314464A EP0445475B1 (en) | 1990-02-20 | 1990-12-31 | Heterojunction bipolar transistor |
| US07/639,264 US5177583A (en) | 1990-02-20 | 1991-01-10 | Heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3905490A JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241867A true JPH03241867A (ja) | 1991-10-29 |
| JP2941335B2 JP2941335B2 (ja) | 1999-08-25 |
Family
ID=12542417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3905490A Expired - Fee Related JP2941335B2 (ja) | 1990-02-20 | 1990-02-20 | ヘテロ接合バイボーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941335B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077017A (ja) * | 1993-01-22 | 1995-01-10 | Hughes Aircraft Co | Ｐｎ接合部を正確に配置する低濃度ドープバッファ領域を備えた電気接合装置 |
| US6660623B2 (en) | 2000-05-26 | 2003-12-09 | Mitsubishi Heavy Industries, Ltd. | Semiconductor device and method of manufacturing the same |
-
1990
- 1990-02-20 JP JP3905490A patent/JP2941335B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077017A (ja) * | 1993-01-22 | 1995-01-10 | Hughes Aircraft Co | Ｐｎ接合部を正確に配置する低濃度ドープバッファ領域を備えた電気接合装置 |
| US6660623B2 (en) | 2000-05-26 | 2003-12-09 | Mitsubishi Heavy Industries, Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2941335B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177583A (en) | Heterojunction bipolar transistor | |
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US5352912A (en) | Graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| US8159287B2 (en) | Transistor device and method | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| Yoshida et al. | Emitter—Base bandgap grading effects on GaAlAs/GaAs heterojunction bipolar transistor characteristics | |
| JPH07176541A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| Sato et al. | Sub-20 psec ECL circuits with 50 GHz fmax self-aligned SiGe HBTs | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| JPH0665217B2 (ja) | トランジスタ | |
| JPH03241867A (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH0750714B2 (ja) | バイポーラトランジスタ | |
| JPS621270A (ja) | 半導体装置およびその製造方法 | |
| EP0240567A1 (en) | Semiconductor device | |
| JPH047096B2 (ja) | ||
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2801646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JPH0435037A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH03192727A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3556587B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |