DE10123509A1 - Verfahren zur Planarisierung einer Halbleiterstruktur - Google Patents

Verfahren zur Planarisierung einer Halbleiterstruktur

Info

Publication number
DE10123509A1
DE10123509A1 DE10123509A DE10123509A DE10123509A1 DE 10123509 A1 DE10123509 A1 DE 10123509A1 DE 10123509 A DE10123509 A DE 10123509A DE 10123509 A DE10123509 A DE 10123509A DE 10123509 A1 DE10123509 A1 DE 10123509A1
Authority
DE
Germany
Prior art keywords
layer
planarized
areas
sti
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10123509A
Other languages
English (en)
Inventor
Mark Hollatz
Alexander Trueby
Dirk Toebben
Klaus-Dieter Morhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10123509A priority Critical patent/DE10123509A1/de
Priority to TW091108788A priority patent/TWI232148B/zh
Priority to PCT/EP2002/005253 priority patent/WO2002093633A1/de
Publication of DE10123509A1 publication Critical patent/DE10123509A1/de
Priority to US10/692,234 priority patent/US7030017B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Planarisierung einer Halbleiterstruktur, welche ein Substrat (1) aufweist, in dem mehrere Substrukturen (STI; AA; AA'; AA'') vorgesehen sind, wobei die Substrukturen (STI; AA; AA'; AA'') eine erste Substruktur (AA') aufweisen, welche planare Bereiche (PS) und erste Grabenbereiche (DT) aufweist, wobei über der Halbleiterstruktur eine zu planarisierende Schicht (HDP) aufgebracht ist, welche oberhalb der ersten Grabenbereiche (DT) der ersten Substruktur (AA') entsprechende Vertiefungen (V1) aufweist, mit den Schritten: Vorplanarisieren der zu planarisierenden Schicht (HDP) durch einen Ätzschritt unter Verwendung einer Vorplanarisierungsmaske und Nachplanarisieren der zu planarisierenden Schicht (HDP) durch einen chemisch-mechanischen Polierschritt; wobei durch die Vorplanarisierungsmaske ein erster Bereich (B1) auf der zu planarisierenden Schicht (HDP) oberhalb der ersten Substruktur (AA') vorgesehen wird, welcher ein vorbestimmtes Gitter maskierter und nicht-maskierter Abschnitte (M1; O1) aufweist; wobei die maskierten und nicht-maskierten Abschnitte (M1; O1) derart angeordnet werden, daß sie jeweils sowohl erste Grabenbereiche (DT) als auch planare Bereiche (PS) überdecken; und wobei durch den Ätzschritt unter Verwendung der Vorplanarisierungsmaske eine den maskierten Abschnitten (M1) des Gitters entsprechende Stützstruktur für den chemisch-mechanischen Polierschritt geschaffen wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Planari­ sierung einer Halbleiterstruktur, welche ein Substrat auf­ weist, in dem mehrere Substrukturen vorgesehen sind, wobei die Substrukturen eine erste Substruktur aufweisen, welche planare Bereiche und erste Grabenbereiche aufweist, wobei ü­ ber der Halbleiterstruktur eine zu planarisierende Schicht aufgebracht ist, welche oberhalb der ersten Grabenbereiche der ersten Substruktur entsprechende erste Vertiefungen auf­ weist, mit den Schritten: Vorplanarisieren der zu planarisie­ renden Schicht durch einen Ätzschritt unter Verwendung einer Vorplanarisierungsmaske und Nachplanarisieren der zu planari­ sierenden Schicht durch einen chemisch-mechanischen Polier­ schritt.
Der Begriff Substrat soll im allgemeinen Sinne verstanden werden und kann daher sowohl einschichtige als auch mehr­ schichtige Substrate beliebiger Art umfassen.
Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf dynamische Schreib-/Lese-Speicher (DRAMs) in Silizium-Technologie erläutert.
In dynamischen Schreib-/Lese-Speichern (DRAMs) werden soge­ nannte Ein-Transistor-Zellen eingesetzt. Diese bestehen aus einem Speicherkondensator und einem Auswahltransistor (MOS- FET) der die Speicherelektrode mit der Bitleitung verbindet. Der Speicherkondensator wird bei den neuen Speichergeneratio­ nen üblicherweise als Grabenkondensator (Trench Capacitor) ausgebildet. Insbesondere sind auf den entsprechenden Halb­ leiter-Speicherchips sogenannte STI(Shallow Trench Isolati­ on)-Gräben vorgesehen, welche verschiedene aktive Gebiete voneinander trennen.
Fig. 3a-c zeigen die wesentlichen Prozeßstadien eines bekann­ ten Verfahrens zur Planarisierung einer Halbleiterstruktur.
In Fig. 3a bezeichnet Bezugszeichen 1 ein Silizium-Halblei­ tersubstrat, in das Kondensatorgräben DT und Shallow-Trench- Isolationsgräben STI eingebracht sind. Die Kondensatorgräben DT sind in bekannter Weise mit entsprechenden Füllmaterialien DTF, z. B. Elektroden und Dielektrika, gefüllt. Auf der Ober­ fläche des Substrats 1 befindet sich eine strukturierte Hart­ maske HM, welche an den Stellen der Kondensatorgräben DT und der Isolationsgräben STI geöffnet ist. Über der resultieren­ den Struktur ist eine zu planarisierende TEOS-Oxidschicht HDP vorgesehen, welche an den Stellen der Gräben DT bzw. STI Ver­ tiefungen V1 bzw. V2 aufweist.
Auf dieser Halbleiterstruktur wird zunächst eine Vorplanari­ sierung durchgeführt. Bei dieser Vorplanarisierung wird mit­ tels einer Photomaske PM eine Vorplanarisierungsmaske aus Photolack (nicht gezeigt) auf die Halbleiterstruktur aufge­ bracht. Die Photomaske PM enthält bei dem bekannten Planari­ sierungsverfahren offene Bereiche o oberhalb der Kondensator­ gräben DT und oberhalb deren planarer Peripherie sowie ge­ schlossene Bereiche c oberhalb der Isolationsgräben STI und deren unmittelbar angrenzender Peripherie. Wird die Struktur der Photomaske PM nun durch Belichtung auf den nicht gezeig­ ten Photolack auf der Halbleiterstruktur übertragen, so er­ gibt sich im Fall von Positivlack eine Maskierung an den Stellen der geschlossenen Bereiche c und eine Nicht-Mas­ kierung an den Stellen der offenen Bereiche o, nachdem der Photolack entwickelt ist.
Im Anschluss daran werden vorzugsweise mit einem Trockenätz­ verfahren die vom Photolack befreiten Bereiche der Halblei­ terstruktur selektiv zu den maskierten Bereichen geätzt, was zur in Fig. 3b gezeigten Struktur führt. Bei diesem Trocken­ ätzschritt ist darauf zu achten, dass noch Reste der TEOS- Oxidschicht HDP auf der Hartmaske HM stehen bleiben. Durch den Schutz der Photolackmaske verbleiben in der Peripherie der STI-Gräben Stützbereiche SB, welche dazu dienen, einen Auswaschungseffekt bzw. Dishingeffekt in den Isolationsgräben STI zu vermeiden, wenn anschließend ein chemisch-mechanischer Polierschritt durchgeführt wird.
Fig. 3c zeigt das Resultat des Planarisierens nach dem besag­ ten chemisch-mechanischen Polierschritt. Durch die besagten Stützstrukturen SB wird der Dishingeffekt an den Isolations­ gräben STI verhindert, wie durch die planare Oberfläche ange­ deutet. Allerdings wird an den Kondensatorgräben DT das Pad­ nitrid der Hartmaske HM an den Stellen DE angegriffen, was eine sehr starke Nichteinheitlichkeit der Stufenhöhe zur Fol­ ge hat. Diese Stufenhöhenunterschiede können bis zu 100 µm in benachbarte Gebiete hineinreichen.
Fig. 4 zeigt eine bekannte Photomaske, welche beim bekannten Verfahren zur Planarisierung einer Halbleiterstruktur gemäß Fig. 3a-c verwendet wird.
Insbesondere in Fig. 4 dargestellt ist eine Draufsicht auf die Photomaske PM gemäß Fig. 3a. Die Photomaske PM weist ei­ nen ersten offenen Bereich OB1 entsprechend einem ersten ak­ tiven Gebiet AA auf, wobei in dem aktiven Gebiet AA keine Kondensatorgräben DT vorgesehen sind. Bei der Vorplanarisie­ rungsätzung wird in diesem offenen Bereich OB1 die TEOS- Oxidschicht zurückgeätzt.
Des weiteren weist die Photomaske PM einen zweiten offenen Bereich OB2 entsprechend einem zweiten aktiven Bereich AA' auf, wobei der zweite aktive Bereich AA' Kondensatorgräben DT aufweist. Dieser Bereich ist ausschnittsweise in Fig. 3a bis c gezeigt.
Des weiteren weist die Photomaske PM dritte offene Bereiche OB3 entsprechend weiteren aktiven Bereichen AA" auf, welche ebenfalls keine Kondensatorgräben DT beinhalten.
Schließlich weist die Photomaske PM einen geschlossenen Rah­ menbereich GB auf, an dem der darunter liegende Photolack nicht belichtet wird. Dieser geschlossene Bereich überdeckt überlappend die Isolationsgräben STI, damit so die Stütz­ strukturen SB (vgl. Fig. 3b) gebildet werden können, welche den Dishingeffekt in den Isolationsgräben STI verhindern ken­ nen.
Bislang wird diese Photomaske PM durch einen Rechenalgorith­ mus generiert, der nach aktiven Gebieten, wie z. B. AA, AA', AA", sucht, also nach Nicht-STI-Gebieten, die größer als ein vorbestimmter Grenzwert sind, typischerweise einige µm2, und für diese entsprechende Maskenöffnungen festlegt.
Wie gesagt, bringt das den Nachteil des Dishingeffekts in den Kondensatorgräben DT, da diese beim üblichen Verfahren nicht berücksichtigt werden. Auch wäre es vom Algorithmus her zu umständlich, jeden einzelnen Kondensatorgraben DT separat zu erfassen und mit einem entsprechenden Stützbereich zu verse­ hen.
Es ist die Aufgabe der vorliegenden Erfindung, ein verbesser­ tes Verfahren zur Planarisierung einer Halbleiterstruktur der eingangs genannten Art anzugeben, wobei in Mischstrukturen mit Gräben und planaren Bereichen ein Dishing wirkungsvoll verhindert werden kann.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren zur Planarisierung einer Halbleiter­ struktur gelöst.
Die der vorliegenden Erfindung zugrundeliegende allgemeine Idee besteht darin, daß durch die Vorplanarisierungsmaske ein erster Bereich auf der zu planarisierenden Schicht oberhalb der ersten Substruktur vorgesehen wird, welcher ein vorbe­ stimmtes Gitter maskierter und nicht-maskierter Abschnitte aufweist, wobei die maskierten und nicht-maskierten Abschnit­ te derart angeordnet werden, daß sie jeweils sowohl erste Grabenbereiche als auch planare Bereiche überdecken, und wo­ bei durch den Ätzschritt unter Verwendung der Vorplanarisie­ rungsmaske eine den maskierten Abschnitten des Gitters ent­ sprechende Stützstruktur für den chemisch-mechanischen Po­ lierschritt geschaffen wird.
Überall dort, wo planare aktive Gebiete und Grabenstrukturen dicht benachbart vorkommen, wird ein Gitter mit geeigneten Löchern über die Struktur gelegt. Somit wird das entsprechen­ de aktive Gebiet mit planaren Strukturen und Grabenstrukturen nicht wie bisher ganz geöffnet, sondern nur gitterförmig. D. h. im Vorplanarisierungs-Ätzschritt wird nicht das gesamte TEOS-Oxidvolumen zurückgeätzt, sondern lediglich ein Anteil von typischerweise 50%, der geöffnet ist. Die Folge ist, dass nun das größere Oxidvolumen als Stützschicht wirkt und ein Dishingeffekt auch in diesen aktiven Gebieten vermieden werden kann.
Mit Hilfe des erfindungsgemäßen Planarisierungsverfahrens kann man Dishingeffekte insbesondere in aktiven Gebieten mit Kondensatorgräben vermeiden. Die Folge ist eine verbesserte Einheitlichkeit der Stufenhöhen, die sich in verbesserter Transistorperformance und geringerer Anfälligkeit auf Gate­ kontakt-Kurzschlüsse sowie auf zu hohe Kontaktlochwiderstände äußert.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung weisen die Substruktu­ ren eine zweite Substruktur auf, welche aus zweiten Grabenbe­ reichen besteht, wobei die zu planarisierende Schicht oberhalb der zweiten Grabenbereiche der zweiten Substruktur ent­ sprechende zweite Vertiefungen aufweist, und daß durch die Vorplanarisierungsmaske ein zweiter Bereich auf der zu plan­ arisierenden Schicht oberhalb der zweiten Substruktur vorge­ sehen wird, welcher durchgehend maskiert ist.
Gemäß einer weiteren bevorzugten Weiterbildung erstreckt der zweite Bereich sich über die zweiten Grabenbereiche hinaus in daran angrenzende Substrukturen.
Gemäß einer weiteren bevorzugten Weiterbildung weisen die Substrukturen dritte Substrukturen auf, welche aus planaren Bereichen bestehen, wobei durch die Vorplanarisierungsmaske dritte Bereiche auf der zu planarisierenden Schicht (HDP) o­ berhalb der dritten Substrukturen vorgesehen werden, welche durchgehend nicht-maskiert sind.
Gemäß einer weiteren bevorzugten Weiterbildung sind die ers­ ten Grabenbereiche Kondensatorgräben.
Gemäß einer weiteren bevorzugten Weiterbildung sind die zwei­ ten Grabenbereiche STI-Gräben.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Vor­ planarisierungsmaske lithographisch mittels einer entspre­ chenden Photomaske auf der Halbleiterstruktur hergestellt.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Git­ ter eine vorzugsweise regelmäßige Lochstruktur auf.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Git­ ter eine vorzugsweise regelmäßige Streifenstruktur auf.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Git­ ter mindestens 50% nicht-maskierte Bereiche auf.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
In den Figuren zeigen:
Fig. 1 eine Photomaske zur Erläuterung eines Ausführungs­ beispiels des erfindungsgemäßen Verfahrens;
Fig. 2 eine Halbleiterstruktur nach der Vorplanarisie­ rungsätzung, welche zuvor mittels der Photomaske von Fig. 1 strukturiert wurde;
Fig. 3a-c die wesentlichen Prozeßstadien eines bekannten Ver­ fahrens zur Planarisierung einer Halbleiterstruk­ tur; und
Fig. 4 eine bekannte Photomaske, welche beim bekannten Verfahren zur Planarisierung einer Halbleiterstruk­ tur gemäß Fig. 3a-c verwendet wird.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 1 zeigt eine Photomaske zur Erläuterung eines Ausfüh­ rungsbeispiels des erfindungsgemäßen Verfahrens.
Beim erfindungsgemäßen Verfahren gemäß der illustrierten und beschriebenen Ausführungsform finden im Prinzip dieselben Verfahrensschritte wie beim bekannten Planarisierungsverfah­ ren statt, welches mit Bezug auf Fig. 3a bis c ausführlich erläutert wurde.
Lediglich eine andere Photomaske PM' zur Erzeugung der Vor­ planarisierungsmaske aus Photolack wird hierzu verwendet.
Wie in Fig. 1 dargestellt, entsprechen die Bereiche GB, OB1 und OB3 der Photomaske PN' den bekannten Bereichen. Lediglich innerhalb des aktiven Gebietes AA', welches Kondensatorgräben DT und daneben liegende planare Strukturen PS aufweist, ist die Photomaske PN' anders als beim Stand der Technik gestal­ tet, wo die Photomaske PM oberhalb des gesamten aktiven Ge­ bietes AA' geöffnet war.
Bei dieser Ausführungsform der Erfindung nun ist oberhalb des aktiven Bereichs AA' ein Bereich B1 der Photomaske vorgese­ hen, welcher ein vorbestimmtes regelmäßiges Gitter maskierter und nichtmaskierter Abschnitte M1 bzw. Ol in Form von Quadra­ ten aufweist. Die maskierten und nichtmaskierten Abschnitte M1 bzw. O1 sind derart angeordnet, dass sie den Bereich B1 gleichmäßig abdecken, wobei sie jeweils sowohl Grabenbereiche DT als auch planare Bereiche PS überdecken, also unabhängig von der darunter liegenden Struktur gestaltet sind.
So wird über das aktive Gebiet AA' ein regelmäßiges Gitter gelegt, welches zusätzliche Stützbereiche SB' (vgl. Fig. 2) schafft, die den Dishingeffekt verhindern bzw. vermindern. Die Gitteröffnungen O1 entsprechen dabei jedoch nicht dem Muster der darunter liegenden Kondensatorgräben DT, sondern weisen eine eigene Symmetrie auf, wobei die charakteristi­ schen Längen der Gitteröffnungen O1 größer sind als die cha­ rakteristischen Strukturlängen bzw. Strukturdurchmesser der darunter liegenden Kondensatorgräben DT. Dies ermöglicht die Erzeugung einer Stützstruktur auf vereinfachte Art und Weise.
Fig. 2 zeigt eine Halbleiterstruktur nach der Vorplanarisie­ rungsätzung, welche zuvor mittels der Photomaske von Fig. 1 strukturiert wurde.
In Fig. 2 ist der Zustand der entsprechenden Halbleiterstruk­ tur nach Durchführung der Vorplanarisierungsätzung gezeigt, was dem in Fig. 3b illustrierten Zustand entspricht. Deutlich sichtbar schafft das eingeführte Gitter im Bereich B2 neue zusätzliche Stützbereiche SB', welche im aktiven Gebiet AA' sowohl in den planaren Abschnitten als auch oberhalb der Kon­ densatorgräben DT angeordnet sind, die das Dishing verhin­ dern.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Erfindung auf beliebige Bauelemente an­ wendbar und nicht auf dynamische Schreib-/Lese-Speicher (DRAMs) in Silizium-Technologie begrenzt.
Neben einem Gitter mit zu öffnenden Löchern sind grundsätz­ lich auch andere Gittermuster möglich. Zu diesen zählen bei­ spielsweise Streifenstrukturen. Wichtig ist hier die Muster­ dichte, die in gewissen Bereichen liegen muss, welche experi­ mentell zu ermitteln sind. Die Füllstrukturen müssen dabei die gleichen Designregeln wie die sonstigen Strukturen bezüg­ lich der minimalen Platzierung relativ zu Kante der betref­ fenden aktiven Gebiete erfüllen.
Verfahren zur Planarisierung einer Halbleiterstruktur
AA, AA' ,AA" aktive Gebiete
STI Isolationsgräben
PM, PH' Photomaske
M1, c geschlossene Gebiete
O1, o offene Gebiete
B1 erster Bereich
DT Kondensatorgräben
STI Isolationsgräben
GB geschlossenes Gebiet von Photomaske
SB, SB' Stützstruktur
HDP TEOS-Oxidschicht
HM Hartmaske
1
Substrat
V1, V2 Vertiefung
DTF Grabenfüllung
DE beschädigtes HM durch Dishing
OB1, OB2, OB3 offene Gebiete

Claims (10)

1. Verfahren zur Planarisierung einer Halbleiterstruktur, welche ein Substrat (1) aufweist, in dem mehrere Substruktu­ ren (STI; AA; AA'; AA") vorgesehen sind, wobei die Substruk­ turen (STI; AA; AA'; AA") eine erste Substruktur (AA') auf­ weisen, welche planare Bereiche (PS) und erste Grabenbereiche (DT) aufweist, wobei über der Halbleiterstruktur eine zu planarisierende Schicht (HDP) aufgebracht ist, welche ober­ halb der ersten Grabenbereiche (DT) der ersten Substruktur (AA') entsprechende erste Vertiefungen (V1) aufweist, mit den Schritten:
Vorplanarisieren der zu planarisierenden Schicht (HDP) durch einen Ätzschritt unter Verwendung einer Vorplanarisierungs­ maske; und
Nachplanarisieren der zu planarisierenden Schicht (HDP) durch einen chemisch-mechanischen Polierschritt;
wobei durch die Vorplanarisierungsmaske ein erster Bereich (B1) auf der zu planarisierenden Schicht (HDP) oberhalb der ersten Substruktur (AA') vorgesehen wird, welcher ein vorbe­ stimmtes Gitter maskierter und nicht-maskierter Abschnitte (M1; O1) aufweist;
wobei die maskierten und nicht-maskierten Abschnitte (M1; O1) derart angeordnet werden, daß sie jeweils sowohl erste Gra­ benbereiche (DT) als auch planare Bereiche (PS) überdecken; und
wobei durch den Ätzschritt unter Verwendung der Vorplanari­ sierungsmaske eine den maskierten Abschnitten (M1) des Git­ ters entsprechende Stützstruktur für den chemisch-mechani­ schen Polierschritt geschaffen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Substrukturen (STI; AA; AA'; AA") eine zweite Sub­ struktur (STI) aufweisen, welche aus zweiten Grabenbereichen besteht, wobei die zu planarisierende Schicht (HDP) oberhalb der zweiten Grabenbereiche der zweiten Substruktur (STI) ent­ sprechende zweite Vertiefungen (V2) aufweist, und daß durch die Vorplanarisierungsmaske ein zweiter Bereich (GB) auf der zu planarisierenden Schicht (HDP) oberhalb der zweiten Sub­ struktur (STI) vorgesehen wird, welcher durchgehend maskiert ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Bereich (GB) sich über die zweiten zweiten Grabenbereiche hinaus in daran angrenzende Substrukturen er­ streckt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Substrukturen (STI; AA; AA'; AA") dritte Substruktu­ ren (AA; AA") aufweisen, welche aus planaren Bereichen be­ stehen, und daß durch die Vorplanarisierungsmaske dritte Be­ reiche (OB3; OB1) auf der zu planarisierenden Schicht (HDP) oberhalb der dritten Substrukturen (AA; AA") vorgesehen wer­ den, welche durchgehend nicht-maskiert sind.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die ersten Grabenbereiche (DT) Kondensatorgräben sind.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweiten Grabenbereiche STI-Gräben sind.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vorplanarisierungsmaske lithograpisch mittels einer entsprechenden Photomaske auf der Halbleiterstruktur herge­ stellt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Gitter eine vorzugsweise regelmäßige Lochstruktur aufweist.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Gitter eine vorzugsweise regelmäßige Streifenstruktur aufweist.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Gitter mindestens 50% nicht-maskierte Bereiche (O1) aufweist.
DE10123509A 2001-05-15 2001-05-15 Verfahren zur Planarisierung einer Halbleiterstruktur Ceased DE10123509A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10123509A DE10123509A1 (de) 2001-05-15 2001-05-15 Verfahren zur Planarisierung einer Halbleiterstruktur
TW091108788A TWI232148B (en) 2001-05-15 2002-04-26 Method for planarization of a semiconductor structure
PCT/EP2002/005253 WO2002093633A1 (de) 2001-05-15 2002-05-13 Verfahren zur planarisierung einer halbleiterstruktur
US10/692,234 US7030017B2 (en) 2001-05-15 2003-10-23 Method for the planarization of a semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10123509A DE10123509A1 (de) 2001-05-15 2001-05-15 Verfahren zur Planarisierung einer Halbleiterstruktur

Publications (1)

Publication Number Publication Date
DE10123509A1 true DE10123509A1 (de) 2002-11-28

Family

ID=7684797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10123509A Ceased DE10123509A1 (de) 2001-05-15 2001-05-15 Verfahren zur Planarisierung einer Halbleiterstruktur

Country Status (4)

Country Link
US (1) US7030017B2 (de)
DE (1) DE10123509A1 (de)
TW (1) TWI232148B (de)
WO (1) WO2002093633A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015602A (en) * 1987-07-21 1991-05-14 U.S. Philips Corporation Method of manufacturing a semiconductor device having a planarized construction
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5874345A (en) * 1996-11-18 1999-02-23 International Business Machines Corporation Method for planarizing TEOS SiO2 filled shallow isolation trenches
US6103592A (en) * 1997-05-01 2000-08-15 International Business Machines Corp. Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas
US5911110A (en) * 1997-10-28 1999-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation with dummy pattern in reverse tone mask
TW396510B (en) * 1998-06-03 2000-07-01 United Microelectronics Corp Shallow trench isolation formed by chemical mechanical polishing
US6043133A (en) * 1998-07-24 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of photo alignment for shallow trench isolation chemical-mechanical polishing
JP3589580B2 (ja) * 1999-01-26 2004-11-17 シャープ株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015602A (en) * 1987-07-21 1991-05-14 U.S. Philips Corporation Method of manufacturing a semiconductor device having a planarized construction
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP

Also Published As

Publication number Publication date
WO2002093633A1 (de) 2002-11-21
US20040127040A1 (en) 2004-07-01
TWI232148B (en) 2005-05-11
US7030017B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102004008773A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004032703A1 (de) Verfahren zum Ausbilden von Isolationsgebieten eines Halbleiterbauelements und Halbleiterbauelements
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
EP1986237A2 (de) Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung
DE102007011163A1 (de) Verbindungsstruktur und Verfahren zum Herstellen derselben
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE102005011842A1 (de) Speicherstruktur eines dynamischen Speichers mit wahlfreiem Zugriff
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE112014001430T5 (de) Herstellungsverfahren für Halbleitervorrichtung
DE10123509A1 (de) Verfahren zur Planarisierung einer Halbleiterstruktur
DE10329212B4 (de) Verfahren zum Herstellen einer integrierten DRAM-Speicherschaltung mit Corner Devices
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement
DE10127888A1 (de) Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
DE19742397C2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben
DE10142595C2 (de) Verfahren zum Ausgleichen von unterschiedlichen Stufenhöhen und zum Herstellen von planaren Oxidschichten in einer integrierten Halbleiterschaltungsanordung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection