JP3589580B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3589580B2 JP3589580B2 JP01729499A JP1729499A JP3589580B2 JP 3589580 B2 JP3589580 B2 JP 3589580B2 JP 01729499 A JP01729499 A JP 01729499A JP 1729499 A JP1729499 A JP 1729499A JP 3589580 B2 JP3589580 B2 JP 3589580B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mask
- pair
- trench
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、マスクの位置合わせ工程及び化学的機械研磨法による平坦化工程を含み、トレンチ素子分離領域を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
通常、ＭＯＳ型半導体装置において素子分離領域を形成するにはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法が用いられている。近年、半導体装置の微細化に伴い素子分離領域の寸法の微細化も望まれているが、ＬＯＣＯＳ法により形成された素子分離領域は、微細化しすぎると電気的な素子分離耐圧を十分確保できるような膜厚が得られず、更に、いわゆるバーズ・ビークによる素子分離領域の寸法シフトも制御困難となるという問題があった。
【０００３】
これらの問題を解決する素子分離法として、トレンチ素子分離法が知られている。トレンチ素子分離法では、基板にトレンチ（素子分離領域形成用の溝）を作り、基板全面に絶縁膜を堆積した後、この絶縁膜をシリコン基板のトレンチにのみ残して除去することによりトレンチ素子分離領域を形成している。この絶縁膜の除去手法としてＣＭＰ（化学的機械研磨法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨して除去する手法が提唱されている。
ここで、実際の半導体装置において、素子分離領域の幅が１００μｍ以上になる場合がある。この領域内ではＣＭＰ法による絶縁膜の除去後に、トレンチ内の絶縁膜の厚さが他の素子分離領域よりも数十〜数百ｎｍ程度薄くなることがある。この現象は、ディッシング（Ｄｉｓｈｉｎｇ）と呼ばれている。
ディッシングを防ぐための技術を図３（ａ）〜（ｄ）と図４に示す。図３（ｂ）は、図４のＢ−Ｂ線の概略断面図である。
【０００４】
シリコン基板１１上にシリコン酸化膜２１（約０．００５〜０．０４μｍ）を形成し、シリコン窒化膜３１（約０．０５〜０．３μｍ）を堆積する。なお、シリコン窒化膜３１は、ＣＭＰ法により望まない領域が研磨されるのを防ぐ役割を有する。この後、フォトリソグラフィ法及び異方性エッチング法により、回路領域Ｘにおいてトレンチ４１を、位置合わせ精度測定マーク領域Ｙにおいてマスクの位置合わせ精度測定の際に使用される精度測定用溝（誤認識禁止用溝）７１を形成する。次に、基板１１全面にＣＶＤ法により絶縁膜５１を積層することにより、トレンチ４１及び溝７１を絶縁膜５１で埋め込む。これら工程により、図３（ａ）のように、溝７１間、溝７１とトレンチ４１間及び、トレンチ４１間の広い領域では、堆積した絶縁膜と同じ厚さの凸型の絶縁膜が形成され、トレンチ４１間の狭い領域では、堆積した絶縁膜より高さの低い凸型の絶縁膜が形成される。
【０００５】
次に、フォトレジストを絶縁膜５１全面に塗布した後、回路領域Ｘの広い領域上にフォトリソグラフィ法により、トレンチ４１上及びトレンチ４１の端部から所定幅Ｆの領域上以外のフォトレジストを除去して開口部を有するマスク６１を形成する。次に、異方性エッチング法により、開口部下の絶縁膜４１を除去する。ここで、所定幅Ｆを、一定値以下にすると、ＣＭＰ法での絶縁膜４１の研磨速度が速まりかつ、広い領域と狭い領域の研磨量がほぼ均一になる。そのため、トレンチ上の絶縁膜のオーバー・エッチ量が減ることとなる。従って、素子分離領域のディッシングを防ぐことができる（図３（ｃ）参照）。
一方、位置合わせ精度測定マーク領域Ｙでは、フォトレジストを絶縁膜５１上に塗布した後、所定幅Ｃの開口部を有するマスク６１が形成される。ここで、位置合わせは、開口部の所定幅Ｃの中心座標と、溝７１間（Ｃ＋２Ｄ）の中心座標を比較することにより行われる。両座標にずれがあれば、フォトレジストを剥離、再度フォトリソグラフィ工程を行う。なお、この比較を行わない場合、所望の位置をエッチングすることができないため、ずれがなくなるまで、この比較は行われる。
【０００６】
ここで、Ｃ、Ｃ＋２Ｄ及びＤが大きいほど、位置合わせの測定精度を上げることができるため、Ｃ及びＤ位置合わせ精度測定機のレンズで観察可能な範囲で最大とされている。具体的には、Ｃ及びＤは数十μｍが一般的である。
上記のような幅Ｃの開口を有するマスク６１を使用して、溝７１間の絶縁膜を除去した後（図３（ｂ）及び図４参照）、ＣＭＰ法で平坦化すると、位置合わせ精度測定マーク領域Ｙの基板上の絶縁膜は、回路領域Ｘの基板上の絶縁膜よりも幅が広いため、研磨速度が遅くなり、絶縁膜残り８１が発生する（図３（ｃ）参照）。更に、シリコン窒化膜３１を除去した場合、残り８１が発生した箇所でシリコン窒化膜残り９１が発生する（図３（ｄ）参照）。この残り９１は後工程でダストとなり、歩留まり低下の原因となる。
また、位置合わせ精度測定機が、位置合わせ精度測定用マーク領域Ｙを誤認することを避けるために、溝７１が設けられているが、この溝７１の幅は通常数十μｍ必要である。この様な幅の広い溝７１ではＣＭＰ法による平坦化の際に、ディッシングにより段差が生じてしまうこととなる。そのため、後の配線のパターニングのためのフォトリソグラフィ工程において、段差でフォーカスずれに伴う配線形状不良が発生する問題があった。
【０００７】
この問題を解決する方法として、特開平７−７８８６６号公報に示す技術が挙げられる。この技術を図５（ａ）〜（ｆ）を用いて説明する。
まず、図３（ａ）と同様にして、基板１１にトレンチ４１及び溝７１を形成し、全面を絶縁膜５１で覆う（図５（ａ）参照）。その後、回路領域Ｘを覆うマスク６２を用いてフォトリソグラフィ法と異方性エッチング法により、位置合わせ精度測定マーク領域Ｙの絶縁膜を完全に除去する（図５（ｂ）参照）。
マスク６２を除去した後、図３（ｂ）〜（ｄ）と同様にして、フォトリソグラフィ工程、異方性エッチング工程及びシリコン窒化膜３１を除去する（図５（ｃ）〜（ｅ）参照）。ここで、この方法では、位置合わせ精度測定用マーク領域Ｙに絶縁膜５１が存在しないため、図３（ｃ）のような絶縁膜残り８１は発生しない。また、溝７１には絶縁膜５１が存在しないため、ディッシングも生じない。
次に、シリコン酸化膜２１が除去される（図５（ｆ）参照）。
しかしながらこの方法では、位置合わせ精度測定マーク領域Ｙの絶縁膜５１をあらかじめ除去するために、フォトリソグラフィ工程及び異方性エッチング工程を追加する必要が有り、製造コストが増加するという問題がある。
【０００８】
【課題を解決するための手段】
本発明によれば、基板の回路領域にトレンチ及び前記領域以外の領域にマスクの位置合わせ精度測定用の一対の溝を形成する工程と、基板全面に絶縁膜を積層することにより、一対の溝及びトレンチを絶縁膜により埋め込む工程と、絶縁膜上にフォトリソグラフィ法によりマスクを形成し、マスクを位置合わせした後、異方性エッチングによりマスク下以外の絶縁膜を除去する工程と、マスクを除去した後、化学的機械研磨法により一対の溝及びトレンチ内以外の基板上の絶縁膜を除去して平坦化する工程とからなり、
マスクが、一対の溝間で、該溝からマスクの位置合わせ精度測定を行いうる距離離れた領域の絶縁膜上に形成された所定幅の一対のパターンと、トレンチ及びトレンチの端部から所定幅の領域を覆いうるパターンとを有し、
マスクの位置合わせが、一対の溝間の中心座標と一対のパターン間の中心座標とを比較することにより行われ、位置ずれがない場合は続けて異方性エッチングが行われることを特徴とする半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
本発明を図１（ａ）〜（ｅ）及び図２を用いて説明する。なお、図１（ｂ）は、図２のＡ−Ａ線の概略断面図である。
まず、本発明に使用することができる基板１は限定されない。特に、シリコン基板を使用することが好ましい。また、基板１上には、後のＣＭＰ工程において、基板が研磨されることを防ぐ役割を有する膜（ＣＭＰストッパー）が形成されていてもよい。このＣＭＰストッパーは、シリコン酸化膜、シリコン窒化膜及びそれらの積層膜からなっていてもよい。例えば、図１（ａ）では、ＣＭＰストッパーは、基板１側から、シリコン酸化膜２及びシリコン窒化膜３の２層からなる。この場合、シリコン酸化膜は０．００５〜０．０２μｍ、シリコン窒化膜は０．１〜０．３μｍの範囲の厚さを通常有している。なお、シリコン酸化膜は熱酸化法、ＣＶＤ法、スパッタ法等により形成でき、シリコン窒化膜はＣＶＤ法、スパッタ法等により形成できる。
【００１０】
次に、基板１上の回路領域Ｘにトレンチ４が及び、回路領域Ｘ以外の位置合わせ精度測定マーク領域Ｙにマスクの位置合わせ精度測定用の一対の溝７が形成される。ここで、トレンチ４は、基板１に１個又は複数形成されていてもよい。また、トレンチ４は、通常０．１〜数十μｍの範囲の幅、０．１〜１μｍの範囲の深さを有している。一方、マスクの位置合わせ精度測定用の溝７は、後のＣＭＰ工程でディッシングが生じない程度の幅ａを有することが好ましく、具体的には０．２〜１μｍの範囲であることが好ましい。この溝７の深さは、トレンチ４と同じであり、０．１〜１μｍの範囲であることが好ましい。また、溝７は、回路領域Ｘから所定幅ｅ（例えば、５μｍ以上）離れていることが好ましい。なお、トレンチ４及び溝７は、公知のフォトリソグラフィ法及び異方性エッチング法を組合わせることにより形成することができる。
【００１１】
次いで、基板１全面に絶縁膜５が積層される（図１（ａ）参照）。この絶縁膜５の積層により、トレンチ４及び溝７が絶縁膜により埋め込まれる。絶縁膜５の厚さは、トレンチ４及び溝７を少なくとも埋め込むことができる厚さであり、０．１〜１．５μｍの範囲であることが好ましい。絶縁膜５の積層方法としては、ＣＶＤ法、スパッタ法等が挙げられる。
次に、絶縁膜５上に、フォトレジストを塗布した後、フォトリソグラフィ法により以下のパターンを有するマスクが形成される。
即ち、マスク６は、
・一対の溝７間で、該溝７からマスクの位置合わせ精度測定を行いうる距離ｄ離れた領域の絶縁膜５上に形成された所定幅ｂの一対のパターン１０１と、
・トレンチ４及びトレンチ４の端部から所定幅ｆの領域を覆いうるパターン１０２
を有している。
【００１２】
ここで、上記マスクの位置合わせ精度測定を行いうる距離ｄは数十μｍであることが好ましく、特に５〜１０μｍであることが好ましい。
また、パターン１０１の所定幅ｂは後のＣＭＰ工程で残存しない幅であることが好ましく、具体的には０．２〜１μｍであることが好ましい。この幅であることにより、ＣＭＰストッパーが露出するまで絶縁膜５を研磨する際の研磨時間を短縮することができる。これと同時に、研磨量のバラツキを抑制できるため、絶縁膜５のオーバーエッチ量が減少し、トレンチの絶縁膜研磨量が減少し、ディッシングが抑えられる。
更に、一対のパターン１０１の間隔（図１（ｂ）及び図２ではｃ）は、位置合わせ測定機のレンズで観察可能な範囲で最大のサイズであることが好ましく、具体的には１０〜２０μｍであることが好ましい。
【００１３】
一方、上記パターン１０２の所定幅ｆは露光の際の位置ずれ量以上の幅であることが好ましく、特に０．１〜０．３μｍであることが好ましい。なお、トレンチ上及びトレンチ端から所定幅ｆの領域以外に形成されるレジスト開口部１０３は、トレンチ間の幅が広い場合（例えば０．５μｍ以上）に設けることが特に有用である。即ち、トレンチ間の幅が広い領域と、狭い領域の絶縁膜をＣＭＰ法により除去する際に、両絶縁膜の除去速度をほぼ同一にすることができ、絶縁膜の除去残りが生じることを防ぐことができることができるためである。
【００１４】
次いで、パターン１０１及び溝７を使用して、マスクの位置合わせ精度を測定する。測定方法としては、２ａ＋２ｂ＋ｃ＋２ｄ又は２ｂ＋ｃ＋２ｄの中心座標と、２ｂ＋ｃ又はｃの中心座標とを比較し、両中心座標のずれ量を求める方法が挙げられる。ここで、両中心座標にずれがあれば、マスクを剥離、再度マスク６及びパターン１０１を有するマスクの形成を行う。
次に、マスク６下以外の基板１上の絶縁膜５を異方性エッチングにより除去する（図１（ｂ）及び図２参照）。なお。図２において、溝７及びパターン１０１の平面形状は正方形であるが、この形状に限定されず、長方形、円形、楕円形等の形状であってもよい。
【００１５】
次いで、マスク６を除去した後、ＣＭＰ法によりトレンチ４及び溝７以外の基板１上の絶縁膜５を除去して平坦化する（図１（ｃ）参照）。ここで、パターン１０２下部に位置する絶縁膜５は、他の研磨部と研磨速度がほぼ同一になるようにその幅が調整されているため、従来のような絶縁膜残りは生じない。
この後、ＣＭＰストッパーが形成されている場合は、ＣＭＰストッパーを除去することにより、トレンチ素子分離領域を有する半導体装置を製造することができる（図１（ｄ）及び（ｅ）参照）。
【００１６】
【発明の効果】
本発明の半導体装置の製造方法によれば、基板に形成された素子分離領域及び精度測定用の一対の溝を絶縁膜で埋め込んだ後の余分な絶縁膜を、ＣＭＰ法で除去及び平坦化する際に、素子分離領域及び一対の溝に埋め込まれた絶縁膜のディッシングを防止することができる。更に、ＣＭＰ法による平坦化後に、基板上に絶縁膜が残ることから由来する歩留まりの低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の製造方法の概略工程断面図である。
【図２】本発明の製造方法の概略工程平面図である。
【図３】従来の製造方法の概略工程断面図である。
【図４】従来の製造方法の概略工程平面図である。
【図５】従来の製造方法の概略工程断面図である。
【符号の説明】
１、１１ 基板
２、２１ シリコン酸化膜
３、３１ シリコン窒化膜
４、４１ トレンチ
５、５１ 絶縁膜
６、６１、６２ マスク
７、７１ マスクの位置合わせ精度測定用の溝
８１ シリコン酸化膜残り
９１ シリコン窒化膜残り
１０１、１０２ パターン
Ｘ 回路領域
Ｙ 位置合わせ精度測定マーク領域
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、マスクの位置合わせ工程及び化学的機械研磨法による平坦化工程を含み、トレンチ素子分離領域を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
通常、ＭＯＳ型半導体装置において素子分離領域を形成するにはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法が用いられている。近年、半導体装置の微細化に伴い素子分離領域の寸法の微細化も望まれているが、ＬＯＣＯＳ法により形成された素子分離領域は、微細化しすぎると電気的な素子分離耐圧を十分確保できるような膜厚が得られず、更に、いわゆるバーズ・ビークによる素子分離領域の寸法シフトも制御困難となるという問題があった。
【０００３】
これらの問題を解決する素子分離法として、トレンチ素子分離法が知られている。トレンチ素子分離法では、基板にトレンチ（素子分離領域形成用の溝）を作り、基板全面に絶縁膜を堆積した後、この絶縁膜をシリコン基板のトレンチにのみ残して除去することによりトレンチ素子分離領域を形成している。この絶縁膜の除去手法としてＣＭＰ（化学的機械研磨法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により研磨して除去する手法が提唱されている。
ここで、実際の半導体装置において、素子分離領域の幅が１００μｍ以上になる場合がある。この領域内ではＣＭＰ法による絶縁膜の除去後に、トレンチ内の絶縁膜の厚さが他の素子分離領域よりも数十〜数百ｎｍ程度薄くなることがある。この現象は、ディッシング（Ｄｉｓｈｉｎｇ）と呼ばれている。
ディッシングを防ぐための技術を図３（ａ）〜（ｄ）と図４に示す。図３（ｂ）は、図４のＢ−Ｂ線の概略断面図である。
【０００４】
シリコン基板１１上にシリコン酸化膜２１（約０．００５〜０．０４μｍ）を形成し、シリコン窒化膜３１（約０．０５〜０．３μｍ）を堆積する。なお、シリコン窒化膜３１は、ＣＭＰ法により望まない領域が研磨されるのを防ぐ役割を有する。この後、フォトリソグラフィ法及び異方性エッチング法により、回路領域Ｘにおいてトレンチ４１を、位置合わせ精度測定マーク領域Ｙにおいてマスクの位置合わせ精度測定の際に使用される精度測定用溝（誤認識禁止用溝）７１を形成する。次に、基板１１全面にＣＶＤ法により絶縁膜５１を積層することにより、トレンチ４１及び溝７１を絶縁膜５１で埋め込む。これら工程により、図３（ａ）のように、溝７１間、溝７１とトレンチ４１間及び、トレンチ４１間の広い領域では、堆積した絶縁膜と同じ厚さの凸型の絶縁膜が形成され、トレンチ４１間の狭い領域では、堆積した絶縁膜より高さの低い凸型の絶縁膜が形成される。
【０００５】
次に、フォトレジストを絶縁膜５１全面に塗布した後、回路領域Ｘの広い領域上にフォトリソグラフィ法により、トレンチ４１上及びトレンチ４１の端部から所定幅Ｆの領域上以外のフォトレジストを除去して開口部を有するマスク６１を形成する。次に、異方性エッチング法により、開口部下の絶縁膜４１を除去する。ここで、所定幅Ｆを、一定値以下にすると、ＣＭＰ法での絶縁膜４１の研磨速度が速まりかつ、広い領域と狭い領域の研磨量がほぼ均一になる。そのため、トレンチ上の絶縁膜のオーバー・エッチ量が減ることとなる。従って、素子分離領域のディッシングを防ぐことができる（図３（ｃ）参照）。
一方、位置合わせ精度測定マーク領域Ｙでは、フォトレジストを絶縁膜５１上に塗布した後、所定幅Ｃの開口部を有するマスク６１が形成される。ここで、位置合わせは、開口部の所定幅Ｃの中心座標と、溝７１間（Ｃ＋２Ｄ）の中心座標を比較することにより行われる。両座標にずれがあれば、フォトレジストを剥離、再度フォトリソグラフィ工程を行う。なお、この比較を行わない場合、所望の位置をエッチングすることができないため、ずれがなくなるまで、この比較は行われる。
【０００６】
ここで、Ｃ、Ｃ＋２Ｄ及びＤが大きいほど、位置合わせの測定精度を上げることができるため、Ｃ及びＤ位置合わせ精度測定機のレンズで観察可能な範囲で最大とされている。具体的には、Ｃ及びＤは数十μｍが一般的である。
上記のような幅Ｃの開口を有するマスク６１を使用して、溝７１間の絶縁膜を除去した後（図３（ｂ）及び図４参照）、ＣＭＰ法で平坦化すると、位置合わせ精度測定マーク領域Ｙの基板上の絶縁膜は、回路領域Ｘの基板上の絶縁膜よりも幅が広いため、研磨速度が遅くなり、絶縁膜残り８１が発生する（図３（ｃ）参照）。更に、シリコン窒化膜３１を除去した場合、残り８１が発生した箇所でシリコン窒化膜残り９１が発生する（図３（ｄ）参照）。この残り９１は後工程でダストとなり、歩留まり低下の原因となる。
また、位置合わせ精度測定機が、位置合わせ精度測定用マーク領域Ｙを誤認することを避けるために、溝７１が設けられているが、この溝７１の幅は通常数十μｍ必要である。この様な幅の広い溝７１ではＣＭＰ法による平坦化の際に、ディッシングにより段差が生じてしまうこととなる。そのため、後の配線のパターニングのためのフォトリソグラフィ工程において、段差でフォーカスずれに伴う配線形状不良が発生する問題があった。
【０００７】
この問題を解決する方法として、特開平７−７８８６６号公報に示す技術が挙げられる。この技術を図５（ａ）〜（ｆ）を用いて説明する。
まず、図３（ａ）と同様にして、基板１１にトレンチ４１及び溝７１を形成し、全面を絶縁膜５１で覆う（図５（ａ）参照）。その後、回路領域Ｘを覆うマスク６２を用いてフォトリソグラフィ法と異方性エッチング法により、位置合わせ精度測定マーク領域Ｙの絶縁膜を完全に除去する（図５（ｂ）参照）。
マスク６２を除去した後、図３（ｂ）〜（ｄ）と同様にして、フォトリソグラフィ工程、異方性エッチング工程及びシリコン窒化膜３１を除去する（図５（ｃ）〜（ｅ）参照）。ここで、この方法では、位置合わせ精度測定用マーク領域Ｙに絶縁膜５１が存在しないため、図３（ｃ）のような絶縁膜残り８１は発生しない。また、溝７１には絶縁膜５１が存在しないため、ディッシングも生じない。
次に、シリコン酸化膜２１が除去される（図５（ｆ）参照）。
しかしながらこの方法では、位置合わせ精度測定マーク領域Ｙの絶縁膜５１をあらかじめ除去するために、フォトリソグラフィ工程及び異方性エッチング工程を追加する必要が有り、製造コストが増加するという問題がある。
【０００８】
【課題を解決するための手段】
本発明によれば、基板の回路領域にトレンチ及び前記領域以外の領域にマスクの位置合わせ精度測定用の一対の溝を形成する工程と、基板全面に絶縁膜を積層することにより、一対の溝及びトレンチを絶縁膜により埋め込む工程と、絶縁膜上にフォトリソグラフィ法によりマスクを形成し、マスクを位置合わせした後、異方性エッチングによりマスク下以外の絶縁膜を除去する工程と、マスクを除去した後、化学的機械研磨法により一対の溝及びトレンチ内以外の基板上の絶縁膜を除去して平坦化する工程とからなり、
マスクが、一対の溝間で、該溝からマスクの位置合わせ精度測定を行いうる距離離れた領域の絶縁膜上に形成された所定幅の一対のパターンと、トレンチ及びトレンチの端部から所定幅の領域を覆いうるパターンとを有し、
マスクの位置合わせが、一対の溝間の中心座標と一対のパターン間の中心座標とを比較することにより行われ、位置ずれがない場合は続けて異方性エッチングが行われることを特徴とする半導体装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
本発明を図１（ａ）〜（ｅ）及び図２を用いて説明する。なお、図１（ｂ）は、図２のＡ−Ａ線の概略断面図である。
まず、本発明に使用することができる基板１は限定されない。特に、シリコン基板を使用することが好ましい。また、基板１上には、後のＣＭＰ工程において、基板が研磨されることを防ぐ役割を有する膜（ＣＭＰストッパー）が形成されていてもよい。このＣＭＰストッパーは、シリコン酸化膜、シリコン窒化膜及びそれらの積層膜からなっていてもよい。例えば、図１（ａ）では、ＣＭＰストッパーは、基板１側から、シリコン酸化膜２及びシリコン窒化膜３の２層からなる。この場合、シリコン酸化膜は０．００５〜０．０２μｍ、シリコン窒化膜は０．１〜０．３μｍの範囲の厚さを通常有している。なお、シリコン酸化膜は熱酸化法、ＣＶＤ法、スパッタ法等により形成でき、シリコン窒化膜はＣＶＤ法、スパッタ法等により形成できる。
【００１０】
次に、基板１上の回路領域Ｘにトレンチ４が及び、回路領域Ｘ以外の位置合わせ精度測定マーク領域Ｙにマスクの位置合わせ精度測定用の一対の溝７が形成される。ここで、トレンチ４は、基板１に１個又は複数形成されていてもよい。また、トレンチ４は、通常０．１〜数十μｍの範囲の幅、０．１〜１μｍの範囲の深さを有している。一方、マスクの位置合わせ精度測定用の溝７は、後のＣＭＰ工程でディッシングが生じない程度の幅ａを有することが好ましく、具体的には０．２〜１μｍの範囲であることが好ましい。この溝７の深さは、トレンチ４と同じであり、０．１〜１μｍの範囲であることが好ましい。また、溝７は、回路領域Ｘから所定幅ｅ（例えば、５μｍ以上）離れていることが好ましい。なお、トレンチ４及び溝７は、公知のフォトリソグラフィ法及び異方性エッチング法を組合わせることにより形成することができる。
【００１１】
次いで、基板１全面に絶縁膜５が積層される（図１（ａ）参照）。この絶縁膜５の積層により、トレンチ４及び溝７が絶縁膜により埋め込まれる。絶縁膜５の厚さは、トレンチ４及び溝７を少なくとも埋め込むことができる厚さであり、０．１〜１．５μｍの範囲であることが好ましい。絶縁膜５の積層方法としては、ＣＶＤ法、スパッタ法等が挙げられる。
次に、絶縁膜５上に、フォトレジストを塗布した後、フォトリソグラフィ法により以下のパターンを有するマスクが形成される。
即ち、マスク６は、
・一対の溝７間で、該溝７からマスクの位置合わせ精度測定を行いうる距離ｄ離れた領域の絶縁膜５上に形成された所定幅ｂの一対のパターン１０１と、
・トレンチ４及びトレンチ４の端部から所定幅ｆの領域を覆いうるパターン１０２
を有している。
【００１２】
ここで、上記マスクの位置合わせ精度測定を行いうる距離ｄは数十μｍであることが好ましく、特に５〜１０μｍであることが好ましい。
また、パターン１０１の所定幅ｂは後のＣＭＰ工程で残存しない幅であることが好ましく、具体的には０．２〜１μｍであることが好ましい。この幅であることにより、ＣＭＰストッパーが露出するまで絶縁膜５を研磨する際の研磨時間を短縮することができる。これと同時に、研磨量のバラツキを抑制できるため、絶縁膜５のオーバーエッチ量が減少し、トレンチの絶縁膜研磨量が減少し、ディッシングが抑えられる。
更に、一対のパターン１０１の間隔（図１（ｂ）及び図２ではｃ）は、位置合わせ測定機のレンズで観察可能な範囲で最大のサイズであることが好ましく、具体的には１０〜２０μｍであることが好ましい。
【００１３】
一方、上記パターン１０２の所定幅ｆは露光の際の位置ずれ量以上の幅であることが好ましく、特に０．１〜０．３μｍであることが好ましい。なお、トレンチ上及びトレンチ端から所定幅ｆの領域以外に形成されるレジスト開口部１０３は、トレンチ間の幅が広い場合（例えば０．５μｍ以上）に設けることが特に有用である。即ち、トレンチ間の幅が広い領域と、狭い領域の絶縁膜をＣＭＰ法により除去する際に、両絶縁膜の除去速度をほぼ同一にすることができ、絶縁膜の除去残りが生じることを防ぐことができることができるためである。
【００１４】
次いで、パターン１０１及び溝７を使用して、マスクの位置合わせ精度を測定する。測定方法としては、２ａ＋２ｂ＋ｃ＋２ｄ又は２ｂ＋ｃ＋２ｄの中心座標と、２ｂ＋ｃ又はｃの中心座標とを比較し、両中心座標のずれ量を求める方法が挙げられる。ここで、両中心座標にずれがあれば、マスクを剥離、再度マスク６及びパターン１０１を有するマスクの形成を行う。
次に、マスク６下以外の基板１上の絶縁膜５を異方性エッチングにより除去する（図１（ｂ）及び図２参照）。なお。図２において、溝７及びパターン１０１の平面形状は正方形であるが、この形状に限定されず、長方形、円形、楕円形等の形状であってもよい。
【００１５】
次いで、マスク６を除去した後、ＣＭＰ法によりトレンチ４及び溝７以外の基板１上の絶縁膜５を除去して平坦化する（図１（ｃ）参照）。ここで、パターン１０２下部に位置する絶縁膜５は、他の研磨部と研磨速度がほぼ同一になるようにその幅が調整されているため、従来のような絶縁膜残りは生じない。
この後、ＣＭＰストッパーが形成されている場合は、ＣＭＰストッパーを除去することにより、トレンチ素子分離領域を有する半導体装置を製造することができる（図１（ｄ）及び（ｅ）参照）。
【００１６】
【発明の効果】
本発明の半導体装置の製造方法によれば、基板に形成された素子分離領域及び精度測定用の一対の溝を絶縁膜で埋め込んだ後の余分な絶縁膜を、ＣＭＰ法で除去及び平坦化する際に、素子分離領域及び一対の溝に埋め込まれた絶縁膜のディッシングを防止することができる。更に、ＣＭＰ法による平坦化後に、基板上に絶縁膜が残ることから由来する歩留まりの低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の製造方法の概略工程断面図である。
【図２】本発明の製造方法の概略工程平面図である。
【図３】従来の製造方法の概略工程断面図である。
【図４】従来の製造方法の概略工程平面図である。
【図５】従来の製造方法の概略工程断面図である。
【符号の説明】
１、１１ 基板
２、２１ シリコン酸化膜
３、３１ シリコン窒化膜
４、４１ トレンチ
５、５１ 絶縁膜
６、６１、６２ マスク
７、７１ マスクの位置合わせ精度測定用の溝
８１ シリコン酸化膜残り
９１ シリコン窒化膜残り
１０１、１０２ パターン
Ｘ 回路領域
Ｙ 位置合わせ精度測定マーク領域
Claims (3)
- 基板の回路領域にトレンチ及び前記領域以外の領域にマスクの位置合わせ精度測定用の一対の溝を形成する工程と、基板全面に絶縁膜を積層することにより、一対の溝及びトレンチを絶縁膜により埋め込む工程と、絶縁膜上にフォトリソグラフィ法によりマスクを形成し、マスクを位置合わせした後、異方性エッチングによりマスク下以外の絶縁膜を除去する工程と、マスクを除去した後、化学的機械研磨法により一対の溝及びトレンチ内以外の基板上の絶縁膜を除去して平坦化する工程とからなり、
マスクが、一対の溝間で、該溝からマスクの位置合わせ精度測定を行いうる距離離れた領域の絶縁膜上に形成された所定幅の一対のパターンと、トレンチ及びトレンチの端部から所定幅の領域を覆いうるパターンとを有し、
マスクの位置合わせが、一対の溝間の中心座標と一対のパターン間の中心座標とを比較することにより行われ、位置ずれがない場合は続けて異方性エッチングが行われることを特徴とする半導体装置の製造方法。 - マスクの位置合わせ時に、位置ずれがある場合は、再度マスクを形成することからなる請求項１に記載の製造方法。
- マスクの位置合わせ精度測定を行いうる距離が５〜１０μｍであり、一対のパターンの幅が０．２〜１μｍであり、一対の溝の幅が０．２〜１μｍである請求項１又は２に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01729499A JP3589580B2 (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01729499A JP3589580B2 (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216236A JP2000216236A (ja) | 2000-08-04 |
| JP3589580B2 true JP3589580B2 (ja) | 2004-11-17 |
Family
ID=11939987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01729499A Expired - Fee Related JP3589580B2 (ja) | 1999-01-26 | 1999-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589580B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3990920B2 (ja) * | 2001-03-13 | 2007-10-17 | 東京エレクトロン株式会社 | 膜形成方法及び膜形成装置 |
| DE10123509A1 (de) | 2001-05-15 | 2002-11-28 | Infineon Technologies Ag | Verfahren zur Planarisierung einer Halbleiterstruktur |
-
1999
- 1999-01-26 JP JP01729499A patent/JP3589580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216236A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| KR100621255B1 (ko) | 얕은트랜치분리를위한갭충전및평탄화방법 | |
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| US6063702A (en) | Global planarization method for inter level dielectric layers using IDL blocks | |
| US7700456B2 (en) | Semiconductor device and manufacturing method of the same | |
| US5792707A (en) | Global planarization method for inter level dielectric layers of integrated circuits | |
| US5733801A (en) | Method of making a semiconductor device with alignment marks | |
| US7638263B2 (en) | Overlay accuracy measurement vernier and method of forming the same | |
| US6465897B1 (en) | Method for photo alignment after CMP planarization | |
| US6037236A (en) | Regeneration of alignment marks after shallow trench isolation with chemical mechanical polishing | |
| US6368972B1 (en) | Method for making an integrated circuit including alignment marks | |
| JP3702114B2 (ja) | アライメントマークを形成する方法 | |
| US6181018B1 (en) | Semiconductor device | |
| KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
| US6759345B2 (en) | Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing | |
| JP3589580B2 (ja) | 半導体装置の製造方法 | |
| US6436789B2 (en) | Method of forming a device separation region | |
| KR20030069776A (ko) | 반도체장치의 제조방법 | |
| JPH0969500A (ja) | 半導体装置の製造方法 | |
| US6703287B2 (en) | Production method for shallow trench insulation | |
| EP0892433A1 (en) | Method of forming an alignment mark in a semiconductor structure | |
| US8324743B2 (en) | Semiconductor device with a structure to protect alignment marks from damage in a planarization process | |
| JP2748465B2 (ja) | 半導体装置の製造方法 | |
| KR100297667B1 (ko) | 반도체장치의제조방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |