CN1905362A - 电涌吸收元件和电涌吸收电路 - Google Patents

电涌吸收元件和电涌吸收电路 Download PDF

Info

Publication number
CN1905362A
CN1905362A CNA2006101089041A CN200610108904A CN1905362A CN 1905362 A CN1905362 A CN 1905362A CN A2006101089041 A CNA2006101089041 A CN A2006101089041A CN 200610108904 A CN200610108904 A CN 200610108904A CN 1905362 A CN1905362 A CN 1905362A
Authority
CN
China
Prior art keywords
coil
internal electrode
surge
lead
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101089041A
Other languages
English (en)
Other versions
CN100576730C (zh
Inventor
寺田祐二
松冈大
千田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1905362A publication Critical patent/CN1905362A/zh
Application granted granted Critical
Publication of CN100576730C publication Critical patent/CN100576730C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0107Non-linear filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1708Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/0026Multilayer LC-filter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/06Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065Core mounted around conductor to absorb noise, e.g. EMI filter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thermistors And Varistors (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明的目的在于提供相对高速信号阻抗匹配优异,且小型的电涌吸收元件和电涌吸收电路。电涌吸收元件(SA1)具有第一和第二电感线圈部(10)、(20)、第一和第二电涌吸收部(30)、(40)。第一电感线圈部(10)具有第一和第二线圈(13)、(15),第二电感线圈部(20)具有第三和第四线圈(21)、(23)。通过适当设定各线圈之间的耦合系数和第一~第四线圈(13)、(15)、(21)、(23)的感应系数,在宽频带可以实现频率特性的平坦的镜像阻抗。此外,由于第一~第四线圈(13)、(15)、(21)、(23)相互具有正的磁耦合状态,与没有正的磁耦合状态时相比,可以使第一~第四线圈(13)、(15)、(21)、(23)的感应系数减小。

Description

电涌吸收元件和电涌吸收电路
技术领域
本发明涉及电涌(surge)吸收元件和电涌吸收电路。
背景技术
IC和LSI等的半导体设备因高压的静电而被破坏或特性恶化。因此在半导体设备中作为应对静电的方法,使用可变电阻(varistor)等的电涌吸收元件。
可是,以可变电阻为主的电涌吸收元件具有杂散电容成分和杂散感应成分。因此,如在使用高速信号的电路中使用电涌吸收元件,会使高速信号恶化。由于在使用高速信号的电路中使用电涌吸收元件,如不减小电涌吸收元件的杂散电容成分,就不能避免高速信号的上升特性和延迟特性的恶化。但是,一旦减小电涌吸收元件的杂散电容成分,就使电涌吸收元件的控制电压的上升和能量(energy)容量减少。
作为减轻杂散电容成分的影响的电涌吸收元件,已知有具有电感线圈(inductor)和两个可变电阻的电涌吸收元件(例如参照专利文献1:日本特开2001-60838号公报)。在专利文献1中记载的电涌吸收元件具有由第一可变电阻和电感线圈构成的并联电路、电串联连接在并联电路上的第二可变电阻、连接在第二可变电阻和并联电路的串联电路的两端的输入输出电极和接地电极(grounding electrode)。
但是,在专利文献1中记载的电涌吸收元件中,因为由第一可变电阻的杂散电容和电感线圈构成带通滤波器(bandpass filter),所以在整个宽频带难以获得阻抗匹配(impedance matching)。因此,对于高速信号不能实现充分的特性。此外,不仅希望对高速信号的阻抗匹配良好,而且也希望元件本身小型化。
发明内容
本发明的目的在于提供相对于高速信号,阻抗匹配优异,而且小型的电涌吸收元件和电涌吸收电路。
第一个发明的电涌吸收元件的特征在于,具备:(A)电感线圈部,具有:一端与第一输入端子连接的第一线圈(coil)、一端与第一输出端子连接、另一端与第一线圈的另一端连接的第二线圈、一端与第二输入端子连接的第三线圈、一端与第二输出端子连接、另一端与第三线圈的另一端连接的第四线圈;(B)第一电涌吸收部,具有:与在电感线圈部的第一线圈和第二线圈的第一接点连接的第一内部电极、面对第一内部电极、与基准端子连接的第二内部电极、夹在第一内部电极和第二内部电极之间的第一电涌吸收层;和(C)第二电涌吸收部,具有:与电感线圈部的第三线圈和第四线圈的第二接点连接的第三内部电极、面对第三内部电极、与基准端子连接的第四内部电极、夹在第三内部电极和第四内部电极之间的第二电涌吸收层,(D)在将反相的信号附加在第一和第二输入端子上的情况下,第一线圈、第二线圈、第三线圈和第四线圈相互具有正的磁耦合状态。
在第一和第二输入端子上输入反相信号。
将电感线圈部中第一输入端子所属的部分作为第一电感线圈部,第二输入端子所属的部分作为第二电感线圈部。将信号输入第一电感线圈部的第一输入端子的情况下,由于通常第一电涌吸收部的钳位电压(clamp voltage)设定得比输入信号的电压高,所以将第一电涌吸收部看成高电阻,其结果,通过第一线圈和第二线圈将信号传达到第一输出端子。
在输入到第一输入端子上的信号中含有电涌的情况下,由于电涌的高电压超过第一电涌吸收部的钳位电压,所以被钳位(clamp)在基准端子。为了更可靠地吸收电涌,可以使钳位电压降低,但电涌吸收部的杂散电容与钳位电压的降低成反比地增加。由于杂散电容对高速信号的传递的影响,所以其增加不优选。
此外,第一线圈、具有电容成分的第一电涌吸收部、第二线圈构成T型的低通滤波器(lowpass filter)。低通滤波器的镜像阻抗(imageimpedance)在信号通过频带是一定的,但在截止频率以上产生大的变动。由于截止频率由LC常数(LC constant)决定,在高速信号中包含的高次谐波成分因阻抗不匹配而反射,脉冲波形(pulse waveform)缓和,此外,还造成无用辐射。因此,因LC常数造成该高速信号的反射不是优选的。为了不使高频信号反射而传递,优选拓宽阻抗匹配的频带。
另一方面,在第二电感线圈部中的第二输入端子上,输入与向第一输入端子的输入信号反相的信号,第二电感线圈部和第二电涌吸收部与第一电感线圈部和第一电涌吸收部进行相同的动作。
即,在将信号输入第二电感线圈部中的第二输入端子的情况下,第二电涌吸收部的钳位电压通常设定的高于信号电压,所以,将第二电涌吸收部看成高电阻,其结果,通过第三线圈和第四线圈将信号传递至第二输出端子。
在输入到第二输入端子的信号中包括电涌的情况下,由于电涌的高电压超过第二电涌吸收部的钳位电压,所以被钳位在基准端子。
此外,第三线圈、具有电容成分的第二电涌吸收部、第四线圈构成T型的低通滤波器。与上述情况相同,由该低通滤波器的LC常数产生的高速信号的反射不优选。因此,为了传递高频信号,优选拓宽阻抗匹配的频带。
由于镜像阻抗具有依赖于线圈的耦合系数的频率特性,所以通过分别适当设定第一、第二、第三、第四线圈间的耦合系数,可以得到不依赖于频率的镜像阻抗。此外,通过适当设定第一和第二线圈的感应系数,可以消除(cancel)第一电涌吸收部的杂散电容成分的影响,通过适当设定第三和第四线圈的感应系数,可以消除第二电涌吸收部的杂散电容成分的影响。
这种情况下,如果使得电涌吸收元件的镜像阻抗和插入电涌吸收元件的信号线(signal line)的特性阻抗(characteristic impedance)匹配,可以抑制高速信号的反射,在整个宽频带实现频率特性的平坦的镜像阻抗。
即,在信号线的特性阻抗和元件的镜像阻抗匹配的状态下,信号可以几乎100%通过电涌吸收元件。相反如果不匹配,部分信号在电涌吸收元件的输入端被反射,该被反射的信号会造成波形紊乱和无用辐射。
此外,在输入反相信号的差动线(differential line)中,利用线间的磁耦合,可以有效地增加电感,换句话说,为了得到所期望的电感,可以减小需要的线圈尺寸。即,在本发明中,将差动信号施加在第一和第二输入端子上的情况下,第一、第二、第三和第四线圈相互具有正的磁耦合状态。即,在各线圈中产生的磁场相互增强。
由于第一~第四线圈相互具有正的磁耦合状态,所以与第一~第四线圈没有正的磁耦合状态时相比,可以减小第一~第四线圈的感应系数。因此可以使第一~第四线圈的长度缩短。其结果可以实现电涌吸收元件的小型化。
此外,优选第一电涌吸收层由半导体陶瓷构成,第二电涌吸收层由半导体陶瓷构成。
这种情况下,第一和第二电涌吸收层使用半导体陶瓷,由此,可以将第一和第二电涌吸收部用作可变电阻。即,一旦施加在各电涌吸收部上的耐压超过阈值,半导体陶瓷的电阻值就急剧降低,可以使大的电涌电压流入基准端子。
此外,电感线圈部具有夹在第一线圈和第二线圈之间的第一绝缘层、夹在第二线圈和第三线圈之间的第二绝缘层、夹在第三线圈和第四线圈之间的第三绝缘层,在第一和第二输入端子上施加反相信号的情况下,以在第一、第二、第三和第四线圈中产生的磁场方向成为相同的方向的方式配置,而且优选以第一线圈内的区域、第二线圈内的区域、第三线圈内的区域、第四线圈内的区域从线圈叠层方向看,至少一部分重叠的方式配置。
这样在第一和第二线圈之间设置第一绝缘层、在第二和第三线圈之间设置第二绝缘层、在第三和第四线圈之间设置第三绝缘层,并且通过以第一线圈内的区域、第二线圈内的区域、第三线圈内的区域、第四线圈内的区域从线圈叠层方向看,至少一部分重叠的方式,配置第一~第四线圈,在使电流流过第一~第四线圈时,可以使第一~第四线圈进行更强的磁耦合。
此外,在第一和第二输入端子上施加反相信号的情况下,以在第一~第四线圈中产生的磁场方向成为相同的方向的方式配置第一~第四线圈,所以在第一~第四线圈的磁场相互增强,即,成为具有正的磁耦合状态。因此,与第一~第四线圈没有正的磁耦合状态时相比,可以减小第一~第四线圈的感应系数。其结果可以更可靠地实现电涌吸收元件小型化。
优选第一电涌吸收层、第二电涌吸收层、第一绝缘层、第二绝缘层和第三绝缘层整体构成长方体的素体,在素体的第一侧面上形成第一和第二输入端子,在素体的第二侧面上形成第一和第二输出端子。
这样,在第一电涌吸收层、第二电涌吸收层、第一绝缘层、第二绝缘层和第三绝缘层整体构成的长方体的素体的第一侧面上形成第一和第二输入端子,在这样的素体的第二侧面上形成第一和第二输出端子,由此,可以容易地使第一输入端子、第二输入端子、第一输出端子和第二输出端子与外部电路连接。
此外,优选第一侧面和第二侧面相对。
这种情况下,由于在第一侧面上形成的第一和第二输入端子和在第二侧面上形成的第一和第二输出端子相对,所以容易使第一和第二输入端子与第一和第二输出端子对应。其结果在将第一和第二输入端子与第一和第二输出端子与外部电路连接时,可以预先防止接错。
此外,优选:第一线圈的另一端在素体的外表面上露出,第二线圈的另一端在素体的外表面上露出,第一和第二线圈的露出部通过在素体外表面形成的第一外部导体连接,第三线圈的另一端在素体的外表面上露出,第四线圈的另一端在素体的外表面上露出,第三和第四线圈的露出部通过在素体外表面上形成的第二外部导体连接。
这种情况下,第一~第四线圈的另一端中,在素体外表面露出的露出部之间通过在素体外表面形成的第一和第二外部导体连接。由此,由于使用外部导体连接,可以容易而且可靠地连接第一~第四线圈的另一端。
此外,优选基准端子在素体外表面上形成,而且配置在第一和第二输入端子之间,或者配置在第一或第二输出端子之间。
这种情况下,由于基准端子在素体的外表面上形成,基准端子易于接地。此外,通过将基准端子配置在第一和第二输入端子之间或第一和第二输出端子之间,可以预先防止在第一输入端子和第二输入端子或第一输出端子或第二输出端子之间产生无效耦合,使阻抗匹配恶化。
此外,优选还具有夹在第一输入端子和第一输出端子之间的第一电容器(capacitor)、和夹在第二输入端子和第二输出端子之间的第二电容器。
若将信号施加在第一和第二输入端子上,夹在第一输入端子和第一输出端子之间的第一电容器,和夹在第二输入端子和第二输出端子之间的第二电容器,具有与第一线圈和第二线圈的磁耦合、第三线圈和第四线圈的磁耦合相同的作用。因此,在使第一和第二电容器的电容为适当值的情况下,可以使得第一线圈与第二线圈的磁耦合和第三线圈与第四线圈的磁耦合变得灵活。
此外,优选第一电容器具有:与第一输入端子连接的第五内部电极、与第一输出端子连接的第六内部电极、和夹在第五和第六内部电极之间的绝缘层,第二电容器具有:与第二输入端子连接的第七内部电极、与第二输出端子连接的第八内部电极、和夹在第七和第八内部电极之间的绝缘层。
由此,通过叠层第五~第八内部电极和绝缘层,可以容易的形成。
第二个发明的电涌吸收元件的特征在于,包括:(A)电感线圈部,具有一端与第一输入端子连接的第一线圈、一端与第一输出端子连接、另一端与第一线圈的另一端连接的第二线圈、一端与第二输入端子连接的第三线圈、和一端与第二输出端子连接、另一端与第三线圈的另一端连接的第四线圈;(B)第一电涌吸收部,具有与电感线圈部的第一线圈和第二线圈的第一接点连接的第一内部电极、面对第一内部电极、与基准端子连接的第二内部电极、和夹在第一内部电极和第二内部电极之间的第一电涌吸收层;(C)第二电涌吸收部,具有与电感线圈部的第三线圈和第四线圈的第二接点连接的第三内部电极、面对第三内部电极、与基准端子连接的第四内部电极、和夹在第三内部电极和第四内部电极之间的第二电涌吸收层;(D)夹在第一输入端子和第一输出端子之间的第一电容器;和(E)夹在第二输入端子和第二输出端子之间的第二电容器,(F)在将反相的信号施加在第一和第二输入端子上的情况下,第一线圈与第三线圈相互具有正的磁耦合状态,第二线圈与第四线圈相互具有正的磁耦合状态。
在本发明中,电感线圈部和第一、第二电涌部的功能与所述的第一发明相同,但在第一和第二电容器夹在各输入输出端子之间方面不同。此外,在第一发明中,全部线圈为正的磁耦合,而在该发明中,至少第一线圈与第三线圈相互具有正的磁耦合状态,第二线圈与第四线圈也可以相互具有正的磁耦合状态。
即,在第一发明中,通过分别适当设定各线圈之间的耦合系数,得到与频率无关的镜像阻抗,通过分别适当设定第一和第二线圈的感应系数、第三和第四线圈的感应系数,消除第一、第二电涌吸收部的杂散电容成分的影响,得到阻抗匹配。
与此相反,在本发明中,使用夹在输入输出端子之间的电容器,使第一和第二电容器的电容值为适当的值,可以得到与频率无关的镜像阻抗,通过适当设定这些电容值和第一~第四线圈的感应系数,消除第一、第二电涌吸收部的杂散电容成分的影响,可以使电涌吸收元件的镜像阻抗和特性阻抗匹配。这些结果可以抑制高速信号的反射,在整个宽频带实现频率特性的平坦的镜像阻抗。
此外,由于其构成为第一和第三线圈相互具有正的磁耦合状态,第二和第四线圈相互具有正的磁耦合状态,所以可以使第一~第四线圈的感应系数比第一~第四线圈没有正的磁耦合状态时小。因此,可以缩短第一~第四线圈的长度。其结果可以实现电涌吸收元件的小型化。
第三发明的电涌吸收电路的特征在于,具备(A)一端与第一输入端子连接的第一线圈;(B)一端与第一输出端子连接,另一端与第一线圈的另一端连接的第二线圈;(C)一端与第二输入端子连接的第三线圈;(D)一端与第二输出端子连接,另一端与第三线圈的另一端连接的第四线圈;(E)一端与第一线圈与第二线圈的第一接点连接,另一端与基准端子连接的第一电涌吸收部;和(F)一端与第三线圈和第四线圈的第二接点连接,另一端与基准端子连接的第二电涌吸收部,(G)在将反相的信号施加在第一和第二输入端子上的情况下,第一线圈、第二线圈、第三线圈、第四线圈相互具有正的磁耦合状态。
在本发明的电涌吸收电路中,第一~第四线圈和第一和第二电涌部的功能与所述第一发明的电涌吸收元件中的相同。因此可以抑制高速信号的反射,在整个宽频带实现频率特性的平坦的镜像阻抗。此外使用本发明的电涌吸收电路的元件,可以实现小型化。
此外,优选还具有一端与第一输入端子连接、另一端与第一输出端子连接的第一电容器,和一端与第二输入端子连接、另一端与第二输出端子连接的第二电容器。
若将信号附加在第一和第二输入端子上,夹在第一输入端子和第一输出端子之间的第一电容器、和夹在第二输入端子和第二输出端子之间的第二电容器,具有与第一线圈和第二线圈的磁耦合、以及第三线圈和第四线圈的磁耦合相同的作用。因此在将第一和第二电容器的电容值定为适当的值的情况下,可以使得第一线圈和第二线圈的磁耦合、以及第三线圈和第四线圈的磁耦合变得灵活。
第四发明的电涌吸收电路的特征在于,具备:(A)一端与第一输入端子连接的第一线圈;(B)一端与第一输出端子连接,另一端与第一线圈的另一端连接的第二线圈;(C)一端与第二输入端子连接的第三线圈;(D)一端与第二输出端子连接,另一端与第三线圈的另一端连接的第四线圈;(E)一端与第一线圈和第二线圈的第一接点连接,另一端与基准端子连接的第一电涌吸收部;(F)一端与第三线圈和第四线圈的第二接点连接,另一端与基准端子连接的第二电涌吸收部;(G)一端与第一输入端子连接、另一端与第一输出端子连接的第一电容器;和(H)一端与第二输入端子连接、另一端与第二输出端子连接的第二电容器,(I)在将反相的信号附加在第一和第二输入端子上的情况下,第一线圈与第三线圈相互具有正的磁耦合状态,第二线圈与第四线圈相互具有正的磁耦合状态。
在本发明的电涌吸收电路中,第一~第四线圈与第一和第二电涌部的功能与所述的第二发明的电涌吸收元件中的相同。因此,可以抑制高速信号的反射,在整个宽频带实现频率特性的平坦的镜像阻抗。此外使用本发明的电涌吸收电路的元件,可以实现小型化。
按照本发明,可以提供即使对于高速信号,阻抗匹配也优异,而且小型的电涌吸收元件。
附图说明
图1A和图1B是表示第一实施方式的电涌吸收元件的概略立体图。
图2是用于说明第一实施方式的电涌吸收元件的电路结构的图。
图3是表示图2所示的电路结构的等效电路的图。
图4是表示第一和第二电涌吸收部的等效电路的图。
图5是用于说明包括第一实施方式的电涌吸收元件的素体的结构的分解立体图。
图6是用于说明制造第一实施方式的电涌吸收元件的工序的流程图。
图7是表示第二实施方式的电涌吸收元件的概略立体图。
图8是用于说明包括第二实施方式的电涌吸收元件的素体的结构的分解立体图。
图9是用于说明第三实施方式的电涌吸收元件的电路结构的图。
图10是表示图9所示的电路结构的等效电路的图。
图11是用于说明包括第三实施方式的电涌吸收元件的素体的结构的分解立体图。
图12是用于说明第四实施方式的电涌吸收元件的电路结构的图。
图13是用于说明包括第四实施方式的电涌吸收元件的素体的结构的分解立体图。
具体实施方式
下面参照附图,详细说明适合本发明的实施方式。此外,在说明中,具有相同要素和具有相同功能的要素使用相同符号,省略重复的说明。此外,在说明中,有时使用“上”和“下”的词,对应于各图的上下方向。
(第一实施方式)
首先根据图1A和图1B,说明第一实施方式的电涌吸收元件SA1的结构。图1A和图1B是表示第一实施方式的电涌吸收元件的概略立体图。
如图1A所示,电涌吸收元件SA1具有素体1、第一输入端子3、第一输出端子5、第二输入端子7、第二输出端子9、基准端子11、第一外部导体14和第二外部导体22。
素体1为长方体形状,例如长度设定为1.4mm左右,宽度设定为1.0mm左右,高度设定为0.5mm左右。
第一输入端子3、第一输出端子5、第二输入端子7、第二输出端子9、基准端子11、第一外部导体14和第二外部导体22在素体1的外表面上形成。更具体地说,在第一侧面1a上形成第一输入端子3和第2输入端子7,在与第一侧面1a相对的第二侧面1b上形成第一输出端子5和第二输出端子9。第一输入端子3与第一输出端子5相对,第二输入端子7与第二输出端子9相对。
形成两个基准端子11,一个基准端子11配置在第一输入端子3和第二输入端子7之间,另一个基准端子11在第一输出端子5和第二输出端子9之间形成。配置在第一和第二输入端子3、7之间的基准端子11、以及配置在第一和第二输出端子5、9之间的基准端子11在素体1内连接。此外,各基准端子11不是必须在素体1内连接。将电涌吸收元件SA1安装在基板上时,各基准端子11接地,因此各基准端子11限于具有接地端子电极的功能,在素体1内的基准端子11之间的连接不是必须的。
在第一端面1c上形成第一外部导体14,在与第一端面1c相对的第二端面1d上形成第二外部导体22。第一外部导体14通过内部电极部分42、电涌吸收部30与基准端子11连接,第二外部导体22通过内部电极部分46、电涌吸收部40与基准端子11连接。
在第一输入端子3和第二输入端子7上输入反相信号,即,输入互补的差动信号。更具体地说,在第一输入端子3上输入正相信号时,在第二输入端子7上输入反相信号。基准端子11具有电涌吸收元件SA1的接地端子电极的功能。
素体1具有电感线圈区域1cn、可变电阻区域1ci、绝缘区域1x,将它们叠层。
电感线圈区域1cn作为电感线圈部具有第一电感线圈部10和第2电感线圈部20。第一电感线圈部10包括第一线圈13、第二线圈15、夹在第一线圈13和第二线圈15之间的第一绝缘层104。第一线圈13和第二线圈15具有敞开一端的大体为矩形的环状部分。
第一线圈13的一端在素体1的第一侧面1a上露出,与第一输入端子3连接。第二线圈15的一端在素体1的第二侧面1b上露出,与第一输出端子5连接。第二线圈15的另一端与第一线圈13的另一端连接。
第一线圈13的另一端和第二线圈15的另一端在素体1的外表面上露出。更具体地说,第一和第二线圈13、15的另一端在素体1的第一端面1c上露出,第一和第二线圈13、15的露出部分别与第一外部导体14连接。由此,第一线圈13的另一端和第二线圈15的另一端通过第一外部导体14电连接。其中,第一线圈13的另一端和第二线圈15的另一端也可以不通过第一外部导体14,而通过在素体1内部形成的通孔导体进行连接。
第二电感线圈部20包括第三线圈21、第四线圈23、夹在第三线圈21和第四线圈23之间的第三绝缘层108。此外,第二绝缘层106夹在在第三线圈21和第一电感线圈部10的第二线圈15之间。第三线圈21和第四线圈23具有敞开一端的大体为矩形的环状部分。
第三线圈21的一端在素体1的第一侧面1a上露出,与第二输入端子7连接。第四线圈23的一端在素体1的第二侧面1b上露出,与第二输出端子9连接。第四线圈23的另一端与第三线圈21的另一端连接。
第三线圈21的另一端和第四线圈23的另一端在素体1的外表面上露出。更具体地说,第三和第四线圈21、23的另一端在素体1的第二端面1d上露出,第三和第四线圈21、23的露出部与第二外部导体22连接。由此,第三线圈21的另一端和第四线圈23的另一端通过第二外部导体22电连接。此外,第三线圈21和第四线圈23也可以不通过外部导体22,而通过在素体1内部形成的通孔导体进行连接。
如上所述,第一线圈13具有敞开一端的大体为矩形的环状部分。下面如图1B所示,将由该环状部分包围的大体为矩形的区域称为第一线圈13的内部区域(第一线圈内的区域)13a。关于第二~第四线圈15、21、23也一样,将由环状部分包围的区域称为第二~第四线圈15、21、23的内部区域15a、21a、23a。
第一线圈13的内部区域13a、第二线圈15的内部区域15a、第三线圈21的内部区域21a、第四线圈23的内部区域23a从线圈的叠层方向看,即,从第一~第四线圈13、15、21、23的叠层方向看,配置成至少一部分重叠。在本实施方式中,第一~第四线圈13、15、21、23的内部区域13a、15a、21a、23a整体相互重叠。此外,为了进行有效的正的磁耦合,重叠部分的面积优选第一~第四线圈13、15、21、23的内部区域13a、15a、21a、23a各自的面积约为50%以上。
在第一和第二输入端子3、7上附加差动信号的情况下,第一~第四线圈13、15、21、23配置成在第一~第四线圈13、15、21、23中产生的磁场的方向为相同的方向。
更具体地说,在第一输入端子3上输入正相信号,并在第二输入端子7上输入反相信号的情况下,第一~第四线圈13、15、21、23配置成从线圈叠层方向看电流在箭头A的方向流动,即在属于逆时针的方向流动。若电流在箭头A的方向流动,在第一~第四线圈13、15、21、23的内部区域13a、15a、21a、23a中在箭头E方向分别产生磁场。由于第一~第四线圈13、15、21、23的内部区域13a、15a、21a、23a相互重叠,第一~第四线圈13、15、21、23相互使磁场增强。将这样相互增强磁场的状态称为“正的磁耦合状态”。
可变电阻区域1ci包括第一电涌吸收部30和第二电涌吸收部40。第一和第二电涌吸收部30、40是可变电阻。第一电涌吸收部30具有与第一外部导体14连接的第一内部电极31、与基准端子11连接的第二内部电极32、夹在第一内部电极31和第二内部电极32之间的第一电涌吸收层100。
第一内部电极31包括第一电极部分41和第二电极部分42。第二电极部分42以从第一电极部分41露出到素体1的第一端面1c上的方式被引出,具有作为引出导体的功能。在第一端面1c上露出的第二电极部分42与第一外部导体14连接。第一电极部分41通过第二电极部分42与第一外部导体14电连接。
第二内部电极32包括第一电极部分43和第二电极部分44。第二电极部分44以从第一电极部分43露出到素体1的第一侧面1a上的方式被引出,具有作为引出导体的功能。在第一侧面1a上露出的第二电极部分44与基准端子11连接。第一电极部分43通过第二电极部分44与基准端子11电连接。
第二电涌吸收部40具有与第二外部导体22连接的第三内部电极33、与基准端子11连接的第四内部电极34、夹在第三内部电极33和第四内部电极34之间的第二电涌吸收层102。
第三内部电极33包括第一电极部分45和第二电极部分46。第二电极部分46以从第一电极部分45露出到素体1的第二端面1d上的方式被引出,具有作为引出导体的功能。在第二端面1d上露出的第二电极部分46与第二外部导体22连接。第一电极部分45通过第二电极部分46与第二外部导体22电连接。
第四内部电极34包括第一电极部分48和第二电极部分49。第二电极部分49以从第一电极部分48露出到素体1的第二侧面1b上的方式被分别引出,具有作为引出导体的功能。在第二侧面1b上露出的第二电极部分49与基准端子11连接。第一电极部分48通过第二电极部分49与基准端子11电连接。
电感线圈区域1cn由以ZnO为主要成分的陶瓷材料构成。构成电感线圈区域1cn的半导体陶瓷材料除了ZnO以外,作为添加物也可以含有稀土类(例如Pr)、K、Na、Cs、Rb等的金属元素。其中特别优选添加稀土类。通过添加稀土类,易于减小电感线圈区域1cn和可变电阻区域1ci的体积变化率的差。
此外,以提高与可变电阻区域1ci的接合性为目的,在电感线圈区域1cn中还可以包含Cr、Ca和Si。在电感线圈区域1cn中包含的这些金属元素可以以金属单体和氧化物等各种形态存在。包含在电感线圈区域1cn中的添加物的适宜的含量优选在该电感线圈区域1cn中包含的ZnO的总量中,在0.02mol%以上、2mol%以下。这些金属元素的含量例如可以用感应耦合高频等离子体发光分析装置(ICP)进行测定。
电感线圈区域1cn实际不含有在可变电阻区域1ci包含的Co。其中“实际不含有”状态是指在形成电感线圈区域1cn时,作为原料有意不含有时的状态(重量%在1%以下)。例如通过从可变电阻区域1ci向电感线圈区域1cn的扩散等,并非有意地含有这些元素的情况下,属于“实际不含有”状态。其中,以提高特性等为目的,电感线圈区域1cn也可以含有其他的金属元素。作为在第一~第四线圈13、15、21、23中包含的导电材料,没有特别的限定,优选Pd或Ag-Pd合金构成的材料。
可变电阻区域1ci由以ZnO为主要成分的半导体陶瓷材料构成。在此陶瓷材料中作为添加物,为选自稀土类和Bi的至少一种元素,还含有Co。即,可变电阻区域1ci由在施加阈值以上的电压的情况下,电阻值急剧减小的半导体陶瓷材料构成,除了稀土类还含有Co。可变电阻区域1ci由这样的材料构成,因此,在可变电阻区域1ci含有的第一电涌吸收部30中,其接地电压比输入到第一输入端子的信号的电压高。第一和第二电涌吸收部30、40的第一和第二电涌吸收层100、102用与可变电阻区域1ci相同的材料形成。
因此,第一和第二电涌吸收层100、102具有优异的电压非线性特性,即具有可变电阻特性,而且具有高的介电常数(ε)。构成可变电阻区域1ci的半导体陶瓷材料作为添加物,也可以含有Al。在含Al的情况下,可变电阻区域1ci变成低电阻。作为添加物含有的稀土类可以是Pr。
作为这些添加物的金属元素在可变电阻区域1ci中,可以以金属单体和氧化物等的方式存在。此外,以提高特性为目的,可变电阻区域1ci作为添加物还可以含有上述以外的金属元素等(例如Cr、Ca、Si、K等)。作为在第一~第四内部电极31、32、33、34中含有的导电材料,没有特别的限定,优选Pd或Ag-Pd合金构成的材料。
绝缘区域1x的构成材料没有特别的限定,可以使用各种陶瓷材料等。从减少从可变电阻区域1ci上剥离的观点出发,优选与可变电阻区域1ci相同的,含有ZnO为主要成分的材料。
第一和第二输入端子3、7、第一和第二输出端子5、9、基准端子11、以及第一和第二外部导体14、22优选由与构成第一~第四线圈13、15、21、23和第一~第四内部电极31、32、33、34的Pd等金属可以良好的电连接的金属材料构成。例如Ag是与由Pd构成的第一~第四线圈13、15、21、23和第一~第四内部电极31、32、33、34可以良好的电连接的金属材料,而且与素体1的端面的粘接性能良好,适合作为外部电极用的材料。
在第一和第二输入端子3、7、第一和第二输出端子5、9、基准端子11、以及第一和第二外部导体14、22的表面上,依次形成镀Ni层(省略图示)和镀Sn层(省略图示)等。通过形成这样的镀层,主要是将电涌吸收元件SA1用焊锡反流(solder reflow)搭载在基板等上时,可以使焊锡耐热性能和焊锡熔湿性提高。
下面根据图2和图3,对具有上述结构的电涌吸收元件SA1的电路(电涌吸收电路)的结构进行说明。图2是用于说明第一实施方式的电涌吸收元件的电路结构的图。图3是表示图2所示的电路结构的等效电路的图。
如图2所示,第一电涌吸收部30连接在第一线圈13和第二线圈15的第一接点(第一外部导体14)和基准端子11之间。第二电涌吸收部40连接在第三线圈21和第四线圈23的第二接点(第二外部导体22)和基准端子11之间。
第一电感线圈部10连接在第一输入端子3和第一输出端子5之间。第二电感线圈部20连接在第二输入端子7和第二输出端子9之间。第一线圈13卷曲起点在第一输入端子3一侧。第二线圈15的卷曲起点在与第一线圈13连接的一侧(在本实施方式中为外部导体14一侧)。第三线圈21的卷曲起点为与第四线圈23连接的一侧(在本实施方式中为外部导体22一侧)。第四线圈23的卷曲起点为第二输出端子9一侧。如上所述,第一~第四线圈13、15、21、23相互具有正的磁耦合状态。
如图3所示,第一电感线圈部10可以变换成第一电感成分90、第二电感成分91和第三电感成分92。第一电感成分90和第二电感成分91串联在第一输入端子3和第一输出端子5之间。第三电感成分92连接在串联的第一电感成分90和第二电感成分91的接点和第一电涌吸收部30之间。
第二电感线圈部20可以变换成第四电感成分95、第五电感成分96和第六电感成分97。第四电感成分95和第五电感成分96串联在第二输入端子7和第二输出端子9之间。第六电感成分97连接在串联的第四电感成分95和第五电感成分96的接点和第二电涌吸收部40之间。
其中,设第一~第四线圈13、15、21、23的感应系数分别为Lz,设第一线圈13和第二线圈15之间、第三线圈21和第4线圈23之间的耦合系数分别为Kz,设第一线圈13和第三线圈21之间、第二线圈15和第4线圈23之间的耦合系数分别为Kc,第一、第二、第四、第五电感成分90、91、95、96的感应系数为(1+Kz+Kc)Lz,第三和第六电感成分92、97的感应系数为-KzLz。
如图3所示,第一电涌吸收部30可以变换成并联在第三电感成分92和基准端子11之间的可变电阻93和杂散电容成分94。第二电涌吸收部40可以变换成并联在第六电感成分97和基准端子11之间的可变电阻98和杂散电容成分99。可变电阻93、98通常电阻值大,一旦附加高压的电涌,电阻值变小。在第一和第二电涌吸收部30、40中,对于小振幅的高速信号,可以仅近似于杂散电容成分94、99。
图3所示的电涌吸收元件SA1的镜像阻抗Zdin用下述(1)式表示。其中第一和第二电涌吸收部30、40的杂散电容成分94、99的电容分别设为Cz。
Zdin = 8 ( 1 + Kz + Kc ) Lz · { 1 - 1 / 2 ω 2 LzCz ( 1 - Kz + Kc ) } Cz . . . ( 1 )
在(1)式中,如设定耦合系数Kz、Kc,使其满足下述(2)式,镜像阻抗Zdin与频率无关。在下述(2)式中设定了耦合系数Kz、Kc的基础上,如设定感应系数Lz,使其满足下述(3)式,可以使镜像阻抗Zdin与电涌吸收元件SA1插入的信号线的特性阻抗Zdo匹配。
Kz-Kc=1                 (2)
Lz = Z d 0 2 Cz 8 ( 1 + Kz + Kc ) . . . ( 3 )
从上述(2)式和(3)式可以看出,由于任意选择耦合系数Kz、Kc,所以可以进行自由度高的电路设计。
由于第一~第四线圈13、15、21、23相互具有正的磁耦合状态,所以耦合系数Kz、Kc为正值。因此,与在第一~第四线圈13、15、21、23没有正的磁耦合状态的情况下相比,即,与耦合系数Kz、Kc都为零(zero)的情况相比,从上述(2)式可以看出,可以减小感应系数Lz。因此,可以缩短第一~第四线圈13、15、21、23的长度。由此,根据本实施方式,可以使电涌吸收元件小型化。
但是,如图4所示,第一和第二电涌吸收部30、40也包含杂散电感成分62、67。可变电阻93、98的电阻值在通常的状态下大,一旦附加高压电涌就变小。可是,由于杂散电容成分94、99和杂散电感成分62、67存在,在作为输入信号使用高速信号的半导体设备的输入侧增加电涌吸收元件SA1的情况下,杂散电容成分94、99和杂散电感成分62、67往往会造成高速信号的恶化。因此,为了在使用高速信号的电路中使用电涌吸收元件SA1,优选不仅减小杂散电容成分94、99的影响,也要减小杂散电感成分62、67的影响。
从图3所示的等效电路中也可以看出,如利用具有负感应系数的第三和第六电感成分92、97,可以消除第一和第二电涌吸收部30、40的杂散电感成分62、67。因此,即使在电涌吸收元件SA1中包含杂散电容成分94、99和杂散电感成分62、67,也可以使镜像阻抗Zdin与特性阻抗Zdo匹配。其中,设杂散电感成分62、67的感应系数为Le,由于镜像阻抗Zdin用下述(4)式表示,如设定成各系数满足下述(5)式,则也可以消除第一和第二电涌吸收部30、40的杂散电感成分62、67。
Zdin = 8 ( 1 + Kz + Kc ) Lz Cz · { 1 - 1 / 2 ω 2 LzCz ( 1 - Kz + Kc + 2 Le Lz ) } . . . ( 4 )
Kz - Kc - 2 Le Lz = 1 . . . ( 5 )
由此,根据本实施方式,可以使电涌吸收元件SA1成为从高压的静电保护半导体设备,并且相对高速信号阻抗匹配良好的电涌吸收元件。通过实验确认,采用本实施方式的电涌吸收元件可以使镜像阻抗Zdin和特性阻抗Zdo以±10%以内的误差进行匹配。
下面对第一实施方式的电涌吸收元件中包含的素体的结构进行具体的说明。图5是用于说明第一实施方式的电涌吸收元件中包含的素体的结构的分解立体图。
如图5所示,素体1为从下方依次叠层绝缘体层29、第一电涌吸收部30和第二电涌吸收部40、绝缘体层28、第二电感线圈部20、第一电感线圈部10、保护层50的结构。
保护层50是由陶瓷材料构成的层,保护第一电感线圈部10和第二电感线圈部20。保护层50的构成材料没有特别的限定,可以使用各种陶瓷材料等,但从减少剥离的观点,优选与电感线圈层17、19、25、27相同,使用包含ZnO为主要成分的材料。
第一电感线圈部10的第一线圈13在电感线圈层17上形成,第二线圈15在电感线圈层19上形成。第二电感线圈部20的第三线圈21在电感线圈层25上形成,第四线圈23在电感线圈层27上形成。电感线圈层17具有作为图1A、图1B所示的第一绝缘层104的功能,电感线圈层19具有作为第二绝缘层106的功能,电感线圈层25具有作为第三绝缘层108的功能。电感线圈层17、19、25、27使用以ZnO为主要成分的陶瓷材料构成。第一~第四线圈13、15、21、23通过形成的电感线圈层17、19、25、27,形成图1A、图1B所示的电感线圈区域1cn。
不形成内部导体的多个绝缘体层(虚设层)28位于第一和第二电感线圈部10、20与第一和第二电涌吸收部30、40之间。绝缘体层28的构成材料没有特别的限定,可以使用各种陶瓷材料,但从减少剥离的观点出发,优选与电感线圈层17、19、25、27和电涌吸收层35、37相同,使用包含ZnO为主要成分的材料。
第一电涌吸收部30的第一内部电极31和第二电涌吸收部40的第三内部电极33在可变电阻层35上形成。第一电涌吸收部30的第二内部电极32和第二电涌吸收部40的第四内部电极34在可变电阻层37上形成。可变电阻层35夹在第一内部电极31和第二内部电极32之间的部分具有图1A、图1B所示的第一电涌吸收层100的功能,夹在第三内部电极33和第四内部电极34之间的部分具有第二电涌吸收层102的功能。可变电阻层35、37由以ZnO为主要成分的半导体陶瓷材料构成。该半导体陶瓷材料中还可以含有Co。
此外,不形成内部导体的绝缘体层也可以位于可变电阻层35和可变电阻层37之间。可变电阻层35、37由以ZnO为主要成分的陶瓷材料构成。利用形成有第一~第四内部电极31、32、33、34的可变电阻层35、37,形成图1A、图1B所示的可变电阻区域1ci。
下面参照图6对制造第一实施方式的电涌吸收元件SA1的方法进行说明。图6是用于说明制造第一实施方式的电涌吸收元件的工序的流程图(flowchart)。
在制造电涌吸收元件SA1中,首先制造包括作为电感线圈层17、19、25、27和可变电阻层35、37的原料的陶瓷材料的浆料(paste)(步骤S101)。具体来说,形成可变电阻层35、37用的浆料可以如下配制:对于主要成分的ZnO,以焙烧后形成期望的含量的方式,加入选自稀土类(例如Pr)和Bi的至少一种元素和Co作为添加物,还可以根据需要加入Al、Cr、Ca、Si、K等,通过添加粘合剂(binder)等后混合。这种情况下的金属元素例如可以作为氧化物添加。
形成电感线圈层17、19、25、27用的浆料可以如下配制:对于主要成分的ZnO,作为添加物根据需要加入稀土类、Bi等的金属元素,再在它们中添加粘合剂等后混合。在形成电感线圈层17、19、25、27用的浆料中,与形成可变电阻层35、37用的浆料不同,不添加Co。上述金属元素例如可以以氧化物、草酸盐、碳酸盐等的化合物的形式添加。这种情况下,调整化合物的添加量,使在进行后述的焙烧后的素体1中,金属元素成为上述期望的含量。
将制造的浆料用刮浆刀法(doctor blade method)等涂布在塑料薄膜(plastic film)等上,然后使它干燥,形成由陶瓷材料(ceramic material)构成的印刷电路基板(grease sheet)(步骤S102)。由此,得到形成电感线圈层17、19、25、27用的印刷电路基板(下面称为“电感线圈基板”(inductaor sheet))和形成可变电阻层35、37用的印刷电路基板(下面称为“可变电阻基板”(varistor sheet))各自需要的张数。在形成上述印刷电路基板中,也可以将塑料薄膜等在涂敷、干燥后马上从各基板上剥离,也可以在后述的叠层前剥离。此外,在形成印刷电路基板的工序中,使用与电感线圈基板和可变电阻基板相同的方法,做成形成含ZnO的绝缘体层28、29和保护层50用的印刷电路基板。
然后在电感线圈基板或可变电阻基板上进行丝网印刷,使得形成第一~第四线圈13、15、21、23或第一~第四内部电极31、32、33、34的导体浆料分别在基板上成为期望的图案(步骤S103)。由此,得到设置具有期望图案的导体浆料层的各基板。例如,作为导体浆料可以举出的有含有以Pd或Ag-Pd合金为主要成分的导体浆料。
然后,依次叠层绝缘体层29和在第一~第四内部电极31、32、33、34上设置有分别对应的导体浆料层的可变电阻基板(步骤S104)。接着,在其上面,依次叠层绝缘体层28和在第一~第四线圈13、15、21、23上设置有分别对应的导体浆料层的电感线圈基板(步骤S105)。在这些叠层结构上,还重叠保护层50形成用的印刷电路基板,通过将它们压合,得到作为素体1的前体的叠层体。
其后,将得到的叠层体切断成具有期望尺寸(size)的基片(chip)单位,然后在规定温度(例如1000~1400℃)下焙烧该基片,得到素体1(步骤S106)。接着,使Li从得到的素体1的表面向其内部扩散。在使Li化合物附着在得到的素体1的表面上后,进行热处理。在附着Li化合物时可以使用密闭旋转釜。作为Li化合物没有特别的限定,是通过热处理,Li可以从素体1的表面扩散到第一~第四线圈13、15、21、23和第一~第四内部电极31、32、33、34附近的化合物,可以举出的有例如Li的氧化物、氢氧化物、氯化物、硝酸盐、硼酸盐、碳酸盐和草酸盐等。此外,在电涌吸收元件SA1的制造中,该Li扩散工序不是必须的。
然后在此已扩散Li的素体1的侧面上,在转印以银为主要成分的浆剂后烧结,然后再通过施镀分别形成第一和第二输入端子3、7、第一和第二输出端子5、9、基准端子11、第一和第二外部导体14、22,得到电涌吸收元件SA1(步骤S107)。施镀可以进行电镀,例如可以使用Cu和Ni和Sn、Ni和Sn、Ni和Au、Ni和Pd和Au、Ni和Pd和Ag、或Ni和Ag等。
如上所述,在本第一实施方式中,将反相信号输入至第一和第二输入端子3、7。在将信号输入第一输入端子3中的情况下,由于第一电涌吸收部30的钳位电压设定的高于输入的信号的电压,所以将第一电涌吸收部30看成是高电阻。其结果,信号通过第一线圈13和第二线圈15传递到第一输出端子5。在输入第一输入端子3中的信号中包括电涌的情况下,由于电涌的高电压超过第一电涌吸收部30的钳位电压,所以被钳位在基准端子11。
此外,将与输入第一输入端子3的输入信号反相的信号输入到第二输入端子7中的情况下,信号通过第三线圈21和第四线圈23传递到第二输出端子9。在第二输入端子7中输入的信号中包括电涌的情况下,由于电涌的高电压超过第二电涌吸收部40的钳位电压,所以被钳位在基准端子11。
另一方面,第一线圈13、具有电容成分的第一电涌吸收部30、第二线圈15构成T型的低通滤波器。第三线圈21、具有电容成分的第二电涌吸收部40、第四线圈23也构成T型的低通滤波器。低通滤波器的镜像阻抗在信号通过的频带是一定的,但在截止频率以上产生大的变动。由于截止频率由LC常数决定,因此,有可能在高速信号中包含的高次谐波成分在阻抗不匹配的情况下反射。为了不使高频信号反射而进行传递,优选拓宽阻抗匹配的频带。
由于镜像阻抗具有与线圈耦合系数有关的频率特性,所以通过分别适当设定第一~第四线圈13、15、21、23之间的耦合系数,可以得到与频率无关的镜像阻抗Zdin。此外,通过适当设定第一~第四线圈13、15、21、23的感应系数,可以消除第一和第二电涌吸收部30、40的杂散电容成分的影响。
由此,通过使与频率无关、而且消除了第一和第二电涌吸收部30、40的杂散电容成分的影响的镜像阻抗和插入有电涌吸收元件的信号线的特性阻抗匹配,可以抑制高速信号的反射,在整个宽频带实现频率特性平坦的镜像阻抗。
此外,在本第一实施方式中,在第一和第二输入端子上附加了差动信号的情况下,第一、第二、第三和第四线圈相互具有正的磁耦合状态。即,在各线圈中产生的磁场相互增强。因此,可以使第一~第四线圈13、15、21、23的实际有效的电感变大,换句话说,为了得到期望的电感,可以使需要的第一~第四线圈13、15、21、23的尺寸减小。其结果,可以实现电涌吸收元件SA1的小型化。
此外,第一和第二电涌吸收层100、102由可变电阻层37形成,这样的可变电阻层37由以ZnO为主要成分,含有Co作为添加物的半导体陶瓷材料构成。因此,第一和第二电涌吸收层100、102具有优异的电压非线性特性,即具有可变电阻特性,而且具有高的介电常数。其结果,在附加的耐压超过阈值的情况下,使第一和第二电涌吸收部30、40成为可以使大的电涌电压流入基准端子11的可变电阻。
在本第一实施方式中,在第一~第四线圈13、15、21、23之间具有第一~第三绝缘层104、106、108。第一~第三绝缘层104、106、108由电感线圈层17、19、25形成,这样的电感线圈层17、19、25由以ZnO为主要成分,实际上不含有Co作为添加物的陶瓷材料构成。这样的材料作为构成电感线圈的材料,具有足够高的电阻率。具体说,作为电感线圈材料,容易具有超过适合的1MΩ的电阻率。因此,夹有第一~第三绝缘层104、106、108的第一~第四线圈13、15、21、23形成更强的磁耦合,能够发挥优异的电感线圈特性。
此外,第一~第四线圈13、15、21、23从线圈叠层方向看,其内部区域13a、15a、21a、23a相互重叠。因此在使电流流过第一~第四线圈时,可以使第一~第四线圈13、15、21、23磁耦合。此外,第一~第四线圈13、15、21、23在将差动信号附加到第一和第二输入端子3、7上时,在第一~第四线圈13、15、21、23中产生的磁场方向相同。因此,由于第一~第四线圈13、15、21、23相互具有可靠的正的磁耦合状态,所以可以使第一~第四线圈13、15、21、23的感应系数小于第一~第四线圈13、15、21、23没有正的磁耦合状态的情况。其结果可以可靠地实现电涌吸收元件的小型化。
在本第一实施方式中,通过在长方体的素体1的第一侧面1a上形成第一和第二输入端子3、7,在素体1的第二侧面1b上形成第一和第二输出端子5、9,可以容易地将第一和第二输入端子3、7以及第一和第二输出端子5、9与外部电路连接。由于第一侧面1a和第二侧面1b相面对,所以第一和第二输入端子3、7以及第一和第二输出端子5、9容易对应,其结果可以预先防止端子接错。
在本第一实施方式中,在素体1的第一端面1c上形成连接第一线圈13的另一端和第二线圈15的另一端的第一外部导体14,在第二端面1d上形成连接第三线圈21的另一端和第四线圈23的另一端的第二外部导体14。通过使用这样连接的外部导体,可以容易而且可靠地对第一线圈13和第二线圈15、以及第三线圈21和第四线圈23进行连接。
在本第一实施方式中,基准端子11配置在第一和第二输入端子3、7间,以及第一和第二输出端子5、9之间。这种情况下,由于基准端子11在素体1的外表面上形成,容易使基准端子11接地。此外,通过将基准端子11配置在第一和第二输入端子3、7间或第一和第二输出端子5、9之间,可以预先防止在第一输入端子3和第二输入端子7、或第一输出端子5和第二输出端子9之间产生无效耦合,防止阻抗匹配恶化。
(第二实施方式)
下面对第二实施方式的电涌吸收元件SA2进行说明。图7是表示第二实施方式的电涌吸收元件的概略立体图。第二实施方式的电涌吸收元件的电路结构与图2所示的第一实施方式的电涌吸收元件SA1的电路结构相同。
如图7所示,第二实施方式的电涌吸收元件SA2具有素体1、第一输入端子3、第二输入端子7、第一输出端子5、第二输出端子9、以及一对基准端子11。第二实施方式的电涌吸收元件SA2在没有外部导体方面与第一实施方式的电涌吸收元件SA1不同。
电涌吸收元件SA2的素体1呈长方体形,例如长度设定为1mm左右,宽度设定为0.5mm左右,高度设定为0.3mm左右。一对基准端子11与素体1的第一端面1c和第二端面1d对向、形成。第一输入端子3和第二输入端子7在第一侧面1a上形成,第一输出端子5和第二输出端子9在与第一侧面1a相对的第二侧面1b上形成。第一输入端子3和第一输出端子5以相互相对的方式分别形成。同样,第二输入端子7和第二输出端子9也以相互相面的方式分别形成。
图8是用于说明第二实施方式的电涌吸收元件中包含的素体的结构的分解立体图。在第二实施方式的电涌吸收元件SA2中,第一电感线圈部10的第二线圈15和第二电感线圈部20的第四线圈23都在电感线圈层74上形成,第一电感线圈部10的第一线圈13和第二电感线圈部20的第三线圈21都在电感线圈层75上形成,在这方面与第一实施方式的电涌吸收元件SA1不同。
第一线圈13以其一端在素体1的第一侧面1a露出的方式,引出到电感线圈层75的一边。第一线圈13的一端与第一输入端子3连接。第二线圈15的一端以在素体1的第二侧面1b露出的方式,引出到电感线圈层74的一边。第二线圈15的一端与第一输出端子5连接。第一线圈13的另一端和第二线圈15的另一端通过通孔导体4连接。
第三线圈21的一端以在素体1的第一侧面1a露出的方式,引出到电感线圈层75的一边。第三线圈21的一端与第二输入端子7连接。第四线圈23的一端以在素体1的第二侧面1b露出的方式,引出到电感线圈层74的一边。第四线圈23的一端与第二输出端子9连接。第三线圈21的另一端和第四线圈23的另一端通过通孔导体6连接。
在电感线圈层74、75中,第一线圈13的内部区域13a和第二线圈15的内部区域15a,从线圈叠层的方向看相互重叠。第三线圈21的内部区域21a和第四线圈23的内部区域23a,从线圈叠层的方向看也相互重叠。第一线圈13和第三线圈21从线圈叠层方向看,分别包括相互相邻部分13b、21b。第二线圈15和第四线圈23从线圈叠层方向看,也分别包括相互相邻部分15b、23b。
将正相信号输入第一输入端子3,将反相信号输入第二输入端子5的情况下,从线圈叠层方向看,电流在第一和第二线圈13、15上在箭头B方向流动,即,电流在属于顺时针方向上流动。因此,第一和第二线圈13、15相互使磁场增强。从线圈叠层方向看,电流在第三和第四线圈21、23上在箭头C方向流动,即,电流在属于逆时针方向上流动。因此,第三和第四线圈21、23相互使磁场增强。
由于电流在第一和第二线圈13、15中,在箭头B方向流动,电流在第三和第四线圈21、23中,在箭头C方向流动,在第一线圈13和第三线圈21的相互相邻部分13b、21b中电流在同方向流动。在第二线圈15和第四线圈23的相互相邻部分15b、23b中电流在同方向流动。因此,在第一线圈13和第三线圈21之间、以及在第二线圈15和第四线圈23之间相互使磁场增强。由此,第一~第四线圈13、15、21、23相互具有正的磁耦合状态。
在电涌吸收层65上形成第一电涌吸收部30的第一内部电极31和第二电涌吸收部40的第三内部电极33。在电涌吸收层67上形成第一电涌吸收部30的第二内部电极32和第二电涌吸收部40的第四内部电极34。
第一内部电极31和第三内部电极33分别具有大体为长方形的形状。第一内部电极31通过通孔导体4与第一线圈13的另一端和第二线圈15的另一端电连接。第三内部电极33通过通孔导体6与第三线圈21的另一端和第四线圈23的另一端电连接。
第二内部电极32和第四内部电极34一体化形成。一体化形成的第二和第四内部电极32、34具有沿素体1的长度方向延伸的直线型图案(straight-line pattern),分别以在素体1的第一和第二端面1c、1d露出的方式引出。第二内部电极32和第四内部电极34与基准端子11电连接。
第一内部电极31和第二内部电极32从线圈叠层方向看,分别包括相互重叠部分31a、32a。因此,在该相互重叠部分31a、32a中夹持的电涌吸收层65的部分具有第一电涌吸收层的功能。第三内部电极33和第四内部电极34从电涌吸收层65、67的叠层方向看,分别包括相互重叠部分33a、34a。因此,在该相互重叠部分33a、34a中夹持的电涌吸收层65的部分具有第二电涌吸收层的功能。
如上所述,在本第二实施方式中也与第一实施方式相同,除了第一和第二电涌吸收部30、40以外,具有第一和第二电感线圈部30、40。第一和第二电涌吸收部30、40动作时,第一和第二电感线圈部10、20也动作。因此,在使第一~第四线圈13、15、21、23间的耦合系数和第一~第四线圈13、15、21、23的感应系数为适当值的情况下,可以得到与频率无关的镜像阻抗Zdin,并且可以使镜像阻抗和特性阻抗匹配。
(第三实施方式)
下面对第三实施方式的电涌吸收元件进行说明。图9是用于说明第三实施方式的电涌吸收元件的电路(电涌吸收电路)结构的图。图10是表示图9所示的电路结构的等效电路的图。第三实施方式的电涌吸收元件SA3的电路结构在具有第一电容器60和第二电容器70方面,与图2所示的第一实施方式的电涌吸收元件SA1和第二实施方式的电涌吸收元件SA2的电路结构不同。
如图9和图10所示,第一电容器60夹在第一输入端子3和第一输出端子5之间。第一电容器60的一端与第一输入端子3连接,另一端与第一输出端子5连接。第二电容器70夹在第二输入端子7和第二输出端子9之间。第二电容器70的一端与第二输入端子7连接,另一端与第一输出端子9连接。
图9所示的电涌吸收元件SA3的镜像阻抗Zdin用下述(6)式表示。其中分别设定第一和第二电容器60、70的电容为Cs。
Zdin = 8 ( 1 + KZ + Kc ) Lz Cz · 1 - 1 / 2 ω 2 LzCz ( 1 - KZ + Kc ) 1 - 2 ω 2 LzCs ( 1 + Kz + Kc ) . . . ( 6 )
在(6)式中,如设定第一和第二电容器60、70的电容Cs满足下述(7)式,镜像阻抗Zdin与频率无关。在下述(7)式中设定的第一和第二电容器60、70的电容Cs的基础上,如以下述(8)式的方式设定各内部导体的感应系数Lz,可以使镜像阻抗Zdin和特性阻抗Zdo匹配。
Cs = Cz ( 1 - Kz + Kc ) 4 ( 1 + Kz + Kc ) . . . ( 7 )
Lz = Z d 0 2 Cz 8 ( 1 + Kz + Kc ) . . . ( 8 )
从上述(7)式和(8)式可以看出,由于任意选择耦合系数Kz,可以自由度高的设计电路。
可是,为了在使用高速信号的电路中使用电涌吸收元件SA3,优选不仅减小图10所示的杂散电容成分94、99的影响,而且要减小图4所示的第一和第二电涌吸收部30、40的杂散电感成分62、67的影响。如利用具有负感应系数的第三电感成分92、97,从图10所示的等效电路可以看出,可以消除第一和第二电涌吸收部30、40的杂散电感成分62、67,从外观上,变得与磁耦合变小的状态相同。为此,优选耦合系数Kz、Kc和感应系数Lz保持原状,使第一和第二电容器60、70的电容Cs满足下述(9)式。
Cs = 1 - Kz + Kc + 2 Le / Lz 4 ( 1 + Kz + Kc ) Cz . . . ( 9 )
但是,KzLz≥Le。如上设计,在电涌吸收元件SA3中即使含有杂散电容成分94、99和杂散电感成分62、67,也能更可靠地使镜像阻抗Zdin和特性阻抗Zdo匹配。
下面对第三实施方式的电涌吸收元件包含的素体的结构进行说明。图11是用于说明第三实施方式的电涌吸收元件包含的素体的结构的分解立体图。第三实施方式的电涌吸收元件SA3在具有第一电容器60和第二电容器70方面,与第二实施方式的电涌吸收元件SA2不同。
第三实施方式的电涌吸收元件SA3与图7所示的电涌吸收元件SA2相同,具有素体1、第一输入端子3、第一输出端子5、第二输入端子7、第二输出端子9、以及基准端子11。如图11所示,素体1为从下方依次叠层第一和第二电涌吸收部30、40、第一和第二电感线圈部10、20、第一和第二电容器60、70、保护层50的结构。第一和第二电涌吸收部30、40、第一和第二电感线圈部10、20、保护层50的结构与第二实施方式的电涌吸收元件SA2相同。
第一电容器60具有与第一输入端子3连接的第五内部电极71、与第一输出端子5连接的第六内部电极72、夹在第五内部电极71和第六内部电极72之间的第一绝缘层。第五内部电极71在绝缘层64上形成,第六内部电极72在绝缘层66上形成。绝缘层64中夹在第五内部电极71和第六内部电极72之间的部分为第一绝缘层。
第五内部电极71包括第一电极部分71a、第二电极部分71b。第一电极部分71a大体为矩形。第二电极部分71b以从第一电极部分71a露出到素体1的第一侧面1a的方式被引出,与第一输入端子3连接。第一电极部分71a通过第二电极部分71b与第一输入端子3电连接。第一电极部分71a和第二电极部分71b一体化形成。
第六内部电极72包括第一电极部分72a和第二电极部分72b。第一电极部分72a从绝缘层64、66的叠层方向看,与第五内部电极71的第一电极部分71a相互重叠。第一电极部分72a大体为矩形。第二电极部分72b以从第一电极部分72a露出到素体1的第二侧面1b的方式被引出,与第一输出端子5连接。第一电极部分72a通过第二电极部分72b与第一输出端子5电连接。第一电极部分72a和第二电极部分72b一体化形成。
第二电容器70具有与第二输入端子7连接的第七内部电极73、与第二输出端子9连接的第八内部电极76、夹在第七内部电极73和第八内部电极76之间的第二绝缘层。第七内部电极73在绝缘层64上形成,第八内部电极76在绝缘层66上形成。绝缘层64中夹在第七内部电极73和第八内部电极76之间的部分为第二绝缘层。
第七内部电极73包括第一电极部分73a、第二电极部分73b。第一电极部分73a从绝缘层64、66的叠层方向看,与后述的第八内部电极76的第一电极部分76a相互重叠。第一电极部分73a大体为矩形。第二电极部分73b以从第一电极部分73a露出到素体1的第一侧面1a的方式被引出,与第二输入端子7连接。第一电极部分73a通过第二电极部分73b与第二输入端子7电连接。第一电极部分73a和第二电极部分73b一体化形成。
第八内部电极76包括第一电极部分76a、第二电极部分76b。第一电极部分76a从绝缘层64、66的叠层方向看,与第七内部电极73的第一电极部分73a相互重叠。第一电极部分76a大体为矩形。第二电极部分76b以从第一电极部分76a露出到素体1的第二侧面1b的方式被引出,与第二输出端子9连接。第一电极部分76a通过第二电极部分76b与第二输出端子9电连接。第一电极部分76a和第二电极部分76b一体化形成。
绝缘层64、66是分别由陶瓷材料构成的层。绝缘层64、66的构成材料没有特别的限定,可以使用各种陶瓷材料,但从减少剥离的观点出发,优选与电感线圈层74、75相同,使用含以ZnO为主要成分的材料。
如上所述,在本第三实施方式中,除了具有第一和第二电涌吸收部30、40、第一和第二电感线圈部10、20以外,具有第一和第二电容器60、70。在第一和第二电涌吸收部30、40动作时,第一和第二电感线圈部10、20和第一和第二电容器60、70也动作。第一和第二电容器60、70具有与第一线圈13和第2线圈15的磁耦合、以及与第三线圈21和第四线圈23的磁耦合相同的作用。因此,在使第一和第二电容器60、70的电容值为适当值的情况下,可以使第一~第四线圈13、15、21、23间的耦合系数变得灵活。
此外,由于第一~第四线圈13、15、21、23相互具有正的磁耦合状态,所以与第一~第四线圈13、15、21、23没有正的磁耦合状态相比,第一~第四线圈13、15、21、23的长度可以缩短。
此外,由于第一和第二电容器60、70可以由第五~第八内部电极71、72、73、76和绝缘体层64叠层而形成,所以形成容易。
(第四实施方式)
下面对第四实施方式的电涌吸收元件进行说明。图12是用于说明第四实施方式的电涌吸收元件的电路(电涌吸收电路)结构的图。
在第四实施方式的电涌吸收元件SA4中,在第一线圈13和第二线圈15之间、以及在第三线圈21和第四线圈23之间,相互难以受到产生的磁场的影响。即,在第一线圈13和第二线圈15之间、以及在第三线圈21和第四线圈23之间,磁耦合非常小,在它们这两个线圈之间实质上相互对特性没有影响。在第一线圈13和第二线圈15之间、以及在第三线圈21和第四线圈23之间的耦合系数不特别限定于相互不影响的限度,优选使其为0.01以下。
在这样的电路中,可以将前述(6)式中的耦合系数Kz实质上看成零。因此,电涌吸收元件SA4的镜像阻抗Zdin用下述(10)式表示。
Zdin = 8 ( 1 + Kc ) Lz Cz · 1 - 1 / 2 ω 2 LzCz ( 1 + Kc ) 1 - 2 ω 2 LzCs ( 1 + Kc ) . . . ( 10 )
在上述(10)式中,如设定第一和第二电容器60、70的电容Cs满足下述(11)式,镜像阻抗Zdin与频率无关。在下述(11)式中设定的第一和第二电容器60、70的电容Cs的基础上,如以下述(12)式的方式设定各内部导体的感应系数Lz,可以使镜像阻抗Zdin和特性阻抗Zdo匹配。
Cs = Cz 4 . . . ( 11 )
Lz = Z d 0 2 Cz 8 ( 1 + Kc ) . . . ( 12 )
下面根据图13对第四实施方式的电涌吸收元件的结构进行说明。图13是用于说明第四实施方式的电涌吸收元件包含的素体的结构的分解立体图。第四实施方式的电涌吸收元件涉及第一电感线圈部10和第二电感线圈部20的结构,与第三实施方式的电涌吸收元件SA3不同。
第四实施方式的电涌吸收元件SA4与图7所示的电涌吸收元件SA2相同,具有素体1、第一输入端子3、第一输出端子5、第二输入端子7、第二输出端子9、和基准端子11。
如图13所示,第一~第四线圈13、15、21、23在电感线圈层80上形成。将电感线圈层80和电感线圈层82叠层。在电感线圈层82上形成连接第一线圈13和第二线圈15的内部导体83、连接第三线圈21和第四线圈23的内部导体84。
第一线圈13的一端以在第一侧面1a露出的方式被引出,与第一输入端子3连接。第一线圈13的另一端通过通孔导体85,与在电感线圈层82上形成的内部导体83的一端连接。第二线圈15的一端以在第二侧面1b露出的方式被引出,与第一输出端子5连接。第二线圈15的另一端通过通孔导体86,与在电感线圈层82上形成的内部导体83的另一端连接。
第三线圈21的一端以在第一侧面1a露出的方式被引出,与第二输入端子7连接。第三线圈21的另一端通过通孔导体87,与在电感线圈层82上形成的内部导体84的一端连接。第四线圈23的一端以在第二侧面1b露出的方式被引出,与第二输出端子9连接。第四线圈23的另一端通过通孔导体88,与在电感线圈层82上形成的内部导体84的另一端连接。
第一线圈13和第三线圈21分别包括从线圈叠层方向看相互相邻部分13c、21c。第二线圈15和第四线圈23分别包括从线圈叠层方向看相互相邻部分15c、23c。第一线圈13和第二线圈15分别包括从线圈叠层方向看相互相邻部分13d、15d。此相邻部分13d、15d之间的距离比相邻部分13c、21c之间的距离长。第三线圈21和第四线圈23分别包括从上面看素体1相互相邻部分21d、23d。该相邻部分21d、23d之间的距离比相邻部分15c、23c之间的距离长。
考虑具有这样素体1的电涌吸收元件SA4在第一输入端子3输入正相信号,在第二输入端子5输入反相信号的情况。如图13所示,在第一和第二线圈13、15中,从线圈叠层方向看,电流在箭头D方向流动,即,电流在属于逆时针的方向流动。在第三和第四线圈21、23中,从线圈叠层方向看,电流在箭头F方向流动,即,电流在属于顺时针的方向流动。因此,在第一线圈13和第三线圈21的相互相邻部分13c、21c中,电流在相同方向流动。在第二线圈15和第四线圈23的相互相邻部分15c、23c中,电流也在相同方向流动。因此,第一线圈13和第三线圈21、以及第二线圈15和第四线圈23相互具有正的磁耦合状态。
在第一和第二线圈13、15的相邻部分13d、15d中,电流的流动方向相反。此外,在第三和第四线圈21、23的相邻部分21d、23d中,电流的流动方向也相反。即使在这样的反相电流流动的情况下,由于分离相邻部分13d、15d之间和相邻部分21d、23d之间的距离,所以在第一和第二线圈13、15之间、以及第三和第四线圈21、23之间,相互难以受到产生的磁场的影响。即,第一线圈13和第二线圈15、以及第三线圈21和第四线圈23没有磁耦合状态。
如上所述,在本第四实施方式中,除了具有第一和第二电涌吸收部30、40以外,还具有第一和第二电感线圈部10、20、以及第一和第二电容器60、70。在第一和第二电涌吸收部30、40动作时,第一和第二电感线圈部10、20和第一和第二电容器60、70也动作。第一和第二电容器60、70具有与第一线圈13和第二线圈15的磁耦合、以及与第三线圈21和第四线圈23的磁耦合相同的作用。因此,在第一线圈13和第二线圈15之间、以及第三线圈21和第四线圈23之间即使几乎没有产生磁耦合,在使第一和第二电容器60、70的电容值为适当值的情况下,也可以得到与频率无关的镜像阻抗。此外,通过适当设定第二电容器60、70的电容、以及第一~第四线圈13、15、21、23的感应系数,消除第一和第二电涌吸收部30、40的杂散电容成分的影响,可以使电涌吸收元件的镜像阻抗和特性阻抗匹配。
此外,由于第一和第三线圈13、21相互具有正的磁耦合状态,第二和第四线圈15、23相互具有正的磁耦合状态,可以使第一~第四线圈13、15、21、23的感应系数比第一~第四线圈13、15、21、23相互没有正的磁耦合状态时小。因此,可以缩短第一~第四线圈13、15、21、23的长度。其结果,可以使电涌吸收元件小型化。
以上对本发明适合的实施方式进行了说明,本发明未必限定于上述的实施方式,在不脱离它的要点的范围内,可以进行各种各样的变更。
本发明的电涌吸收元件如果可以构成为具有与上述等效电路相同的功能,可以使其叠层结构和电极等的形成位置任意变化。即,第一和第二输入端子3、7第一和第二输出端子5、9、基准端子11、以及第一和第二外部导体14、22的位置关系也可以任意变动。
在本实施方式中,将第一和第二电涌吸收部30、40作为可变电阻,但不限于此。第一和第二电涌吸收部也可以使用PN结(例如齐纳二极管、硅电涌钳位电路(silicon surge clamper)等)、间隙放电元件等。
电感线圈层、可变电阻层、绝缘体层、以及保护层的各叠层数未必如上述实施方式所限定。即,例如通过反复叠层内部导体形成的电感线圈层,线圈图案中的匝数还可以增加。此外,也可以反复叠层内部电极形成的可变电阻层。这些叠层数可以根据期望的电涌吸收元件的特性,适当进行调整。
可是,一旦在电涌吸收元件的第一和第二电感线圈部10、20中叠层内部导体,在构成电感线圈层的材料具有高介电常数的情况下,在叠层方向相邻的内部导体耦合,在该内部导体之间产生寄生电容。因此,在第一和第二电感线圈部10、20中叠层有内部导体的结构的元件,特别存在有难以适用于高频用途的倾向。从这样的观点出发,电感线圈层优选其介电常数低,具体来说,优选比介电常数在50以下。
此外,如图11和图13所示,在本实施方式中,对利用第五内部电极71和第六内部电极72形成第一电容器60,并且利用第七内部电极73和第八内部电极76形成第二电容器70的情况进行了叙述,但未必限定于此。例如,利用形成第一电感线圈部和第二电感线圈部的导体的导体之间的电容,也可以形成第一电容器和第二电容器。总之,如图9和图12所示,在电路上在第一输入端子3和第一输出端子5之间形成第一电容器60,在第二输入端子7和第二输出端子9之间形成第二电容器70即可。

Claims (13)

1.一种电涌吸收元件,其特征在于,
具备:电感线圈部、第一电涌吸收部和第二电涌吸收部,
其中,电感线圈部具有:
一端与第一输入端子连接的第一线圈;
一端与第一输出端子连接、另一端与所述第一线圈的另一端连接的第二线圈;
一端与第二输入端子连接的第三线圈;和
一端与第二输出端子连接、另一端与所述第三线圈的另一端连接的第四线圈,
第一电涌吸收部具有:
与所述电感线圈部的所述第一线圈和所述第二线圈的第一接点连接的第一内部电极;
面对所述第一内部电极、与基准端子连接的第二内部电极;和
夹在所述第一内部电极与所述第二内部电极之间的第一电涌吸收层,
第二电涌吸收部具有:
与所述电感线圈部的所述第三线圈和所述第四线圈的第二接点连接的第三内部电极;
面对所述第三内部电极、与所述基准端子连接的第四内部电极;和
夹在所述第三内部电极与第四内部电极之间的第二电涌吸收层,
在将反相信号施加在所述第一和第二输入端子上的情况下,所述第一线圈、所述第二线圈、所述第三线圈和所述第四线圈相互具有正的磁耦合状态。
2.如权利要求1所述的电涌吸收元件,其特征在于,所述第一电涌吸收层由半导体陶瓷构成,所述第二电涌吸收层由半导体陶瓷构成。
3.如权利要求1所述的电涌吸收元件,其特征在于,
所述电感线圈部具有:
夹在所述第一线圈与所述第二线圈之间的第一绝缘层;
夹在所述第二线圈与所述第三线圈之间的第二绝缘层;和
夹在所述第三线圈与所述第四线圈之间的第三绝缘层,
在所述第一和第二输入端子上施加反相信号的情况下,以使在所述第一、第二、第三和第四线圈中产生的磁场方向为相同的方向的方式配置,且以从线圈叠层方向看所述第一线圈内的区域、所述第二线圈内的区域、所述第三线圈内的区域、所述第四线圈内的区域,至少有一部分重叠的方式配置。
4.如权利要求3所述的电涌吸收元件,其特征在于,
所述第一电涌吸收层、所述第二电涌吸收层、所述第一绝缘层、所述第二绝缘层、和所述第三绝缘层整体构成长方体的素体,
在所述素体的第一侧面上形成有所述第一和第二输入端子,
在所述素体的第二侧面上形成有所述第一和第二输出端子。
5.如权利要求4所述的电涌吸收元件,其特征在于,
所述第一侧面和所述第二侧面相对。
6.如权利要求4所述的电涌吸收元件,其特征在于,
所述第一线圈的另一端在所述素体的外表面上露出,
所述第二线圈的另一端在所述素体的外表面上露出,
所述第一和第二线圈的露出部通过形成于所述素体的外表面上的第一外部导体连接,
所述第三线圈的另一端在所述素体的外表面上露出,
所述第四线圈的另一端在所述素体的外表面上露出,
所述第三和第四线圈的露出部通过形成于所述素体的外表面上的第二外部导体连接。
7.如权利要求4所述的电涌吸收元件,其特征在于,
所述基准端子在所述素体的外表面上形成,并且
配置在所述第一与第二输入端子之间,或所述第一与第二输出端子之间。
8.如权利要求1所述的电涌吸收元件,其特征在于,还具有:
夹在所述第一输入端子与所述第一输出端子之间的第一电容器;和
夹在所述第二输入端子与所述第二输出端子之间的第二电容器。
9.如权利要求8所述的电涌吸收元件,其特征在于,
所述第一电容器具有:
与所述第一输入端子连接的第五内部电极;
与所述第一输出端子连接的第六内部电极;和
夹在所述第五与第六内部电极之间的绝缘层,
所述第二电容器具有:
与所述第二输入端子连接的第七内部电极;
与所述第二输出端子连接的第八内部电极;和
夹在所述第七与第八内部电极之间的绝缘层。
10.一种电涌吸收元件,其特征在于,
具备:电感线圈部、第一电涌吸收部、第二电涌吸收部、第一电容器和第二电容器,
其中,电感线圈部具有:
一端与第一输入端子连接的第一线圈;
一端与第一输出端子连接、另一端与所述第一线圈的另一端连接的第二线圈;
一端与第二输入端子连接的第三线圈;和
一端与第二输出端子连接、另一端与所述第三线圈的另一端连接的第四线圈,
第一电涌吸收部具有:
与所述电感线圈部的所述第一线圈和所述第二线圈的第一接点连接的第一内部电极;
面对所述第一内部电极、与基准端子连接的第二内部电极;和
夹在所述第一内部电极与所述第二内部电极之间的第一电涌吸收层,
第二电涌吸收部具有:
与所述电感线圈部的所述第三线圈和所述第四线圈的第二接点连接的第三内部电极;
面对所述第三内部电极、与所述基准端子连接的第四内部电极;和
夹在所述第三内部电极与所述第四内部电极之间的第二电涌吸收层,
第一电容器夹在所述第一输入端子与所述第一输出端子之间,
第二电容器夹在所述第二输入端子与所述第二输出端子之间,
在将反相信号施加在所述第一和第二输入端子上的情况下,所述第一线圈与所述第三线圈相互具有正的磁耦合状态,所述第二线圈与所述第四线圈相互具有正的磁耦合状态。
11.一种电涌吸收电路,其特征在于,
具有:
一端与第一输入端子连接的第一线圈;
一端与第一输出端子连接,另一端与所述第一线圈的另一端连接的第二线圈;
一端与第二输入端子连接的第三线圈;
一端与第二输出端子连接,另一端与所述第三线圈的另一端连接的第四线圈;
一端与所述第一线圈和所述第二线圈的第一接点连接,另一端与基准端子连接的第一电涌吸收部;和
一端与所述第三线圈和所述第四线圈的第二接点连接,另一端与所述基准端子连接的第二电涌吸收部,
在将反相信号施加在所述第一和第二输入端子上的情况下,所述第一线圈、所述第二线圈、所述第三线圈、所述第四线圈相互具有正的磁耦合状态。
12.如权利要求11所述的电涌吸收电路,其特征在于,还具有:
一端与所述第一输入端子连接,另一端与所述第一输出端子连接的第一电容器;和
一端与所述第二输入端子连接,另一端与所述第二输出端子连接的第二电容器。
13.一种电涌吸收电路,其特征在于,
具有:
一端与第一输入端子连接的第一线圈;
一端与第一输出端子连接,另一端与所述第一线圈的另一端连接的第二线圈;
一端与第二输入端子连接的第三线圈;
一端与第二输出端子连接,另一端与所述第三线圈的另一端连接的第四线圈;
一端与所述第一线圈和所述第二线圈的第一接点连接,另一端与基准端子连接的第一电涌吸收部;
一端与所述第三线圈和所述第四线圈的第二接点连接,另一端与所述基准端子连接的第二电涌吸收部;
一端与所述第一输入端子连接、另一端与所述第一输出端子连接的第一电容器;和
一端与所述第二输入端子连接、另一端与所述第二输出端子连接的第二电容器,
在将反相信号施加在所述第一和第二输入端子上的情况下,所述第一线圈与所述第三线圈相互具有正的磁耦合状态,所述第二线圈与所述第四线圈相互具有正的磁耦合状态。
CN200610108904A 2005-07-29 2006-07-28 电涌吸收元件和电涌吸收电路 Active CN100576730C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005221665A JP4715371B2 (ja) 2005-07-29 2005-07-29 サージ吸収素子及びサージ吸収回路
JP2005221665 2005-07-29

Publications (2)

Publication Number Publication Date
CN1905362A true CN1905362A (zh) 2007-01-31
CN100576730C CN100576730C (zh) 2009-12-30

Family

ID=36952171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610108904A Active CN100576730C (zh) 2005-07-29 2006-07-28 电涌吸收元件和电涌吸收电路

Country Status (6)

Country Link
US (1) US7576965B2 (zh)
EP (1) EP1748555A2 (zh)
JP (1) JP4715371B2 (zh)
KR (1) KR100769031B1 (zh)
CN (1) CN100576730C (zh)
TW (1) TW200711249A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790597A (zh) * 2011-05-16 2012-11-21 深圳振华富电子有限公司 一种叠层片式浪涌电压抑制型滤波器及其制备方法
CN103441744A (zh) * 2013-08-23 2013-12-11 深圳振华富电子有限公司 叠层片式旁路吸波器及其制造方法
CN104051124A (zh) * 2013-03-14 2014-09-17 三星电机株式会社 层压电感器及其阵列

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008118462A1 (en) * 2007-03-26 2008-10-02 Thomson Licensing Two stage surge protector for single wire multi switch transceiver
JP5014856B2 (ja) * 2007-03-27 2012-08-29 Tdk株式会社 積層型フィルタ
US20100254061A1 (en) * 2007-08-27 2010-10-07 Jaesu Ryu Surge absorber with side gap electrode and method of manufacturing the same
KR100958955B1 (ko) * 2008-01-22 2010-05-20 주식회사 아모텍 측면에 갭 전극을 갖는 어레이형 서지 흡수기
CN101453116A (zh) * 2007-12-06 2009-06-10 鸿富锦精密工业(深圳)有限公司 芯片保护电路及电子装置
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US7623332B2 (en) * 2008-01-31 2009-11-24 Commscope, Inc. Of North Carolina Low bypass fine arrestor
KR20100026199A (ko) * 2008-08-29 2010-03-10 주식회사 아모텍 적층형 복합 칩 소자
US8248740B2 (en) * 2008-09-19 2012-08-21 Advanced Fusion Systems, Llc High speed current shunt
JP5650047B2 (ja) * 2011-04-25 2015-01-07 日本アンテナ株式会社 ブースター
JP2013048416A (ja) * 2012-08-27 2013-03-07 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
KR102004770B1 (ko) * 2013-10-31 2019-07-29 삼성전기주식회사 복합 전자부품 및 그 실장 기판
TWI530093B (zh) 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路
JP6729839B2 (ja) * 2018-03-27 2020-07-22 株式会社村田製作所 コイル部品および、これを含むフィルタ回路
KR102605442B1 (ko) 2019-01-10 2023-11-23 삼성전자주식회사 차동 신호를 처리하는 전자 회로를 포함하는 장치
KR102042379B1 (ko) 2019-04-19 2019-11-27 코엔원 주식회사 서지방호기능이 구비된 전기설비 패널
WO2020250275A1 (ja) * 2019-06-10 2020-12-17 三菱電機株式会社 ノイズフィルタ回路
CN216772964U (zh) 2019-09-06 2022-06-17 株式会社村田制作所 滤波器元件

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340458A (en) 1964-06-16 1967-09-05 Roy M Keller Filter choke with self-desaturating magnetic core
US3972020A (en) * 1974-12-11 1976-07-27 Texas Instruments Incorporated Transformerless input for seismic data acquisition system
JPS5829699B2 (ja) * 1978-10-27 1983-06-24 松下電器産業株式会社 サ−ジ吸収回路
JPS58100434A (ja) 1981-12-10 1983-06-15 Matsushita Electronics Corp リフトオフ用スペ−サ−の形成方法
JPS58173924A (ja) 1982-04-05 1983-10-12 Hashimoto Corp 不在中の電話線によるペ−ジング方式
US4554608A (en) 1982-11-15 1985-11-19 Block Roger R Connector for electromagnetic impulse suppression
JPS6164728U (zh) * 1984-10-01 1986-05-02
JPS61125103A (ja) 1984-11-22 1986-06-12 松下電器産業株式会社 サ−ジ・ノイズ吸収器
JPS61189601A (ja) * 1985-02-19 1986-08-23 松下電器産業株式会社 サ−ジ・ノイズ吸収器
JPS622202A (ja) 1985-06-27 1987-01-08 Hoya Corp 防曇性プラスチツクレンズ
JPS62108509A (ja) 1985-11-06 1987-05-19 Matsushita Electric Ind Co Ltd インダクタンス素子およびフイルタ装置
JPS6339207A (ja) 1986-08-04 1988-02-19 Nec Corp 周波数振幅特性の等化器
US4870534A (en) 1988-09-02 1989-09-26 Harford Jack R Power line surge suppressor
JPH0320408A (ja) 1989-06-16 1991-01-29 Sumitomo Metal Ind Ltd 低温靭性に優れた高張力鋼材の製造法
JPH0747848Y2 (ja) * 1989-07-05 1995-11-01 株式会社村田製作所 複合部品
JPH03140006A (ja) 1989-10-26 1991-06-14 Murata Mfg Co Ltd ノイズ対策用電子部品
US5124873A (en) 1989-10-30 1992-06-23 Efi Corporation Surge suppression circuit for high frequency communication networks
JP2626143B2 (ja) * 1990-03-23 1997-07-02 株式会社村田製作所 複合積層電子部品
JPH04129312A (ja) 1990-09-20 1992-04-30 Hitachi Ltd 通信回線接続用emiフィルタ
JPH0770435B2 (ja) 1990-10-31 1995-07-31 東光株式会社 複合部品およびその製造方法
JPH04257112A (ja) 1991-02-09 1992-09-11 Murata Mfg Co Ltd 積層チップt型フィルタ
JPH07273502A (ja) * 1994-03-29 1995-10-20 Murata Mfg Co Ltd ローパスフィルタ
GB9512686D0 (en) 1995-06-22 1995-08-23 Mtl Instr Group Plc Electrical surge protectors
US5712755A (en) 1995-08-18 1998-01-27 Act Communications, Inc. Surge suppressor for radio frequency transmission lines
JP2716022B2 (ja) 1995-10-26 1998-02-18 株式会社村田製作所 複合積層電子部品
JPH1042450A (ja) 1996-07-23 1998-02-13 Diamond Electric Mfg Co Ltd 電気安全装置
US5768084A (en) 1996-07-25 1998-06-16 Tii Industries, Inc. Combination coaxial surge arrestor/power extractor
JPH10200360A (ja) * 1997-01-07 1998-07-31 Tdk Corp 積層バルントランス
ES2187713T3 (es) 1997-01-27 2003-06-16 Huber+Suhner Ag Disposicion de circuito para la proteccion de circuitos de entrada hf de aparatos de telecomunicacion.
JP3838457B2 (ja) 1997-05-30 2006-10-25 Tdk株式会社 セラミックス複合積層部品
US6061223A (en) 1997-10-14 2000-05-09 Polyphaser Corporation Surge suppressor device
JPH11243006A (ja) 1998-02-25 1999-09-07 Murata Mfg Co Ltd 磁性体磁器組成物およびそれを用いたインダクタ部品
JP2000228255A (ja) 1999-02-04 2000-08-15 Sony Corp コネクタ
JP3211816B2 (ja) 1999-08-23 2001-09-25 株式会社村田製作所 複合部品
JP2001160728A (ja) 1999-09-21 2001-06-12 Murata Mfg Co Ltd Lcフィルタ
JP3822768B2 (ja) 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Icカードの製造方法
US6384705B1 (en) * 1999-12-30 2002-05-07 Industrial Technology Research Institute Multilayer-type chip common mode filter
JP3879393B2 (ja) * 2000-11-30 2007-02-14 三菱マテリアル株式会社 Lc複合部品
WO2003030386A1 (de) 2001-09-28 2003-04-10 Epcos Ag Schaltungsanordnung, schaltmodul mit der schaltungsanordnung und verwendung des schaltmoduls
US6785110B2 (en) 2001-10-12 2004-08-31 Polyphaser Corporation Rf surge protection device
JP2003168944A (ja) 2001-11-29 2003-06-13 Nec Corp イコライザ回路
US6937115B2 (en) 2002-02-25 2005-08-30 Massachusetts Institute Of Technology Filter having parasitic inductance cancellation
US7082022B2 (en) 2002-05-31 2006-07-25 Polyphaser Corporation Circuit for diverting surges and transient impulses
RU2251191C2 (ru) 2002-11-15 2005-04-27 Корпорация "Самсунг Электроникс" Устройство защиты аппаратуры от импульсных перенапряжений
JP3900104B2 (ja) 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
US20040264087A1 (en) 2003-06-30 2004-12-30 Bishop Roger S Transient protector for wireless communications equipment
KR100470115B1 (ko) 2003-07-30 2005-02-04 주식회사 이노칩테크놀로지 다양한 등가인덕턴스 값을 갖는 적층 칩 소자
KR100470116B1 (ko) 2003-07-30 2005-02-04 주식회사 이노칩테크놀로지 복합 적층 칩 소자
JP2005064779A (ja) 2003-08-11 2005-03-10 Hitachi Metals Ltd ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置
JP2005136736A (ja) 2003-10-30 2005-05-26 Shigehiro Makino ノイズ除去回路
US7808752B2 (en) * 2004-08-17 2010-10-05 Semiconductor Components Industries, Llc Integrated passive filter incorporating inductors and ESD protectors
KR20050014904A (ko) 2005-01-13 2005-02-07 문철 반칼도무송의 절단방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790597A (zh) * 2011-05-16 2012-11-21 深圳振华富电子有限公司 一种叠层片式浪涌电压抑制型滤波器及其制备方法
CN104051124A (zh) * 2013-03-14 2014-09-17 三星电机株式会社 层压电感器及其阵列
CN104051124B (zh) * 2013-03-14 2018-02-02 三星电机株式会社 层压电感器及其阵列
CN103441744A (zh) * 2013-08-23 2013-12-11 深圳振华富电子有限公司 叠层片式旁路吸波器及其制造方法
CN103441744B (zh) * 2013-08-23 2017-05-10 深圳振华富电子有限公司 叠层片式旁路吸波器及其制造方法

Also Published As

Publication number Publication date
EP1748555A2 (en) 2007-01-31
US7576965B2 (en) 2009-08-18
CN100576730C (zh) 2009-12-30
TW200711249A (en) 2007-03-16
TWI335116B (zh) 2010-12-21
KR100769031B1 (ko) 2007-10-22
JP4715371B2 (ja) 2011-07-06
US20070025043A1 (en) 2007-02-01
JP2007043216A (ja) 2007-02-15
KR20070015071A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
CN1905362A (zh) 电涌吸收元件和电涌吸收电路
CN1720659A (zh) 声表面波分波器
CN1314058C (zh) 叠层陶瓷电子元件及其生产方法
CN100568717C (zh) 叠层型滤波器
CN1226803C (zh) 射频(rf)器件和采用它的通信装置
CN1913348A (zh) 分波器和梯形滤波器
CN1893267A (zh) 电涌吸收元件
CN1591965A (zh) 层叠型带通滤波器
CN1529410A (zh) 带阻滤波器、滤波器装置、天线共用器和通信设备
CN1914797A (zh) 噪声滤波器和噪声滤波器阵列
CN1525640A (zh) 表面声波滤波器和通信设备
CN1265666C (zh) 表面声波滤波单元、表面声波滤波器和应用这类器件的通信装置
CN1445926A (zh) 平衡高频器件,平衡特性的改进方法和采用此类器件的平衡高频电路
CN1890854A (zh) 内屏蔽式能量调节装置
CN1542879A (zh) 具有独特形状的端子的片型固态电解电容器及其生产方法
CN1383590A (zh) 方向性耦合器
CN1369965A (zh) 弹性表面波滤波器装置
CN1412885A (zh) 复合高频组件
CN1882218A (zh) 具有复合介质的基板及其所组成的多层基板
CN1783708A (zh) 浪涌吸收电路
CN1886833A (zh) 电容器
CN1220328C (zh) 噪声滤波器
CN1309162C (zh) 具有高耐电力性的弹性表面波元件及其制造方法
CN1499544A (zh) 片式电容和用它的ic插座、片式电容的制造方法
CN1452431A (zh) 高频器件和通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant