CN1886833A - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN1886833A
CN1886833A CNA2003801108988A CN200380110898A CN1886833A CN 1886833 A CN1886833 A CN 1886833A CN A2003801108988 A CNA2003801108988 A CN A2003801108988A CN 200380110898 A CN200380110898 A CN 200380110898A CN 1886833 A CN1886833 A CN 1886833A
Authority
CN
China
Prior art keywords
conduction
plane
metal level
chip
extended
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801108988A
Other languages
English (en)
Inventor
S·格弗吉安
T·勒文
H·兹拉希
B·莫特拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1886833A publication Critical patent/CN1886833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

在集成电路中形成电容器的方法。根据本发明的基本版本，电容器使用密集的边缘场以形成电容。通过形成在集成电路的两个平面之间具有垂直交叠导电电极(而非平行于该平面的极板)的电容器而实现这一点。根据本发明的电容器另外包含水平即平行极板。还公开了根据该方法的电容器。

Description

电容器
技术领域
本发明涉及电容器，特别是亚微米CMOS技术集成电路中的电容器、谐振器和滤波器，更为具体地，涉及形成硅芯片的高单位面积电容的方法，以及实施该方法的电容器、谐振器、滤波器和传输线。
背景技术
能够将集成电路用于微波范围或更高频率的高频电路是一个期望。增大速度/频率的期望则需要特征尺寸减小，在CMOS及相关技术中，目前栅长度远小于1.0μm。这导致硅芯片的单位面积价格(即$/mm2)急剧降低。
已经尝试使用高集成密度、低成本标准硅技术，例如CMOS和双极。这种硅技术具有低的电阻率，小于10至20ohm cm。为了使用这种硅制作微波集成电路，例如高速数字集成电路，将会出现和低电阻率硅衬底相关联的无源元件的高损耗。无源元件例如为传输线、互连、电感器和电容器。
传统上在标准硅技术中使用了两种不同类型的芯片上电容器。在标准硅集成电路中使用的第一类型的金属-绝缘体-金属(MIM)电容器，由于电容器极板厚度小且电导率低而具有高的损耗和低自谐振频率。此外MIM电容器的可靠性问题也被争论。第二类型的金属-绝缘体-金属-绝缘体-金属(MIMIM)电容器具有相似的缺点。如何在诸如CMOS或双极的集成电路中，特别是低电阻率集成电路中实现电容器，似乎还存在改善的空间。
发明内容
本发明的目标是定义形成电容器的方法，并定义克服前述缺点的电容器。
本发明的另一个目标是定义形成电容器的方法，并定义需要最小单位面积的电容器。
本发明的又一个目标是定义形成诸如传输线的无源元件的方法，并定义具有低损耗的诸如传输线的无源元件。
通过在集成电路中形成电容器的方法而实现根据本发明的前述目标。根据本发明的基本版本，电容器使用密集的边缘场以形成电容。通过在集成电路的两个平面之间形成具有垂直交叠导电电极(而非平行于该平面的极板)的电容器而实现这一点。根据本发明的电容器另外包含水平(即平行)极板。还公开了根据该方法的电容器。
通过布置芯片上电容器的方法也实现了前述目标。芯片上电容器在芯片的第一平面内的第一导电连接点与芯片的第二平面内的第二导电连接点之间形成电容。根据本发明，该方法包括从第一导电点向着第二平面到达第三平面形成至少一个第一类型的导电延伸。第一类型的延伸总是起始于第一平面并朝第二平面延伸。该方法进一步包括从第二导电连接点向着第一平面到达第四平面形成至少一个第二类型的导电延伸。第二类型的延伸总是起始于第二平面并朝第一平面延伸。该第四平面位于第一平面和第二平面之间。第三平面位于第四平面和第二平面之间。第一导电延伸通过电介质与第二导电延伸隔离，使得能够在这两个延伸之间形成电场。这些导电延伸因此交叠并恰当地相互靠近，但是其间距离使得不出现电介质的飞弧或击穿。第一类型和第二类型的延伸恰当地沿主要平行于其所延伸出来的平面的法线方向延伸。
该方法恰当地进一步包含形成多个第一类型与/或第二类型的导电延伸。在这些情形中，在合适的情况下，第一和第二导电点分别采取导电区域的形式。有时第一平面为第一金属层的一侧，第二平面为第二金属层的一侧，第一和第二金属层为不同的金属层。在一些版本中，第三和第四平面为第三金属层的不同侧。在其它版本中第三平面为第三金属层的一侧，第四平面为第四金属层的一侧，第三和第四金属层为不同的金属层。
在该方法的一些版本中，该方法进一步包括，使第一类型和/或第二类型的该导电延伸或多个导电延伸起始于一金属层中，且使第一类型和/或第二类型的该导电延伸或多个导电延伸终止于一金属层中。在这些版本中，有时该方法进一步包含使第一类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
为了提高电容器的电容，该方法恰当地进一步包括延伸该芯片的第一平面内的第一导电连接点以包含导电极板，与/或包括延伸该芯片的第二平面内的第二导电连接点以包含导电极板。
这些导电延伸被恰当地制成通路，为实心或空心的。
可以按任何预期方式组合根据本发明的上述不同方法的一个或多个特征，只要这些特征不矛盾。
还通过形成芯片上谐振电路的方法实现前述目标。该方法包含根据任一前述方法布置一个或多个电容器以及至少一个其它无源元件，从而形成谐振电路。
还通过形成芯片上传输线的方法实现前述目标。该方法包含根据前述方法在传输线中布置一个或多个电容器。
还由具有芯片的第一平面内第一导电连接点与芯片的第二平面内第二导电连接点之间的电容的芯片上电容器，实现根据本发明的前述目标。根据本发明，该芯片上电容器包含从第一导电点向着第二平面到达第三平面的至少一个第一类型的导电延伸。第一类型的导电延伸总是起始于第一平面并朝第二平面延伸。该芯片上电容器进一步包含从第二导电连接点向着第一平面到达第四平面的至少一个第二类型的导电延伸。第二类型的导电延伸总是起始于第二平面并朝第一平面延伸。第四平面位于第一平面和第二平面之间。第三平面位于第四平面和第二平面之间。第一导电延伸通过电介质与第二导电延伸隔离，使得能够在这些延伸之间形成电场。第一类型和第二类型的延伸恰当地沿主要平行于其所延伸出来的平面的法线方向进行延伸。
该芯片上电容器恰当地进一步包含多个第一类型与/或第二类型的导电延伸。在这些情形中，在可应用的情况下，第一和第二导电点分别采取导电区域的形式。第一平面为第一金属层的一侧，第二平面为第二金属层的一侧，第一和第二金属层为不同的金属层。在一些实施例中，第三和第四平面为第三金属层的不同侧。在其它实施例中第三平面为第三金属层的一侧，第四平面为第四金属层的一侧，第三和第四金属层为不同的金属层。
第一与/或第二类型的该导电延伸或多个导电延伸在一些实施例中起始于一金属层并终止于一金属层中。在这些实施例的一些中，第一与/或第二类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
该芯片的第一平面内的第一导电连接点在一些实施例中包含导电极板。该芯片的第二平面内的第二导电连接点在相同或其它的实施例中包含导电极板。
这些导电延伸恰当地为通路，该通路为实心或空心。
可以按照任何预期方式组合根据本发明的芯片上电容器的前述不同实施例的特征，只要不出现冲突。
还通过芯片上谐振电路实现根据本发明的前述目标，其中该谐振电路包含根据任一前述实施例的一个或多个电容器。
还通过芯片上传输线实现根据本发明的前述目标，其中该传输线包含根据任一前述实施例的一个或多个电容器。
还通过诸如谐振器、匹配网络、或功率分配器的基于传输线元件实现根据本发明的前述目标，其中该基于传输线的元件包含根据任一前述实施例的一个或多个传输线。
通过提供根据本发明的形成芯片上电容器、传输线、和其它无源元件的方法及其实施例，可以获得优于现有技术方法和元件的多个优点。本发明的主要目的是提出和亚微米CMOS及双极硅工艺相兼容的高密度和Q因子电容器、谐振器、及相关微波元件的新设计。根据本发明，主要是这样实现的：利用多层硅工艺中的通路，在该通路和电容器的可选极板之间产生密集的边缘场，从而提高单位面积的电容。本发明的其它优点将通过描述而变得明显。
附图说明
现在参考附图，出于解释性而非限制的目的而更加详细地描述本发明，附图中：
图1A示出了平板电容器的示例。
图1B示出了MIM(金属-绝缘体-金属)集成平板电容器。
图1C示出了MIMIM(金属-绝缘体-金属-绝缘体-金属)集成平板电容器。
图2示出了叉指电容器布局的俯视图。
图3A示出了根据本发明的电容器结构的基础实施例的侧视图。
图3B示出了根据本发明的电容器结构的优选基础实施例的侧视图。
图3C示出了根据本发明的电容器结构的穿过图3B的A-A的截面图。
图3D示出了根据本发明的电容器结构的优选基础实施例的三维视图。
图3E示出了导电延伸的备选形式的截面视图。
图4A示出了三金属层芯片结构中根据本发明的优选基础电容器结构的侧视图。
图4B示出了沿图4A的中间金属层的截面视图。
图4C示出了四金属层芯片结构中根据本发明的电容器结构的侧视图。
图5A示出了四金属层芯片结构中根据本发明的更复杂电容器结构的侧视图。
图5B至5D示出了沿图5A的一个中间金属层的截面视图，示出了导电延伸的不同布局示例。
图6A和6B示出了该导电延伸的不同布局示例的另外的截面视图。
图7A和7B示出了根据本发明的结构中谐振电路的示例。
图8示出了根据本发明的传输线结构。
具体实施方式
为了阐明根据本发明的方法和装置，现在将参考图1至8描述其使的一些示例。
图1A示出了一个平板电容器的示例，该电容器包含第一极板110和第二极板120。极板110、120相距设定距离150。极板110和120之间的空间包含电介质100，该电介质可以为诸如空气的气体、真空、或固体材料。由极板110和120的面积、极板110和120之间的距离150、以及极板110和120之间的空间内的电介质100给出极板之间的电容。
如前所述，有许多形成芯片上电容的方法。图1B示出了MIM(金属-绝缘体-金属)集成平板电容器。在硅晶片105上形成芯片上电容器，在该晶片上构建几个金属层110、121、122，其间具有电介质100。MIM类型电容器包含两个特别制造的薄金属极板171、172，其间形成电容。每个特殊金属极板171、172包含到相应的普通金属层部分121、122的通路161、162。在图1C中示出了另一种芯片上电容器。图1C示出了MIMIM(金属-绝缘体-金属-绝缘体-金属)集成平板电容器。MIMIM集成平板电容器不像MIM电容器那样需要特殊的金属极板。MIMIM类型电容器利用普通的金属层111、112、121、122、131、132在硅晶片105上形成其间有电介质100的极板。MIMIM也存在这样的问题：对于预期电容需要相对大的单位面积。
这里提出了一种完全不同类型的电容器，其中电容器极板在同一平面内相邻排列，而不是一个极板位于另一个极板之上。图2示出了这种电容器的俯视图，为叉指电容器布局，其包含第一部分金属层211和第二部分相同金属层212。通过形成相互靠近的微型极板的极板/手指的厚度以及极板/手指之间的边缘场，部分地实现该电容。这种类型的电容具有可构造在单个金属层内的优点，但是需要相对大的表面积。
本发明在有限的表面积内形成最佳电容。通过利用其中形成电容器的结构的深度来形成可在其间产生电场的表面，实现这一点。图3A示出了根据本发明的电容器结构的基础实施例的侧视图。使用简单的芯片结构说明该基础实施例，该芯片结构包含至少部分地在第一平面内形成第一导电点的第一金属层310，以及至少部分地在第二平面内形成第二导电点的第二金属层320。通过电介质300隔离第一金属层310和第二金属层320。根据本发明，该电容器结构包含至少一个从第一导电点320向第二平面延伸的第一类型导电延伸365，和至少一个从第二导电点310向第一平面延伸的第二类型导电延伸366。导电延伸365、366间隔距离352，并沿所述延伸交叠距离354。根据本发明，在基本上垂直于金属层310、320的平面延伸的导电延伸365、366之间形成电容。延伸的截面积越大，沿延伸的交叠越长，延伸之间相互靠得越近，则第一和第二导电点之间看到的所得电容越高。
代替仅使用第一和第二导电点310、320，优选使这些金属层形成对电容有贡献的导电极板。图3B示出了根据本发明的电容器结构的优选基础实施例的侧视图，除了导电延伸365、366之外还具有另外的电容器极板/导电极板315、325。如前所述，所获得的电容将取决于电介质300、电容器极板的有效面积、以及电容器极板之间的有效距离。根据本发明，导电延伸365、366形成延伸到芯片结构内的电容器极板。由导电延伸365、366获得的有效电容器极板面积将取决于延伸的几何结构以及交叠量354。从图3B可以看出，获得的总电容将主要通过下述电容性耦合的组合得到：第一导电极板315和第二导电极板325之间的电容性耦合391、第二类型导电延伸366和第一导电极板315之间的电容性耦合393、第一类型导电延伸365和第二类型导电延伸366之间的电容性耦合394、以及第一类型导电延伸365和第二导电极板325之间的电容性耦合395。
图3C示出了沿根据本发明电容器结构的图3B的A-A的截面视图，其中第一导电延伸365和第二导电延伸366的截面的第一示例被示成位于第一导电极板315上。本发明不依赖于或受限于任何特殊类型的截面或截面积，第一和第二类型导电延伸甚至不需要具有相同类型的截面或截面积。图3D示出了根据本发明电容器结构的优选基础实施例的三维视图，该电容器结构具有第一导电极板315和第二导电极板325、第一类型导电延伸365和第二类型导电延伸366。图3E示出了第一导电极板315上的导电延伸365、366的备选形式的截面视图。
在集成电路的两个金属层之间制造导电延伸困难，因此成本昂贵，通常不是执行本发明的优选方法。本发明的优选制造方法是以通路的形式制作导电延伸。可填充该通路，即为实心的，或者该通路为空心的，即采取导电管的形式。图4A示出了三金属层芯片结构中根据本发明的优选基础电容器结构的侧视图。该紧凑结构包含位于包含第一导电极板(用作第二金属层426、427的通路的端部的部分)的第一金属层416和包含第二导电极板的第三金属层436之间的电介质400。第一和第二类型导电延伸因此至少部分地成为金属层之间的通路。在本示例中，第一类型导电延伸将包含第一金属层416及第二金属层426之间的通路465，以及通路465终止处的第二金属层426的部分。第二类型导电延伸将包含第二金属层426和第三金属层436之间的通路466，以及通路466终止处的第二金属层427的部分。在本示例中，主要由下述电容性耦合获得电容：第一导电极板416和第二导电极板436之间的电容性耦合491、第二导电延伸的第二金属层427与第一导电极板416之间的电容性耦合493、交叠区域中(在本示例中，第一和第二导电延伸的通路终止处的第二金属层426、427中)的第一导电延伸和第二导电延伸之间的电容性耦合494、以及第一导电延伸的第二金属层426和第二导电极板436之间的电容性耦合495。
图4B示出了沿图4A的中间金属层的截面视图，其中示出了第一导电延伸的第二金属层部分426、第二导电延伸的第二金属层部分427、第一导电延伸的通路部分465、以及第二导电延伸的通路部分466。
本发明在芯片结构所包含的金属层数目方面没有限制。图4C示出了四金属层芯片结构中根据本发明的电容器结构侧视图。和前述相同，该结构包含第一金属层418、中间金属层(在本示例中为第二金属层428、429和第三金属层)、最后的第四金属层448、以及这些金属层之间的电介质400。优选地，第一金属层418和最后金属层即第四金属层448除了提供用于电容器连接的导电点之外，还包含导电极板以增加电容。在本示例中，第一类型导电延伸将包含第一金属层418和第二金属层428之间的第一通路465、第一通路465终止处的第二金属层428的部分、第二金属层428和第三金属层438之间的第二通路467、以及第二通路467终止处的第三金属层438的部分。第二类型导电延伸将包含第三金属层439和第四金属层448之间的第一通路466、第一通路466终止处的第三金属层439的部分、第二金属层429和第三金属层439之间的第二通路468、以及第二通路468终止处的第四金属层439的部分。通过引入另一个金属层，第一类型导电延伸和第二类型导电延伸的交叠增加，从而包含第二金属层428、429和第三金属层438、439以及第二通路467、468。这将大幅增大电容器的效率。
如前所述，本发明的第一类型与/或第二类型导电延伸的数目没有任何具体限制。图5A示出了四金属层芯片结构中根据本发明的更加复杂的电容器结构的侧视图。该结构和图4C的结构相似，具有四个金属层511、521、522、531、532、541，通路561、562、572、573，以及用作填充物的电介质500。然而，图5A所示的结构使用多个第一类型和第二类型导电延伸。
根据图5A的侧视图所处的位置，其可代表许多不同的电容器布局。第一和第二类型导电延伸可均匀地分布、放置成多个行、放置成圆形或任何期望配置。布局的不同例如可能是由于屏蔽目的或空间限制。图5B至5D示出了沿图5A的中间金属层之一的截面视图，示出了导电延伸的不同布局示例。为了能够正确识别这些布局，图5B至5D示出了第一类型导电延伸561的第一通路部分、用作第一类型导电延伸的(多个)通路的中间端部的相应第二金属层521的部分、另外的第二类型导电延伸572的第二通路部分、以及用作第二类型导电延伸的(多个)通路的中间端部的相应第二金属层522的部分。
图6A和6B示出了导电延伸的不同布局示例的另外的截面视图，和前述相同，示出了第一类型导电延伸661的第一通路部分、用作第一类型导电延伸的通路的中间端部的相应第二金属层621的部分，还示出了第二类型导电延伸672的第二通路部分、以及用作第二类型导电延伸的通路的中间端部的相应第二金属层622的部分。
根据本发明，该结构的部分可用于制作其它无源元件和有源元件。图7A和7B示出了根据本发明的结构中谐振电路的示例。基本上，向通过第一通路761连接到第一金属层711的第二金属层添加RL分段781。RL分段781还通过第一通路773、第三金属层731的部分、和第二通路772连接到第四金属层741。第二金属层722和第三金属层732的其它部分形成各通路的端部或中间端部，从而形成第一和第二类型导电延伸。
根据本发明的电容性结构由于其性能被分布而可有利地用于传输线。传输线的特征阻抗即单位长度阻抗与特征电感直接成正比，并反比于特征电容。这意味着特征电感的增大会增大特征阻抗，特征电容的增大会减小特征阻抗。电学长度直接正比于特征电感，并直接正比于特征电容。这意味着特征电感的增大会增大电学长度，特征电容的增大也会增大电学长度。进一步控制传输线特征电容的能力因此成为形成具有特定特征的传输线的强有力工具。图8示出了根据本发明的传输线结构，该结构具有至少沿第一金属条886基本上均匀放置的第一导电延伸865以及至少沿第二金属条884基本上均匀放置的第二导电延伸866。在第一导电延伸865和第二导电延伸866之间存在分布式电容性耦合。该传输线的特征电容因此可得到增大/控制。
概而言之，可基本上将本发明描述成提供有效的芯片上电容器的方法。通过形成导电延伸而实现该方法，所述导电延伸从至少两个金属层平面至少基本上垂直地延伸，且和金属层之间的电介质交叠从而在其间形成电容性耦合。本发明不限于上述实施例，而可以在所附专利权利要求的范围内进行变化。
图1A示出了平板电容器的示例。
100电介质
110第一极板
120第二极板
150第一极板和第二极板之间的距离
图1B示出了MIM(金属-绝缘体-金属)集成平板电容器。
100电介质
105硅晶片
110第一普通金属层
121第二普通金属层的第一部分
122第二普通金属层的第二部分
161第二普通金属层的第一部分和第一特殊薄金属极板之间的(多个)通路
162第二普通金属层的第二部分和第二特殊薄金属极板之间的(多个)通路
171第一特殊薄金属极板
172第二特殊薄金属极板
图1C示出了MIMIM(金属-绝缘体-金属-绝缘体-金属)集成平板电容器。
100电介质
105硅晶片
111第一金属层的第一部分
112第一金属层的第二部分
121第二金属层的第一部分
122第二金属层的第二部分
131第三金属层的第一部分
132第三金属层的第二部分
图2示出了叉指电容器布局的俯视图。
211金属层的第一部分
212金属层的第二部分
图3A示出了根据本发明的电容器结构的基础实施例的侧视图。
300电介质
310第一金属层，第一平面内的第一导电点
320第二金属层，第二平面内的第二导电点
352第一和第二导电延伸之间的距离
354第一和第二导电延伸的交叠距离
365从第一导电点向第二平面的第一导电延伸
366从第二导电点向第一平面的第二导电延伸
图3B示出了根据本发明的电容器结构的优选基础实施例的侧视图。
300电介质
315第一金属层，第一平面内的第一导电极板
325第二金属层，第二平面内的第二导电极板
365从第一导电点向第二平面的第一导电延伸
366从第二导电点向第一平面的第二导电延伸
391第一和第二导电极板之间的电容性耦合
393第二导电延伸和第一导电极板之间的电容性耦合
394第一和第二导电延伸之间的电容性耦合
395第一导电延伸和第二导电极板之间的电容性耦合
图3C示出了穿过根据本发明的电容器结构的图3B的A-A的截面侧视图。
315第一导电极板
365第一导电延伸的截面
366第二导电延伸的截面
图3D示出了根据本发明的电容器结构的优选基础实施例的三维视图。
315第一导电极板
325第二导电极板
365第一导电延伸
366第二导电延伸
图3E示出了导电延伸的备选形式的截面视图。
315第一导电极板
365第一导电延伸的备选形式的截面
366第二导电延伸的备选形式的截面
图4A示出了三金属层芯片结构中根据本发明的优选基础电容器结构的侧视图。
400电介质
416第一金属层和第一导电极板
426第二金属层的部分，从第一金属层/第一导电极板延伸的(多个)通路的端部
427第二金属层的部分，从第三金属层/第二导电极板延伸的(多个)通路的端部
436第三金属层和第二导电极板
465第一导电延伸的部分，第一和第二金属层之间的通路
466第二导电延伸的部分，第二和第三金属层之间的通路
491第一和第二导电极板之间的电容性耦合
493第二导电延伸的第二金属层和第一导电极板之间的电容性耦合
494交叠区域中第一和第二导电延伸之间的电容性耦合，在本示例中在第一和第二导电延伸的通路终止处的第二金属层中
495第一导电延伸的第二金属层和第二导电极板之间的电容性耦合
图4B示出了沿图4A的中间金属层的截面视图。
426第一导电延伸的第二金属层部分
427第二导电延伸的第二金属层部分
465第一导电延伸的通路部分
466第二导电延伸的通路部分
图4C示出了四金属层芯片结构中根据本发明的电容器结构的侧视图。
400电介质
418第一金属层、第一导电极板
428第二金属层，第一导电延伸的(多个)通路的中间端部
429第二金属层，第二导电延伸的(多个)通路的端部
438第三金属层，第一导电延伸的通路的端部
439第三金属层，第二导电延伸的通路的中间端部
448第四金属层，第二导电极板
465第一导电延伸的第一通路部分
466第二导电延伸的第一通路部分
467第一导电延伸的第二通路部分
468第二导电延伸的第二通路部分
图5A示出了四金属层芯片结构中根据本发明的更复杂电容器结构的侧视图。
500电介质
511第一金属层、第一导电极板
521第二金属层，第一导电延伸的(多个)通路的中间端部
522第二金属层，第二导电延伸的(多个)通路的端部
531第三金属层，第一导电延伸的(多个)通路的端部
532第三金属层，第二导电延伸的(多个)通路的中间端部
541第四金属层，第二导电极板
561第一导电延伸的第一通路部分
562第一导电延伸的第二通路部分
572第二导电延伸的第二通路部分
573第二导电延伸的第一通路部分
图5B至5D示出了沿图5A的一个中间金属层的截面视图，示出了导电延伸的不同布局示例。
521第二金属层，第一导电延伸的(多个)通路的中间端部
522第二金属层，第二导电延伸的(多个)通路的端部
561第一导电延伸的第一通路部分
572第二导电延伸的第二通路部分
图6A和6B示出了导电延伸的不同布局示例的另外的截面视图。
621第二金属层，第一导电延伸的(多个)通路的中间端部
622第二金属层，第二导电延伸的(多个)通路的端部
661第一导电延伸的第一通路部分
672第二导电延伸的第二通路部分
图7A和7B示出了根据本发明的结构中谐振电路的示例。
711第一金属层/第一导电极板
722第二金属层，从第四金属层/第二导电极板延伸的导电延伸的(多个)通路的端部
731第三金属层，延伸到RL的导电延伸的中间端部
732第三金属层，从第四金属层/第二导电极板延伸的导电延伸的(多个)通路的中间端部
741第四金属层/第二导电极板
761从第一金属层到第二金属层的RL的第一通路部分
772从第四金属层经过第三金属层到第二金属层的RL的第二通路部分
773从第四金属层延伸的第一通路部分
781第二金属层的RL分段
图8示出了根据本发明的传输线结构。
865从第一金属条延伸的(多个)第一导电延伸
866从第二金属条延伸的(多个)第二导电延伸
884第二金属条
886第一金属条

Claims (29)

1.一种布置芯片上电容器的方法，在芯片的第一平面内的第一导电连接点与芯片的第二平面内的第二导电连接点之间形成电容，其特征在于：该方法包括从第一导电点向着第二平面到达第三平面形成至少一个第一类型的导电延伸；以及从第二导电连接点向着第一平面到达第四平面形成至少一个第二类型的导电延伸，该第四平面位于第一平面和第二平面之间，且该第三平面位于第四平面和第二平面之间；且其特征在于：第一导电延伸通过电介质与第二导电延伸隔离，使得能够在所述延伸之间形成电场。
2.根据权利要求1的方法，其特征在于：该方法进一步包含形成多个第一类型导电延伸。
3.根据权利要求1或2的方法，其特征在于：该方法进一步包含形成多个第二类型导电延伸。
4.根据权利要求1至3中任意一个的方法，其特征在于：第一平面为第一金属层的一侧，第二平面为第二金属层的一侧，第一和第二金属层为不同的金属层。
5.根据权利要求4的方法，其特征在于：第三和第四平面为第三金属层的不同侧。
6.根据权利要求4的方法，其特征在于：第三平面为第三金属层的一侧，第四平面为第四金属层的一侧，第三和第四金属层为不同的金属层。
7.根据权利要求1至6中任意一个的方法，其特征在于该方法进一步包括：使第一类型的该导电延伸或多个导电延伸起始于一金属层中，且使第一类型的该导电延伸或多个导电延伸终止于一金属层中。
8.根据权利要求7的方法，其特征在于：该方法进一步包含使第一类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
9.根据权利要求1至8中任意一个的方法，其特征在于该方法进一步包括：使第二类型的该导电延伸或多个导电延伸起始于一金属层中，且使第二类型的该导电延伸或多个导电延伸终止于一金属层中。
10.根据权利要求9的方法，其特征在于：该方法进一步包含使第二类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
11.根据权利要求1至10中任意一个的方法，其特征在于：该方法进一步包含延伸该芯片的第一平面内的第一导电连接点以包含导电极板。
12.根据权利要求1至11中任意一个的方法，其特征在于：该方法进一步包含延伸该芯片的第二平面内的第二导电连接点以包含导电极板。
13.一种形成芯片上谐振电路的方法，其特征在于：该方法包含根据权利要求1至12中任意一个布置一个或多个电容器以及布置至少一个其它无源元件，从而形成谐振电路。
14.一种形成芯片上传输线的方法，其特征在于：该方法包含在传输线中根据权利要求1至12中任意一个布置一个或多个电容器。
15.一种芯片上电容器，具有芯片的第一平面内的第一导电连接点与芯片的第二平面内的第二导电连接点之间的电容，其特征在于：该芯片上电容器包含从第一导电点向着第二平面到达第三平面的至少一个第一类型导电延伸，并包含从第二导电连接点向着第一平面到达第四平面的至少一个第二类型导电延伸，该第四平面位于第一平面和第二平面之间，第三平面位于第四平面和第二平面之间；且其特征在于：第一导电延伸通过电介质与第二导电延伸隔离，使得能够在这些延伸之间形成电场。
16.根据权利要求15的芯片上电容器，其特征在于：该芯片上电容器进一步包含多个第一类型导电延伸。
17.根据权利要求15或16的芯片上电容器，其特征在于：该芯片上电容器进一步包含多个第二类型导电延伸。
18.根据权利要求15至17中任意一个的芯片上电容器，其特征在于：第一平面为第一金属层的一侧，第二平面为第二金属层的一侧，第一和第二金属层为不同的金属层。
19.根据权利要求18的芯片上电容器，其特征在于：第三和第四平面为第三金属层的不同侧。
20.根据权利要求18的芯片上电容器，其特征在于：第三平面为第三金属层的一侧，第四平面为第四金属层的一侧，第三和第四金属层为不同的金属层。
21.根据权利要求15至20中任意一个的芯片上电容器，其特征在于：第一类型的该导电延伸或多个导电延伸起始于一金属层中且终止于一金属层中。
22.根据权利要求21的芯片上电容器，其特征在于：第一类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
23.根据权利要求15至22中任意一个的芯片上电容器，其特征在于：第二类型的该导电延伸或导电延伸起始于一金属层中且终止于一金属层中。
24.根据权利要求23的芯片上电容器，其特征在于：第二类型的该导电延伸或多个导电延伸延伸穿过至少一个另外的金属层。
25.根据权利要求15至24中任意一个的芯片上电容器，其特征在于：该芯片的第一平面内的第一导电连接点包含导电极板。
26.根据权利要求15至24中任意一个的芯片上电容器，其特征在于：该芯片的第二平面内的第二导电连接点包含导电极板。
27.一种芯片上谐振电路，其特征在于：该谐振多路包含根据权利要求15至26中任意一个的一个或多个电容器。
28.一种芯片上传输线，其特征在于：该传输线包含根据权利要求15至26中任意一个的一个或多个电容器。
29.诸如谐振器、匹配网络、或功率分配器的基于传输线的元件，其特征在于：该基于传输线的元件包含根据权利要求28的传输线。
CNA2003801108988A 2003-12-23 2003-12-23 电容器 Pending CN1886833A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2003/002068 WO2005062355A1 (en) 2003-12-23 2003-12-23 Capacitor

Publications (1)

Publication Number Publication Date
CN1886833A true CN1886833A (zh) 2006-12-27

Family

ID=34709478

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801108988A Pending CN1886833A (zh) 2003-12-23 2003-12-23 电容器

Country Status (7)

Country Link
US (1) US20070217122A1 (zh)
EP (1) EP1704583A1 (zh)
JP (1) JP2007521638A (zh)
CN (1) CN1886833A (zh)
AU (1) AU2003290486A1 (zh)
CA (1) CA2550882A1 (zh)
WO (1) WO2005062355A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250248A (zh) * 2010-12-20 2013-08-14 意法半导体股份有限公司 具有电容功能的用于集成电路的连接结构
CN105552060A (zh) * 2014-10-27 2016-05-04 瑞萨电子株式会社 半导体器件
CN112768607A (zh) * 2020-12-31 2021-05-07 上海交通大学 一种高密度mom电容器结构及其设计方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777668B2 (ja) * 2005-02-15 2011-09-21 パナソニック株式会社 Ｍｉｍ型容量素子
WO2007010768A1 (ja) * 2005-07-15 2007-01-25 Murata Manufacturing Co., Ltd. コンデンサおよびその製造方法
TWI269321B (en) * 2005-07-27 2006-12-21 Ind Tech Res Inst Symmetrical capacitor
JP2007066984A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶素子およびそれを用いた不揮発性半導体記憶装置
JP2007081132A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体集積回路
DE102005046734B4 (de) * 2005-09-29 2011-06-16 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
TWI321842B (en) 2006-12-05 2010-03-11 Via Tech Inc Capacitor structure for integrated circuit
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
TWI382433B (zh) * 2007-10-16 2013-01-11 Ind Tech Res Inst 提升自振頻率之電容結構
US7960811B2 (en) * 2008-03-31 2011-06-14 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8748257B2 (en) 2008-03-31 2014-06-10 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20090251848A1 (en) * 2008-04-04 2009-10-08 International Business Machines Corporation Design structure for metal-insulator-metal capacitor using via as top plate and method for forming
WO2011077918A1 (ja) * 2009-12-24 2011-06-30 株式会社村田製作所 回路モジュール
JP6517629B2 (ja) * 2015-08-20 2019-05-22 株式会社東芝 平面型アンテナ装置
WO2020168453A1 (en) * 2019-02-18 2020-08-27 Yangtze Memory Technologies Co., Ltd. Novel capacitor structure and method of forming the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
JP4446525B2 (ja) * 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
WO2001059843A1 (en) * 2000-02-10 2001-08-16 Conexant Systems, Inc. An improved capacitor in semiconductor chips
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
US20030234415A1 (en) * 2002-06-24 2003-12-25 Hwey-Ching Chien Scalable three-dimensional fringe capacitor with stacked via
JP2004095754A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp キャパシタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250248A (zh) * 2010-12-20 2013-08-14 意法半导体股份有限公司 具有电容功能的用于集成电路的连接结构
US9257499B2 (en) 2010-12-20 2016-02-09 Stmicroelectronics S.R.L. Connection structure for an integrated circuit with capacitive function
CN103250248B (zh) * 2010-12-20 2017-04-19 意法半导体股份有限公司 具有电容功能的用于集成电路的连接结构
CN105552060A (zh) * 2014-10-27 2016-05-04 瑞萨电子株式会社 半导体器件
CN112768607A (zh) * 2020-12-31 2021-05-07 上海交通大学 一种高密度mom电容器结构及其设计方法

Also Published As

Publication number Publication date
JP2007521638A (ja) 2007-08-02
WO2005062355A1 (en) 2005-07-07
CA2550882A1 (en) 2005-07-07
EP1704583A1 (en) 2006-09-27
AU2003290486A1 (en) 2005-07-14
AU2003290486A8 (en) 2005-07-14
US20070217122A1 (en) 2007-09-20
WO2005062355A8 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
CN1886833A (zh) 电容器
CN1263193C (zh) 叠层介电滤波器
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1890854A (zh) 内屏蔽式能量调节装置
CN1217403C (zh) 多层配线装置和配线方法以及配线特性分析和预测方法
CN100347857C (zh) 功率半导体装置
CN1244969C (zh) 高频电路元件及高频电路模块
CN1914797A (zh) 噪声滤波器和噪声滤波器阵列
CN101055802A (zh) 积层电容器
CN1720659A (zh) 声表面波分波器
CN1595799A (zh) 薄膜体声波谐振器以及制造该谐振器滤波器，复合电子元器件和通信器件的方法
CN1805087A (zh) 叠层电容器和叠层电容器的等效串联电阻调整方法
CN1905362A (zh) 电涌吸收元件和电涌吸收电路
CN1882218A (zh) 具有复合介质的基板及其所组成的多层基板
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1993783A (zh) 多层电容器及其安装结构
CN1841737A (zh) 半导体器件及其制造方法
CN1653850A (zh) 电容传感器
CN1538468A (zh) 叠层陶瓷电容器、叠层陶瓷电容器的安装结构及电容器组件
CN1722414A (zh) 半导体器件及其制造方法
CN1967750A (zh) 多层芯片电容器
CN1645640A (zh) 复合压电元件、以及使用该元件的滤波器、双工器和通讯设备
CN1481189A (zh) 高频器件
CN1898998A (zh) 冷阴极管点亮装置
CN101043032A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication