KR100958955B1 - 측면에 갭 전극을 갖는 어레이형 서지 흡수기 - Google Patents

측면에 갭 전극을 갖는 어레이형 서지 흡수기 Download PDF

Info

Publication number
KR100958955B1
KR100958955B1 KR1020080006801A KR20080006801A KR100958955B1 KR 100958955 B1 KR100958955 B1 KR 100958955B1 KR 1020080006801 A KR1020080006801 A KR 1020080006801A KR 20080006801 A KR20080006801 A KR 20080006801A KR 100958955 B1 KR100958955 B1 KR 100958955B1
Authority
KR
South Korea
Prior art keywords
gap
electrode
exposed
electrodes
surge absorber
Prior art date
Application number
KR1020080006801A
Other languages
English (en)
Other versions
KR20090080824A (ko
Inventor
류재수
이재욱
임병국
주현태
황윤호
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020080006801A priority Critical patent/KR100958955B1/ko
Priority to PCT/KR2008/005014 priority patent/WO2009028865A2/en
Priority to US12/675,721 priority patent/US20100254061A1/en
Publication of KR20090080824A publication Critical patent/KR20090080824A/ko
Application granted granted Critical
Publication of KR100958955B1 publication Critical patent/KR100958955B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C8/00Non-adjustable resistors consisting of loose powdered or granular conducting, or powdered or granular semi-conducting material
    • H01C8/04Overvoltage protection resistors; Arresters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/02Details

Abstract

측면에 갭 전극을 형성하여 균일한 갭 구현이 용이하고 동작특성이 양호하도록 한 어레이형 서지 흡수기를 개시한다. 개시된 어레이형 서지 흡수기는 소체 내부에 형성되되 제 1내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고 제 1갭 전극을 형성하는 타단이 소체의 측면으로 노출되는 복수의 제 1전극 패턴; 소체의 내부에 형성되되 제 2내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고 제 2갭 전극을 형성하는 타단이 제 1갭 전극과 중첩되도록 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및 노출된 제 1갭 전극과 제 2갭 전극을 덮는 방전매체를 포함한다.

Description

측면에 갭 전극을 갖는 어레이형 서지 흡수기{Array type surge absorber with gap electrode to the sides}
본 발명은 측면에 갭 전극을 갖는 어레이형 서지 흡수기에 관한 것으로, 보다 상세하게는 서지 전압 또는 서지 전류의 차단이 가능하도록 한 측면에 갭 전극을 갖는 어레이형 서지 흡수기에 관한 것이다.
통상적으로, 서지 흡수기(ESD 서프레서(Suppressor)라고도 함)는 양 극판 사이에 소정의 빈 공간(방전 공간)을 배치하여 비교적 에너지가 큰 서지 전압이나 서지 전류를 차단한다.
도 1은 종래의 서지 흡수기의 일 예를 나타낸 단면도이다. 도 1의 서지 흡수기는 소체(10); 소체(10)의 상면에 형성된 갭 전극(12a, 12b); 갭 전극(12a)과 갭 전극(12b) 사이의 갭(gap)(방전공간이라고 할 수 있음)에 충전되는 방전매체(14); 및 소체(10)의 양측면에 형성되되 갭 전극(12a, 12b)의 일단과 연결된 전극(16a, 16b)을 포함한다.
소체(10)는 알루미나 등을 주성분으로 하는 복수의 세라믹 시트 또는 바리스터 시트, LTCC 등으로 구성된다. 갭 전극(12a, 12b)은 소체(10)의 최상위 세라믹 시트(즉, 도시하지 않은 보호층을 제외한 경우임)위에 스퍼터링 등에 의해 소정의 패턴으로 형성된다. 즉, 도 1에서는 박막 공정에 의해 갭 전극(12a, 12b)이 형성되고, 갭 전극(12a, 12b)에 의해 갭(gap)이 형성된다.
방전매체(14)는 Al, Ag, Pt 등의 금속물질과 Al2O3, SiO2 의 절연체 및 에폭시(또는 실리콘)가 혼합되어 이루어진다. 방전매체(14)는 갭 전극(12a)과 갭 전극(12b) 사이의 갭에만 충전되어도 되고, 도 1에서와 같이 갭 전극(12a)과 갭 전극(12b) 사이의 갭 뿐만 아니라 그 주변으로까지 형성되어도 된다.
도 1에서는 박막 형성 공정을 이용하여 갭 전극(12a, 12b)을 형성시켰다. 도 1의 소체(10)는 소성을 하게 되면 수축하기 때문에 수축률을 정확히 고려하여 갭 전극(12a, 12b)을 형성하여야 만이 갭 전극(12a, 12b)간의 갭을 원하는 수치로 할 수 있다. 그런데, 소체(10)의 수축률을 정확히 고려하기 어려운 실정이고 갭 전극(12a, 12b)의 수축률도 고려해야 되므로, 박막 형성 공정으로 형성시킨 갭 전극(12a, 12b)으로는 원하는 갭(예컨대, 대략 10um 정도)을 얻기가 매우 어렵다.
갭 전극(12a, 12b) 및 방전매체(14)가 소체(10)의 상면에 노출되어 있기 때문에 갭 전극(12a, 12b) 및 방전매체(14)를 보호하기 위해 별도의 보호층(더미 시트 또는 오버글레이징층)(도시 생략)을 추가로 형성시키는 공정이 필요하다.
도 1의 서지 흡수기는 소체(10)를 소성한 이후에 갭 전극(12a, 12b)을 형성하고서 재차 열처리를 행하는 공정으로 제조된다. 즉, 도 1에서는 갭 전극(12a, 12b)과 소체(10)와의 동시소성을 수행하지 못한다.
도 2는 종래의 서지 흡수기의 다른 예를 나타낸 단면도이다. 도 2에서는 대부분의 구성요소가 도 1과 대동소이하고, 방전매체(24)가 소체(20)의 내부에 내장된 것이 차이난다. 도 2의 구성요소에 대한 참조부호가 도 1에서의 참조부호와 다르지만 동종업계에 종사하는 자라면 대응되는 구성요소를 쉽게 파악할 수 있다.
도 2에서는 상하로 대향되게 배치된 갭 전극(22a)과 갭 전극(22b) 사이의 일정 부분(방전 공간)에 방전매체(24)를 충전시켰다.
도 2의 소체(20)는 알루미나 등을 주성분으로 하는 복수의 세라믹 시트 또는 바리스터 시트, LTCC 등으로 구성된다. 도 2에서의 방전매체(24)는 Ru, Pt 등의 금속물질과 Al2O3, SiO2 의 절연체 및 유리가 혼합되어 이루어진다.
도 2는 구조상 소체(20)와 갭 전극(22a, 22b)이 동시소성된다. 이로 인해 도 1에 비해 제조공정이 간단하다.
도 2의 경우에는 동시소성시 방전매체(24)에 포함되어 있는 솔벤트 등이 기화하게 된다. 기화되어 소체(20)의 외부로 나오기까지의 기화물질이 소체(20)에 악영향을 끼친다. 예를 들어, 기화되는 솔벤트 등으로 인해 갭 전극(22a, 22b)과 방전매체(24) 사이의 계면에서 박리현상(균열, 미부착성 등)이 발생한다. 기화되는 솔벤트 등으로 인해 동시소성중에 소체(20)가 비틀려지기도 한다. 따라서, 도 2의 구조는 동시소성하게 되면 내충격성이 약할 뿐만 아니라 제품 양산율에도 문제가 발생하게 된다.
또한, 도 2의 경우는 방전매체(24)가 소체(20)의 내부에 있고 동시소성 공법 을 이용하므로 고온의 소성온도에서 버틸 수 있는 방전물질을 사용해야 한다. 즉, 도 2의 구조에서는 방전매체(24)의 선정에 한정이 있다.
이러한 문제들로 인해 도 2의 구조는 소체와 갭의 형성이 제대로 되지 않고, 방전매체(24)의 소성후 상태가 불량하게 되는 문제가 발생한다.
한편, 데이터를 고속으로 전송하는 복수의 데이터 라인으로 이루어진 고속 라인에는 외부로부터 인입되거나 내부에서 발생되는 ESD 또는 서지로부터의 영향을 줄이기 위한 소자를 설치한다. 이 경우, 도 1 또는 도 2의 서지 흡수기(이 경우에는 데이터 라인의 수에 따라 갭의 수가 달라짐; 어레이형 서지 흡수기)를 데이터 라인과 연결시킨다.
비록, 도 1 또는 도 2의 서지 흡수기를 응용한 어레이형 서지 흡수기를 데이터 라인에 연결시켰다고 하더라도, 상술한 설명에서와 같이 종래의 서지 흡수기가 갖는 문제점으로 인해 정확한 성능을 발휘하지 못하게 된다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 측면에 갭 전극을 형성하여 균일한 갭 구현이 용이하고 동작특성이 양호하도록 한 어레이형 서지 흡수기를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 어레이형 서지 흡수기는, 소체 내부에 형성되되 제 1내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고 제 1갭 전극을 형성하는 타단이 소체의 측면으로 노출되는 복수의 제 1전극 패턴; 소체의 내부에 형성되되 제 2내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고 제 2갭 전극을 형성하는 타단이 제 1갭 전극과 중첩되도록 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및 노출된 제 1갭 전극과 제 2갭 전극을 덮는 방전매체를 포함한다.
제 1내부 전극을 형성하는 일단이 노출되는 소체의 측면과 제 2내부 전극을 형성하는 타단이 노출되는 소체의 측면은 상호 대향된다.
제 1갭 전극과 제 2갭 전극의 타단이 노출되는 소체의 측면은 제 1내부 전극과 제 2내부 전극이 노출되는 소체의 측면과 다르다.
본 발명의 다른 실시예에 따른 어레이형 서지 흡수기는 복수의 시트가 적층 된 소체를 포함하는 어레이형 서지 흡수기로서,
소체의 내부에 형성되되, 소체의 제 1외측면의 복수의 외부 단자에 일단이 각각 연결된 복수의 제 1내부 전극; 소체의 내부에 형성되되, 제 1외측면과 대향되는 소체의 제 2외측면의 복수의 외부 단자에 일단이 각각 연결된 복수의 제 2내부 전극; 소체의 내부에 형성되되, 일단이 소체의 제 3외측면으로 각각 노출되고 복수의 제 1내부 전극의 각각에 연결된 복수의 제 1갭 전극; 소체의 내부에 형성되되, 일단이 복수의 제 1갭 전극과 일대일로 중첩되게 소체의 제 3외측면으로 각각 노출되고 복수의 제 2내부 전극의 각각에 연결된 복수의 제 2갭 전극; 및 노출된 복수의 제 1 및 제 2갭 전극에 의해 형성되는 각각의 갭에 채워지는 방전매체를 포함한다.
복수의 제 1내부 전극과 복수의 제 1갭 전극은 제 1시트에 형성되고, 복수의 제 2내부 전극과 복수의 제 2갭 전극은 제 2시트에 형성된다.
제 3외측면은 소체의 폭방향의 양 외측면이고, 제 3외측면에서 중첩되는 제 1갭 전극과 제 2갭 전극은 한 쌍 이상이다.
본 발명의 또 다른 실시예에 따른 어레이형 서지 흡수기는, 소체의 내부에 형성되되 제 1내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고 제 2내부 전극을 형성하는 다른 단이 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 1갭 전극을 형성하는 또 다른 단이 소체의 측면으로 노출되는 복수의 제 1전극 패턴; 소체의 내부에 형성되되, 제 3내부 전극을 형성하는 일단이 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2갭 전극을 형성하는 타단이 제 1갭 전극과 중첩되도록 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및 노출된 제 1갭 전극과 제 2갭 전극을 덮는 방전매체를 포함한다.
제 1내부 전극을 형성하는 일단이 노출되는 소체의 측면과 제 2내부 전극을 형성하는 다른 단이 노출되는 소체의 측면은 상호 대향된다.
제 1갭 전극과 제 2갭 전극이 노출되는 소체의 측면은 제 1내부 전극과 제 2내부 전극이 노출되는 소체의 측면과 다르다. 이 경우, 제 3내부 전극을 형성하는 일단이 노출되는 소체의 측면은 제 1내부 전극이 노출되는 소체의 측면과 제 2내부 전극이 노출되는 소체의 측면중에서 적어도 하나의 측면이다.
제 1갭 전극과 제 2갭 전극이 노출되는 소체의 측면은 제 1내부 전극과 제 2내부 전극이 노출되는 소체의 측면과 동일하다. 이 경우, 제 3내부 전극을 형성하는 일단이 노출되는 소체의 측면은 제 1내부 전극과 제 2내부 전극이 노출되는 소체의 측면과 다르다.
본 발명의 다른 실시예에 따른 어레이형 서지 흡수기는, 복수의 시트가 적층된 소체를 포함하는 어레이 형 서지 흡수기로서,
소체의 내부에 형성되되, 소체의 대향되는 양 외측면의 복수의 제 1 및 제 2외부 단자에 일단이 연결되고 서로 대향되는 전극끼리 연결된 복수의 제 1 및 제 2내부 전극; 소체의 내부에 형성되되, 연결된 제 1 및 제 2내부 전극에 각각 연결되고 일단이 소체의 외측면으로 노출된 복수의 제 1갭 전극; 소체의 내부에 형성되 되, 일단이 복수의 제 1갭 전극의 각각의 일단과 중첩되게 소체의 외측면으로 노출된 복수의 제 2갭 전극; 및 소체의 내부에 형성되되, 제 1 및 제 2내부 전극과 이격되어 소체의 외측면의 제 3외부 단자에 연결되고, 복수의 제 2갭 전극과 연결된 제 3내부 전극; 및 노출된 복수의 제 1 및 제 2갭 전극에 의해 형성되는 각각의 갭에 채워지는 방전매체를 포함한다.
복수의 제 1 및 제 2내부 전극과 복수의 제 1갭 전극은 제 1시트에 형성된다.
복수의 제 1 및 제 2내부 전극과 복수의 제 1갭 전극은 각각 하나씩 서로 연결되되, 알파벳 대문자 와이(Y)자 형상으로 연결된다.
복수의 제 1갭 전극의 각각의 일단이 소체의 폭방향의 외측면으로 노출된다.
복수의 제 2갭 전극과 제 3내부 전극은 제 2시트에 형성된다.
복수의 제 2갭 전극과 제 3내부 전극은 십자 형상으로 상호 연결된다.
복수의 제 1 및 제 2내부 전극과 복수의 제 1갭 전극은 각각 하나씩 서로 연결되되, 시옷(ㅅ)자 형상 또는 알파벳 소문자 와이(y)자 형상으로 연결된다.
복수의 제 1갭 전극의 각각의 일단이 소체의 길이방향의 외측면으로 노출된다.
제 3내부 전극은 공통 접지 전극으로 구성된다.
이러한 구성의 본 발명에 따르면 하기와 같은 효과가 있다.
청구항 1의 경우, 소체의 측면에 방전을 위한 갭 전극을 형성시킨 어레이형 서지 흡수기를 제공하게 된다. 제 1 및 제 2갭 전극간의 갭을 시트의 두께로 조절하게 되므로 종래와 비교하여 볼 때 균일한 갭 구현이 쉽게 이루어진다. 갭 전극을 소체의 측면으로 노출시킴으로써 동시소성시 방전매체에서의 기화 성분으로 인한 소체의 열화를 해소시킨다. 이로 인해 동작특성이 양호하게 된다.
청구항 2의 경우, 2채널, 4채널 등과 같이 복수의 채널로 어레이된 서지 흡수기를 제공하게 된다.
청구항 3의 경우, 갭 전극이 노출되는 측면을 내부 전극이 형성되는 측면과 다르게 하여 소체의 여유공간을 최대한 이용한 복수의 채널의 어레이형 서지 흡수기를 제공하게 된다.
청구항 4의 경우, 복수의 채널(예컨대, 2채널, 4채널 등)로 어레이된 서지 흡수기의 구현이 이루어진다. 제 1 및 제 2갭 전극간의 갭을 시트의 두께로 조절하게 되므로 종래와 비교하여 볼 때 균일한 갭 구현이 쉽게 이루어진다. 복수의 채널로 어레이된 서지 흡수기에서의 갭 전극과 소체와의 동시소성이 가능하게 된다. 갭 전극과 소체와의 동시소성 이후에 방전매체를 경화시키면 되므로 종래와 비교하여 볼 때 방전매체의 재료 선정을 한정할 필요가 없을 뿐만 아니라 동시소성시 방전매체에서의 기화 성분으로 인한 소체의 열화를 해소시킨다. 이로 인해 동작특성이 양호하게 된다.
청구항 5의 경우는 복수 채널로 어레이된 서지 흡수기의 제조에 필요한 시트의 수를 최소화시킬 수 있게 된다.
청구항 6의 경우, 소체의 폭방향의 양 외측면에서 중첩되는 제 1갭 전극과 제 2갭 전극을 한 쌍으로 하면 2채널의 어레이형 서지 흡수기를 구현하게 되고, 소체의 폭방향의 양 외측면에서 중첩되는 제 1갭 전극과 제 2갭 전극을 각각 두 쌍으로 하면 4채널의 어레이형 서지 흡수기를 구현하게 된다.
청구항 7 및 청구항 8의 경우, 소체의 측면에 방전을 위한 갭 전극을 형성시킨 3단자(입력, 출력, 접지) 어레이형 서지 흡수기를 제공하게 된다. 제 1 및 제 2갭 전극간의 갭을 시트의 두께로 조절하게 되므로 종래와 비교하여 볼 때 균일한 갭 구현이 쉽게 이루어진다. 갭 전극을 소체의 측면으로 노출시킴으로써 동시소성시 방전매체에서의 기화 성분으로 인한 소체의 열화를 해소시킨다. 이로 인해 동작특성이 양호하게 된다.
청구항 9 및 청구항 10의 경우, 갭 전극을 제 1 및 제 2내부 전극이 노출되는 측면과 다르게 하고 제 3내부 전극(공통 접지 전극으로 사용)을 제 1 및 제 3내부 전극이 노출되는 측면중 어느 한 측면으로 하는 3단자 어레이형 서지 흡수기를 구현하게 된다.
청구항 11 및 청구항 12의 경우, 갭 전극을 제 1 및 제 2내부 전극이 노출되는 측면과 동일하게 하고 제 3내부 전극(공통 접지 전극으로 사용)을 제 1 및 제 3내부 전극이 노출되는 측면과 다른 측면으로 하는 3단자 어레이형 서지 흡수기를 구현하게 된다.
청구항 13의 경우, 3단자(입력, 출력, 접지) 어레이형 서지 흡수기를 구현하게 된다. 제 1 및 제 2갭 전극간의 갭을 시트의 두께로 조절하게 되므로 종래와 비교하여 볼 때 균일한 갭 구현이 쉽게 이루어진다. 3단자 어레이형 서지 흡수기에서 의 갭 전극과 소체와의 동시소성이 가능하게 된다. 갭 전극과 소체와의 동시소성 이후에 방전매체를 경화시키면 되므로 종래와 비교하여 볼 때 방전매체의 재료 선정을 한정할 필요가 없을 뿐만 아니라 동시소성시 방전매체에서의 기화 성분으로 인한 소체의 열화를 해소시킨다. 이로 인해, 동작특성이 양호하게 된다.
청구항 14의 경우는 3단자 어레이형 서지 흡수기의 제조에 필요한 시트의 수를 최소화시킬 수 있게 된다.
청구항 15의 경우, 전극 패턴의 형상을 알파벳 대문자 와이(Y)자 형상으로 함에 의해 제 1 및 제 2갭 전극간의 중첩되는 면적을 최소화시키게 되고 그로 인해 중첩되는 면적에서의 캐패시턴스를 작게 하게 된다. 이는 로우(low) 캐패시턴스를 갖는 3단자 어레이형 서지 흡수기의 구현이 가능하여 고속 라인에서 신호의 지연 및 왜곡 등을 없애주게 된다.
청구항 16에 의한 3단자 어레이형 서지 흡수기는 갭이 소체의 폭방향의 외측면에 있어야 하는 경우에 효과적으로 사용된다.
청구항 17의 경우는 3단자 어레이형 서지 흡수기의 제조에 필요한 시트의 수를 최소화시킬 수 있게 된다.
청구항 18의 경우는 방전을 위한 갭이 소체의 폭방향의 외측면에 있고 접지가 소체(소체)의 길이방향의 외측면에 있어야 하는 경우에 효과적으로 사용된다. 또한, 시트에 복수의 제 2갭 전극과 제 3내부 전극의 인쇄를 간편하게 할 수 있다.
청구항 19는 청구항 14에서의 전극 패턴의 형상과 다른 형상도 가능함을 의미한다. 청구항 19는 전극 패턴의 형상을 시옷(ㅅ)자 형상 또는 알파벳 소문자 와 이(y)자 형상으로 함에 의해 제 1 및 제 2갭 전극간의 중첩되는 면적을 최소화시키게 되고 그로 인해 중첩되는 면적에서의 캐패시턴스를 작게 하게 된다. 이는 로우(low) 캐패시턴스를 갖는 3단자 어레이형 서지 흡수기의 구현이 가능하여 고속 라인에서 신호의 지연 및 왜곡 등을 없애주게 된다.
청구항 20의 경우, 방전을 위한 갭이 소체의 길이방향의 외측면에 있어야 하는 3단자 어레이형 서지 흡수기의 구현에 매우 효과적이다.
청구항 21의 경우는 3단자 어레이형 서지 흡수기의 제조에 필요한 시트의 수를 최소화시킬 수 있게 된다.
청구항 22의 경우, 방전을 위한 갭이 소체의 길이방향의 외측면에 있고 접지가 소체의 폭방향의 외측면에 있어야 하는 3단자 어레이형 서지 흡수기의 구현에 매우 효과적이다. 또한, 시트에 복수의 제 2갭 전극과 제 3내부 전극의 인쇄를 간편하게 할 수 있다
청구항 23의 경우, 제 3내부 전극을 공통 접지 전극으로 사용함으로써 3단자 어레이형 서지 흡수기가 2채널, 4채널 등의 어레이형 서지 흡수기에 비해 배선이 용이하게 되는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 어레이형 서지 흡수기에 대하여 설명하면 다음과 같다.
(제 1실시예)
도 3은 본 발명의 제 1실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다. 제 1실시예의 어레이형 서지 흡수기는 2채널 어레이형 서지 흡수기를 나타낸다.
도 3의 어레이형 서지 흡수기는 두 개의 외부 단자(30a, 32a; 제 1외부 단자)가 해당 소체의 길이방향의 제 1외측면에 형성된다. 소체의 길이방향의 제 2외측면(즉, 길이방향의 제 1외측면과 대향되는 면)에는 두 개의 외부 단자(30b, 32b; 제 2외부 단자)가 형성된다. 소체의 폭방향의 양 외측면에는 해당 외측면으로 노출된 제 1갭 전극(도시 생략)과 제 2갭 전극(도시 생략) 사이의 갭을 덮는 방전매체(34)가 피착된다. 도 3에서는 방전매체(34)의 존재 및 위치를 보다 잘 이해할 수 있도록 하기 위해 두께를 다소 과장되게 도시하였다.
도 4는 도 3의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다. 이하의 설명에 의해 제 1실시예의 어레이형 서지 흡수기의 구조를 보다 정확히 이해할 수 있게 된다.
소체(적층체라고도 함)를 구성할 복수의 성형 시트를 제조하기 위해 슬러리를 제조한다. 예를 들어, 유전율이 대략 10 이하인 저유전율을 갖는 유전체 재료(예컨대, 알루미나, 붕규산 유리 계통)에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 상기에서 예시된 수치들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다.
이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께(예컨대, 15um정도)의 그린 시트를 제조한다. 제조된 그린 시트를 원하는 길이 단위로 절단하여 복수개의 성형 시트(40, 42, 44, 46)를 만든다. 청구범위에 기재된 시트는 성형 시트를 의미하는 것으로 보면 된다. 한편, 그린 시트의 두께를 15um정도로 하는 것은 추후의 적층, 압착, 소성 공정에서의 수축을 고려한 것이다. 추후의 적층, 압착, 소성 공정을 거치게 되면 하나의 성형 시트의 두께가 대략 10um정도가 된다. 이렇게 하면 기존의 인쇄방식(도 1)에 비해 갭 전극간의 갭(상하간의 갭)을 대략 10um정도로 쉽게 조절할 수 있게 된다.
이후, 도 4의 (a)에서와 같이, 성형 시트(44)에 제 1내부 전극(45b, 47b)과 제 1갭 전극(45a, 47a)이 일대일로 일체로 된 전극 패턴(45, 47)을 인쇄한다. 성형 시트(42)에 제 2내부 전극(41b, 43b)과 제 2갭 전극(41a, 43a)이 일대일로 일체로 된 전극 패턴(41, 43)을 인쇄한다. 전극 패턴(41, 43, 45, 47)은 예를 들어 Ag 분말을 사용한 은 페이스트로 인쇄된다. 성형 시트(44)의 제 1내부 전극(45b)은 해당 시트(44)의 폭방향의 일 외측면으로 노출되는 제 1갭 전극(45a)과 연결되고, 성형 시트(44)의 제 1내부 전극(47b)은 해당 시트(44)의 폭방향의 타 외측면으로 노출되는 제 1갭 전극(47a)과 연결된다. 성형 시트(42)의 제 2내부 전극(41b)은 해당 시 트(42)의 폭방향의 일 외측면으로 노출되는 제 2갭 전극(41a)과 연결되고, 성형 시트(42)의 제 2내부 전극(43b)은 해당 시트(42)의 폭방향의 타 외측면으로 노출되는 제 2갭 전극(43a)과 연결된다.
도 4의 (a)에서는 내부 전극과 갭 전극을 비스듬하게 서로 연결시켰는데, 이는 성형 시트(42, 44)를 적층시켰을 경우 제 1갭 전극과 제 2갭 전극간의 중첩 영역을 최소화시키기 위해서이다. 즉, 제 1갭 전극과 제 2갭 전극간의 중첩 영역의 최소화로 인해 로우(low) 캐패시턴스의 구현이 가능하여 고속 라인에 적용시켰을 경우 신호의 지연 및 왜곡 등을 없애주게 된다.
도 4의 (a)에서는 하나의 성형 시트(44)에 두 개의 제 1갭 전극(45a, 47a)을 형성시키고, 하나의 성형 시트(42)에 두 개의 제 2갭 전극(41a, 43a)을 형성시켰다. 이는 성형 시트의 수를 최소화시킨 2채널의 어레이형 서지 흡수기를 구현하기 위함이다. 예를 들어, 각각의 성형 시트(42, 44)에 하나의 제 1내부 전극과 하나의 갭 전극을 형성시킬 수도 있으나, 이와 같이 하면 성형 시트의 수가 많게 되어 소체(적층체)의 사이즈가 커지게 된다.
이후, 성형 시트(40)를 최하층으로 하여 그 위에 성형 시트(42)를 적층하고 나서 그 위에 성형 시트(44)를 적층한다. 그리고, 성형 시트(44)위에 성형 시트(46)를 적층한다. 성형 시트(46)는 보호 시트의 역할을 한다. 이와 같은 적층에 의해 도 4의 (b)와 같은 소체(48)가 만들어진다. 적층시 대략 500~2000psi의 압력을 사용한다. 적층 이후에 소체(48)를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다.
적층 및 압착에 의해 형성된 소체(48)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다. 즉, 갭 전극(45a, 41a; 47a, 43a)과 소체(48)와의 동시소성이 이루어진다.
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극간의 두께(즉, 제 1갭 전극(45a)과 제 2갭 전극(41a)간의 두께, 제 1갭 전극(47a)과 제 2갭 전극(43a)간의 두께)가 원하는 수치(대략 10um)의 갭으로 된다. 즉, 성형 시트의 두께로 갭 전극의 갭을 조절하므로 기존의 인쇄방식에 비해 훨씬 수월하게 원하는 갭을 구현할 수 있게 된다.
그리고, 갭 전극(45a, 41a; 47a, 43a)이 서로 중첩되게 노출된 측면을 상방향으로 향하도록 소체(48)를 회전시켜서 방전매체(34)를 인쇄한다. 방전매체(34)는 노출된 갭 전극(45a, 41a)과 갭 전극(47a, 43a)에 인쇄된다. 방전매체(34)를 인쇄하면 도 4의 (c)처럼 된다. 방전매체(34)는 예를 들어 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 방전매체(34)는 공기 또는 폴리머이어도 된다. 물론, 갭 전극(45a, 41a; 47a, 43a) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체(34)의 금속물질로 할 수 있다.
인쇄된 방전매체(34)를 열처리하여 소체(48)에 단단히 결합시킨다. 즉, 방전매체(34)를 경화시킨다. 방전매체(34)의 경화가 갭 전극(45a, 41a; 47a, 43a)과 소 체(48)와의 동시소성 이후에 행해지므로 기존의 동시소성공법(도 2)에서의 방전매체에서의 기화성분으로 인한 소체(48)의 열화 문제를 해결할 수 있게 된다. 즉, 갭 전극(45a, 41a; 47a, 43a)과 소체(48)를 동시소성하더라도 방전매체(34)를 소체(48)의 외측면에 형성시키므로 방전매체의 재료 선정을 한정할 필요가 없다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(48) 내부에 형성된 내부 전극(제 1내부 전극(45b, 47b), 제 2내부 전극(41b, 43b))에 연결될 외부 단자(30a, 32a; 30b, 32b)를 소체(48)의 길이방향의 양 외측면부에 형성한다. 즉, 도 4의 (d)처럼, 외부 단자(30a)는 제 1내부 전극(45b)의 노출된 일단과 연결되고, 외부 단자(32a)는 제 1내부 전극(47b)의 노출된 일단과 연결된다. 외부 단자(30b)는 제 2내부 전극(41b)의 노출된 일단과 연결되고, 외부 단자(32b)는 제 2내부 전극(43b)의 노출된 일단과 연결된다.
외부 단자(30a, 32a; 30b, 32b)를 소체(48)에 결합시키기 위해 소정 온도에서 소부한다. 이와 같이 하여 도 3에 도시한 2채널 어레이형 서지 흡수기가 제조된다.
상술한 제 1실시예에서는 방전매체(34)를 인쇄한 후에 외부 단자(30a, 32a; 30b, 32b)를 형성하는 것으로 하였다. 이는 방전매체 경화온도를 외부 단자 소부온도에 비해 높은 것으로 하였을 경우에 해당된다. 만약, 외부 단자 소부온도를 방전매체 경화온도에 비해 높은 것으로 하였을 경우에는 외부 단자를 먼저 형성하는 것이 좋다. 예를 들어, 방전매체를 인쇄한 후에 외부 단자를 소부하였는데, 외부 단 자 소부 온도가 방전매체 경화온도보다 높을 경우에는 경화되어 있던 방전매체의 물성이 변화하기 때문이다.
(제 2실시예)
도 5는 본 발명의 제 2실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다. 제 2실시예는 어레이된 채널의 수를 제 1실시예보다 많게 한 경우이다. 제 2실시예의 어레이형 서지 흡수기는 4채널 어레이형 서지 흡수기를 나타낸다.
도 5의 어레이형 서지 흡수기는 네 개의 외부 단자(50a, 52a, 54a, 56a; 제 1외부 단자)가 해당 소체(소체)의 길이방향의 제 1외측면에 형성된다. 소체(소체)의 길이방향의 제 2외측면(즉, 길이방향의 제 1외측면과 대향되는 면)에는 네 개의 외부 단자(50b, 52b, 54b, 65b; 제 2외부 단자)가 형성된다. 소체(소체)의 폭방향의 양 외측면에는 해당 외측면으로 노출된 제 1갭 전극(도시 생략)과 제 2갭 전극(도시 생략) 사이의 갭을 덮는 방전매체(58)가 피착된다. 도 5에서는 방전매체(58)의 존재 및 위치를 보다 잘 이해할 수 있도록 하기 위해 두께를 다소 과장되게 도시하였다.
도 6은 도 4의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다. 이하의 설명에 의해 제 2실시예의 어레이형 서지 흡수기의 구조를 보다 정확히 이해할 수 있게 된다.
소체(적층체라고도 함)를 구성할 복수의 성형 시트(60, 62, 64, 66, 68, 70, 72)는 앞서 설명한 제 1실시예에서와 같은 공정에 의해 제조된다.
이어, 도 6의 (a)에서와 같이, 성형 시트(70)에 제 1내부 전극(73b, 75b)과 제 1갭 전극(73a, 75a)이 일대일로 일체로 된 전극 패턴(73, 75)을 인쇄한다. 성형 시트(68)에 제 2내부 전극(69b, 71b)과 제 2갭 전극(69a, 71a)이 일대일로 일체로 된 전극 패턴(69, 71)을 인쇄한다. 성형 시트(64)에 제 1내부 전극(65b, 67b)과 제 1갭 전극(65a, 67a)이 일대일로 일체로 된 전극 패턴(65, 67)을 인쇄한다. 성형 시트(62)에 제 2내부 전극(61b, 63b)과 제 2갭 전극(61a, 63a)이 일대일로 일체로 된 전극 패턴(61, 63)을 인쇄한다. 전극 패턴(61, 63, 65, 67, 69, 71, 73, 75)은 예를 들어 Ag 분말을 사용한 은 페이스트로 인쇄된다. 성형 시트(70)의 제 1내부 전극(73b)은 해당 시트(70)의 폭방향의 일 외측면으로 노출되는 제 1갭 전극(73a)과 연결되고, 성형 시트(70)의 제 1내부 전극(75b)은 해당 시트(70)의 폭방향의 타 외측면으로 노출되는 제 1갭 전극(75a)과 연결된다. 성형 시트(68)의 제 2내부 전극(69b)은 해당 시트(68)의 폭방향의 일 외측면으로 노출되는 제 2갭 전극(69a)과 연결되고, 성형 시트(68)의 제 2내부 전극(71b)은 해당 시트(68)의 폭방향의 타 외측면으로 노출되는 제 2갭 전극(71a)과 연결된다. 성형 시트(64)의 제 1내부 전극(65b)은 해당 시트(64)의 폭방향의 일 외측면으로 노출되는 제 1갭 전극(65a)과 연결되고, 성형 시트(64)의 제 1내부 전극(67b)은 해당 시트(64)의 폭방향의 타 외측면으로 노출되는 제 1갭 전극(67a)과 연결된다. 성형 시트(62)의 제 2내부 전극(61b)은 해당 시트(62)의 폭방향의 일 외측면으로 노출되는 제 2갭 전극(61a)과 연결되고, 성형 시트(62)의 제 2내부 전극(63b)은 해당 시트(62)의 폭방향의 타 외측면으로 노출되는 제 2갭 전극(63a)과 연결된다.
도 6의 (a)에서는 내부 전극과 갭 전극을 비스듬하게 서로 연결시켰는데, 이는 성형 시트(60 ~ 72)를 적층시켰을 경우 제 1갭 전극과 제 2갭 전극간의 중첩 영역을 최소화시키기 위해서이다. 즉, 제 1갭 전극과 제 2갭 전극간의 중첩 영역의 최소화로 인해 로우(low) 캐패시턴스의 구현이 가능하여 고속 라인에 적용시켰을 경우 신호의 지연 및 왜곡 등을 없애주게 된다. 도 6의 (a)에서 성형 시트(66)은 더미 시트로 이해함이 바람직하다. 즉, 성형 시트(66)는 성형 시트(64)와 성형 시트(68) 사이에 복수개 개재된다. 성형 시트(66)가 성형 시트(64)와 성형 시트(68)의 중간에 개재됨으로 인해 방전매체(58)가 정확하게 인쇄될 수 있는 공간을 부여한다. 도 6의 (a)에서는 제 1갭 전극(73a)과 제 2갭 전극(69a)이 하나의 쌍을 이루고, 제 1갭 전극(75a)과 제 2갭 전극(71a)이 또 하나의 쌍을 이루며, 제 1갭 전극(65a)과 제 2갭 전극(61a)이 또 하나의 쌍을 이루고, 제 1갭 전극(67a)과 제 2갭 전극(63a)이 또 하나의 쌍을 이룬다. 그리고, 더미 역할을 하는 복수의 성형 시트(66)에 의해 성형 시트(71)와 성형 시트(64)간의 불필요한 캐패시턴스(즉, 상하로 대면하게 형성된 갭 전극간의 캐패시턴스) 발생을 제거한다. 그리하여, 쌍을 이루고 있는 갭 전극간의 갭에서 방전이 일어나도록 한다.
도 6의 (a)에서는 각각의 성형 시트(62, 64, 68, 70)에 두 개의 갭 전극을 상호 반대방향으로 노출되게 형성시켰는데, 이는 앞서 설명한 제 1실시예에서와 같이 성형 시트의 수를 최소화시켜서 소체의 사이즈를 최소화하도록 하기 위함이다.
이후, 성형 시트(60)를 최하층으로 하여 그 위에 성형 시트(62)를 적층하고 나서 그 위에 성형 시트(64)를 적층한다. 그리고, 성형 시트(64)위에 성형 시트(66)를 적층하고 그 위에 성형 시트(68)를 적층한다. 그리고, 성형 시트(68)위에 성형 시트(70)를 적층한 후에 그 위에 성형 시트(72)를 적층한다. 성형 시트(72)는 보호 시트의 역할을 한다. 이와 같은 적층에 의해 도 6의 (b)와 같은 소체(74)가 만들어진다. 적층시 대략 500~2000psi의 압력을 사용한다. 적층 이후에 소체(74)를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다.
적층 및 압착에 의해 형성된 소체(74)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다. 즉, 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a)과 소체(74)와의 동시소성이 이루어진다.
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극간의 두께(즉, 쌍을 이루고 있는 갭 전극간의 두께)가 원하는 수치(대략 10um)의 갭으로 된다. 즉, 성형 시트의 두께로 갭 전극의 갭을 조절하므로 기존의 인쇄방식에 비해 훨씬 수월하게 원하는 갭을 구현할 수 있게 된다.
그리고, 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a)이 중첩되게 노출된 측면을 상방향으로 향하도록 소체(74)를 회전시켜서 방전매체(58)를 인쇄한다. 방전매체(58)는 노출된 갭 전극(73a, 69a), 갭 전극(75a, 71a), 갭 전극(65a, 61a), 및 갭 전극(67a, 63a)에 인쇄된다. 방전매체(58)를 인쇄하면 도 6의 (c)처럼 된다. 방전매체(58)는 예를 들어 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체 (예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 방전매체(58)는 공기 또는 폴리머이어도 된다. 물론, 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체(58)의 금속물질로 할 수 있다. 도 6에서는 소체(74)의 폭방향의 양 외측면으로 노출되는 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a)이 마치 일렬로 배열된 것으로 하였으나, 필요에 따라서는 노출되는 상부의 전극 쌍이 해당 면의 좌측부위에 치우쳐 노출되고 노출되는 하부의 전극 쌍은 해당 면의 우측부위에 치우쳐 노출되는 형태 등으로 하여도 무방하다.
인쇄된 방전매체(58)를 열처리하여 소체(74)에 단단히 결합시킨다. 즉, 방전매체(58)를 경화시킨다. 방전매체(58)의 경화가 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a)과 소체(74)와의 동시소성 이후에 행해지므로 기존의 동시소성공법(도 2)에서의 방전매체에서의 기화성분으로 인한 소체(74)의 열화 문제를 해결할 수 있게 된다. 즉, 갭 전극(73a, 69a; 75a, 71a; 65a, 61a; 67a, 63a)과 소체(74)를 동시소성하더라도 방전매체(58)를 소체(74)의 외측면에 형성시키므로 방전매체의 재료 선정을 한정할 필요가 없다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(74) 내부에 형성된 내부 전극(제 1내부 전극(73b, 75b, 65b, 67b), 제 2내부 전극(69b, 71b, 61b, 63b))에 연결될 외부 단자(50a, 52a, 54a, 56a; 50b, 52b, 54b, 56b)를 소체(74)의 길이방 향의 양 외측면부에 형성한다. 즉, 도 6의 (d)처럼, 외부 단자(50a)는 제 1내부 전극(73b)의 노출된 일단과 연결되고, 외부 단자(56a)는 제 1내부 전극(75b)의 노출된 일단과 연결된다. 외부 단자(52a)는 제 1내부 전극(65b)의 노출된 일단과 연결되고, 외부 단자(54a)는 제 1내부 전극(67b)의 노출된 일단과 연결된다. 외부 단자(50b)는 제 2내부 전극(69b)의 노출된 일단과 연결되고, 외부 단자(56b)는 제 2내부 전극(71b)의 노출된 일단과 연결된다. 외부 단자(52b)는 제 2내부 전극(61b)의 노출된 일단과 연결되고, 외부 단자(54b)는 제 2내부 전극(63b)의 노출된 일단과 연결된다.
외부 단자(50a, 52a, 54a, 56a; 50b, 52b, 54b, 56b)를 소체(74)에 결합시키기 위해 소정 온도에서 소부한다. 이와 같이 하여 도 5에 도시한 4채널 어레이형 서지 흡수기가 제조된다.
상술한 제 2실시예에서는 방전매체(58)를 인쇄한 후에 외부 단자(50a, 52a, 54a, 56a; 50b, 52b, 54b, 56b)를 형성하는 것으로 하였다. 이는 방전매체 경화온도를 외부 단자 소부온도에 비해 높은 것으로 하였을 경우에 해당된다. 만약, 외부 단자 소부온도를 방전매체 경화온도에 비해 높은 것으로 하였을 경우에는 외부 단자를 먼저 형성하는 것이 좋다. 예를 들어, 방전매체를 인쇄한 후에 외부 단자를 소부하였는데, 외부 단자 소부 온도가 방전매체 경화온도보다 높을 경우에는 경화되어 있던 방전매체의 물성이 변화하기 때문이다.
상술한 제 1실시예에서는 2채널 어레이형 서지 흡수기를 나타내고, 상술한 제 2실시예에서는 4채널 어레이형 서지 흡수기를 나타내었는데, 이를 확장하게 되면 6채널, 8채널 등과 같은 어레이형 서지 흡수기의 구현이 충분히 가능하다.
(제 3실시예)
도 7은 본 발명의 제 3실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다. 제 3실시예의 어레이형 서지 흡수기는 하나의 채널별로 입력, 출력, 접지를 갖춘 3단자 어레이형 서지 흡수기를 나타낸다. 도 7에 도시된 어레이형 서지 흡수기는 방전을 위한 갭을 소체의 폭방향의 양 외측면에 형성시키고 접지 단자를 소체의 길이방향의 양 외측면에 형성시켜야 할 경우에 사용된다.
도 7의 어레이형 서지 흡수기는 두 개의 외부 단자(80a, 84a; 제 1외부 단자) 및 한 개의 외부 단자(82a; 제 3외부 단자)(공통 접지 단자로 사용됨)가 해당 소체(소체)의 길이방향의 제 1외측면에 형성된다. 이때, 외부 단자(82a)를 외부 단자(80a)와 외부 단자(84a) 사이에 위치하게 한다. 소체의 길이방향의 제 2외측면(즉, 길이방향의 제 1외측면과 대향되는 면)에는 두 개의 외부 단자(80b, 84b; 제 2외부 단자) 및 한 개의 외부 단자(82b; 제 3외부 단자)(공통 접지 단자로 사용됨)가 형성된다. 이때, 외부 단자(82b)를 외부 단자(80b)와 외부 단자(84b) 사이에 위치하게 한다. 소체의 폭방향의 양 외측면에는 해당 외측면으로 노출된 제 1갭 전극(도시 생략)과 제 2갭 전극(도시 생략) 사이의 갭을 덮는 방전매체(86)가 피착된다. 도 7에서는 방전매체(86)의 존재 및 위치를 보다 잘 이해할 수 있도록 하기 위 해 두께를 다소 과장되게 도시하였다.
도 8은 도 7의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다. 이하의 설명에 의해 제 3실시예의 어레이형 서지 흡수기의 구조를 보다 정확히 이해할 수 있게 된다.
소체(적층체라고도 함)를 구성할 복수의 성형 시트(90, 92, 94, 96)는 앞서 설명한 제 1실시예에서와 같은 공정에 의해 제조된다.
이후, 도 8의 (a)에서와 같이, 성형 시트(94)에 제 1내부 전극(93b, 95b)과 제 2내부 전극(93c, 95c) 및 제 1갭 전극(93a, 95a)이 일대일로 일체로 된 전극 패턴(93, 95)을 인쇄한다. 각각의 전극 패턴(93, 95)은 알파벳 대문자 와이(Y)자 형상으로 인쇄된다. 성형 시트(92)에 제 3내부 전극(91c, 91d)과 제 2갭 전극(91a, 91b)이 일체로 된 전극 패턴(91)을 인쇄한다. 전극 패턴(91)은 십자 형상으로 인쇄된다. 전극 패턴(91, 93, 95)은 예를 들어 Ag 분말을 사용한 은 페이스트로 인쇄된다. 성형 시트(94)의 제 1내부 전극(93b)은 해당 시트(94)의 제 2내부 전극(93c) 및 해당 시트(94)의 폭방향의 일 외측면으로 노출되는 제 1갭 전극(93a)과 연결되고, 성형 시트(94)의 제 1내부 전극(95b)은 해당 시트(94)의 제 2내부 전극(95c) 및 해당 시트(94)의 폭방향의 타 외측면으로 노출되는 제 1갭 전극(95a)과 연결된다. 성형 시트(92)의 제 3내부 전극(91c, 91d; 공통 접지 전극으로 사용됨)은 해당 시트(92)의 길이방향의 일 측면 및 타 측면의 중앙부위에 형성되되 서로 일자로 연결되고, 성형 시트(92)의 제 2갭 전극(91a, 91b)은 해당 시트(92)의 폭방향의 일 측면 및 타 측면의 중앙부위에 형성되되 서로 일자로 연결된다. 즉, 제 3내부 전극(91c, 91d)을 서로 연결시킨 패턴과 제 2갭 전극(91a, 91b)을 서로 연결시킨 패턴은 십자 형상으로 직교하게 된다.
도 8의 (a)에서는 전극 패턴(93, 95)을 알파벳 대문자 와이(Y)자 형상으로 하고, 전극 패턴(91)을 십자 형상으로 하였는데, 이는 성형 시트(92, 94)를 적층시켰을 경우 제 1갭 전극과 제 2갭 전극간의 중첩 영역을 최소화시키기 위해서이다. 즉, 제 1갭 전극과 제 2갭 전극간의 중첩 영역의 최소화로 인해 로우(low) 캐패시턴스의 구현이 가능하여 고속 라인에 적용시켰을 경우 신호의 지연 및 왜곡 등을 없애주게 된다.
도 8의 (a)에서는 하나의 성형 시트(94)에 두 개의 제 1갭 전극(93a, 95a) 및 내부 전극(93b, 95b; 93c, 95c)을 형성시키고, 하나의 성형 시트(92)에 두 개의 제 2갭 전극(91a, 91b) 및 내부 전극(91c, 91d)을 형성시켰다. 이는 성형 시트의 수를 최소화시킨 3단자의 어레이형 서지 흡수기를 구현하기 위함이다.
이후, 성형 시트(90)를 최하층으로 하여 그 위에 성형 시트(92)를 적층하고 나서 그 위에 성형 시트(94)를 적층한다. 그리고, 성형 시트(94)위에 성형 시트(96)를 적층한다. 성형 시트(96)는 보호 시트의 역할을 한다. 이와 같은 적층에 의해 도 8의 (b)와 같은 소체(98)가 형성된다. 적층시 대략 500~2000psi의 압력을 사용한다. 적층 이후에 소체(98)를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다.
적층 및 압착에 의해 형성된 소체(98)에 대해 탈지 및 소성 공정을 실시한 다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다. 즉, 갭 전극(93a, 91a; 95a, 91b)과 소체(98)와의 동시소성이 이루어진다.
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극간의 두께(즉, 제 1갭 전극(93a)과 제 2갭 전극(91a)간의 두께, 제 1갭 전극(95a)과 제 2갭 전극(91b)간의 두께)가 원하는 수치(대략 10um)의 갭으로 된다. 즉, 성형 시트의 두께로 갭 전극의 갭을 조절하므로 기존의 인쇄방식에 비해 훨씬 수월하게 원하는 갭을 구현할 수 있게 된다.
그리고, 갭 전극(93a, 91a; 95a, 91b)이 서로 중첩되게 노출된 측면을 상방향으로 향하도록 소체(98)를 회전시켜서 방전매체(86)를 인쇄한다. 방전매체(86)는 노출된 갭 전극(93a, 91a)과 갭 전극(95a, 91b)에 인쇄된다. 방전매체(86)를 인쇄하면 도 8의 (c)처럼 된다. 방전매체(86)는 예를 들어 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 방전매체(86)는 공기 또는 폴리머이어도 된다. 물론, 갭 전극(93a, 91a; 95a, 91b) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체(86)의 금속물질로 할 수 있다.
인쇄된 방전매체(86)를 열처리하여 소체(98)에 단단히 결합시킨다. 즉, 방전매체(86)를 경화시킨다. 방전매체(86)의 경화가 갭 전극(93a, 91a; 95a, 91b)과 소체(98)와의 동시소성 이후에 행해지므로 기존의 동시소성공법(도 2)에서의 방전매 체에서의 기화성분으로 인한 소체(98)의 열화 문제를 해결할 수 있게 된다. 즉, 갭 전극(93a, 91a; 95a, 91b)과 소체(98)를 동시소성하더라도 방전매체(86)를 소체(98)의 외측면에 형성시키므로 방전매체의 재료 선정을 한정할 필요가 없다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(98) 내부에 형성된 내부 전극(제 1내부 전극(93b, 95b), 제 2내부 전극(93c, 95c), 제 3내부 전극(91c, 91d))에 연결될 외부 단자(80a, 84a; 80b, 84b; 82a, 82b)를 소체(98)의 길이방향의 양 외측면부에 형성한다. 즉, 도 8의 (d)처럼, 외부 단자(80a)는 노출된 제 1내부 전극(93b)의 일단과 연결되고, 외부 단자(84a)는 제 1내부 전극(95b)의 노출된 일단과 연결된다. 외부 단자(80b)는 제 2내부 전극(93c)의 노출된 일단과 연결되고, 외부 단자(84b)는 제 2내부 전극(95c)의 노출된 일단과 연결된다. 외부 단자(82a)는 제 3내부 전극(91c)의 노출된 일단과 연결되고, 외부 단자(82b)는 제 3내부 전극(91d)의 노출된 일단과 연결된다.
외부 단자(80a, 84a; 80b, 84b; 82a, 82b)를 소체(98)에 결합시키기 위해 소정 온도에서 소부한다. 이와 같이 하여 도 7에 도시한 3단자 어레이형 서지 흡수기가 제조된다.
상술한 제 3실시예에서는 방전매체(86)를 인쇄한 후에 외부 단자(80a, 84a; 80b, 84b; 82a, 82b)를 형성하는 것으로 하였다. 이는 방전매체 경화온도를 외부 단자 소부온도에 비해 높은 것으로 하였을 경우에 해당된다. 만약, 외부 단자 소부온도를 방전매체 경화온도에 비해 높은 것으로 하였을 경우에는 외부 단자를 먼저 형성하는 것이 좋다. 예를 들어, 방전매체를 인쇄한 후에 외부 단자를 소부하였는데, 외부 단자 소부 온도가 방전매체 경화온도보다 높을 경우에는 경화되어 있던 방전매체의 물성이 변화하기 때문이다.
(제 4실시예)
도 9는 본 발명의 제 4실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다. 제 4실시예의 어레이형 서지 흡수기는 하나의 채널별로 입력, 출력, 접지를 갖춘 3단자 어레이형 서지 흡수기를 나타낸다. 도 9에 도시된 어레이형 서지 흡수기는 방전을 위한 갭을 소체의 길이방향의 양 외측면에 형성시키고 접지 단자를 소체의 폭방향의 양 외측면에 형성시켜야 할 경우에 사용된다.
도 9의 어레이형 서지 흡수기는 두 개의 외부 단자(100a, 102a; 제 1외부 단자) 및 방전을 위한 하나의 갭(즉, 방전매체(106)에 의해 덮여짐)이 해당 소체(소체)의 길이방향의 제 1외측면에 형성된다. 소체의 길이방향의 제 2외측면(즉, 길이방향의 제 1외측면과 대향되는 면)에는 두 개의 외부 단자(100b, 102b; 제 2외부 단자) 및 방전을 위한 또 다른 갭(즉, 방전매체(106)에 의해 덮여짐)이 형성된다. 소체의 폭방향의 양 외측면에는 제 3외부 단자(104a, 104b; 공통 접지 단자로 사용됨)가 형성된다. 도 9에서는 방전매체(106)의 존재 및 위치를 보다 잘 이해할 수 있도록 하기 위해 두께를 다소 과장되게 도시하였다.
도 10은 도 9의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이 다. 이하의 설명에 의해 제 4실시예의 어레이형 서지 흡수기의 구조를 보다 정확히 이해할 수 있게 된다.
소체(적층체라고도 함)를 구성할 복수의 성형 시트(110, 112, 114, 116)는 앞서 설명한 제 1실시예에서와 같은 공정에 의해 제조된다.
이후, 도 10의 (a)에서와 같이, 성형 시트(114)에 제 1내부 전극(113b, 115b)과 제 2내부 전극(113c, 115c) 및 제 1갭 전극(113a, 115a)이 일대일로 일체로 된 전극 패턴(113, 115)을 인쇄한다. 각각의 전극 패턴(113, 115)은 시옷(ㅅ)자 형상 또는 알파벳 소문자 와이(y)자 형상으로 인쇄된다. 성형 시트(112)에 제 3내부 전극(111c, 111d)과 제 2갭 전극(111a, 111b)이 일체로 된 전극 패턴(111)을 인쇄한다. 전극 패턴(111)은 십자 형상으로 인쇄된다. 전극 패턴(111, 113, 115)은 예를 들어 Ag 분말을 사용한 은 페이스트로 인쇄된다. 성형 시트(114)의 제 1내부 전극(113b)은 해당 시트(114)의 제 2내부 전극(113c) 및 해당 시트(114)의 길이방향의 일 외측면으로 노출되는 제 1갭 전극(113a)과 연결되고, 성형 시트(114)의 제 1내부 전극(115b)은 해당 시트(114)의 제 2내부 전극(115c) 및 해당 시트(114)의 길이방향의 타 외측면으로 노출되는 제 1갭 전극(115a)과 연결된다. 성형 시트(112)의 제 3내부 전극(111c, 111d; 공통 접지 전극으로 사용됨)은 해당 시트(112)의 폭방향의 일 측면 및 타 측면의 중앙부위에 형성되되 서로 일자로 연결되고, 성형 시트(112)의 제 2갭 전극(111a, 111b)은 해당 시트(112)의 길이방향의 일 측면 및 타 측면의 중앙부위에 형성되되 서로 일자로 연결된다. 즉, 제 3내부 전극(111c, 111d)을 서로 연결시킨 패턴과 제 2갭 전극(111a, 111b)을 서로 연결시 킨 패턴은 십자 형상으로 직교하게 된다.
도 10의 (a)에서는 전극 패턴(113, 115)을 시옷(ㅅ)자 형상 또는 알파벳 소문자 와이(y)자 형상으로 하고, 전극 패턴(111)을 십자 형상으로 하였는데, 이는 성형 시트(112, 114)를 적층시켰을 경우 제 1갭 전극과 제 2갭 전극간의 중첩 영역을 최소화시키기 위해서이다. 즉, 제 1갭 전극과 제 2갭 전극간의 중첩 영역의 최소화로 인해 로우(low) 캐패시턴스의 구현이 가능하여 고속 라인에 적용시켰을 경우 신호의 지연 및 왜곡 등을 없애주게 된다.
도 10의 (a)에서는 하나의 성형 시트(114)에 두 개의 제 1갭 전극(113a, 115a) 및 내부 전극(113b, 115b; 113c, 115c)을 형성시키고, 하나의 성형 시트(112)에 두 개의 제 2갭 전극(111a, 111b) 및 두 개의 내부 전극(111c, 111d)을 형성시켰다. 이는 성형 시트의 수를 최소화시킨 3단자의 어레이형 서지 흡수기를 구현하기 위함이다.
이후, 성형 시트(110)를 최하층으로 하여 그 위에 성형 시트(112)를 적층하고 나서 그 위에 성형 시트(114)를 적층한다. 그리고, 성형 시트(114)위에 성형 시트(116)를 적층한다. 성형 시트(116)는 보호 시트의 역할을 한다. 이와 같은 적층에 의해 도 10의 (b)와 같은 소체(118)가 만들어진다. 적층시 대략 500~2000psi의 압력을 사용한다. 적층 이후에 소체(118)를 압착한다. 압착시 대략 500~3000psi의 압력을 사용한다.
적층 및 압착에 의해 형성된 소체(118)에 대해 탈지 및 소성 공정을 실시한다. 대략 300℃에서 탈지 공정을 수행한 후에 대략 800~900℃에서 소성한다. 즉, 갭 전극(113a, 111a; 115a, 111b)과 소체(118)와의 동시소성이 이루어진다.
이와 같은 적층, 압착, 소성 공정을 순차적으로 거치게 되면 갭 전극간의 두께(즉, 제 1갭 전극(113a)과 제 2갭 전극(111a)간의 두께, 제 1갭 전극(115a)과 제 2갭 전극(111b)간의 두께)가 원하는 수치(대략 10um)의 갭으로 된다. 즉, 성형 시트의 두께로 갭 전극의 갭을 조절하므로 기존의 인쇄방식에 비해 훨씬 수월하게 원하는 갭을 구현할 수 있게 된다.
그리고, 갭 전극(113a, 111a; 115a, 111b)이 서로 중첩되게 노출된 측면을 상방향으로 향하도록 소체(118)를 회전시켜서 방전매체(106)를 인쇄한다. 방전매체(106)는 노출된 갭 전극(113a, 111a)과 갭 전극(115a, 111b)에 인쇄된다. 방전매체(106)를 인쇄하면 도 10의 (c)처럼 된다. 방전매체(106)는 예를 들어 Al, Ag, Pt, Ru, Cu, W 등의 금속물질 및 절연체(예컨대, Al2O3, SiO2)를 주원료로 하고 에폭시, 실리콘, 유리 등을 결합제로 하여 혼합된 것이다. 방전매체(106)는 공기 또는 폴리머이어도 된다. 물론, 갭 전극(113a, 111a; 115a, 111b) 사이에서 방전이 쉽게 되도록 함과 더불어 서지 흡수를 위해 기여할 수 있는 금속물질이라면 앞서 언급한 금속물질 이외의 금속물질을 방전매체(106)의 금속물질로 할 수 있다.
인쇄된 방전매체(106)를 열처리하여 소체(118)에 단단히 결합시킨다. 즉, 방전매체(106)를 경화시킨다. 방전매체(106)의 경화가 갭 전극(113a, 111a; 115a, 111b)과 소체(118)와의 동시소성 이후에 행해지므로 기존의 동시소성공법(도 2)에서의 방전매체에서의 기화성분으로 인한 소체(118)의 열화 문제를 해결할 수 있게 된다. 즉, 갭 전극(113a, 111a; 115a, 111b)과 소체(118)를 동시소성하더라도 방전매체(106)를 소체(118)의 외측면에 형성시키므로 방전매체의 재료 선정을 한정할 필요가 없다.
이어, 통상적인 터미네이션 시스템을 이용하여 소체(118) 내부에 형성된 내부 전극(제 1내부 전극(113b, 115b), 제 2내부 전극(113c, 115c), 제 3내부 전극(111c, 111d))에 연결될 외부 단자(100a, 102a; 100b, 102b; 104a, 104b)를 소체(118)의 길이방향의 양 외측면부에 형성한다. 즉, 도 10의 (d)처럼, 외부 단자(100a)는 제 1내부 전극(113b)의 노출된 일단과 연결되고, 외부 단자(102a)는 제 1내부 전극(115b)의 노출된 일단과 연결된다. 외부 단자(100b)는 제 2내부 전극(113c)의 노출된 일단과 연결되고, 외부 단자(102b)는 제 2내부 전극(115c)의 노출된 일단과 연결된다. 외부 단자(104a)는 제 3내부 전극(111c)의 노출된 일단과 연결되고, 외부 단자(104b)는 제 3내부 전극(111d)의 노출된 일단과 연결된다.
외부 단자(100a, 102a; 100b, 102b; 104a, 104b)를 소체(118)에 결합시키기 위해 소정 온도에서 소부한다. 이와 같이 하여 도 9에 도시한 3단자 어레이형 서지 흡수기가 제조된다.
상술한 제 4실시예에서는 방전매체(106)를 인쇄한 후에 외부 단자(100a, 102a; 100b, 102b; 104a, 104b)를 형성하는 것으로 하였다. 이는 방전매체 경화온도를 외부 단자 소부온도에 비해 높은 것으로 하였을 경우에 해당된다. 만약, 외부 단자 소부온도를 방전매체 경화온도에 비해 높은 것으로 하였을 경우에는 외부 단 자를 먼저 형성하는 것이 좋다. 예를 들어, 방전매체를 인쇄한 후에 외부 단자를 소부하였는데, 외부 단자 소부 온도가 방전매체 경화온도보다 높을 경우에는 경화되어 있던 방전매체의 물성이 변화하기 때문이다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
도 1은 종래 서지 흡수기의 일 예를 설명하기 위한 도면이다.
도 2는 종래 서지 흡수기의 다른 예를 설명하기 위한 도면이다.
도 3은 본 발명의 제 1실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다.
도 4는 도 3의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다.
도 5는 본 발명의 제 2실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다.
도 6은 도 4의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다.
도 7은 본 발명의 제 3실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다.
도 8은 도 7의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다.
도 9는 본 발명의 제 4실시예에 따른 어레이형 서지 흡수기의 구조를 개략적으로 나타낸 도면이다.
도 10은 도 9의 어레이형 서지 흡수기의 제조과정을 설명하기 위한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
34, 58, 86, 106 : 방전매체 48, 74, 98, 118 : 소체

Claims (23)

  1. 삭제
  2. 삭제
  3. 소체 내부에 형성되되, 제 1내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 1갭 전극을 형성하는 타단이 상기 소체의 측면으로 노출되는 복수의 제 1전극 패턴;
    상기 소체의 내부에 형성되되, 제 2내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2갭 전극을 형성하는 타단이 상기 제 1갭 전극과 중첩되도록 상기 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및
    노출된 상기 제 1갭 전극과 상기 제 2갭 전극을 덮는 방전매체를 포함하고,
    상기 제 1내부 전극을 형성하는 일단이 노출되는 소체의 측면과 상기 제 2내부 전극을 형성하는 타단이 노출되는 소체의 측면은 상호 대향되고,
    상기 제 1갭 전극과 상기 제 2갭 전극의 타단이 노출되는 소체의 측면은 상기 제 1내부 전극과 상기 제 2내부 전극이 노출되는 소체의 측면과 다른 것을 특징으로 하는 어레이형 서지 흡수기.
  4. 삭제
  5. 삭제
  6. 복수의 시트가 적층된 소체를 포함하는 어레이형 서지 흡수기로서,
    상기 소체의 내부에 형성되되, 상기 소체의 제 1외측면의 복수의 외부 단자에 일단이 각각 연결된 복수의 제 1내부 전극;
    상기 소체의 내부에 형성되되, 상기 제 1외측면과 대향되는 상기 소체의 제 2외측면의 복수의 외부 단자에 일단이 각각 연결된 복수의 제 2내부 전극;
    상기 소체의 내부에 형성되되, 일단이 상기 소체의 제 3외측면으로 각각 노출되고 상기 복수의 제 1내부 전극의 각각에 연결된 복수의 제 1갭 전극;
    상기 소체의 내부에 형성되되, 일단이 상기 복수의 제 1갭 전극과 일대일로 중첩되게 상기 소체의 제 3외측면으로 각각 노출되고 상기 복수의 제 2내부 전극의 각각에 연결된 복수의 제 2갭 전극; 및
    상기 노출된 복수의 제 1 및 제 2갭 전극에 의해 형성되는 각각의 갭에 채워지는 방전매체를 포함하고,
    상기 복수의 제 1내부 전극과 상기 복수의 제 1갭 전극은 제 1시트에 형성되고, 상기 복수의 제 2내부 전극과 상기 복수의 제 2갭 전극은 제 2시트에 형성되고,
    상기 제 3외측면은 상기 소체의 폭방향의 양 외측면이고, 상기 제 3외측면에서 중첩되는 상기 제 1갭 전극과 상기 제 2갭 전극은 한 쌍 이상인 것을 특징으로 하는 어레이형 서지 흡수기.
  7. 삭제
  8. 삭제
  9. 소체의 내부에 형성되되, 제 1내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2내부 전극을 형성하는 다른 단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 1갭 전극을 형성하는 또 다른 단이 상기 소체의 측면으로 노출되는 복수의 제 1전극 패턴;
    상기 소체의 내부에 형성되되, 제 3내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2갭 전극을 형성하는 타단이 상기 제 1갭 전극과 중첩되도록 상기 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및
    노출된 상기 제 1갭 전극과 상기 제 2갭 전극을 덮는 방전매체를 포함하고,
    상기 제 1내부 전극을 형성하는 일단이 노출되는 소체의 측면과 상기 제 2내부 전극을 형성하는 다른 단이 노출되는 소체의 측면은 상호 대향되고,
    상기 제 1갭 전극과 상기 제 2갭 전극이 노출되는 소체의 측면은 상기 제 1내부 전극과 상기 제 2내부 전극이 노출되는 소체의 측면과 다른 것을 특징으로 하는 어레이형 서지 흡수기.
  10. 청구항 9에 있어서,
    상기 제 3내부 전극을 형성하는 일단이 노출되는 소체의 측면은 상기 제 1내부 전극이 노출되는 소체의 측면과 상기 제 2내부 전극이 노출되는 소체의 측면중에서 적어도 하나의 측면인 것을 특징으로 하는 어레이형 서지 흡수기.
  11. 소체의 내부에 형성되되, 제 1내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2내부 전극을 형성하는 다른 단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 1갭 전극을 형성하는 또 다른 단이 상기 소체의 측면으로 노출되는 복수의 제 1전극 패턴;
    상기 소체의 내부에 형성되되, 제 3내부 전극을 형성하는 일단이 상기 소체의 측면으로 노출되어 외부 단자와 연결되고, 제 2갭 전극을 형성하는 타단이 상기 제 1갭 전극과 중첩되도록 상기 소체의 측면으로 노출되는 복수의 제 2전극 패턴; 및
    노출된 상기 제 1갭 전극과 상기 제 2갭 전극을 덮는 방전매체를 포함하고,
    상기 제 1내부 전극을 형성하는 일단이 노출되는 소체의 측면과 상기 제 2내부 전극을 형성하는 다른 단이 노출되는 소체의 측면은 상호 대향되고,
    상기 제 1갭 전극과 상기 제 2갭 전극이 노출되는 소체의 측면은 상기 제 1내부 전극과 상기 제 2내부 전극이 노출되는 소체의 측면과 동일한 것을 특징으로 하는 어레이형 서지 흡수기.
  12. 청구항 11에 있어서,
    상기 제 3내부 전극을 형성하는 일단이 노출되는 소체의 측면은 상기 제 1내부 전극과 상기 제 2내부 전극이 노출되는 소체의 측면과 다른 것을 특징으로 하는 어레이형 서지 흡수기.
  13. 삭제
  14. 삭제
  15. 복수의 시트가 적층된 소체를 포함하는 어레이 형 서지 흡수기로서,
    상기 소체의 내부에 형성되되, 상기 소체의 대향되는 양 외측면의 복수의 제 1 및 제 2외부 단자에 일단이 연결되고 서로 대향되는 전극끼리 연결된 복수의 제 1 및 제 2내부 전극;
    상기 소체의 내부에 형성되되, 상기 연결된 제 1 및 제 2내부 전극에 각각 연결되고 일단이 상기 소체의 외측면으로 노출된 복수의 제 1갭 전극;
    상기 소체의 내부에 형성되되, 일단이 상기 복수의 제 1갭 전극의 각각의 일단과 중첩되게 상기 소체의 외측면으로 노출된 복수의 제 2갭 전극; 및
    상기 소체의 내부에 형성되되, 상기 제 1 및 제 2내부 전극과 이격되어 상기 소체의 외측면의 제 3외부 단자에 연결되고, 상기 복수의 제 2갭 전극과 연결된 제 3내부 전극; 및
    상기 노출된 복수의 제 1 및 제 2갭 전극에 의해 형성되는 각각의 갭에 채워지는 방전매체를 포함하고,
    상기 복수의 제 1 및 제 2내부 전극과 상기 복수의 제 1갭 전극은 제 1시트에 형성되고,
    상기 복수의 제 1 및 제 2내부 전극과 상기 복수의 제 1갭 전극은 각각 하나씩 서로 연결되되, 알파벳 대문자 와이(Y)자 형상으로 연결된 것을 특징으로 하는 어레이형 서지 흡수기.
  16. 청구항 15에 있어서,
    상기 복수의 제 1갭 전극의 각각의 일단이 상기 소체의 폭방향의 외측면으로 노출된 것을 특징으로 하는 어레이형 서지 흡수기.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 복수의 제 2갭 전극과 상기 제 3내부 전극은 제 2시트에 형성된 것을 특징으로 하는 어레이형 서지 흡수기.
  18. 청구항 17에 있어서,
    상기 복수의 제 2갭 전극과 상기 제 3내부 전극은 십자 형상으로 상호 연결된 것을 특징으로 하는 어레이형 서지 흡수기.
  19. 복수의 시트가 적층된 소체를 포함하는 어레이 형 서지 흡수기로서,
    상기 소체의 내부에 형성되되, 상기 소체의 대향되는 양 외측면의 복수의 제 1 및 제 2외부 단자에 일단이 연결되고 서로 대향되는 전극끼리 연결된 복수의 제 1 및 제 2내부 전극;
    상기 소체의 내부에 형성되되, 상기 연결된 제 1 및 제 2내부 전극에 각각 연결되고 일단이 상기 소체의 외측면으로 노출된 복수의 제 1갭 전극;
    상기 소체의 내부에 형성되되, 일단이 상기 복수의 제 1갭 전극의 각각의 일단과 중첩되게 상기 소체의 외측면으로 노출된 복수의 제 2갭 전극; 및
    상기 소체의 내부에 형성되되, 상기 제 1 및 제 2내부 전극과 이격되어 상기 소체의 외측면의 제 3외부 단자에 연결되고, 상기 복수의 제 2갭 전극과 연결된 제 3내부 전극; 및
    상기 노출된 복수의 제 1 및 제 2갭 전극에 의해 형성되는 각각의 갭에 채워지는 방전매체를 포함하고,
    상기 복수의 제 1 및 제 2내부 전극과 상기 복수의 제 1갭 전극은 제 1시트에 형성되고,
    상기 복수의 제 1 및 제 2내부 전극과 상기 복수의 제 1갭 전극은 각각 하나씩 서로 연결되되, 시옷(ㅅ)자 형상 또는 알파벳 소문자 와이(y)자 형상으로 연결된 것을 특징으로 하는 어레이형 서지 흡수기.
  20. 청구항 19에 있어서,
    상기 복수의 제 1갭 전극의 각각의 일단이 상기 소체의 길이방향의 외측면으로 노출된 것을 특징으로 하는 어레이형 서지 흡수기.
  21. 청구항 19 또는 청구항 20에 있어서,
    상기 복수의 제 2갭 전극과 상기 제 3내부 전극은 제 2시트에 형성된 것을 특징으로 하는 어레이형 서지 흡수기.
  22. 청구항 21에 있어서,
    상기 복수의 제 2갭 전극과 상기 제 3내부 전극은 십자 형상으로 상호 연결된 것을 특징으로 하는 어레이형 서지 흡수기.
  23. 삭제
KR1020080006801A 2007-08-27 2008-01-22 측면에 갭 전극을 갖는 어레이형 서지 흡수기 KR100958955B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080006801A KR100958955B1 (ko) 2008-01-22 2008-01-22 측면에 갭 전극을 갖는 어레이형 서지 흡수기
PCT/KR2008/005014 WO2009028865A2 (en) 2007-08-27 2008-08-27 Surge absorber with side gap electrode and method of manufacturing the same
US12/675,721 US20100254061A1 (en) 2007-08-27 2008-08-27 Surge absorber with side gap electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080006801A KR100958955B1 (ko) 2008-01-22 2008-01-22 측면에 갭 전극을 갖는 어레이형 서지 흡수기

Publications (2)

Publication Number Publication Date
KR20090080824A KR20090080824A (ko) 2009-07-27
KR100958955B1 true KR100958955B1 (ko) 2010-05-20

Family

ID=41291862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080006801A KR100958955B1 (ko) 2007-08-27 2008-01-22 측면에 갭 전극을 갖는 어레이형 서지 흡수기

Country Status (1)

Country Link
KR (1) KR100958955B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252136A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 積層電子部品
JP2004281893A (ja) 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 静電気対策部品とその製造方法
KR20070015071A (ko) * 2005-07-29 2007-02-01 티디케이가부시기가이샤 서지 흡수 소자 및 서지 흡수 회로
KR100848194B1 (ko) 2006-12-19 2008-07-24 주식회사 아모텍 칩형 서지 흡수기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252136A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 積層電子部品
JP2004281893A (ja) 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 静電気対策部品とその製造方法
KR20070015071A (ko) * 2005-07-29 2007-02-01 티디케이가부시기가이샤 서지 흡수 소자 및 서지 흡수 회로
KR100848194B1 (ko) 2006-12-19 2008-07-24 주식회사 아모텍 칩형 서지 흡수기

Also Published As

Publication number Publication date
KR20090080824A (ko) 2009-07-27

Similar Documents

Publication Publication Date Title
KR100573364B1 (ko) 칩형 써지 어레스터 및 이의 제조 방법
EP0584842B1 (en) Laminated ceramic device and method of manufacturing the same
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US6264777B1 (en) Laminated composite electronic device and a manufacturing method thereof
US4903166A (en) Electrostrictive actuators
JP4266380B2 (ja) 積層型フィルタ
KR100958955B1 (ko) 측면에 갭 전극을 갖는 어레이형 서지 흡수기
JP2006269876A (ja) 静電気対策部品
KR100924031B1 (ko) 서지 흡수기 및 그의 제조방법
JP3306814B2 (ja) 積層セラミック電子部品の製造方法
JP3528655B2 (ja) チップ型サージアブソーバ及びその製造方法
US4267634A (en) Method for making a chip circuit component
JPH10312933A (ja) 積層セラミック電子部品
KR100940375B1 (ko) 서지 흡수기 및 그의 제조방법
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
US20100254061A1 (en) Surge absorber with side gap electrode and method of manufacturing the same
JPH07263272A (ja) 積層電子部品の製造方法
KR20090110285A (ko) 서지 흡수기 및 그의 제조방법
KR101023331B1 (ko) 터치키 회로 및 그 터치키 회로에서의 정전기 보호용 복합소자
JPH06232465A (ja) 積層型圧電アクチュエータ
JP2756745B2 (ja) 積層セラミックコンデンサの製造方法
KR20100003506A (ko) 서지 흡수기 및 그의 제조방법
KR100868585B1 (ko) 서지 흡수기 및 그의 제조방법
KR20050096454A (ko) 어레이 타입 적층 세라믹 캐패시터 및 그 형성 방법
JP2628750B2 (ja) 積層型バリスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 7

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 10