CN1832124A - 形成隔离膜的方法 - Google Patents

形成隔离膜的方法 Download PDF

Info

Publication number
CN1832124A
CN1832124A CNA2005100910525A CN200510091052A CN1832124A CN 1832124 A CN1832124 A CN 1832124A CN A2005100910525 A CNA2005100910525 A CN A2005100910525A CN 200510091052 A CN200510091052 A CN 200510091052A CN 1832124 A CN1832124 A CN 1832124A
Authority
CN
China
Prior art keywords
film
active area
groove
pad
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100910525A
Other languages
English (en)
Inventor
宋弼根
金永俊
朴相昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1832124A publication Critical patent/CN1832124A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种在半导体器件中形成隔离膜的方法。所公开的方法包括：在其中形成图案化垫膜的半导体衬底的预定区域上执行构图工艺；形成界定非有源区及有源区的沟槽；在包括该沟槽的整个表面上形成衬膜；仅在该沟槽内形成用于沟槽填埋的绝缘膜；剥离除该沟槽内部之外所形成的剩余衬膜及形成于该衬膜之下的图案化垫膜；在整个表面上形成牺牲膜；以及在其中形成该牺牲膜的整个表面上执行抛光工艺直至暴露该有源区的半导体衬底，由此形成与该有源区的半导体衬底相比不具有拓扑差异的隔离膜。

Description

形成隔离膜的方法
技术领域
本发明涉及形成半导体器件的隔离膜的方法。
背景技术
随着半导体器件变得更加高度集成，半导体的制造工艺也变得越来越复杂。此外，迫切需要研发在一较小区域具有较好电学特性的隔离膜技术。
制造隔离膜的技术包括浅沟槽隔离方法。首先在一半导体衬底上依序形成一垫氧化物膜及一垫氮化物膜。然后在该垫氧化物膜上形成隔离掩模。如果通过使用该隔离掩模的蚀刻工艺蚀刻预定厚度的该垫氮化物膜、该垫氧化物膜及该半导体衬底，则在该半导体衬底中形成沟槽。形成用于沟槽填埋的绝缘膜以填埋沟槽，然后抛光该绝缘膜的顶表面。然后去除该垫氮化物膜及该垫氧化物膜。
此时，无意中形成了沟(moat)，其中氧化物膜位于填埋沟槽的氧化物膜与半导体衬底之间的界面处，即，隔离区域的非有源区与有源区之间的界面被蚀刻至沟槽中。这使得后续工艺执行困难且引起该半导体衬底的泄漏电流。
因此，需要一种技术，该技术可通过避免在非有源区与有源区之间的界面处产生的前述沟现象来改善单元的阈值电压特性，且该技术可通过确保稳定的晶体管特性来增强半导体器件的可靠性。
发明内容
因此，鉴于前述问题，公开了一种形成半导体器件的隔离膜的方法，其中通过阻止在非有源区与有源区之间的界面处产生的沟现象来改善单元的阈值电压特性，且其中通过经由改善单元的阈值电压特性而确保的稳定的晶体管特性来改善所得半导体器件的可靠性。
所公开的形成隔离膜的方法包括：在其中形成有图案化垫膜(pad film)的半导体衬底的预定区域上执行构图工艺；形成界定非有源区和有源区的沟槽；在包括该沟槽的整个表面上形成衬膜(liner film)；仅在该沟槽内形成一用于沟槽填埋的绝缘膜；剥离除该沟槽内部之外所形成的剩余的衬膜以及形成于该衬膜之下的图案化垫膜；在整个表面上形成牺牲膜；以及，在其中形成该牺牲膜的整个表面上执行抛光工艺直至暴露该有源区的半导体衬底，由此形成与该有源区的半导体衬底相比具有很少或不具有拓扑差异的隔离膜。
该垫膜可为一垫氮化物膜。
该垫膜优选具有依序形成在其上的垫氧化物膜及垫氮化物膜。
该所公开的方法可进一步包括在形成该沟槽之后在该沟槽的侧壁上形成壁氧化物膜(wall oxide film)。
该衬膜优选为氮化物衬膜。
仅在该沟槽内形成用于沟槽填埋的该绝缘膜可包括在其中形成该衬膜的半导体衬底的整个表面上形成用于沟槽填埋的绝缘膜，然后执行抛光工艺直至暴露该垫膜。
剥离除该沟槽内部之外所形成的剩余衬膜及图案化垫膜可包括剥离形成于该沟槽侧壁上的衬膜至一预定深度，同时剥离该衬膜及该垫膜，藉此在该非有源区与该有源区之间的界面处形成沟。
该牺牲膜优选形成为填充在该非有源区与该有源区之间的界面处形成的沟。
该牺牲膜可使用通过CVD模式或PVD模式的沉积方法所形成的牺牲氧化物膜来形成，或使用通过氧气氛的生长工艺所形成的牺牲氧化物膜来形成。
该牺牲氧化物膜可通过使用氢气及氧气在约10至100托(Torr)的压力下持续约3至5个小时的干式氧化工艺或湿式氧化工艺来形成。
该抛光工艺可使用干式蚀刻工艺、CMP工艺与湿式蚀刻工艺之一来执行。
该干式蚀刻工艺可使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的气体来执行。
该干式蚀刻工艺可使用CH3气体与CF4气体的混合气体在200W的高偏置功率下执行。
该CMP工艺可使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的浆体(slurry)来执行。
一种形成半导体器件的隔离膜的方法，包括下述步骤：提供半导体衬底，其中在有源区与非有源区之间的界面处形成沟；在该非有源区中形成以用于沟槽填埋的绝缘膜填埋的隔离膜；在整个表面上形成牺牲膜；在其中形成该牺牲膜的整个表面上执行抛光工艺直至暴露该有源区的半导体衬底，由此形成与该有源区的半导体衬底相比不具有拓扑差异的隔离膜。
该牺牲膜可使用通过CVD模式或PVD模式的沉积方法所形成的牺牲氧化物膜来形成，或使用通过氧气氛的生长工艺所形成的牺牲氧化物膜来形成。
该牺牲氧化物膜可通过使用氢气及氧气在约10至约100托的压力下持续约3至5个小时的干式氧化工艺或湿式氧化工艺来形成。
该抛光工艺可使用干式蚀刻工艺、CMP工艺与湿式蚀刻工艺之一来执行。
该干式蚀刻工艺可使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的气体来执行。
该干式蚀刻工艺可使用CH3气体与CF4气体的混合气体在200W的高偏置功率下执行。
该CMP工艺可使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的浆体来执行。
附图说明
图1至图6是说明所公开的形成半导体器件隔离膜的方法的横截面图。
具体实施方式
在下文的描述中，当将一个膜描述成为″设置于″或″在″另一膜或半导体衬底“上”时，所述一个膜可直接接触另一膜或半导体衬底，或者一个或多个附加膜可设置于所述一个膜与另一膜或半导体衬底之间。此外，在图中，每一层的厚度与尺寸未按比例绘制并且可能为了解释的方便以及清楚而被夸大。相同的附图标记用于表示相同或相似的部件。
图1至图6是说明所公开的形成半导体器件隔离膜的方法的横截面图。参看图1，垫氧化物膜12及垫氮化物膜14依序形成于半导体衬底10上。然后在其上形成有垫氮化物膜14的半导体衬底10上执行用于界定有源区与非有源区的构图工艺，由此形成沟槽，在沟槽中蚀刻该半导体衬底的预定区域。
然后在其中形成该沟槽的所得结构上执行热氧化工艺，由此在该沟槽的侧壁上形成壁氧化物膜16。然后沿其上形成该壁氧化物膜16的侧壁形成氮化物衬膜18至预定厚度。
为了填充其中堆叠了壁氧化物膜16及氮化物衬膜18的沟槽，沉积绝缘膜20，其是具有较好间隙填充特性的HDP氧化物膜且其足够覆盖整个半导体衬底。
参看图2，在其中形成有用于沟槽填埋的绝缘膜20的整个所得结构上执行诸如CMP工艺的抛光工艺，直至暴露氮化物衬膜18，由此形成隔离膜20a。在抛光工艺中，形成于垫氮化物膜14上的氮化物衬膜用作抗抛光层。
参看图3，如果执行用于剥离氮化物衬膜18及垫氮化物膜14的蚀刻工艺，则形成隔离膜20b，在隔离膜20b中沟槽的侧壁凹进至预定厚度。在用于剥离氮化物衬膜18及垫氮化物膜14的蚀刻工艺中，归因于氮化物衬膜18与HDP氧化物膜20a之间的蚀刻选择比的差异，保留在沟槽侧壁上的氮化物衬膜18被蚀刻至预定深度而HDP氧化物膜20的侧壁凹进至预定厚度，该HDP氧化物膜20a为用于沟槽填埋的绝缘膜，其与氮化物衬膜18相邻。结果，在其中形成隔离膜的非有源区与有源区之间的界面处产生了沟(图3中的″A″)。
参看图4，如果执行用于去除形成于垫氮化物膜14之下的垫氧化物膜12的蚀刻工艺，则暴露了有源区的半导体衬底。在用于剥离垫氧化物膜12的工艺中，图3所示被蚀刻至预定深度的氮化物衬膜18被进一步蚀刻，由此使非有源区与有源区之间界面处的沟(图4中的″B″)变得更深。即，虽然图3中所示沟A的高度高于半导体衬底10约″a″，但是形成了图4中具有与半导体衬底10的高度相似高度的沟B。
参看图5，牺牲氧化物膜22、优选为SiO2膜形成于已从其上剥离垫氧化物膜12的整个表面上，膜22将在后续执行的抛光工艺中用作牺牲膜。牺牲氧化物膜22可通过CVD模式或PVD模式的沉积方法来形成，或者可在通过剥离垫氧化物膜而暴露的半导体衬底10以及隔离膜的氧化物膜上经由氧气氛的生长工艺生长而形成。
该氧气氛下的氧化物膜生长工艺可利用使用H2和O2气体在约10至100托的压力下持续约3至5个小时的干式氧化工艺或湿式氧化工艺来执行。牺牲氧化物膜22形成为比隔离膜20b的厚度大的厚度，同时填充非有源区与有源区之间界面处的沟(图4中的″B″)，所述沟由于被蚀刻至预定深度的氮化物衬膜18而产生。
参看图6，如果在其中形成牺牲氧化物膜22的整个表面上执行抛光工艺直至暴露有源区的半导体衬底10，则形成了具有与有源区的高度相同的高度的隔离膜20c。
执行该抛光工艺之后，剥离牺牲氧化物膜22。因此，非有源区的隔离膜的20c的高度变得与有源区的半导体衬底10的高度相同，同时暴露有源区的半导体衬底。
该抛光工艺可使用干式蚀刻工艺、CMP工艺及湿式蚀刻工艺之一而执行。
该用于执行抛光的干式蚀刻工艺可在下述工艺条件下执行：其中使用了在SiO2的牺牲氧化物膜22与作为HDP氧化物膜的隔离膜20b之间具有高选择比的CH3气体与CF4气体的混合气体，且高偏置功率为200W或更高。
此外，用于执行抛光的CMP工艺可使用在SiO2的牺牲氧化物膜22与作为HDP氧化物膜的隔离膜20b之间具有高选择比的浆体来执行。
如前所述，在于有源区与非有源区之间的界面处形成的沟被牺牲氧化物膜填充之后，通过抛光工艺来剥离除填充在所述沟中的牺牲氧化物膜之外的剩余牺牲氧化物膜。因此，因为避免了在非有源区与有源区之间的界面处产生的沟现象，所以可改善单元的阈值电压特性。如果改善了单元的阈值电压特性，则在确保稳定晶体管的特性及增强半导体器件的可靠性方面有效果。
此外，因为形成于有源区与非有源区之间界面处的沟被牺牲氧化物膜填充，所以其在避免由于在后续工艺中产生的残余物而导致的桥接失败(bridge failure)方面有效果。
尽管参考优选实施例进行了前面的描述，但应理解的是，在不偏离本公开和所附权利要求的精神和范围的前提下，本领域普通技术人员可进行变化和修改。

Claims (21)

1.一种形成半导体器件的隔离膜的方法，包括以下步骤：
在半导体衬底上形成图案化垫膜；
形成穿过该图案化垫膜的沟槽，该沟槽界定了非有源区与有源区；
在所得结构上形成衬膜；
在该沟槽中形成绝缘膜；
将设置于该沟槽外部及该图案化垫膜的顶部上的衬膜剥离，并且使设置于该沟槽内部及该垫膜的侧壁中的衬膜保持原样；
在所得结构上形成牺牲膜；以及
在所得结构上执行抛光工艺直至暴露该有源区的半导体衬底，由此形成隔离膜，该隔离膜具有与该有源区的半导体衬底共面的上表面。
2.如权利要求1所述的方法，其中该垫膜包括垫氮化物膜。
3.如权利要求1所述的方法，其中该垫膜包括依序形成于该衬底上的垫氧化物膜及垫氮化物膜。
4.如权利要求1所述的方法，还包括在形成该沟槽之后且在形成该衬膜之前，在该沟槽的侧壁上形成壁氧化物膜。
5.如权利要求1所述的方法，其中该衬膜包括氮化物衬膜。
6.如权利要求1所述的方法，其中在该沟槽内形成绝缘膜包括在其上形成有该衬膜的所得结构上形成绝缘膜，然后执行抛光工艺直至暴露该垫膜。
7.如权利要求1所述的方法，其中将设置于该沟槽外部及该图案化垫膜的顶部上的衬膜剥离还包括：剥离形成于该沟槽的侧壁上的衬膜至预定深度，同时剥离该垫膜，从而在该非有源区与该有源区之间的界面处形成沟。
8.如权利要求7所述的方法，其中该牺牲膜填充在该非有源区与该有源区之间的界面处形成的该沟。
9.如权利要求1所述的方法，其中该牺牲膜为牺牲氧化物膜，其通过CVD模式或PVD模式的沉积方法而形成，或是通过氧气氛中的生长工艺而形成。
10.如权利要求9所述的方法，其中该牺牲氧化物膜是通过使用H2及O2气体在约10至100托的压力下持续约3至5个小时的干式氧化工艺或湿式氧化工艺而形成。
11.如权利要求1所述的方法，其中该抛光工艺是使用干式蚀刻工艺、CMP工艺及湿式蚀刻工艺中的一种来执行。
12.如权利要求11所述的方法，其中该干式蚀刻工艺是使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的气体来执行。
13.如权利要求12所述的方法，其中该抛光工艺是使用CH3气体与CF4气体的混合气体在200W的高偏置功率下执行的干式蚀刻工艺。
14.如权利要求11所述的方法，其中该抛光工艺是使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的浆体来执行的CMP工艺。
15.一种形成半导体器件的隔离膜的方法，包括以下步骤：
提供半导体衬底，在该半导体衬底中在有源区与非有源区之间的界面处形成沟且在该非有源区中形成隔离膜；
在该有源区及非有源区上形成牺牲膜；以及
在该牺牲膜上执行抛光工艺直至暴露该有源区中的半导体衬底，由此在该非有源区中形成隔离膜，该隔离膜与该有源区的半导体衬底相比没有拓扑差异。
16.如权利要求15所述的方法，其中该牺牲膜为牺牲氧化物膜，其通过CVD模式或PVD模式的沉积方法形成，或通过氧气氛中的生长工艺而形成。
17.如权利要求16所述的方法，其中该牺牲氧化物膜是通过使用H2及O2气体在约10至100托的压力下持续约3至5个小时的干式氧化工艺或湿式氧化工艺中的一种而形成的。
18.如权利要求15所述的方法，其中该抛光工艺使用干式蚀刻工艺、CMP工艺或湿式蚀刻工艺中的一种来执行。
19.如权利要求18所述的方法，其中该干式蚀刻工艺是使用在该牺牲膜与用于沟槽填埋的绝缘膜之间具有高选择比的气体来执行。
20.如权利要求19所述的方法，其中该干式蚀刻工艺是使用CH3与CF4的气体混合物在200W的高偏置功率下执行的。
21.如权利要求15所述的方法，其中该抛光工艺是使用在该牺牲膜与用于沟槽填埋的该绝缘膜之间具有高选择比的浆体来执行的CMP工艺。
CNA2005100910525A 2005-03-09 2005-08-04 形成隔离膜的方法 Pending CN1832124A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19636/05 2005-03-09
KR1020050019636A KR100590383B1 (ko) 2005-03-09 2005-03-09 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
CN1832124A true CN1832124A (zh) 2006-09-13

Family

ID=36971565

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100910525A Pending CN1832124A (zh) 2005-03-09 2005-08-04 形成隔离膜的方法

Country Status (5)

Country Link
US (3) US7429520B2 (zh)
JP (1) JP2006253624A (zh)
KR (1) KR100590383B1 (zh)
CN (1) CN1832124A (zh)
TW (1) TWI303079B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102814727A (zh) * 2012-08-13 2012-12-12 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN103855072A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 等平面场氧化隔离结构及其形成方法
CN108231774A (zh) * 2016-12-13 2018-06-29 三星电子株式会社 具有沟槽型器件隔离膜的半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756926B2 (ja) * 2005-06-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 素子分離構造部の製造方法
KR100700284B1 (ko) * 2005-12-28 2007-03-26 동부일렉트로닉스 주식회사 반도체소자의 트랜치 소자분리막 형성방법
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
DE102007008530B4 (de) * 2007-02-21 2015-11-12 Infineon Technologies Ag Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
US9502499B2 (en) * 2015-02-13 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having multi-layered isolation trench structures
CN110943033B (zh) * 2018-09-25 2022-04-26 长鑫存储技术有限公司 一种浅沟槽隔离结构衬垫的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273915A (en) * 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
JPH1187490A (ja) * 1997-07-14 1999-03-30 Sony Corp 半導体装置およびその製造方法
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP3443358B2 (ja) * 1999-03-24 2003-09-02 シャープ株式会社 半導体装置の製造方法
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
US6413828B1 (en) * 2000-03-08 2002-07-02 International Business Machines Corporation Process using poly-buffered STI
KR100386946B1 (ko) * 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
US6348380B1 (en) * 2000-08-25 2002-02-19 Micron Technology, Inc. Use of dilute steam ambient for improvement of flash devices
JP2002270824A (ja) * 2001-03-07 2002-09-20 Hitachi Ltd 半導体集積回路装置の製造方法
DE10222083B4 (de) * 2001-05-18 2010-09-23 Samsung Electronics Co., Ltd., Suwon Isolationsverfahren für eine Halbleitervorrichtung
KR100861290B1 (ko) * 2002-07-08 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP2004179301A (ja) * 2002-11-26 2004-06-24 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004288965A (ja) 2003-03-24 2004-10-14 Texas Instruments Inc Ｓｔｉナノギャップ充填および堀の窒化物のプルバックを改良するための方法
KR20050012652A (ko) * 2003-07-26 2005-02-02 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102814727A (zh) * 2012-08-13 2012-12-12 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN102814727B (zh) * 2012-08-13 2015-05-06 无锡华润上华科技有限公司 一种用于浅沟槽隔离结构的化学机械研磨方法
CN103855072A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 等平面场氧化隔离结构及其形成方法
CN103855072B (zh) * 2012-12-06 2016-08-17 中国科学院微电子研究所 等平面场氧化隔离结构及其形成方法
CN108231774A (zh) * 2016-12-13 2018-06-29 三星电子株式会社 具有沟槽型器件隔离膜的半导体器件
CN108231774B (zh) * 2016-12-13 2023-08-29 三星电子株式会社 具有沟槽型器件隔离膜的半导体器件

Also Published As

Publication number Publication date
KR100590383B1 (ko) 2006-06-19
US7429520B2 (en) 2008-09-30
US20080206955A1 (en) 2008-08-28
US20060205173A1 (en) 2006-09-14
JP2006253624A (ja) 2006-09-21
TWI303079B (en) 2008-11-11
US20080242046A1 (en) 2008-10-02
TW200633006A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
CN1832124A (zh) 形成隔离膜的方法
CN101067999A (zh) 在半导体器件中制造精细图案的方法
CN1941319A (zh) 用于浅沟槽隔离的双制衬的方法与结构
CN1155063C (zh) 半导体存储元件的制法
JP5013708B2 (ja) 半導体素子の製造方法
KR100481890B1 (ko) 반도체소자의 게이트 산화막 형성방법
CN1577793A (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN1825559A (zh) 减小浅沟槽隔离区凹槽的方法
CN1767165A (zh) 在半导体器件中形成隔离层的方法
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
CN1622309A (zh) 隔离半导体元件的方法
US20080102617A1 (en) Method of Fabricating Flash Memory Device
KR20060002138A (ko) 반도체 소자의 제조방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
CN1428834A (zh) 浅沟渠隔离的制造方法
US7067390B2 (en) Method for forming isolation layer of semiconductor device
CN110828373A (zh) 半导体结构的形成方法
KR20020052677A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080061958A (ko) 반도체 소자의 소자분리막 형성방법
KR20010003454A (ko) 반도체 소자의 제조방법
KR20040093558A (ko) 반도체 소자의 소자 분리막 형성방법
KR20060041357A (ko) 에스오아이 웨이퍼 제조방법
KR20050012583A (ko) 반도체 소자의 소자분리막 형성방법
KR20050004651A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication